JP2000243944A - シリコン・オン・インシュレータ構造およびその製造方法 - Google Patents

シリコン・オン・インシュレータ構造およびその製造方法

Info

Publication number
JP2000243944A
JP2000243944A JP2000035433A JP2000035433A JP2000243944A JP 2000243944 A JP2000243944 A JP 2000243944A JP 2000035433 A JP2000035433 A JP 2000035433A JP 2000035433 A JP2000035433 A JP 2000035433A JP 2000243944 A JP2000243944 A JP 2000243944A
Authority
JP
Japan
Prior art keywords
silicon
trench
sidewall
oxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000035433A
Other languages
English (en)
Other versions
JP3630401B2 (ja
Inventor
Effendi Leobandung
エフェンディ・レオバンドゥン
Devendra K Sadana
デーヴェンドラ・ケイ・サダナ
Dominic J Schepis
ドミニク・ジェイ・シェピス
Ghavam Shahidi
ガヴァム・シャーヒディー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000243944A publication Critical patent/JP2000243944A/ja
Application granted granted Critical
Publication of JP3630401B2 publication Critical patent/JP3630401B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76278—Vertical isolation by selective deposition of single crystal silicon, i.e. SEG techniques

Abstract

(57)【要約】 【課題】 平面シリコン・オン・インシュレータ（ＳＯ
Ｉ）の構造およびその構造の製造方法を提供する。 【解決手段】 ＳＯＩ構造は、シリコン・ウェハ１０、
酸化物層１２、およびシリコン層１４を有する。構造の
上面からシリコン・ウェハまで延びるトレンチを形成
し、そのトレンチを半導体３４で充填する。トレンチ
は、上部、底面、および側壁を有する。側壁は、側壁シ
リコン部分を有する。トレンチ側壁の側壁シリコン部分
を、トレンチ側壁酸化物層３０で覆う。保護側壁３２
が、トレンチ側壁とトレンチ側壁酸化物層上に、トレン
チ上部からトレンチ底面まで延びる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、シリコン
・オン・インシュレータ（ＳＯＩ）構造に関し、より詳
細には、平面状で高密度にパターン形成されたＳＯＩ構
造とそのような構造の製造方法に関する。
【０００２】
【従来の技術】パターン形成したＳＯＩ（シリコン・オ
ン・インシュレータ）構造は、ＳＯＩ領域と非ＳＯＩ
（あるいはバルク）領域からなる。パターン形成したＳ
ＯＩ構造は、従来の装置とＳＯＩ装置の両方を必要とす
る回路に有用である。そのような回路には、たとえば、
マージド・ロジック・ダイナミック・ランダム・アクセ
ス・メモリ（ＭＬ−ＤＲＡＭ）回路がある。
【０００３】パターン形成したＳＯＩウェハの作成に使
用される１つの方法は、選択的に形成されたトレンチ内
にエピタキシャル・シリコンを付着させる（選択的エピ
タキシャル・プロセス）ものである。シリコン基板に狭
いトレンチをエッチングする技術の発達により、選択的
エピタキシャル・プロセスの重要性が高くなった。その
ような狭いトレンチをシリコン材料で首尾良く充填でき
る場合は、酸化物などの絶縁層で分離された密な間隔の
シリコン・アイランドを形成することが可能である。
【０００４】絶縁層で分離された密な間隔のシリコン・
アイランドを形成する際の最初のステップは、トレンチ
の形成である。このステップで、ＳＯＩ基板は、非ＳＯ
Ｉ基板を必要とする領域のベース層の表面まで選択的に
エッチングされ、トレンチが形成される。次に、選択的
エピタキシャル処理によってトレンチが充填される。
【０００５】この方法は、露出したシリコン、主にエッ
チングされたトレンチの底面の露出したシリコン・ウェ
ハに対して選択的なエピタキシャル・シリコン成長を使
用する。選択的エピタキシャル付着は、高い表面移動度
を有するシリコン原子が、核形成に有利な単一シリコン
結晶部分に移動するときに達成される。この選択的エピ
タキシャル処理の結果、トレンチにシリコンが充填され
る。これにより得られる構造は、ＳＯＩ領域とシリコン
が充填されたトレンチを有する非ＳＯＩ領域とを含む。
【０００６】残念ながら、選択的エピタキシャル・プロ
セスを実行する際に、いくつかの問題が起こることがあ
る。１つの問題は、損傷のあるシリコン結晶構造の形成
である。この問題は、複数の成長ソースを有する結果起
こる。トレンチ内のエピタキシャル・シリコン成長で
は、シリコンを単一のソースから成長させることがきわ
めて好ましい。選択的エピタキシャル処理の目的は、実
際に、トレンチに充填されるシリコンがシリコン・ウェ
ハの拡張部分となるように、トレンチが、下にあるシリ
コン・ウェハと同じ結晶格子構造を有するシリコンで充
填されることである。シリコン成長のソースが複数ある
とき、得られるエピタキシャル・シリコン成長は、シリ
コンが異なる速度と方向に成長しやすいために損傷す
る。したがって、望ましい均一なシリコン結晶構造が得
られない。
【０００７】第２の問題は、バンプの形成である。エピ
タキシャル・シリコンが、トレンチ側壁のシリコン層部
分に成長するとき、ＳＯＩ領域と非ＳＯＩ領域の間にバ
ンプが形成される。このバンプには、いくつかの欠点が
ある。最も重大な結果は、小さくかつ高密度にパターン
形成したＳＯＩ領域と非ＳＯＩ領域を作成する能力の低
下である。さらに、これらのバンプは、次の平面化ステ
ップの障害となり、コストと時間のかかる追加の処理ス
テップが余儀なくされることがある。
【０００８】選択的エピタキシャル処理を使用してトレ
ンチを充填することの欠陥は、トレンチ側壁のシリコン
層部分から生じるシリコンのエピタキシャル成長をなす
く必要がなお存在することを示している。選択的エピタ
キシャル処理の欠点を克服するために、新しいプロセス
を提供する。
【０００９】
【発明が解決しようとする課題】本発明の目的は、選択
的エピタキシャル処理を使用してトレンチを充填する方
法を提供することであり、この方法は、下にあるシリコ
ン層の望ましい均一な結晶構造を形成し、しかもＳＯＩ
領域と非ＳＯＩ領域の間にバンプを作成しない。
【００１０】
【課題を解決するための手段】上記その他の目的を達成
するため、その目的を考慮して、本発明は、酸化物が埋
め込まれていない領域を有する平面状ＳＯＩ構造を製造
する方法を提供する。選択的エピタキシャル・プロセス
を使用して、平面状ＳＯＩ構造に、下にあるシリコン・
ウェハの結晶格子構造と整合する均一な結晶構造で充填
されたトレンチを形成する。さらに、本発明は、平面状
ＳＯＩ構造のＳＯＩ領域と非ＳＯＩ領域の間のバンプの
形成を抑制する。
【００１１】本発明のＳＯＩ構造は、シリコン・ウェ
ハ、酸化物層、およびシリコン層を含む。この構造は、
構造の上面からシリコン・ウェハまで延び半導体で充填
されたトレンチを有する。トレンチは、上部、底面、お
よび側壁シリコン部分を有する側壁を有する。トレンチ
側壁のシリコン側壁部分は、トレンチ側壁酸化物層によ
って覆われる。保護側壁が、トレンチ側壁とトレンチ側
壁酸化物層の上に、トレンチ上部からトレンチ底面まで
拡がる。
【００１２】本発明の平面状ＳＯＩ構造の形成におい
て、最初に、シリコン・ウェハ、酸化物層、シリコン
層、および窒化物層を有する基板を得る。基板は、上面
を有する。この方法は、（ａ）基板上に、上面から前記
シリコン・ウェハまで延び、側壁シリコン部分を有する
側壁と底面とを有するトレンチを形成する段階と、
（ｂ）トレンチ底面と側壁シリコン部分の上に酸化物層
を形成して、トレンチ底面酸化物層とトレンチ側壁酸化
物層を形成する段階と、（ｃ）トレンチ側壁上に、トレ
ンチ側壁酸化物層上に延びトレンチ底面酸化物層の一部
分と重なる保護側壁を形成する段階と、（ｄ）保護側壁
が下にないトレンチ底面酸化物層をすべて除去する段階
と、（ｅ）トレンチを半導体で少なくとも上面まで充填
する段階とを含む。
【００１３】
【発明の実施の形態】次に、本発明を、図を参照して説
明する。すべての図で同じ番号は同じ要素を示す。これ
らの図は、限定的ではなく例示的なものであり、本発明
の装置の説明を容易にするために含まれる。
【００１４】始めに図１において、本発明のプロセスを
実施する第１のステップは、シリコン・ウェハ１０上に
形成された酸化物層１２、シリコン層１４、および窒化
物層１８を有するシリコン・ウェハ１０を含む基板１を
得るものである。基板１（具体的には、基板１の窒化物
層１８）は、露出した表面２０を有する。窒化物層１８
は、窒化シリコン、窒化ホウ素、酸窒化物など当技術分
野で知られる一般的な窒化物の層から選択される。好ま
しい実施形態では、窒化物層１８を形成するために窒化
シリコンを使用する。
【００１５】基板１はまた、保護酸化物層１６を含むこ
とができる。保護酸化物層１６は、シリコン層１４上に
配置されると、窒化物層１８の形成によって生じる損傷
からシリコン層１４を保護する。好ましい実施形態にお
いては、酸化物層１２の厚さは、約２２０ｎｍ〜約４０
０ｎｍ、シリコン層１４の厚さは、約１００ｎｍ〜約３
００ｎｍ、保護酸化物層１６の厚さは、約５ｎｍ〜約１
５ｎｍ、窒化物層１８の厚さは、約２２０ｎｍ〜約５０
０ｎｍである。基板１を形成するために使用される技術
は周知であり、本発明にとって重要でない。
【００１６】本発明の方法における次のステップは、図
１に示した構造の望ましい非ＳＯＩ領域にトレンチを作
成することである。このステップは、マスキングやエッ
チングなどの従来の技術によって行われる。図２に示す
ように、基板１の露出表面２０からシリコン・ウェハ１
０まで延びるトレンチ２２が形成される。
【００１７】トレンチ２２は、側壁２４と底面２６を有
する。トレンチ側壁２４は、露出表面２０に実質的に垂
直になるように形成することが好ましい。トレンチ側壁
２４は、ドライ・エッチング法を使用してエッチングす
ることが好ましい。適切なドライ・エッチング法の例に
は、反応性イオン・エッチング（ＲＩＥ）とプラズマ強
化エッチングがある。トレンチ側壁２４の側壁シリコン
部分２５が、露出したシリコン層１４の隣りに形成され
る。
【００１８】トレンチ２２を作成した後、本発明の方法
の次のステップは、トレンチ底面２６上と側壁シリコン
部分２５上に酸化物層を形成することである。これによ
り、トレンチ底面酸化物層２８とトレンチ側壁酸化物層
３０が形成される。図３に、この構造を示す。トレンチ
底面酸化物層２８とトレンチ側壁酸化物層３０は、後で
説明する保護側壁を形成する次のステップで、トレンチ
底面２６と側壁シリコン部分２５の損傷を防ぐ。さら
に、トレンチ底面酸化物層２８は、トレンチ底面２６か
ら、トレンチ２２を形成するエッチング・ステップで生
じた破損シリコンを除去する。
【００１９】トレンチ底面酸化物層２８とトレンチ側壁
酸化物層３０を形成した後、図４に示すように、トレン
チ側壁２４上に保護側壁３２を形成する。保護側壁３２
は、側壁シリコン部分２５を完全に覆う。トレンチ側壁
酸化物層３０は、側壁シリコン部分２５を覆うが、保護
側壁３２は、側壁シリコン部分２５上のエピタキシャル
・シリコン成長を防ぐことによって、後で説明する選択
的エピタキシャル処理によるトレンチ２２を充填する次
のステップの間、障壁としてはたらく。この障壁がない
と、側壁シリコン部分２５の露出部分上でのエピタキシ
ャル・シリコン成長の結果として、基板１の露出表面２
０上のＳＯＩ領域と非ＳＯＩ領域の間にバンプが形成さ
れやすい。バンプの形成をなくすことにより、小さくか
つ高密度にパターン形成されたＳＯＩ領域と非ＳＯＩ領
域を作成する機能が維持され、次の平面化が容易にな
る。
【００２０】さらに、保護側壁３２は、側壁シリコン部
分２５からのエピタキシャル成長を防ぐ。エピタキシャ
ル成長のソースは１つだけであることがきわめて好まし
い。成長を１つのソースに制限することにより、新しく
形成されるシリコンの結晶格子構造の損傷が防止され
る。
【００２１】保護側壁３２の形成において、まず、低圧
化学付着法（ＬＰＣＶＤ）などの従来の付着技術を使用
してトレンチ側壁２４上に窒化物を付着する。付着した
後、窒化物は、好ましくはＲＩＥによってドライ・エッ
チングし、保護側壁３２を形成する。好ましい実施形態
において、窒化物は、窒化シリコンである。
【００２２】保護側壁３２と窒化物層１８はどちらも窒
化シリコンからなることが好ましい。本発明の方法の次
のステップにおいて、トレンチ底面酸化物層２８が、ウ
ェット・エッチング法によって除去される。窒化シリコ
ンは、トレンチ底面酸化物層２８の除去に従来使用され
ている化学薬品に耐性であることが分かっている。窒化
物層１８と保護側壁３２が共に窒化シリコンからなるた
め、トレンチ底面酸化物層２８の除去は、窒化物層１８
と保護側壁３２を損傷せずに達成することができる。
【００２３】図５に示したように、本発明の方法の次の
ステップは、トレンチ底面酸化物層２８の保護側壁３２
の下にない部分を除去する処理を含む。このステップ
は、フッ化水素酸を使用するウェット・エッチングな
ど、従来のウェット・エッチング法を使用してトレンチ
底面酸化物層２８の一部分をエッチングすることによっ
て行われる。このウェット・エッチング・ステップで、
シリコン・アイランドが、除去される。そのようなシリ
コン・アイランドは、基板を形成する際にトレンチ底面
２６上に作成されるのである。さらに、トレンチ底面酸
化物層２８は、保護側壁３２を形成する間トレンチ底面
２６の損傷を防ぐ。
【００２４】トレンチ底面の酸化物層２８をエッチング
した後、選択的エピタキシャル処理を使用してトレンチ
２２を半導体３４で充填する。このステップにより、図
６の構造が得られる。半導体３４が、事実上シリコン・
ウェハ１０の拡張部分になるように、下にあるシリコン
・ウェハ１０の結晶格子構造が、エピタキシャル層に複
製されなければならない。保護側壁３２は、側壁シリコ
ン部分２５上での半導体３４の成長を防ぎ、それにより
バンプ形成がなくなる。選択的エピタキシャル処理にお
いて、窒化物層１８と保護酸化物層１６も、障壁として
働く。好ましい実施形態において、半導体３４はシリコ
ンである。
【００２５】図７に示したように、次に、窒化物層１８
と保護側壁３２の窒化物層１８に隣接する部分を除去す
る。これらの層は、リン酸を含むような従来のウェット
・エッチング法を使用して除去する。次に、保護酸化物
層１６（存在する場合）を、フッ化水素酸を使用するよ
うな従来のウェット・エッチング法を使用して除去す
る。
【００２６】窒化物層１８、保護側壁３２の一部分、お
よび保護酸化物層１６を除去した後で、従来のステップ
を適用してＳＯＩ基板の加工を完了することができる。
好ましくは、図７の構造物を、化学機械研磨（ＣＭＰ）
などの従来の方法で平面化する。平面化に加えて、図７
のトレンチ底面酸化物層２８、トレンチ側壁酸化物層３
０、および保護側壁３２をエッチングして、小さなトレ
ンチ（トレンチ２２に比べて）を形成することができ、
次いでこれを酸化物で充填する。図８は、こうして得ら
れたＳＯＩ構造の非ＳＯＩ領域３８を能動ＳＯＩ領域４
０から分離する酸化物領域３６を示す。
【００２７】一実施形態において、基板上に酸化物が埋
め込まれていないはっきりとした輪郭の領域を有する平
面状ＳＯＩ構造を、次のようなステップで形成した。酸
素の注入による分離プロセス（ＳＩＭＯＸ：separation
by implantation of oxygenprocess）を使用して、高
用量の酸素イオンをシリコン・ウェハ１０に注入し、そ
の後でアニールした。このプロセスにより、シリコン・
ウェハ１０上の３００ｎｍの酸化物層１２の上に２２０
ｎｍのシリコン層１４が作成された。次に、シリコン層
１４上に１０ｎｍの保護酸化物層１６を形成し、次に保
護酸化物層１６上に３００ｎｍの窒化シリコン層１８を
付着させた。窒化物層１８の一部分を、フォトリソグラ
フィと選択的ＲＩＥを使用して除去し、保護酸化物層１
６の一部分を露出させた。
【００２８】次に、選択的ＲＩＥを使用して、窒化物層
１８の露出表面２０からシリコン・ウェハ１０まで延び
るトレンチ２２をエッチングした。トレンチ２２は、Ｒ
ＣＡ法を使用してクリーニングした。ＲＣＡ法について
は、Ｓ．ウォルフ（Wolf）とＲ．Ｎ．ターバー（Taube
r）による「Silicon Processing for the VLSI Era」、
Process Technolpogy、Volume 1、pp.516〜517 (1986)
を参照されたい。次に、トレンチ２２を１，０００℃で
アニールし、（１）トレンチ底面２６上に１０ｎｍのト
レンチ底面酸化物層２８を、トレンチ側壁２４の側壁シ
リコン部分２５にトレンチ側壁酸化物層３０を成長さ
せ、（２）トレンチ２２を形成する際の選択的ＲＩＥに
起因するシリコン・ウェハ１０の損傷を修復した。
【００２９】ＬＰＣＶＤ（低圧化学付着法）を使用して
トレンチ側壁２４上に５００ｎｍの窒化シリコンを付着
させ、次に選択的ＲＩＥを行い、窒化シリコンをエッチ
ングして保護側壁３２を形成した。次に、保護側壁３２
の下にないトレンチ底面酸化物層２８を、フッ化水素酸
溶液を使用してエッチングし、また基板の形成の結果と
してトレンチ底面２６に形成された残留シリコン・アイ
ランドを除去した。選択的エピタキシャル・プロセスを
使用して、トレンチ底面２６の露出したシリコン上にシ
リコンを成長させ、トレンチ２２を充填した。
【００３０】次に、窒化物層１８と、保護側壁３２の窒
化物層１８と隣接する部分を、リン酸を使用して除去し
た。次に、保護酸化物層１６をフッ化水素酸を使用して
除去した。その後、この構造物をアニールし、選択的エ
ピタキシャル・プロセスによる損傷を修復し、ＣＭＰに
よって平面化した。次に、トレンチ底面酸化物層２８、
トレンチ側壁酸化物層３０、および保護側壁３２の残り
の部分をエッチングによって除去し、トレンチを形成し
た。その後、このトレンチを酸化物３６で充填した。
【００３１】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３２】（１）シリコン・ウェハ、酸化物層、シリ
コン層、および窒化物層を含む基板上に平面状シリコン
・オン・インシュレータ（ＳＯＩ）構造を製造する方法
であって、（ａ）前記基板内に、上面から前記シリコン
・ウェハまで延び、側壁シリコン部分を含む側壁と底面
とを有するトレンチを形成する段階と、（ｂ）前記トレ
ンチ底面および前記側壁シリコン部分上に酸化物層を形
成して、トレンチ底面酸化物層とトレンチ側壁酸化物層
を形成する段階と、（ｃ）前記トレンチ側壁に、前記ト
レンチ側壁酸化物層上に延び前記トレンチ底面酸化物層
の一部分と重なる保護側壁を形成する段階と、（ｄ）前
記保護側壁の下にない前記トレンチ底面酸化物層をすべ
て除去する段階と、（ｅ）前記トレンチに半導体を少な
くとも前記上面まで充填する段階とを含む方法。 （２）前記基板がさらに、前記窒化物層と前記シリコン
層の間に保護酸化物層を含む上記（１）に記載の方法。 （３）前記保護側壁および前記窒化物層が、窒化シリコ
ンからなる上記（１）に記載の方法。 （４）シリコン・ウェハと、前記シリコン・ウェハ上の
酸化物層と、前記酸化物層上のシリコン層と、半導体で
充填され、表面から前記シリコン・ウェハまで延び、上
部、底面および側壁シリコン部分を有する側壁を有する
トレンチによって画定される酸化物が埋め込まれていな
い領域と、前記トレンチ側壁の前記側壁シリコン部分の
上のトレンチ側壁酸化物層と、前記トレンチ側壁の上に
前記トレンチ上部から前記トレンチ底面まで延び、前記
トレンチ側壁酸化物層を覆う保護側壁とを含むシリコン
・オン・インシュレータ（ＳＯＩ）構造。 （５）前記保護側壁が、窒化シリコンであり、前記基板
がさらに、前記シリコン層上に形成された窒化シリコン
層を含む上記（４）に記載のＳＯＩ構造。 （６）シリコン・ウェハと、前記シリコン・ウェハ上の
酸化物層と、前記酸化物層上のシリコン層と、前記シリ
コン層上の窒化シリコン層と、シリコン半導体で充填さ
れ、表面から前記シリコン・ウェハまで延び、上部、底
面、および側壁シリコン部分を有する側壁を有するトレ
ンチによって画定される酸化物が埋め込まれていない領
域と、前記トレンチ側壁の前記側壁シリコン部分の上の
トレンチ側壁酸化物層と、前記トレンチ側壁の上に延
び、前記トレンチ上部から前記トレンチ底面まで延び、
前記トレンチ側壁酸化物層を覆う窒化シリコン保護側壁
とを含むシリコン・オン・インシュレータ（ＳＯＩ）構
造。 （７）前記窒化シリコン層と前記シリコン層の間に保護
酸化物層をさらに含む上記（６）に記載のＳＯＴ構造。
【図面の簡単な説明】
【図１】シリコン・ウェハ、酸化物層、シリコン層、保
護酸化物層、および窒化物層を有するＳＯＩ構造の概略
図である。
【図２】窒化物層、保護酸化物層、シリコン層、および
酸化物層を部分的に除去してトレンチを形成した図１の
ＳＯＩ構造の概略図である。
【図３】トレンチ底面と側壁シリコン部分上に酸化物層
を形成し、トレンチ底面酸化物層とトレンチ側壁酸化物
層を形成した図２のＳＯＩ構造の概略図である。
【図４】トレンチの側壁上に保護側壁を形成した図３の
ＳＯＩ構造の概略図である。
【図５】保護側壁が下にないトレンチ底面酸化物層の一
部分を除去した図４のＳＯＩ構造の概略図である。
【図６】トレンチに半導体を充填した図５のＳＯＩ構造
の概略図である。
【図７】窒化物層、保護酸化物層、保護側壁の一部分、
および半導体の一部分を除去した図６のＳＯＩ構造の概
略図である。
【図８】トレンチ底面酸化物層、トレンチ側壁酸化物
層、および保護側壁をエッチングして、酸化物を充填し
たトレンチを形成した図７のＳＯＩ構造の概略図であ
る。
【符号の説明】
１ 基板 １０ シリコン・ウェハ １２ 酸化物層 １４ シリコン層 １６ 保護酸化物層 １８ 窒化物層 ２０ 露出表面 ２２ トレンチ ２４ トレンチ側壁 ２５ 側壁シリコン部分 ２６ トレンチ底面 ２８ トレンチ底面酸化物層 ３０ トレンチ側壁酸化物層 ３２ 保護側壁 ３４ 半導体 ３６ 酸化物領域
フロントページの続き (72)発明者 エフェンディ・レオバンドゥン アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ スカーボロ・ レーン 17シー (72)発明者 デーヴェンドラ・ケイ・サダナ アメリカ合衆国12570 ニューヨーク州プ レザンドヴィル スカイ・トップ・ドライ ブ 90 (72)発明者 ドミニク・ジェイ・シェピス アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ ヒルサイド・ レーク・ロード 890 (72)発明者 ガヴァム・シャーヒディー アメリカ合衆国10523 ニューヨーク州エ ルムズフォード ノン・ヒル・ドライブ 85

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】シリコン・ウェハ、酸化物層、シリコン
    層、および窒化物層を含む基板上に平面状シリコン・オ
    ン・インシュレータ（ＳＯＩ）構造を製造する方法であ
    って、（ａ）前記基板内に、上面から前記シリコン・ウ
    ェハまで延び、側壁シリコン部分を含む側壁と底面とを
    有するトレンチを形成する段階と、（ｂ）前記トレンチ
    底面および前記側壁シリコン部分上に酸化物層を形成し
    て、トレンチ底面酸化物層とトレンチ側壁酸化物層を形
    成する段階と、（ｃ）前記トレンチ側壁に、前記トレン
    チ側壁酸化物層上に延び前記トレンチ底面酸化物層の一
    部分と重なる保護側壁を形成する段階と、（ｄ）前記保
    護側壁の下にない前記トレンチ底面酸化物層をすべて除
    去する段階と、（ｅ）前記トレンチに半導体を少なくと
    も前記上面まで充填する段階とを含む方法。
  2. 【請求項２】前記基板がさらに、前記窒化物層と前記シ
    リコン層の間に保護酸化物層を含む請求項１に記載の方
    法。
  3. 【請求項３】前記保護側壁および前記窒化物層が、窒化
    シリコンからなる請求項１に記載の方法。
  4. 【請求項４】シリコン・ウェハと、 前記シリコン・ウェハ上の酸化物層と、 前記酸化物層上のシリコン層と、 半導体で充填され、表面から前記シリコン・ウェハまで
    延び、上部、底面および側壁シリコン部分を有する側壁
    を有するトレンチによって画定される酸化物が埋め込ま
    れていない領域と、 前記トレンチ側壁の前記側壁シリコン部分の上のトレン
    チ側壁酸化物層と、 前記トレンチ側壁の上に前記トレンチ上部から前記トレ
    ンチ底面まで延び、前記トレンチ側壁酸化物層を覆う保
    護側壁とを含むシリコン・オン・インシュレータ（ＳＯ
    Ｉ）構造。
  5. 【請求項５】前記保護側壁が、窒化シリコンであり、前
    記基板がさらに、前記シリコン層上に形成された窒化シ
    リコン層を含む請求項４に記載のＳＯＩ構造。
  6. 【請求項６】シリコン・ウェハと、 前記シリコン・ウェハ上の酸化物層と、 前記酸化物層上のシリコン層と、 前記シリコン層上の窒化シリコン層と、 シリコン半導体で充填され、表面から前記シリコン・ウ
    ェハまで延び、上部、底面、および側壁シリコン部分を
    有する側壁を有するトレンチによって画定される酸化物
    が埋め込まれていない領域と、 前記トレンチ側壁の前記側壁シリコン部分の上のトレン
    チ側壁酸化物層と、 前記トレンチ側壁の上に延び、前記トレンチ上部から前
    記トレンチ底面まで延び、前記トレンチ側壁酸化物層を
    覆う窒化シリコン保護側壁とを含むシリコン・オン・イ
    ンシュレータ（ＳＯＩ）構造。
  7. 【請求項７】前記窒化シリコン層と前記シリコン層の間
    に保護酸化物層をさらに含む請求項６に記載のＳＯＴ構
    造。
JP2000035433A 1999-02-16 2000-02-14 シリコン・オン・インシュレータ構造およびその製造方法 Expired - Fee Related JP3630401B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/250895 1999-02-16
US09/250,895 US6180486B1 (en) 1999-02-16 1999-02-16 Process of fabricating planar and densely patterned silicon-on-insulator structure

Publications (2)

Publication Number Publication Date
JP2000243944A true JP2000243944A (ja) 2000-09-08
JP3630401B2 JP3630401B2 (ja) 2005-03-16

Family

ID=22949595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000035433A Expired - Fee Related JP3630401B2 (ja) 1999-02-16 2000-02-14 シリコン・オン・インシュレータ構造およびその製造方法

Country Status (6)

Country Link
US (2) US6180486B1 (ja)
JP (1) JP3630401B2 (ja)
KR (1) KR100358630B1 (ja)
CN (1) CN1155073C (ja)
DE (1) DE10003014B4 (ja)
TW (1) TW516160B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531754B1 (en) 2001-12-28 2003-03-11 Kabushiki Kaisha Toshiba Manufacturing method of partial SOI wafer, semiconductor device using the partial SOI wafer and manufacturing method thereof
US6835981B2 (en) 2001-09-27 2004-12-28 Kabushiki Kaisha Toshiba Semiconductor chip which combines bulk and SOI regions and separates same with plural isolation regions
US6855976B2 (en) 2001-12-27 2005-02-15 Kabushiki Kaisha Toshiba Semiconductor device using partial SOI substrate and manufacturing method thereof
US6906384B2 (en) 2002-02-13 2005-06-14 Kabushiki Kaisha Toshiba Semiconductor device having one of patterned SOI and SON structure
JP2006041519A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd デュアルダマシン配線の製造方法
US7095081B2 (en) 2003-08-28 2006-08-22 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US7187035B2 (en) 2001-09-26 2007-03-06 Kabushiki Kaisha Toshiba Semiconductor device comprising multiple layers with trenches formed on a semiconductor substrate
JP2007180569A (ja) * 2001-12-27 2007-07-12 Toshiba Corp 半導体装置
JP2008513973A (ja) * 2004-06-21 2008-05-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 高移動度プレーナおよび複数ゲートのｍｏｓｆｅｔのためのハイブリッド基板、基板構造およびその基板を形成する方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180486B1 (en) * 1999-02-16 2001-01-30 International Business Machines Corporation Process of fabricating planar and densely patterned silicon-on-insulator structure
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
WO2001093336A1 (en) * 2000-05-31 2001-12-06 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
AU2001277001A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6599789B1 (en) * 2000-11-15 2003-07-29 Micron Technology, Inc. Method of forming a field effect transistor
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
KR100378353B1 (ko) * 2001-03-12 2003-03-29 삼성전자주식회사 Ｒｉｅ 식각시 발생하는 노칭 저감방법
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
KR100845227B1 (ko) * 2002-06-27 2008-07-09 매그나칩 반도체 유한회사 소자 분리막 형성 방법
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
JP3944087B2 (ja) * 2003-01-21 2007-07-11 株式会社東芝 素子形成用基板の製造方法
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
EP1630863B1 (en) * 2004-08-31 2014-05-14 Infineon Technologies AG Method of fabricating a monolithically integrated vertical semiconducting device in an soi substrate
US7390710B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Protection of tunnel dielectric using epitaxial silicon
US7338848B1 (en) * 2004-10-20 2008-03-04 Newport Fab, Llc Method for opto-electronic integration on a SOI substrate and related structure
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
DE102009014507B4 (de) 2009-03-24 2017-08-31 Texas Instruments Deutschland Gmbh Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt
US9099309B2 (en) * 2013-10-17 2015-08-04 Micron Technology, Inc. Method providing an epitaxial growth having a reduction in defects and resulting structure

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758531A (en) * 1987-10-23 1988-07-19 International Business Machines Corporation Method of making defect free silicon islands using SEG
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5382541A (en) * 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
US5292689A (en) 1992-09-04 1994-03-08 International Business Machines Corporation Method for planarizing semiconductor structure using subminimum features
US5324673A (en) * 1992-11-19 1994-06-28 Motorola, Inc. Method of formation of vertical transistor
JPH06342846A (ja) * 1993-04-07 1994-12-13 Mitsubishi Electric Corp トレンチ分離構造を有する半導体装置およびその製造方法
US5399507A (en) 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
US6232649B1 (en) * 1994-12-12 2001-05-15 Hyundai Electronics America Bipolar silicon-on-insulator structure and process
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5518949A (en) 1995-07-18 1996-05-21 Winbond Electronics Corporation Electrical isolation method for devices made on SOI wafer
US5610083A (en) * 1996-05-20 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd Method of making back gate contact for silicon on insulator technology
US5811315A (en) * 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
US5894152A (en) * 1997-06-18 1999-04-13 International Business Machines Corporation SOI/bulk hybrid substrate and method of forming the same
US6180486B1 (en) * 1999-02-16 2001-01-30 International Business Machines Corporation Process of fabricating planar and densely patterned silicon-on-insulator structure

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521300B2 (en) 2001-09-26 2009-04-21 Kabushiki Kaisha Toshiba Semiconductor device substrate including a single-crystalline layer and method of manufacturing semiconductor device substrate
US7187035B2 (en) 2001-09-26 2007-03-06 Kabushiki Kaisha Toshiba Semiconductor device comprising multiple layers with trenches formed on a semiconductor substrate
US6835981B2 (en) 2001-09-27 2004-12-28 Kabushiki Kaisha Toshiba Semiconductor chip which combines bulk and SOI regions and separates same with plural isolation regions
US7018904B2 (en) 2001-09-27 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor chip having multiple functional blocks integrated in a single chip and method for fabricating the same
US7112822B2 (en) 2001-12-27 2006-09-26 Kabushiki Kaisha Toshiba Semiconductor device using partial SOI substrate and manufacturing method thereof
US6855976B2 (en) 2001-12-27 2005-02-15 Kabushiki Kaisha Toshiba Semiconductor device using partial SOI substrate and manufacturing method thereof
US7439112B2 (en) 2001-12-27 2008-10-21 Kabushiki Kaisha Toshiba Semiconductor device using partial SOI substrate and manufacturing method thereof
JP2007180569A (ja) * 2001-12-27 2007-07-12 Toshiba Corp 半導体装置
US7071039B2 (en) 2001-12-28 2006-07-04 Kabushiki Kaisha Toshiba Manufacturing method of partial SOI wafer, semiconductor device using the partial SOI wafer and manufacturing method thereof
US6531754B1 (en) 2001-12-28 2003-03-11 Kabushiki Kaisha Toshiba Manufacturing method of partial SOI wafer, semiconductor device using the partial SOI wafer and manufacturing method thereof
US6906384B2 (en) 2002-02-13 2005-06-14 Kabushiki Kaisha Toshiba Semiconductor device having one of patterned SOI and SON structure
US7095081B2 (en) 2003-08-28 2006-08-22 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US7323748B2 (en) 2003-08-28 2008-01-29 Kabushiki Kaisha Toshiba Semiconductor device having epitaxial layer
JP2008513973A (ja) * 2004-06-21 2008-05-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 高移動度プレーナおよび複数ゲートのｍｏｓｆｅｔのためのハイブリッド基板、基板構造およびその基板を形成する方法
JP2006041519A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd デュアルダマシン配線の製造方法

Also Published As

Publication number Publication date
DE10003014A1 (de) 2000-08-24
TW516160B (en) 2003-01-01
US6180486B1 (en) 2001-01-30
JP3630401B2 (ja) 2005-03-16
DE10003014B4 (de) 2005-06-23
US6404014B1 (en) 2002-06-11
CN1155073C (zh) 2004-06-23
CN1264157A (zh) 2000-08-23
KR100358630B1 (ko) 2002-10-25
KR20000057797A (ko) 2000-09-25

Similar Documents

Publication Publication Date Title
JP2000243944A (ja) シリコン・オン・インシュレータ構造およびその製造方法
JP3984014B2 (ja) 半導体装置用基板を製造する方法および半導体装置用基板
US5071792A (en) Process for forming extremely thin integrated circuit dice
JPH04250650A (ja) 完全に凹設した分離絶縁体を有する集積回路の平坦化
EP0674807A1 (en) Thin soi layer for fully depleted field effect transistors
US6309949B1 (en) Semiconductor isolation process to minimize weak oxide problems
JP3363420B2 (ja) 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法
JPH11330226A (ja) 浅いトレンチアイソレ―ション方法
KR100234416B1 (ko) 반도체장치의 소자분리방법
JP2003229479A (ja) 半導体装置の製造方法
KR100624327B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법
US7879665B2 (en) Structure and method of fabricating a transistor having a trench gate
US5877065A (en) Process for fabricating insulation-filled deep trenches in semiconductor substrates
EP1109216B1 (en) Process of making a semiconductor device having regions of insulating material formed in a semiconductor substrate
KR100558201B1 (ko) 포토 정렬키 및 포토 정렬키를 포함하는 반도체 소자 제조방법
EP0878836A2 (en) Planarising a semiconductor substrate
US7071072B2 (en) Forming shallow trench isolation without the use of CMP
KR100632034B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JPS6257232A (ja) アイソレ−シヨンデバイス及びその製法
US6436831B1 (en) Methods of forming insulative plugs and oxide plug forming methods
KR0176151B1 (ko) 반도체 장치의 소자 분리 방법
KR100455726B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100389911B1 (ko) 트렌치 소자 분리 방법
JP2001102441A (ja) トレンチ隔離領域の形成方法
KR20030037590A (ko) 갭필 능력을 개선하고 덴트를 억제하는 반도체 소자분리방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041201

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20041201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees