JP3630401B2 - シリコン・オン・インシュレータ構造およびその製造方法 - Google Patents
シリコン・オン・インシュレータ構造およびその製造方法 Download PDFInfo
- Publication number
- JP3630401B2 JP3630401B2 JP2000035433A JP2000035433A JP3630401B2 JP 3630401 B2 JP3630401 B2 JP 3630401B2 JP 2000035433 A JP2000035433 A JP 2000035433A JP 2000035433 A JP2000035433 A JP 2000035433A JP 3630401 B2 JP3630401 B2 JP 3630401B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- silicon
- sidewall
- oxide layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76278—Vertical isolation by selective deposition of single crystal silicon, i.e. SEG techniques
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に、シリコン・オン・インシュレータ（ＳＯＩ）構造に関し、より詳細には、平面状で高密度にパターン形成されたＳＯＩ構造とそのような構造の製造方法に関する。
【０００２】
【従来の技術】
パターン形成したＳＯＩ（シリコン・オン・インシュレータ）構造は、ＳＯＩ領域と非ＳＯＩ（あるいはバルク）領域からなる。パターン形成したＳＯＩ構造は、従来の装置とＳＯＩ装置の両方を必要とする回路に有用である。そのような回路には、たとえば、マージド・ロジック・ダイナミック・ランダム・アクセス・メモリ（ＭＬ−ＤＲＡＭ）回路がある。
【０００３】
パターン形成したＳＯＩウェハの作成に使用される１つの方法は、選択的に形成されたトレンチ内にエピタキシャル・シリコンを付着させる（選択的エピタキシャル・プロセス）ものである。シリコン基板に狭いトレンチをエッチングする技術の発達により、選択的エピタキシャル・プロセスの重要性が高くなった。そのような狭いトレンチをシリコン材料で首尾良く充填できる場合は、酸化物などの絶縁層で分離された密な間隔のシリコン・アイランドを形成することが可能である。
【０００４】
絶縁層で分離された密な間隔のシリコン・アイランドを形成する際の最初のステップは、トレンチの形成である。このステップで、ＳＯＩ基板は、非ＳＯＩ基板を必要とする領域のベース層の表面まで選択的にエッチングされ、トレンチが形成される。次に、選択的エピタキシャル処理によってトレンチが充填される。
【０００５】
この方法は、露出したシリコン、主にエッチングされたトレンチの底面の露出したシリコン・ウェハに対して選択的なエピタキシャル・シリコン成長を使用する。選択的エピタキシャル付着は、高い表面移動度を有するシリコン原子が、核形成に有利な単一シリコン結晶部分に移動するときに達成される。この選択的エピタキシャル処理の結果、トレンチにシリコンが充填される。これにより得られる構造は、ＳＯＩ領域とシリコンが充填されたトレンチを有する非ＳＯＩ領域とを含む。
【０００６】
残念ながら、選択的エピタキシャル・プロセスを実行する際に、いくつかの問題が起こることがある。１つの問題は、損傷のあるシリコン結晶構造の形成である。この問題は、複数の成長ソースを有する結果起こる。トレンチ内のエピタキシャル・シリコン成長では、シリコンを単一のソースから成長させることがきわめて好ましい。選択的エピタキシャル処理の目的は、実際に、トレンチに充填されるシリコンがシリコン・ウェハの拡張部分となるように、トレンチが、下にあるシリコン・ウェハと同じ結晶格子構造を有するシリコンで充填されることである。シリコン成長のソースが複数あるとき、得られるエピタキシャル・シリコン成長は、シリコンが異なる速度と方向に成長しやすいために損傷する。したがって、望ましい均一なシリコン結晶構造が得られない。
【０００７】
第２の問題は、バンプの形成である。エピタキシャル・シリコンが、トレンチ側壁のシリコン層部分に成長するとき、ＳＯＩ領域と非ＳＯＩ領域の間にバンプが形成される。このバンプには、いくつかの欠点がある。最も重大な結果は、小さくかつ高密度にパターン形成したＳＯＩ領域と非ＳＯＩ領域を作成する能力の低下である。さらに、これらのバンプは、次の平面化ステップの障害となり、コストと時間のかかる追加の処理ステップが余儀なくされることがある。
【０００８】
選択的エピタキシャル処理を使用してトレンチを充填することの欠陥は、トレンチ側壁のシリコン層部分から生じるシリコンのエピタキシャル成長をなすく必要がなお存在することを示している。選択的エピタキシャル処理の欠点を克服するために、新しいプロセスを提供する。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、選択的エピタキシャル処理を使用してトレンチを充填する方法を提供することであり、この方法は、下にあるシリコン層の望ましい均一な結晶構造を形成し、しかもＳＯＩ領域と非ＳＯＩ領域の間にバンプを作成しない。
【００１０】
【課題を解決するための手段】
上記その他の目的を達成するため、その目的を考慮して、本発明は、酸化物が埋め込まれていない領域を有する平面状ＳＯＩ構造を製造する方法を提供する。選択的エピタキシャル・プロセスを使用して、平面状ＳＯＩ構造に、下にあるシリコン・ウェハの結晶格子構造と整合する均一な結晶構造で充填されたトレンチを形成する。さらに、本発明は、平面状ＳＯＩ構造のＳＯＩ領域と非ＳＯＩ領域の間のバンプの形成を抑制する。
【００１１】
本発明のＳＯＩ構造は、シリコン・ウェハ、酸化物層、およびシリコン層を含む。この構造は、構造の上面からシリコン・ウェハまで延び半導体で充填されたトレンチを有する。トレンチは、上部、底面、および側壁シリコン部分を有する側壁を有する。トレンチ側壁のシリコン側壁部分は、トレンチ側壁酸化物層によって覆われる。保護側壁が、トレンチ側壁とトレンチ側壁酸化物層の上に、トレンチ上部からトレンチ底面まで拡がる。
【００１２】
本発明の平面状ＳＯＩ構造の形成において、最初に、シリコン・ウェハ、酸化物層、シリコン層、および窒化物層を有する基板を得る。基板は、上面を有する。この方法は、
（ａ）基板上に、上面から前記シリコン・ウェハまで延び、側壁シリコン部分を有する側壁と底面とを有するトレンチを形成する段階と、
（ｂ）トレンチ底面と側壁シリコン部分の上に酸化物層を形成して、トレンチ底面酸化物層とトレンチ側壁酸化物層を形成する段階と、
（ｃ）トレンチ側壁上に、トレンチ側壁酸化物層上に延びトレンチ底面酸化物層の一部分と重なる保護側壁を形成する段階と、
（ｄ）保護側壁が下にないトレンチ底面酸化物層をすべて除去する段階と、
（ｅ）トレンチを半導体で少なくとも上面まで充填する段階と
を含む。
【００１３】
【発明の実施の形態】
次に、本発明を、図を参照して説明する。すべての図で同じ番号は同じ要素を示す。これらの図は、限定的ではなく例示的なものであり、本発明の装置の説明を容易にするために含まれる。
【００１４】
始めに図１において、本発明のプロセスを実施する第１のステップは、シリコン・ウェハ１０上に形成された酸化物層１２、シリコン層１４、および窒化物層１８を有するシリコン・ウェハ１０を含む基板１を得るものである。基板１（具体的には、基板１の窒化物層１８）は、露出した表面２０を有する。窒化物層１８は、窒化シリコン、窒化ホウ素、酸窒化物など当技術分野で知られる一般的な窒化物の層から選択される。好ましい実施形態では、窒化物層１８を形成するために窒化シリコンを使用する。
【００１５】
基板１はまた、保護酸化物層１６を含むことができる。保護酸化物層１６は、シリコン層１４上に配置されると、窒化物層１８の形成によって生じる損傷からシリコン層１４を保護する。好ましい実施形態においては、酸化物層１２の厚さは、約２２０ｎｍ〜約４００ｎｍ、シリコン層１４の厚さは、約１００ｎｍ〜約３００ｎｍ、保護酸化物層１６の厚さは、約５ｎｍ〜約１５ｎｍ、窒化物層１８の厚さは、約２２０ｎｍ〜約５００ｎｍである。基板１を形成するために使用される技術は周知であり、本発明にとって重要でない。
【００１６】
本発明の方法における次のステップは、図１に示した構造の望ましい非ＳＯＩ領域にトレンチを作成することである。このステップは、マスキングやエッチングなどの従来の技術によって行われる。図２に示すように、基板１の露出表面２０からシリコン・ウェハ１０まで延びるトレンチ２２が形成される。
【００１７】
トレンチ２２は、側壁２４と底面２６を有する。トレンチ側壁２４は、露出表面２０に実質的に垂直になるように形成することが好ましい。トレンチ側壁２４は、ドライ・エッチング法を使用してエッチングすることが好ましい。適切なドライ・エッチング法の例には、反応性イオン・エッチング（ＲＩＥ）とプラズマ強化エッチングがある。トレンチ側壁２４の側壁シリコン部分２５が、露出したシリコン層１４の隣りに形成される。
【００１８】
トレンチ２２を作成した後、本発明の方法の次のステップは、トレンチ底面２６上と側壁シリコン部分２５上に酸化物層を形成することである。これにより、トレンチ底面酸化物層２８とトレンチ側壁酸化物層３０が形成される。図３に、この構造を示す。トレンチ底面酸化物層２８とトレンチ側壁酸化物層３０は、後で説明する保護側壁を形成する次のステップで、トレンチ底面２６と側壁シリコン部分２５の損傷を防ぐ。さらに、トレンチ底面酸化物層２８は、トレンチ底面２６から、トレンチ２２を形成するエッチング・ステップで生じた破損シリコンを除去する。
【００１９】
トレンチ底面酸化物層２８とトレンチ側壁酸化物層３０を形成した後、図４に示すように、トレンチ側壁２４上に保護側壁３２を形成する。保護側壁３２は、側壁シリコン部分２５を完全に覆う。トレンチ側壁酸化物層３０は、側壁シリコン部分２５を覆うが、保護側壁３２は、側壁シリコン部分２５上のエピタキシャル・シリコン成長を防ぐことによって、後で説明する選択的エピタキシャル処理によるトレンチ２２を充填する次のステップの間、障壁としてはたらく。この障壁がないと、側壁シリコン部分２５の露出部分上でのエピタキシャル・シリコン成長の結果として、基板１の露出表面２０上のＳＯＩ領域と非ＳＯＩ領域の間にバンプが形成されやすい。バンプの形成をなくすことにより、小さくかつ高密度にパターン形成されたＳＯＩ領域と非ＳＯＩ領域を作成する機能が維持され、次の平面化が容易になる。
【００２０】
さらに、保護側壁３２は、側壁シリコン部分２５からのエピタキシャル成長を防ぐ。エピタキシャル成長のソースは１つだけであることがきわめて好ましい。成長を１つのソースに制限することにより、新しく形成されるシリコンの結晶格子構造の損傷が防止される。
【００２１】
保護側壁３２の形成において、まず、低圧化学付着法（ＬＰＣＶＤ）などの従来の付着技術を使用してトレンチ側壁２４上に窒化物を付着する。付着した後、窒化物は、好ましくはＲＩＥによってドライ・エッチングし、保護側壁３２を形成する。好ましい実施形態において、窒化物は、窒化シリコンである。
【００２２】
保護側壁３２と窒化物層１８はどちらも窒化シリコンからなることが好ましい。本発明の方法の次のステップにおいて、トレンチ底面酸化物層２８が、ウェット・エッチング法によって除去される。窒化シリコンは、トレンチ底面酸化物層２８の除去に従来使用されている化学薬品に耐性であることが分かっている。窒化物層１８と保護側壁３２が共に窒化シリコンからなるため、トレンチ底面酸化物層２８の除去は、窒化物層１８と保護側壁３２を損傷せずに達成することができる。
【００２３】
図５に示したように、本発明の方法の次のステップは、トレンチ底面酸化物層２８の保護側壁３２の下にない部分を除去する処理を含む。このステップは、フッ化水素酸を使用するウェット・エッチングなど、従来のウェット・エッチング法を使用してトレンチ底面酸化物層２８の一部分をエッチングすることによって行われる。このウェット・エッチング・ステップで、シリコン・アイランドが、除去される。そのようなシリコン・アイランドは、基板を形成する際にトレンチ底面２６上に作成されるのである。さらに、トレンチ底面酸化物層２８は、保護側壁３２を形成する間トレンチ底面２６の損傷を防ぐ。
【００２４】
トレンチ底面の酸化物層２８をエッチングした後、選択的エピタキシャル処理を使用してトレンチ２２を半導体３４で充填する。このステップにより、図６の構造が得られる。半導体３４が、事実上シリコン・ウェハ１０の拡張部分になるように、下にあるシリコン・ウェハ１０の結晶格子構造が、エピタキシャル層に複製されなければならない。保護側壁３２は、側壁シリコン部分２５上での半導体３４の成長を防ぎ、それによりバンプ形成がなくなる。選択的エピタキシャル処理において、窒化物層１８と保護酸化物層１６も、障壁として働く。好ましい実施形態において、半導体３４はシリコンである。
【００２５】
図７に示したように、次に、窒化物層１８と保護側壁３２の窒化物層１８に隣接する部分を除去する。これらの層は、リン酸を含むような従来のウェット・エッチング法を使用して除去する。次に、保護酸化物層１６（存在する場合）を、フッ化水素酸を使用するような従来のウェット・エッチング法を使用して除去する。
【００２６】
窒化物層１８、保護側壁３２の一部分、および保護酸化物層１６を除去した後で、従来のステップを適用してＳＯＩ基板の加工を完了することができる。好ましくは、図７の構造物を、化学機械研磨（ＣＭＰ）などの従来の方法で平面化する。平面化に加えて、図７のトレンチ底面酸化物層２８、トレンチ側壁酸化物層３０、および保護側壁３２をエッチングして、小さなトレンチ（トレンチ２２に比べて）を形成することができ、次いでこれを酸化物で充填する。図８は、こうして得られたＳＯＩ構造の非ＳＯＩ領域３８を能動ＳＯＩ領域４０から分離する酸化物領域３６を示す。
【００２７】
一実施形態において、基板上に酸化物が埋め込まれていないはっきりとした輪郭の領域を有する平面状ＳＯＩ構造を、次のようなステップで形成した。酸素の注入による分離プロセス（ＳＩＭＯＸ：ｓｅｐａｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ ｏｘｙｇｅｎ ｐｒｏｃｅｓｓ）を使用して、高用量の酸素イオンをシリコン・ウェハ１０に注入し、その後でアニールした。このプロセスにより、シリコン・ウェハ１０上の３００ｎｍの酸化物層１２の上に２２０ｎｍのシリコン層１４が作成された。次に、シリコン層１４上に１０ｎｍの保護酸化物層１６を形成し、次に保護酸化物層１６上に３００ｎｍの窒化シリコン層１８を付着させた。窒化物層１８の一部分を、フォトリソグラフィと選択的ＲＩＥを使用して除去し、保護酸化物層１６の一部分を露出させた。
【００２８】
次に、選択的ＲＩＥを使用して、窒化物層１８の露出表面２０からシリコン・ウェハ１０まで延びるトレンチ２２をエッチングした。トレンチ２２は、ＲＣＡ法を使用してクリーニングした。ＲＣＡ法については、Ｓ．ウォルフ（Ｗｏｌｆ）とＲ．Ｎ．ターバー（Ｔａｕｂｅｒ）による「Ｓｉｌｉｃｏｎ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ｔｈｅ ＶＬＳＩ Ｅｒａ」、Ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌｐｏｇｙ、Ｖｏｌｕｍｅ １、ｐｐ．５１６〜５１７ （１９８６）を参照されたい。次に、トレンチ２２を１，０００℃でアニールし、（１）トレンチ底面２６上に１０ｎｍのトレンチ底面酸化物層２８を、トレンチ側壁２４の側壁シリコン部分２５にトレンチ側壁酸化物層３０を成長させ、（２）トレンチ２２を形成する際の選択的ＲＩＥに起因するシリコン・ウェハ１０の損傷を修復した。
【００２９】
ＬＰＣＶＤ（低圧化学付着法）を使用してトレンチ側壁２４上に５００ｎｍの窒化シリコンを付着させ、次に選択的ＲＩＥを行い、窒化シリコンをエッチングして保護側壁３２を形成した。次に、保護側壁３２の下にないトレンチ底面酸化物層２８を、フッ化水素酸溶液を使用してエッチングし、また基板の形成の結果としてトレンチ底面２６に形成された残留シリコン・アイランドを除去した。選択的エピタキシャル・プロセスを使用して、トレンチ底面２６の露出したシリコン上にシリコンを成長させ、トレンチ２２を充填した。
【００３０】
次に、窒化物層１８と、保護側壁３２の窒化物層１８と隣接する部分を、リン酸を使用して除去した。次に、保護酸化物層１６をフッ化水素酸を使用して除去した。その後、この構造物をアニールし、選択的エピタキシャル・プロセスによる損傷を修復し、ＣＭＰによって平面化した。次に、トレンチ底面酸化物層２８、トレンチ側壁酸化物層３０、および保護側壁３２の残りの部分をエッチングによって除去し、トレンチを形成した。その後、このトレンチを酸化物３６で充填した。
【００３１】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３２】
（１）シリコン・ウェハ、酸化物層、シリコン層、および窒化物層を含む基板上に平面状シリコン・オン・インシュレータ（ＳＯＩ）構造を製造する方法であって、
（ａ）前記基板内に、上面から前記シリコン・ウェハまで延び、側壁シリコン部分を含む側壁と底面とを有するトレンチを形成する段階と、
（ｂ）前記トレンチ底面および前記側壁シリコン部分上に酸化物層を形成して、トレンチ底面酸化物層とトレンチ側壁酸化物層を形成する段階と、
（ｃ）前記トレンチ側壁に、前記トレンチ側壁酸化物層上に延び前記トレンチ底面酸化物層の一部分と重なる保護側壁を形成する段階と、
（ｄ）前記保護側壁の下にない前記トレンチ底面酸化物層をすべて除去する段階と、
（ｅ）前記トレンチに半導体を少なくとも前記上面まで充填する段階と
を含む方法。
（２）前記基板がさらに、前記窒化物層と前記シリコン層の間に保護酸化物層を含む上記（１）に記載の方法。
（３）前記保護側壁および前記窒化物層が、窒化シリコンからなる上記（１）に記載の方法。
（４）シリコン・ウェハと、
前記シリコン・ウェハ上の酸化物層と、
前記酸化物層上のシリコン層と、
半導体で充填され、表面から前記シリコン・ウェハまで延び、上部、底面および側壁シリコン部分を有する側壁を有するトレンチによって画定される酸化物が埋め込まれていない領域と、
前記トレンチ側壁の前記側壁シリコン部分の上のトレンチ側壁酸化物層と、
前記トレンチ側壁の上に前記トレンチ上部から前記トレンチ底面まで延び、前記トレンチ側壁酸化物層を覆う保護側壁と
を含むシリコン・オン・インシュレータ（ＳＯＩ）構造。
（５）前記保護側壁が、窒化シリコンであり、前記基板がさらに、前記シリコン層上に形成された窒化シリコン層を含む上記（４）に記載のＳＯＩ構造。
（６）シリコン・ウェハと、
前記シリコン・ウェハ上の酸化物層と、
前記酸化物層上のシリコン層と、
前記シリコン層上の窒化シリコン層と、
シリコン半導体で充填され、表面から前記シリコン・ウェハまで延び、上部、底面、および側壁シリコン部分を有する側壁を有するトレンチによって画定される酸化物が埋め込まれていない領域と、
前記トレンチ側壁の前記側壁シリコン部分の上のトレンチ側壁酸化物層と、
前記トレンチ側壁の上に延び、前記トレンチ上部から前記トレンチ底面まで延び、前記トレンチ側壁酸化物層を覆う窒化シリコン保護側壁と
を含むシリコン・オン・インシュレータ（ＳＯＩ）構造。
（７）前記窒化シリコン層と前記シリコン層の間に保護酸化物層をさらに含む上記（６）に記載のＳＯＴ構造。
【図面の簡単な説明】
【図１】シリコン・ウェハ、酸化物層、シリコン層、保護酸化物層、および窒化物層を有するＳＯＩ構造の概略図である。
【図２】窒化物層、保護酸化物層、シリコン層、および酸化物層を部分的に除去してトレンチを形成した図１のＳＯＩ構造の概略図である。
【図３】トレンチ底面と側壁シリコン部分上に酸化物層を形成し、トレンチ底面酸化物層とトレンチ側壁酸化物層を形成した図２のＳＯＩ構造の概略図である。
【図４】トレンチの側壁上に保護側壁を形成した図３のＳＯＩ構造の概略図である。
【図５】保護側壁が下にないトレンチ底面酸化物層の一部分を除去した図４のＳＯＩ構造の概略図である。
【図６】トレンチに半導体を充填した図５のＳＯＩ構造の概略図である。
【図７】窒化物層、保護酸化物層、保護側壁の一部分、および半導体の一部分を除去した図６のＳＯＩ構造の概略図である。
【図８】トレンチ底面酸化物層、トレンチ側壁酸化物層、および保護側壁をエッチングして、酸化物を充填したトレンチを形成した図７のＳＯＩ構造の概略図である。
【符号の説明】
１ 基板
１０ シリコン・ウェハ
１２ 酸化物層
１４ シリコン層
１６ 保護酸化物層
１８ 窒化物層
２０ 露出表面
２２ トレンチ
２４ トレンチ側壁
２５ 側壁シリコン部分
２６ トレンチ底面
２８ トレンチ底面酸化物層
３０ トレンチ側壁酸化物層
３２ 保護側壁
３４ 半導体
３６ 酸化物領域
【発明の属する技術分野】
本発明は、一般に、シリコン・オン・インシュレータ（ＳＯＩ）構造に関し、より詳細には、平面状で高密度にパターン形成されたＳＯＩ構造とそのような構造の製造方法に関する。
【０００２】
【従来の技術】
パターン形成したＳＯＩ（シリコン・オン・インシュレータ）構造は、ＳＯＩ領域と非ＳＯＩ（あるいはバルク）領域からなる。パターン形成したＳＯＩ構造は、従来の装置とＳＯＩ装置の両方を必要とする回路に有用である。そのような回路には、たとえば、マージド・ロジック・ダイナミック・ランダム・アクセス・メモリ（ＭＬ−ＤＲＡＭ）回路がある。
【０００３】
パターン形成したＳＯＩウェハの作成に使用される１つの方法は、選択的に形成されたトレンチ内にエピタキシャル・シリコンを付着させる（選択的エピタキシャル・プロセス）ものである。シリコン基板に狭いトレンチをエッチングする技術の発達により、選択的エピタキシャル・プロセスの重要性が高くなった。そのような狭いトレンチをシリコン材料で首尾良く充填できる場合は、酸化物などの絶縁層で分離された密な間隔のシリコン・アイランドを形成することが可能である。
【０００４】
絶縁層で分離された密な間隔のシリコン・アイランドを形成する際の最初のステップは、トレンチの形成である。このステップで、ＳＯＩ基板は、非ＳＯＩ基板を必要とする領域のベース層の表面まで選択的にエッチングされ、トレンチが形成される。次に、選択的エピタキシャル処理によってトレンチが充填される。
【０００５】
この方法は、露出したシリコン、主にエッチングされたトレンチの底面の露出したシリコン・ウェハに対して選択的なエピタキシャル・シリコン成長を使用する。選択的エピタキシャル付着は、高い表面移動度を有するシリコン原子が、核形成に有利な単一シリコン結晶部分に移動するときに達成される。この選択的エピタキシャル処理の結果、トレンチにシリコンが充填される。これにより得られる構造は、ＳＯＩ領域とシリコンが充填されたトレンチを有する非ＳＯＩ領域とを含む。
【０００６】
残念ながら、選択的エピタキシャル・プロセスを実行する際に、いくつかの問題が起こることがある。１つの問題は、損傷のあるシリコン結晶構造の形成である。この問題は、複数の成長ソースを有する結果起こる。トレンチ内のエピタキシャル・シリコン成長では、シリコンを単一のソースから成長させることがきわめて好ましい。選択的エピタキシャル処理の目的は、実際に、トレンチに充填されるシリコンがシリコン・ウェハの拡張部分となるように、トレンチが、下にあるシリコン・ウェハと同じ結晶格子構造を有するシリコンで充填されることである。シリコン成長のソースが複数あるとき、得られるエピタキシャル・シリコン成長は、シリコンが異なる速度と方向に成長しやすいために損傷する。したがって、望ましい均一なシリコン結晶構造が得られない。
【０００７】
第２の問題は、バンプの形成である。エピタキシャル・シリコンが、トレンチ側壁のシリコン層部分に成長するとき、ＳＯＩ領域と非ＳＯＩ領域の間にバンプが形成される。このバンプには、いくつかの欠点がある。最も重大な結果は、小さくかつ高密度にパターン形成したＳＯＩ領域と非ＳＯＩ領域を作成する能力の低下である。さらに、これらのバンプは、次の平面化ステップの障害となり、コストと時間のかかる追加の処理ステップが余儀なくされることがある。
【０００８】
選択的エピタキシャル処理を使用してトレンチを充填することの欠陥は、トレンチ側壁のシリコン層部分から生じるシリコンのエピタキシャル成長をなすく必要がなお存在することを示している。選択的エピタキシャル処理の欠点を克服するために、新しいプロセスを提供する。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、選択的エピタキシャル処理を使用してトレンチを充填する方法を提供することであり、この方法は、下にあるシリコン層の望ましい均一な結晶構造を形成し、しかもＳＯＩ領域と非ＳＯＩ領域の間にバンプを作成しない。
【００１０】
【課題を解決するための手段】
上記その他の目的を達成するため、その目的を考慮して、本発明は、酸化物が埋め込まれていない領域を有する平面状ＳＯＩ構造を製造する方法を提供する。選択的エピタキシャル・プロセスを使用して、平面状ＳＯＩ構造に、下にあるシリコン・ウェハの結晶格子構造と整合する均一な結晶構造で充填されたトレンチを形成する。さらに、本発明は、平面状ＳＯＩ構造のＳＯＩ領域と非ＳＯＩ領域の間のバンプの形成を抑制する。
【００１１】
本発明のＳＯＩ構造は、シリコン・ウェハ、酸化物層、およびシリコン層を含む。この構造は、構造の上面からシリコン・ウェハまで延び半導体で充填されたトレンチを有する。トレンチは、上部、底面、および側壁シリコン部分を有する側壁を有する。トレンチ側壁のシリコン側壁部分は、トレンチ側壁酸化物層によって覆われる。保護側壁が、トレンチ側壁とトレンチ側壁酸化物層の上に、トレンチ上部からトレンチ底面まで拡がる。
【００１２】
本発明の平面状ＳＯＩ構造の形成において、最初に、シリコン・ウェハ、酸化物層、シリコン層、および窒化物層を有する基板を得る。基板は、上面を有する。この方法は、
（ａ）基板上に、上面から前記シリコン・ウェハまで延び、側壁シリコン部分を有する側壁と底面とを有するトレンチを形成する段階と、
（ｂ）トレンチ底面と側壁シリコン部分の上に酸化物層を形成して、トレンチ底面酸化物層とトレンチ側壁酸化物層を形成する段階と、
（ｃ）トレンチ側壁上に、トレンチ側壁酸化物層上に延びトレンチ底面酸化物層の一部分と重なる保護側壁を形成する段階と、
（ｄ）保護側壁が下にないトレンチ底面酸化物層をすべて除去する段階と、
（ｅ）トレンチを半導体で少なくとも上面まで充填する段階と
を含む。
【００１３】
【発明の実施の形態】
次に、本発明を、図を参照して説明する。すべての図で同じ番号は同じ要素を示す。これらの図は、限定的ではなく例示的なものであり、本発明の装置の説明を容易にするために含まれる。
【００１４】
始めに図１において、本発明のプロセスを実施する第１のステップは、シリコン・ウェハ１０上に形成された酸化物層１２、シリコン層１４、および窒化物層１８を有するシリコン・ウェハ１０を含む基板１を得るものである。基板１（具体的には、基板１の窒化物層１８）は、露出した表面２０を有する。窒化物層１８は、窒化シリコン、窒化ホウ素、酸窒化物など当技術分野で知られる一般的な窒化物の層から選択される。好ましい実施形態では、窒化物層１８を形成するために窒化シリコンを使用する。
【００１５】
基板１はまた、保護酸化物層１６を含むことができる。保護酸化物層１６は、シリコン層１４上に配置されると、窒化物層１８の形成によって生じる損傷からシリコン層１４を保護する。好ましい実施形態においては、酸化物層１２の厚さは、約２２０ｎｍ〜約４００ｎｍ、シリコン層１４の厚さは、約１００ｎｍ〜約３００ｎｍ、保護酸化物層１６の厚さは、約５ｎｍ〜約１５ｎｍ、窒化物層１８の厚さは、約２２０ｎｍ〜約５００ｎｍである。基板１を形成するために使用される技術は周知であり、本発明にとって重要でない。
【００１６】
本発明の方法における次のステップは、図１に示した構造の望ましい非ＳＯＩ領域にトレンチを作成することである。このステップは、マスキングやエッチングなどの従来の技術によって行われる。図２に示すように、基板１の露出表面２０からシリコン・ウェハ１０まで延びるトレンチ２２が形成される。
【００１７】
トレンチ２２は、側壁２４と底面２６を有する。トレンチ側壁２４は、露出表面２０に実質的に垂直になるように形成することが好ましい。トレンチ側壁２４は、ドライ・エッチング法を使用してエッチングすることが好ましい。適切なドライ・エッチング法の例には、反応性イオン・エッチング（ＲＩＥ）とプラズマ強化エッチングがある。トレンチ側壁２４の側壁シリコン部分２５が、露出したシリコン層１４の隣りに形成される。
【００１８】
トレンチ２２を作成した後、本発明の方法の次のステップは、トレンチ底面２６上と側壁シリコン部分２５上に酸化物層を形成することである。これにより、トレンチ底面酸化物層２８とトレンチ側壁酸化物層３０が形成される。図３に、この構造を示す。トレンチ底面酸化物層２８とトレンチ側壁酸化物層３０は、後で説明する保護側壁を形成する次のステップで、トレンチ底面２６と側壁シリコン部分２５の損傷を防ぐ。さらに、トレンチ底面酸化物層２８は、トレンチ底面２６から、トレンチ２２を形成するエッチング・ステップで生じた破損シリコンを除去する。
【００１９】
トレンチ底面酸化物層２８とトレンチ側壁酸化物層３０を形成した後、図４に示すように、トレンチ側壁２４上に保護側壁３２を形成する。保護側壁３２は、側壁シリコン部分２５を完全に覆う。トレンチ側壁酸化物層３０は、側壁シリコン部分２５を覆うが、保護側壁３２は、側壁シリコン部分２５上のエピタキシャル・シリコン成長を防ぐことによって、後で説明する選択的エピタキシャル処理によるトレンチ２２を充填する次のステップの間、障壁としてはたらく。この障壁がないと、側壁シリコン部分２５の露出部分上でのエピタキシャル・シリコン成長の結果として、基板１の露出表面２０上のＳＯＩ領域と非ＳＯＩ領域の間にバンプが形成されやすい。バンプの形成をなくすことにより、小さくかつ高密度にパターン形成されたＳＯＩ領域と非ＳＯＩ領域を作成する機能が維持され、次の平面化が容易になる。
【００２０】
さらに、保護側壁３２は、側壁シリコン部分２５からのエピタキシャル成長を防ぐ。エピタキシャル成長のソースは１つだけであることがきわめて好ましい。成長を１つのソースに制限することにより、新しく形成されるシリコンの結晶格子構造の損傷が防止される。
【００２１】
保護側壁３２の形成において、まず、低圧化学付着法（ＬＰＣＶＤ）などの従来の付着技術を使用してトレンチ側壁２４上に窒化物を付着する。付着した後、窒化物は、好ましくはＲＩＥによってドライ・エッチングし、保護側壁３２を形成する。好ましい実施形態において、窒化物は、窒化シリコンである。
【００２２】
保護側壁３２と窒化物層１８はどちらも窒化シリコンからなることが好ましい。本発明の方法の次のステップにおいて、トレンチ底面酸化物層２８が、ウェット・エッチング法によって除去される。窒化シリコンは、トレンチ底面酸化物層２８の除去に従来使用されている化学薬品に耐性であることが分かっている。窒化物層１８と保護側壁３２が共に窒化シリコンからなるため、トレンチ底面酸化物層２８の除去は、窒化物層１８と保護側壁３２を損傷せずに達成することができる。
【００２３】
図５に示したように、本発明の方法の次のステップは、トレンチ底面酸化物層２８の保護側壁３２の下にない部分を除去する処理を含む。このステップは、フッ化水素酸を使用するウェット・エッチングなど、従来のウェット・エッチング法を使用してトレンチ底面酸化物層２８の一部分をエッチングすることによって行われる。このウェット・エッチング・ステップで、シリコン・アイランドが、除去される。そのようなシリコン・アイランドは、基板を形成する際にトレンチ底面２６上に作成されるのである。さらに、トレンチ底面酸化物層２８は、保護側壁３２を形成する間トレンチ底面２６の損傷を防ぐ。
【００２４】
トレンチ底面の酸化物層２８をエッチングした後、選択的エピタキシャル処理を使用してトレンチ２２を半導体３４で充填する。このステップにより、図６の構造が得られる。半導体３４が、事実上シリコン・ウェハ１０の拡張部分になるように、下にあるシリコン・ウェハ１０の結晶格子構造が、エピタキシャル層に複製されなければならない。保護側壁３２は、側壁シリコン部分２５上での半導体３４の成長を防ぎ、それによりバンプ形成がなくなる。選択的エピタキシャル処理において、窒化物層１８と保護酸化物層１６も、障壁として働く。好ましい実施形態において、半導体３４はシリコンである。
【００２５】
図７に示したように、次に、窒化物層１８と保護側壁３２の窒化物層１８に隣接する部分を除去する。これらの層は、リン酸を含むような従来のウェット・エッチング法を使用して除去する。次に、保護酸化物層１６（存在する場合）を、フッ化水素酸を使用するような従来のウェット・エッチング法を使用して除去する。
【００２６】
窒化物層１８、保護側壁３２の一部分、および保護酸化物層１６を除去した後で、従来のステップを適用してＳＯＩ基板の加工を完了することができる。好ましくは、図７の構造物を、化学機械研磨（ＣＭＰ）などの従来の方法で平面化する。平面化に加えて、図７のトレンチ底面酸化物層２８、トレンチ側壁酸化物層３０、および保護側壁３２をエッチングして、小さなトレンチ（トレンチ２２に比べて）を形成することができ、次いでこれを酸化物で充填する。図８は、こうして得られたＳＯＩ構造の非ＳＯＩ領域３８を能動ＳＯＩ領域４０から分離する酸化物領域３６を示す。
【００２７】
一実施形態において、基板上に酸化物が埋め込まれていないはっきりとした輪郭の領域を有する平面状ＳＯＩ構造を、次のようなステップで形成した。酸素の注入による分離プロセス（ＳＩＭＯＸ：ｓｅｐａｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ ｏｘｙｇｅｎ ｐｒｏｃｅｓｓ）を使用して、高用量の酸素イオンをシリコン・ウェハ１０に注入し、その後でアニールした。このプロセスにより、シリコン・ウェハ１０上の３００ｎｍの酸化物層１２の上に２２０ｎｍのシリコン層１４が作成された。次に、シリコン層１４上に１０ｎｍの保護酸化物層１６を形成し、次に保護酸化物層１６上に３００ｎｍの窒化シリコン層１８を付着させた。窒化物層１８の一部分を、フォトリソグラフィと選択的ＲＩＥを使用して除去し、保護酸化物層１６の一部分を露出させた。
【００２８】
次に、選択的ＲＩＥを使用して、窒化物層１８の露出表面２０からシリコン・ウェハ１０まで延びるトレンチ２２をエッチングした。トレンチ２２は、ＲＣＡ法を使用してクリーニングした。ＲＣＡ法については、Ｓ．ウォルフ（Ｗｏｌｆ）とＲ．Ｎ．ターバー（Ｔａｕｂｅｒ）による「Ｓｉｌｉｃｏｎ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ｔｈｅ ＶＬＳＩ Ｅｒａ」、Ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌｐｏｇｙ、Ｖｏｌｕｍｅ １、ｐｐ．５１６〜５１７ （１９８６）を参照されたい。次に、トレンチ２２を１，０００℃でアニールし、（１）トレンチ底面２６上に１０ｎｍのトレンチ底面酸化物層２８を、トレンチ側壁２４の側壁シリコン部分２５にトレンチ側壁酸化物層３０を成長させ、（２）トレンチ２２を形成する際の選択的ＲＩＥに起因するシリコン・ウェハ１０の損傷を修復した。
【００２９】
ＬＰＣＶＤ（低圧化学付着法）を使用してトレンチ側壁２４上に５００ｎｍの窒化シリコンを付着させ、次に選択的ＲＩＥを行い、窒化シリコンをエッチングして保護側壁３２を形成した。次に、保護側壁３２の下にないトレンチ底面酸化物層２８を、フッ化水素酸溶液を使用してエッチングし、また基板の形成の結果としてトレンチ底面２６に形成された残留シリコン・アイランドを除去した。選択的エピタキシャル・プロセスを使用して、トレンチ底面２６の露出したシリコン上にシリコンを成長させ、トレンチ２２を充填した。
【００３０】
次に、窒化物層１８と、保護側壁３２の窒化物層１８と隣接する部分を、リン酸を使用して除去した。次に、保護酸化物層１６をフッ化水素酸を使用して除去した。その後、この構造物をアニールし、選択的エピタキシャル・プロセスによる損傷を修復し、ＣＭＰによって平面化した。次に、トレンチ底面酸化物層２８、トレンチ側壁酸化物層３０、および保護側壁３２の残りの部分をエッチングによって除去し、トレンチを形成した。その後、このトレンチを酸化物３６で充填した。
【００３１】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３２】
（１）シリコン・ウェハ、酸化物層、シリコン層、および窒化物層を含む基板上に平面状シリコン・オン・インシュレータ（ＳＯＩ）構造を製造する方法であって、
（ａ）前記基板内に、上面から前記シリコン・ウェハまで延び、側壁シリコン部分を含む側壁と底面とを有するトレンチを形成する段階と、
（ｂ）前記トレンチ底面および前記側壁シリコン部分上に酸化物層を形成して、トレンチ底面酸化物層とトレンチ側壁酸化物層を形成する段階と、
（ｃ）前記トレンチ側壁に、前記トレンチ側壁酸化物層上に延び前記トレンチ底面酸化物層の一部分と重なる保護側壁を形成する段階と、
（ｄ）前記保護側壁の下にない前記トレンチ底面酸化物層をすべて除去する段階と、
（ｅ）前記トレンチに半導体を少なくとも前記上面まで充填する段階と
を含む方法。
（２）前記基板がさらに、前記窒化物層と前記シリコン層の間に保護酸化物層を含む上記（１）に記載の方法。
（３）前記保護側壁および前記窒化物層が、窒化シリコンからなる上記（１）に記載の方法。
（４）シリコン・ウェハと、
前記シリコン・ウェハ上の酸化物層と、
前記酸化物層上のシリコン層と、
半導体で充填され、表面から前記シリコン・ウェハまで延び、上部、底面および側壁シリコン部分を有する側壁を有するトレンチによって画定される酸化物が埋め込まれていない領域と、
前記トレンチ側壁の前記側壁シリコン部分の上のトレンチ側壁酸化物層と、
前記トレンチ側壁の上に前記トレンチ上部から前記トレンチ底面まで延び、前記トレンチ側壁酸化物層を覆う保護側壁と
を含むシリコン・オン・インシュレータ（ＳＯＩ）構造。
（５）前記保護側壁が、窒化シリコンであり、前記基板がさらに、前記シリコン層上に形成された窒化シリコン層を含む上記（４）に記載のＳＯＩ構造。
（６）シリコン・ウェハと、
前記シリコン・ウェハ上の酸化物層と、
前記酸化物層上のシリコン層と、
前記シリコン層上の窒化シリコン層と、
シリコン半導体で充填され、表面から前記シリコン・ウェハまで延び、上部、底面、および側壁シリコン部分を有する側壁を有するトレンチによって画定される酸化物が埋め込まれていない領域と、
前記トレンチ側壁の前記側壁シリコン部分の上のトレンチ側壁酸化物層と、
前記トレンチ側壁の上に延び、前記トレンチ上部から前記トレンチ底面まで延び、前記トレンチ側壁酸化物層を覆う窒化シリコン保護側壁と
を含むシリコン・オン・インシュレータ（ＳＯＩ）構造。
（７）前記窒化シリコン層と前記シリコン層の間に保護酸化物層をさらに含む上記（６）に記載のＳＯＴ構造。
【図面の簡単な説明】
【図１】シリコン・ウェハ、酸化物層、シリコン層、保護酸化物層、および窒化物層を有するＳＯＩ構造の概略図である。
【図２】窒化物層、保護酸化物層、シリコン層、および酸化物層を部分的に除去してトレンチを形成した図１のＳＯＩ構造の概略図である。
【図３】トレンチ底面と側壁シリコン部分上に酸化物層を形成し、トレンチ底面酸化物層とトレンチ側壁酸化物層を形成した図２のＳＯＩ構造の概略図である。
【図４】トレンチの側壁上に保護側壁を形成した図３のＳＯＩ構造の概略図である。
【図５】保護側壁が下にないトレンチ底面酸化物層の一部分を除去した図４のＳＯＩ構造の概略図である。
【図６】トレンチに半導体を充填した図５のＳＯＩ構造の概略図である。
【図７】窒化物層、保護酸化物層、保護側壁の一部分、および半導体の一部分を除去した図６のＳＯＩ構造の概略図である。
【図８】トレンチ底面酸化物層、トレンチ側壁酸化物層、および保護側壁をエッチングして、酸化物を充填したトレンチを形成した図７のＳＯＩ構造の概略図である。
【符号の説明】
１ 基板
１０ シリコン・ウェハ
１２ 酸化物層
１４ シリコン層
１６ 保護酸化物層
１８ 窒化物層
２０ 露出表面
２２ トレンチ
２４ トレンチ側壁
２５ 側壁シリコン部分
２６ トレンチ底面
２８ トレンチ底面酸化物層
３０ トレンチ側壁酸化物層
３２ 保護側壁
３４ 半導体
３６ 酸化物領域
Claims (10)
- 酸化物が埋め込まれていない領域を有する平面状シリコン・オン・インシュレータ（ＳＯＩ）構造を製造する方法であって、
（ａ）シリコン・ウェハと、前記シリコン・ウェハの上に前記シリコン・ウェハに接触して形成された酸化物層と、前記酸化物層の上に前記酸化物層に接触して形成されたシリコン層と、前記シリコン層よりも上の最表面に形成された窒化シリコン層と、を含む基板を形成する段階と、
（ｂ）前記基板内に、前記基板の上面から前記シリコン・ウェハまで延び、側壁シリコン部分を含む側壁と底面とを有するトレンチを形成する段階と、
（ｃ）前記トレンチの底面上および前記側壁シリコン部分を覆うように酸化物層を形成し、これによりトレンチ底面酸化物層とトレンチ側壁酸化物層を形成する段階と、
（ｄ）前記トレンチの側壁に、前記トレンチ側壁酸化物層上に延び前記トレンチ底面酸化物層の一部分と重なる、窒化シリコンからなる保護側壁を形成する段階と、
（ｅ）前記保護側壁の下にない前記トレンチ底面酸化物層をすべて除去する段階と、
（ｆ）前記トレンチ内に前記トレンチの底面から少なくとも前記上面までシリコンをエピタキシャル成長させる段階と、
を含む方法。 - 前記基板がさらに、前記窒化シリコン層と前記シリコン層の間に保護酸化物層を含む請求項１に記載の方法。
- 前記トレンチを形成する段階は、前記基板をドライ・エッチング法を使用してエッチングするものである、請求項１に記載の方法。
- 前記保護側壁を形成する段階は、前記トレンチの側壁に窒化シリコン層を付着して、その窒化シリコン層をエッチングするものである、請求項１に記載の方法。
- 前記シリコンをエピタキシャル成長させる段階は、選択的エピタキシャル・プロセスによる、請求項１に記載の方法。
- 酸化物が埋め込まれていない領域を有する平面状シリコン・オン・インシュレータ（ＳＯＩ）構造を製造する方法であって、
（ａ）シリコン・ウェハと、前記シリコン・ウェハの上に前記シリコン・ウェハに接触して形成された酸化物層と、前記酸化物層の上に前記酸化物層に接触して形成されたシリコン層と、前記シリコン層よりも上の最表面に形成された窒化シリコン層と、を含む基板を形成する段階と、
（ｂ）前記基板内に、前記基板の上面から前記シリコン・ウェハまで延び、側壁シリコン部分を含む側壁と底面とを有するトレンチを形成する段階と、
（ｃ）前記トレンチの底面上および前記トレンチの側壁の前記側壁シリコン部分のみを覆うように酸化物層を形成し、これにより、トレンチ底面酸化物層と該トレンチ底面酸化物層とは分離したトレンチ側壁酸化物層を形成する段階と、
（ｄ）前記トレンチの側壁に、前記トレンチ側壁酸化物層上に延び前記トレンチ底面酸化物層の一部分と重なる、窒化シリコンからなる保護側壁を形成する段階と、
（ｅ）前記保護側壁の下にない前記トレンチ底面酸化物層をすべて除去する段階と、
（ｆ）前記トレンチ内に前記トレンチの底面から少なくとも前記上面までシリコンをエピタキシャル成長させる段階と、
を含む方法。 - シリコン・ウェハと、
前記シリコン・ウェハ上の酸化物層と、
前記酸化物層上のシリコン層と、
前記シリコン層上の最表面に形成された窒化シリコン層と、
半導体で充填され、表面から前記シリコン・ウェハまで延び、上部、底面および側壁シリコン部分を有する側壁を有するトレンチによって画定される酸化物が埋め込まれていない領域と、
前記トレンチの底面の一部のみを覆うトレンチ底面酸化物層と、
前記トレンチの内側から前記トレンチの側壁の前記側壁シリコン部分を覆うように形成されたトレンチ側壁酸化物層と、
前記トレンチの内側から前記トレンチの側壁を覆うように形成され、前記トレンチの上部から前記トレンチの底面まで延び、前記トレンチ側壁酸化物層を覆い、前記トレンチ底面酸化物層の上に広がる、窒化シリコンからなる保護側壁と、
を含むシリコン・オン・インシュレータ（ＳＯＩ）構造。 - 前記半導体はシリコンである、請求項７に記載のＳＯＩ構造。
- シリコン・ウェハと、
前記シリコン・ウェハ上の酸化物層と、
前記酸化物層上のシリコン層と、
前記シリコン層上の最表面に形成された窒化シリコン層と、
半導体で充填され、表面から前記シリコン・ウェハまで延び、上部、底面、および側壁シリコン部分を有する側壁を有するトレンチによって画定される酸化物が埋め込まれていない領域と、
前記トレンチの内側から前記トレンチの側壁の前記側壁シリコン部分を覆うように形成されたトレンチ側壁酸化物層と、
前記トレンチの内側から前記トレンチの側壁を覆うように形成され、前記トレンチの上部から前記トレンチの底面まで延び、前記トレンチ側壁酸化物層を覆う窒化シリコン保護側壁と、
を含むシリコン・オン・インシュレータ（ＳＯＩ）構造。 - 前記窒化シリコン層と前記シリコン層の間に保護酸化物層をさらに含む請求項７〜９の何れか１つに記載のＳＯＩ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/250895 | 1999-02-16 | ||
| US09/250,895 US6180486B1 (en) | 1999-02-16 | 1999-02-16 | Process of fabricating planar and densely patterned silicon-on-insulator structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243944A JP2000243944A (ja) | 2000-09-08 |
| JP3630401B2 true JP3630401B2 (ja) | 2005-03-16 |
Family
ID=22949595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000035433A Expired - Fee Related JP3630401B2 (ja) | 1999-02-16 | 2000-02-14 | シリコン・オン・インシュレータ構造およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6180486B1 (ja) |
| JP (1) | JP3630401B2 (ja) |
| KR (1) | KR100358630B1 (ja) |
| CN (1) | CN1155073C (ja) |
| DE (1) | DE10003014B4 (ja) |
| TW (1) | TW516160B (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180486B1 (en) * | 1999-02-16 | 2001-01-30 | International Business Machines Corporation | Process of fabricating planar and densely patterned silicon-on-insulator structure |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| CN1430792A (zh) * | 2000-05-31 | 2003-07-16 | 摩托罗拉公司 | 半导体器件及方法 |
| US6410941B1 (en) | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
| US6477285B1 (en) | 2000-06-30 | 2002-11-05 | Motorola, Inc. | Integrated circuits with optical signal propagation |
| US6427066B1 (en) | 2000-06-30 | 2002-07-30 | Motorola, Inc. | Apparatus and method for effecting communications among a plurality of remote stations |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| AU2001277001A1 (en) * | 2000-07-24 | 2002-02-05 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6599789B1 (en) * | 2000-11-15 | 2003-07-29 | Micron Technology, Inc. | Method of forming a field effect transistor |
| US6583034B2 (en) | 2000-11-22 | 2003-06-24 | Motorola, Inc. | Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure |
| US6563118B2 (en) | 2000-12-08 | 2003-05-13 | Motorola, Inc. | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same |
| US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| KR100378353B1 (ko) * | 2001-03-12 | 2003-03-29 | 삼성전자주식회사 | Ｒｉｅ 식각시 발생하는 노칭 저감방법 |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US20030010992A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Semiconductor structure and method for implementing cross-point switch functionality |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6472694B1 (en) | 2001-07-23 | 2002-10-29 | Motorola, Inc. | Microprocessor structure having a compound semiconductor layer |
| US6855992B2 (en) * | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
| US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6462360B1 (en) | 2001-08-06 | 2002-10-08 | Motorola, Inc. | Integrated gallium arsenide communications systems |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| JP3984014B2 (ja) * | 2001-09-26 | 2007-09-26 | 株式会社東芝 | 半導体装置用基板を製造する方法および半導体装置用基板 |
| JP4322453B2 (ja) * | 2001-09-27 | 2009-09-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US20030071327A1 (en) * | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
| JP2007180569A (ja) * | 2001-12-27 | 2007-07-12 | Toshiba Corp | 半導体装置 |
| JP3943932B2 (ja) | 2001-12-27 | 2007-07-11 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2003203967A (ja) | 2001-12-28 | 2003-07-18 | Toshiba Corp | 部分ｓｏｉウェーハの製造方法、半導体装置及びその製造方法 |
| JP2003243528A (ja) | 2002-02-13 | 2003-08-29 | Toshiba Corp | 半導体装置 |
| KR100845227B1 (ko) * | 2002-06-27 | 2008-07-09 | 매그나칩 반도체 유한회사 | 소자 분리막 형성 방법 |
| US20040012037A1 (en) * | 2002-07-18 | 2004-01-22 | Motorola, Inc. | Hetero-integration of semiconductor materials on silicon |
| US20040069991A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Perovskite cuprate electronic device structure and process |
| US20040070312A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Integrated circuit and process for fabricating the same |
| US6800530B2 (en) * | 2003-01-14 | 2004-10-05 | International Business Machines Corporation | Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors |
| JP3944087B2 (ja) * | 2003-01-21 | 2007-07-11 | 株式会社東芝 | 素子形成用基板の製造方法 |
| US7020374B2 (en) * | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
| US6965128B2 (en) * | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| US20040164315A1 (en) * | 2003-02-25 | 2004-08-26 | Motorola, Inc. | Structure and device including a tunneling piezoelectric switch and method of forming same |
| JP2005072084A (ja) | 2003-08-28 | 2005-03-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7291886B2 (en) * | 2004-06-21 | 2007-11-06 | International Business Machines Corporation | Hybrid substrate technology for high-mobility planar and multiple-gate MOSFETs |
| KR100568257B1 (ko) * | 2004-07-29 | 2006-04-07 | 삼성전자주식회사 | 듀얼 다마신 배선의 제조방법 |
| EP1630863B1 (en) * | 2004-08-31 | 2014-05-14 | Infineon Technologies AG | Method of fabricating a monolithically integrated vertical semiconducting device in an soi substrate |
| US7390710B2 (en) * | 2004-09-02 | 2008-06-24 | Micron Technology, Inc. | Protection of tunnel dielectric using epitaxial silicon |
| US7338848B1 (en) * | 2004-10-20 | 2008-03-04 | Newport Fab, Llc | Method for opto-electronic integration on a SOI substrate and related structure |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| DE102009014507B4 (de) | 2009-03-24 | 2017-08-31 | Texas Instruments Deutschland Gmbh | Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt |
| US9099309B2 (en) * | 2013-10-17 | 2015-08-04 | Micron Technology, Inc. | Method providing an epitaxial growth having a reduction in defects and resulting structure |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758531A (en) * | 1987-10-23 | 1988-07-19 | International Business Machines Corporation | Method of making defect free silicon islands using SEG |
| US5208172A (en) * | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
| US5382541A (en) * | 1992-08-26 | 1995-01-17 | Harris Corporation | Method for forming recessed oxide isolation containing deep and shallow trenches |
| US5292689A (en) | 1992-09-04 | 1994-03-08 | International Business Machines Corporation | Method for planarizing semiconductor structure using subminimum features |
| US5324673A (en) * | 1992-11-19 | 1994-06-28 | Motorola, Inc. | Method of formation of vertical transistor |
| JPH06342846A (ja) * | 1993-04-07 | 1994-12-13 | Mitsubishi Electric Corp | トレンチ分離構造を有する半導体装置およびその製造方法 |
| US5399507A (en) | 1994-06-27 | 1995-03-21 | Motorola, Inc. | Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications |
| US6232649B1 (en) * | 1994-12-12 | 2001-05-15 | Hyundai Electronics America | Bipolar silicon-on-insulator structure and process |
| US5567634A (en) * | 1995-05-01 | 1996-10-22 | National Semiconductor Corporation | Method of fabricating self-aligned contact trench DMOS transistors |
| US5518949A (en) | 1995-07-18 | 1996-05-21 | Winbond Electronics Corporation | Electrical isolation method for devices made on SOI wafer |
| US5610083A (en) * | 1996-05-20 | 1997-03-11 | Chartered Semiconductor Manufacturing Pte Ltd | Method of making back gate contact for silicon on insulator technology |
| US5811315A (en) * | 1997-03-13 | 1998-09-22 | National Semiconductor Corporation | Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure |
| US5894152A (en) * | 1997-06-18 | 1999-04-13 | International Business Machines Corporation | SOI/bulk hybrid substrate and method of forming the same |
| US6180486B1 (en) * | 1999-02-16 | 2001-01-30 | International Business Machines Corporation | Process of fabricating planar and densely patterned silicon-on-insulator structure |
-
1999
- 1999-02-16 US US09/250,895 patent/US6180486B1/en not_active Expired - Fee Related
- 1999-12-24 CN CNB991265696A patent/CN1155073C/zh not_active Expired - Fee Related
-
2000
- 2000-01-19 TW TW089100846A patent/TW516160B/zh not_active IP Right Cessation
- 2000-01-24 KR KR1020000003197A patent/KR100358630B1/ko not_active IP Right Cessation
- 2000-01-25 DE DE10003014A patent/DE10003014B4/de not_active Expired - Lifetime
- 2000-02-14 JP JP2000035433A patent/JP3630401B2/ja not_active Expired - Fee Related
- 2000-11-08 US US09/708,337 patent/US6404014B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000243944A (ja) | 2000-09-08 |
| KR20000057797A (ko) | 2000-09-25 |
| CN1264157A (zh) | 2000-08-23 |
| KR100358630B1 (ko) | 2002-10-25 |
| US6404014B1 (en) | 2002-06-11 |
| DE10003014B4 (de) | 2005-06-23 |
| US6180486B1 (en) | 2001-01-30 |
| CN1155073C (zh) | 2004-06-23 |
| DE10003014A1 (de) | 2000-08-24 |
| TW516160B (en) | 2003-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3630401B2 (ja) | シリコン・オン・インシュレータ構造およびその製造方法 | |
| JP3984014B2 (ja) | 半導体装置用基板を製造する方法および半導体装置用基板 | |
| US5071792A (en) | Process for forming extremely thin integrated circuit dice | |
| JPH04250650A (ja) | 完全に凹設した分離絶縁体を有する集積回路の平坦化 | |
| US7525156B2 (en) | Shallow trench isolation fill by liquid phase deposition of SiO2 | |
| US6309949B1 (en) | Semiconductor isolation process to minimize weak oxide problems | |
| EP0674807A1 (en) | Thin soi layer for fully depleted field effect transistors | |
| JP3363420B2 (ja) | 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法 | |
| JPH02102556A (ja) | 集積回路構造のサブストレートの中に分離領域を形成するための方法 | |
| JPH10144782A (ja) | 隔離領域の形成方法 | |
| US6436791B1 (en) | Method of manufacturing a very deep STI (shallow trench isolation) | |
| KR100190000B1 (ko) | 딥 트렌치와 샐로우 트렌치 조합형 소자분리 구조 및 그 제조방법 | |
| US6180492B1 (en) | Method of forming a liner for shallow trench isolation | |
| JPH07505013A (ja) | 絶縁体を充填した深いトレンチを半導体基板に製作する方法 | |
| EP1109216B1 (en) | Process of making a semiconductor device having regions of insulating material formed in a semiconductor substrate | |
| KR100559590B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US7071072B2 (en) | Forming shallow trench isolation without the use of CMP | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JPS6257232A (ja) | アイソレ−シヨンデバイス及びその製法 | |
| KR100468681B1 (ko) | 트랜치소자분리방법 | |
| KR100321174B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| US6436831B1 (en) | Methods of forming insulative plugs and oxide plug forming methods | |
| KR100389911B1 (ko) | 트렌치 소자 분리 방법 | |
| KR0176151B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| JP2001102441A (ja) | トレンチ隔離領域の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040401 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040630 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041201 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20041201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |