JP3943932B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3943932B2 JP3943932B2 JP2001398480A JP2001398480A JP3943932B2 JP 3943932 B2 JP3943932 B2 JP 3943932B2 JP 2001398480 A JP2001398480 A JP 2001398480A JP 2001398480 A JP2001398480 A JP 2001398480A JP 3943932 B2 JP3943932 B2 JP 3943932B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- soi
- region
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76278—Vertical isolation by selective deposition of single crystal silicon, i.e. SEG techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Description
【０００１】
【発明の属する技術分野】
この発明は、部分ＳＯＩ基板を用いた半導体装置の製造方法に関するものであり、更に詳しくは、ＳＯＩ（Silicon On Insulator）基板における一部の領域のシリコン層とＢＯＸ（Buried OXide）層を選択的に除去することにより、非ＳＯＩ領域を形成した部分ＳＯＩウェーハのＳＯＩ領域と非ＳＯＩ領域それぞれに素子を形成した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＳＯＩ基板上にＭＯＳＦＥＴを形成した構造は、高性能ロジックデバイスとして有望である。しかし、いわゆる基板浮遊効果のため、オフ状態となるべきゲート電圧であっても、ソース−ドレイン間電圧の条件によっては寄生ＭＯＳＦＥＴや寄生バイポーラトランジスタが動作してしまい、ソース−ドレイン間にリーク電流が流れることが知られている。このような特性は、例えばＤＲＡＭのメモリセル用トランジスタのように、リーク電流に対するスペックが厳しい用途にはリテンションの劣化等の問題を引き起こし好ましくない。また、ＤＲＡＭのセンスアンプ回路では、基板浮遊効果によってペアトランジスタのしきい値電圧がずれるため、センスマージンも低下する。これらの問題により、ＳＯＩ基板に高性能ロジック回路と同様なＭＯＳＦＥＴ構造でＤＲＡＭを形成するのは困難である。
【０００３】
一方、高性能ロジック回路とＤＲＡＭを混載したデバイスの需要は大きく、ＳＯＩ構造を用いて高性能化したロジックデバイスにＤＲＡＭを混載する技術の確立が望まれている。
【０００４】
ＳＯＩ領域と非ＳＯＩ領域とを有する部分ＳＯＩ基板は、例えばＤＲＡＭ混載ロジックデバイス（embeded ＤＲＡＭ：ｅＤＲＡＭ）のように、ＳＯＩ基板とバルク基板の両方を必要とする回路に有用である。このような部分ＳＯＩ基板の製造方法の１つに、ＳＯＩ基板における埋め込み酸化物層（ＢＯＸ層）上のシリコン層（ＳＯＩ層と称す）とＢＯＸ層を選択的にエッチングして除去し、このエッチングした領域をシリコンで埋め戻す方法が考えられる。
【０００５】
図３３乃至図３７はそれぞれ、従来の半導体装置の製造方法について説明するためのもので、部分ＳＯＩ基板の製造工程を示す断面図である。図３３において、１１はＳＯＩ基板で、このＳＯＩ基板１１は、張り合わせ法などにより、支持基板１２、ＢＯＸ層１３及びＳＯＩ層１４が積層されて形成される。
【０００６】
次に、図３４に示すように、上記ＳＯＩ基板１１におけるＳＯＩ層１４を部分的に剥離する。引き続き、上記ＳＯＩ層１４を剥離した部分のＢＯＸ層１３を剥離し、図３５に示すように支持基板１２の表面を露出させた開口部１５を形成する。
【０００７】
そして、図３６に示すように、上記開口部１５内の支持基板１２上にシリコン層１６を形成することにより非ＳＯＩ領域を形成する。
【０００８】
上述した方法で部分ＳＯＩ基板を形成すると、図３７に示すように、シリコン層１６の形成界面１６ＡにおけるＳＯＩ基板１１の表面１１Ａからの距離Δ１は、ＳＯＩ層１４とＢＯＸ層１３の厚さの和Δ２とほぼ等しく、現在のＳＯＩ基板１１では０．３〜０．６μｍほどである。
【０００９】
しかしながら、上記のような製造方法で形成された非ＳＯＩ領域に、トランジスタやＤＲＡＭのトレンチ型メモリセルを形成すると、デバイスの活性領域がシリコン層１６の形成界面１６Ａを横切るため、リーク電流の増加やポーズ特性の劣化が大きく、所望の電気特性が得られない。
【００１０】
図３８は、ＤＲＡＭのトレンチ型メモリセルＭＣの断面構成図であり、リーク電流の経路を示している。図３８において、ＣＴはセルトランジスタ、ＣＣはセルキャパシタ（トレンチキャパシタ）、２１はソース領域、２２はドレイン領域、２３はゲート電極、２４はゲート絶縁膜、２５は空乏層である。図示するように、セルトランジスタＣＴのソース，ドレイン領域２１，２２と空乏層２５がシリコン層１６の形成界面１６Ａを横切っている。
【００１１】
上記セルトランジスタＣＴのオフ時には、ソース，ドレイン領域２１，２２間にリーク電流Ｉｏｆｆが流れる。また、ソース領域２１と支持基板１２間には接合リーク電流Ｉｊが存在している。
【００１２】
【発明が解決しようとする課題】
上記のように、従来の部分ＳＯＩ基板を用いた半導体装置の製造方法は、リーク電流の増加やポーズ特性の劣化が大きいという問題があった。
【００１３】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、リーク電流の増加やポーズ特性の劣化を低減できる部分ＳＯＩ基板を用いた半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
この発明の一態様に係る半導体装置の製造方法は、張り合わせ法により、シリコン基板上に埋め込み酸化物層及びシリコン層を順次積層する工程と、エピタキシャルシリコン形成領域の前記シリコン層、前記酸化物層及びシリコン基板の一部を除去し、前記エピタキシャルシリコン形成領域の前記シリコン基板の上面の高さを前記エピタキシャルシリコン形成領域以外の前記シリコン基板の上面の高さより低く形成する工程と、前記エピタキシャルシリコン形成領域の前記シリコン基板の側面、前記埋め込み酸化物層の側面及び前記シリコン層の側面に側壁保護膜を形成する工程と、前記エピタキシャルシリコン形成領域の前記シリコン基板上に、上面が前記シリコン層の上面と同じ高さになるようエピタキシャルシリコン層を形成する工程と、前記エピタキシャルシリコン層と前記シリコン基板の上面との界面より上に活性領域が位置するよう、前記エピタキシャルシリコン層の上にセルトランジスタを、また前記界面の上下にわたり前記エピタキシャルシリコン層中にトレンチキャパシタを形成する工程とを具備する。
【００１７】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、この発明の第１の実施の形態に係る半導体装置について説明するための断面構成図である。この図１では、ＤＲＡＭ（トレンチ型のメモリセル）とロジック回路を構成するＭＯＳＦＥＴを混載する場合を例にとって示している。
【００１８】
支持基板（シリコン基板）３１上には、埋め込み酸化物層（ＢＯＸ層）３２が形成され、この埋め込み酸化物層３２上には、シリコン層（ＳＯＩ層）３３が設けられてＳＯＩ領域が形成されている。一方、上記支持基板３１の埋め込み酸化物層３２が存在しない領域（非ＳＯＩ領域）上には、エピタキシャルシリコン層３４が形成されている。上記支持基板３１と上記エピタキシャルシリコン層３４との界面ＪＳは、上記埋め込み酸化物層３２の下面と実質的に等しくなっている。また、上記エピタキシャルシリコン層３４の表面は、上記ＳＯＩ層３３の表面よりも低く、且つ埋め込み酸化物層３２の上面よりも高くなっている。
【００１９】
上記埋め込み酸化物層３２が形成されているＳＯＩ領域には、ロジック回路を構成するＭＯＳＦＥＴ Ｑが形成され、上記埋め込み酸化物層３２が形成されていない非ＳＯＩ領域上にはＤＲＡＭのトレンチ型メモリセルＭＣが形成される。
【００２０】
上記ＭＯＳＦＥＴ Ｑは、ＳＯＩ層３３におけるＳＴＩ構造の素子分離領域３５で区画された領域に形成されている。すなわち、ＳＯＩ層３３中にソース領域３６とドレイン領域３７が離隔して形成されている。これらソース，ドレイン領域３６，３７間のＳＯＩ層３３上には、ゲート絶縁膜３８が形成され、このゲート絶縁膜３８上にゲート電極３９が形成されている。
【００２１】
一方、セルトランジスタＣＴとセルキャパシタ（トレンチキャパシタ）ＣＣとからなるメモリセルＭＣは、エピタキシャルシリコン層３４と支持基板３１中に形成されている。上記支持基板３１とエピタキシャルシリコン層３４との接合部（破線ＪＳで示す）近傍には埋め込みｎウェル領域４０が形成されている。このｎウェル領域４０上に形成されたｐウェル領域４１中には、セルトランジスタＣＴのソース領域４２とドレイン領域４３が離隔して形成されている。これらソース，ドレイン領域４２，４３間のエピタキシャルシリコン層３４上には、ゲート絶縁膜４４が形成され、このゲート絶縁膜４４上にゲート電極４５が形成されている。また、上記エピタキシャルシリコン層３４には、上記ソース領域４２に接してソース電極４６が埋め込み形成され、ドレイン領域４３側には素子分離領域４７が埋め込まれている。上記ドレイン領域４３と上記素子分離領域４７との間には、バリッドストラップ（Buried Strap）４８が設けられている。また、上記埋め込みｎウェル領域４０には、カラー酸化膜４９が形成されている。そして、セルキャパシタＣＣのトレンチ内が、酸化膜を介在してポリシリコン層５０で埋め込まれている。上記トレンチの周辺の支持基板３１中には不純物拡散層５１が形成されている。上記ポリシリコン層５０は、セルキャパシタＣＣの一方の電極として働き、上記不純物拡散層５１は他方の電極として働く。
【００２２】
図１に示すように、エピタキシャルシリコン層３４と支持基板３１との界面ＪＳは、カラー酸化膜４９を横切るように、素子の活性領域、すなわちセルトランジスタＣＴにおけるソース，ドレイン領域４２，４３及びバリッドストラップ４８、並びにセルキャパシタＣＣの不純物拡散層５１を避けて形成されている。
【００２３】
このような構成によれば、セルトランジスタＣＴのソース，ドレイン領域４２，４３としての不純物拡散層や空乏層、並びにセルキャパシタＣＣの不純物拡散層５１が支持基板３１とエピタキシャルシリコン層３４の界面ＪＳにかからない。これによって、リーク電流の増加やポーズ特性の劣化を低減でき、部分ＳＯＩ基板の非ＳＯＩ領域上に形成したデバイスの電気特性を向上できる。
【００２４】
［第２の実施の形態］
図２は、この発明の第２の実施の形態に係る半導体装置について説明するための断面構成図である。この図２では、第１の実施の形態と同様に、ＤＲＡＭ（トレンチ型のメモリセル）とロジック回路を構成するＭＯＳＦＥＴを混載する場合を例にとって示している。
【００２５】
支持基板（シリコン基板）３１上には、埋め込み酸化物層（ＢＯＸ層）３２が形成され、この埋め込み酸化物層３２上には、シリコン層（ＳＯＩ層）３３が設けられてＳＯＩ領域が形成されている。一方、上記支持基板３１の埋め込み酸化物層３２が存在しない領域（非ＳＯＩ領域）上には、エピタキシャルシリコン層３４が形成されている。上記支持基板３１と上記エピタキシャルシリコン層３４との界面ＪＳは、上記埋め込み酸化物層３２の下面と実質的に等しくなっている。また、上記エピタキシャルシリコン層３４の表面は、上記ＳＯＩ層３３の表面よりも高くなっている。
【００２６】
他の基本的な構成は、図１と同様であるので同一部分に同じ符号を付してその詳細な説明は省略する。すなわち、本第２の実施の形態に係る半導体装置では、エピタキシャルシリコン層３４と支持基板３１との界面ＪＳを、セルキャパシタＣＣを横切り、セルトランジスタＣＴにおけるソース，ドレイン領域４２，４３及びバリッドストラップ４８を横切らないように、セルトランジスタＣＴとセルキャパシタＣＣを形成している。
【００２７】
このような構成によれば、セルトランジスタＣＴのソース，ドレイン領域４２，４３としての不純物拡散層や空乏層が支持基板３１とエピタキシャルシリコン層３４の界面ＪＳにかからなくできる。これによって、リーク電流を低減でき、部分ＳＯＩ基板の非ＳＯＩ領域上に形成したデバイスの電気特性を向上できる。
【００２８】
［第３の実施の形態］
図３は、この発明の第３の実施の形態に係る半導体装置について説明するための断面構成図である。この図３では、第１の実施の形態と同様に、ＤＲＡＭ（トレンチ型のメモリセル）とロジック回路を構成するＭＯＳＦＥＴを混載する場合を例にとって示している。
【００２９】
支持基板（シリコン基板）３１上には、埋め込み酸化物層（ＢＯＸ層）３２が形成され、この埋め込み酸化物層３２上には、シリコン層（ＳＯＩ層）３３が設けられてＳＯＩ領域が形成されている。一方、上記支持基板３１の埋め込み酸化物層３２が存在しない領域（非ＳＯＩ領域）上には、エピタキシャルシリコン層３４が形成されている。上記支持基板３１と上記エピタキシャルシリコン層３４との界面ＪＳは、上記埋め込み酸化物層３２の下面と実質的に等しくなっている。また、上記エピタキシャルシリコン層３４の表面は、上記ＳＯＩ層３３の表面よりも十分高くなっている。
【００３０】
他の基本的な構成は、図１及び図２と同様であるので同一部分に同じ符号を付してその詳細な説明は省略する。すなわち、本第３の実施の形態に係る半導体装置では、エピタキシャルシリコン層３４と支持基板３１との界面ＪＳを、セルトランジスタＣＴにおけるソース，ドレイン領域４２，４３及びバリッドストラップ４８、及びセルキャパシタＣＣの不純物拡散層５１の全てを横切らないように、セルトランジスタＣＴとセルキャパシタＣＣを形成している。
【００３１】
このような構成によれば、セルトランジスタＣＴのソース，ドレイン領域４２，４３としての不純物拡散層や空乏層、セルキャパシタＣＣの不純物拡散層５１が支持基板３１とエピタキシャルシリコン層３４の界面ＪＳにかからなくできる。これによって、リーク電流の増加やポーズ特性の劣化を低減でき、部分ＳＯＩ基板の非ＳＯＩ領域上に形成したデバイスの電気特性を向上できる。
【００３２】
［第４の実施の形態］
図４は、この発明の第４の実施の形態に係る半導体装置について説明するための断面構成図である。この図４では、第１乃至第３の実施の形態と同様に、ＤＲＡＭ（トレンチ型のメモリセル）とロジック回路を構成するＭＯＳＦＥＴを混載する場合を例にとって示している。
【００３３】
支持基板（シリコン基板）３１上には、埋め込み酸化物層（ＢＯＸ層）３２が形成され、この埋め込み酸化物層３２上には、シリコン層（ＳＯＩ層）３３が設けられてＳＯＩ領域が形成されている。一方、上記支持基板３１の埋め込み酸化物層３２が存在しない領域（非ＳＯＩ領域）上には、支持基板３１を掘り下げた深い位置からエピタキシャルシリコン層３４が形成されている。すなわち、上記支持基板３１と上記エピタキシャルシリコン層３４との界面ＪＳは、上記埋め込み酸化物層３２より深い部分に位置している。また、上記エピタキシャルシリコン層３４の表面は、上記ＳＯＩ層３３の表面と実質的に同じ高さになっている。
【００３４】
他の基本的な構成は、図１乃至図３と同様であるので同一部分に同じ符号を付してその詳細な説明は省略する。すなわち、本第４の実施の形態に係る半導体装置では、エピタキシャルシリコン層３４と支持基板３１との界面ＪＳが、セルキャパシタＣＣを横切り、セルトランジスタＣＴにおけるソース，ドレイン領域４２，４３及びバリッドストラップ４８を横切らないように、セルトランジスタＣＴとセルキャパシタＣＣを形成している。
【００３５】
このような構成によれば、セルトランジスタＣＴのソース，ドレイン領域４２，４３としての拡散層や空乏層が支持基板３１とエピタキシャルシリコン層３４の界面ＪＳにかからなくできる。これによって、リーク電流を低減でき、部分ＳＯＩ基板の非ＳＯＩ領域上に形成したデバイスの電気特性を向上できる。しかも、ＳＯＩ領域と非ＳＯＩ領域の表面がほぼ同じ高さになるので、上層に形成される配線層の段切れなどによる不良が抑制できる。
【００３６】
［第５の実施の形態］
図５は、この発明の第５の実施の形態に係る半導体装置について説明するための断面構成図である。この図５では、第１乃至第４の実施の形態と同様に、ＤＲＡＭ（トレンチ型のメモリセル）とロジック回路を構成するＭＯＳＦＥＴを混載する場合を例にとって示している。
【００３７】
支持基板（シリコン基板）３１上には、埋め込み酸化物層（ＢＯＸ層）３２が形成され、この埋め込み酸化物層３２上には、シリコン層（ＳＯＩ層）３３が設けられてＳＯＩ領域が形成されている。一方、上記支持基板３１の埋め込み酸化物層３２が存在しない領域（非ＳＯＩ領域）上には、支持基板３１を掘り下げた深い位置からエピタキシャルシリコン層３４が形成されている。すなわち、上記支持基板３１と上記エピタキシャルシリコン層３４との界面ＪＳは、上記埋め込み酸化物層３２より十分深い部分に位置している。また、上記エピタキシャルシリコン層３４の表面は、上記ＳＯＩ層３３の表面より十分高くなっている。
【００３８】
他の基本的な構成は、図１乃至図４と同様であるので同一部分に同じ符号を付してその詳細な説明は省略する。すなわち、本第５の実施の形態に係る半導体装置では、エピタキシャルシリコン層３４と支持基板３１との界面ＪＳが、セルトランジスタＣＴにおけるソース，ドレイン領域４２，４３及びバリッドストラップ４８、並びにセルキャパシタＣＣの不純物拡散層５１を横切らないように、セルトランジスタＣＴとセルキャパシタＣＣを形成している。
【００３９】
このような構成によれば、セルトランジスタＣＴのソース，ドレイン領域４２，４３としての拡散層や空乏層、並びにセルキャパシタＣＣの拡散層が支持基板３１とエピタキシャルシリコン層３４の界面ＪＳにかからなくできる。これによって、リーク電流の増加やポーズ特性の劣化を低減でき、部分ＳＯＩ基板の非ＳＯＩ領域上に形成したデバイスの電気特性を向上できる。しかも、ＳＯＩ領域と非ＳＯＩ領域の表面の段差が緩和できるので、上層に形成される配線層の段切れなどによる不良が抑制できる。
【００４０】
［第６の実施の形態］
次に、上述したような半導体装置の製造方法について図６乃至図１０により詳しく説明する。
【００４１】
まず、図６に示すように、張り合わせ法により、シリコン基板（支持基板）３１、ＢＯＸ層３２、ＳＯＩ層３３を積層したＳＯＩ基板を形成する。もちろん、張り合わせ法ではなく、シリコン基板（支持基板）３１上にＢＯＸ層３２を形成し、このＢＯＸ層３２上にＳＯＩ層３３を形成することもできる。
【００４２】
次に、上記ＳＯＩ層上に保護酸化膜６１を形成し、この保護酸化膜６１上にＳｉＮ層６２を形成する。この際、上記ＢＯＸ層３２の厚さは約４００ｎｍ、ＳＯＩ層の厚さは約２００ｎｍに設定した。
【００４３】
その後、ＰＥＰを用いて上記ＳｉＮ層６２のパターンニングを行い、ＳｉＮ層を部分的に除去する。このパターニングされたＳｉＮ層６２をマスクにして、図７に示すように、保護酸化膜６１及びＳＯＩ層３３を選択的に除去する。ここでは、ドライエッチング法を用いた。
【００４４】
引き続き、上記ＳｉＮ層６２をマスクにして、ＢＯＸ層３２を除去し、シリコン基板３１の表面を露出させる（図８）。このＢＯＸ層３２の除去には、溶液によるウェットエッチングを用いたが、プラズマによるドライエッチングを用いることもできる。
【００４５】
次に、図９に示すように、エッチングによりシリコン基板３１を１μｍ程度除去し、非ＳＯＩ領域を形成するための段差部６３を形成する。このシリコン基板３１のエッチングには、ダメージの少ない溶液によるウェットエッチングを用いた。
【００４６】
その後、図１０に示すように、上記段差部６３を埋め込むように、シリコン層３４を形成する。このシリコン層３４の形成には、選択エピタキシャル成長法を用いた。シリコン層３４の選択エピタキシャル成長は、例えば、原料ガスにＳｉＨ２Ｃｌ２とＨＣｌ、キャリアガスにＨ２を用い、成長圧力６．７×１０３Ｐａ、成長温度１０００℃の条件にて行なった。埋め戻したシリコン層３４の厚さは、１．６μｍでありＳＯＩ層３３の上面と実質的に同じ高さである。
【００４７】
そして、マスクに用いた保護酸化膜６１及びＳｉＮ層６２を除去して、部分ＳＯＩ基板の製造を終了する。
【００４８】
引き続き、周知の製造工程により、上記ＳＯＩ層３２中にロジック回路を構成するＭＯＳＦＥＴ、シリコン層３４中にトレンチ型のメモリセルをそれぞれ形成する。
【００４９】
上記のような製造方法によれば、図４に示したような構造の半導体装置が得られる。
【００５０】
なお、図１１に示すように、上記段差部６３を埋め込む際、シリコン層３４の厚さを、例えば１．８μｍにすれば、シリコン層３４の上面はＳＯＩ層３３の表面よりも高くなり、図５に示したような構造の半導体装置が得られる。
【００５１】
上記方法にて形成した非ＳＯＩ領域の電気特性を評価するため、図１２に示すようなダイオードを基板面内に１１２個作製し、接合リーク特性の評価を行った。図１２において、７１はｐ型半導体領域、７２はｐ型ウェル領域、７３はｎ型不純物拡散層、７４は素子分離酸化膜、７５はＡｌ電極、７６は空乏層である。ここでは、シリコン基板３１上に形成されたエピタキシャルシリコン層３４の厚さΔ４を変化させている。
【００５２】
電気特性の評価に用いたダイオードは、次のような工程で作成した。まず、１〜２Ωｃｍの抵抗率のｐ型シリコン基板３１に、イオン注入により不純物濃度５．０×１０１７［ａｔｏｍｓ／ｃｍ３］、深さ約１．０μｍのｐ型ウェル領域７２を形成する。次に、上記ｐ型ウェル領域７２中に、イオン注入により不純物濃度１．０×１０１８〜１．０×１０２０［ａｔｏｍｓ／ｃｍ３］のｎ型の不純物拡散層７３を接合深さ０．２μｍ、接合面積１．０ｍｍ２で形成する。その後、ＴＥＯＳにより素子分離酸化膜７４を形成し、最後にＡｌ電極７５を形成することによりダイオードを形成した。
【００５３】
電気特性としては、ダイオードに２Ｖ及び４Ｖの逆バイアスを印加したときのリーク電流の有無を評価した。このとき、空乏層７６はそれぞれ、約０．２５μｍ及び０．４μｍ伸びていた。
【００５４】
まず、全ダイオードに対するリーク電流が流れたダイオードの割合を評価した。図１３及び図１４にリーク電流が流れたダイオードの割合を示す。比較のために、シリコン層３４の厚さΔ４を、０、０．１、０．３、０．５μｍとしたサンプルについても示す。その結果、この発明による非ＳＯＩ領域（シリコン層の厚さが１．６、１．８μｍ）に形成したダイオードについては、リーク電流の流れたものが２％未満と少ないが、シリコン層３４の厚さΔ４が０〜０．３μｍのサンプルについては、逆バイアスの大小（空乏層幅Δ３の大小）にかかわらず５０％近くのダイオードでリーク電流が流れた。シリコン層の厚さΔ４が０．５μｍのサンプルについては、逆バイアスが２Ｖの時（空乏層幅Δ３＝０．２５μｍ）は、約２％のダイオードしかリーク電流が流れていないのに対し、逆バイアスが４Ｖ（空乏層幅Δ３＝０．４μｍ）のときには、約５０％のダイオードでリーク電流が流れた。
【００５５】
図１５にリーク電流と空乏層幅との関係を示す。本図から明らかなように、シリコン層３４の形成界面ＪＳが不純物拡散層あるいは空乏層を横切るとリーク電流が流れることがある。本実験より得られたシリコン層３４の厚さΔ４とリーク電流との関係を図１６に示す。
【００５６】
以上の結果より、非ＳＯＩ領域を持つ部分ＳＯＩ基板を形成する際には、シリコン層３４の形成界面ＪＳがデバイスの不純物拡散層あるいは空乏層にかからないようにすることで、リーク電流を抑制し、電気特性の優れた高品質の部分ＳＯＩ基板が得られることがわかる。
【００５７】
［第７の実施の形態］
図１７乃至図２４はそれぞれ、半導体装置の他の製造方法を示している。本実施の形態は、第６の実施の形態に示した半導体装置の製造方法において、段差部を形成した後に、側壁保護膜を形成するものである。側壁保護膜を形成することで、段差部の側壁に露出しているＳＯＩ層からのシリコンの成長を抑制することができ、基板表面において非ＳＯＩ領域とＳＯＩ領域の境界に形成されるバンプを抑制する効果がある。
【００５８】
すなわち、図１７乃至図２０に示す工程は、前述した第６の実施の形態における図６乃至図９と同様である。よって同一部分に同じ符号を付してその詳細な説明は省略する。
【００５９】
次に、図２１に示すように、ＳＯＩ層３３及びシリコン基板３１の露出面に酸化膜６４を形成する。この酸化膜６４の形成には熱酸化法を用いた。
【００６０】
引き続き、図２２に示すように、側壁保護膜６５を形成する。側壁保護膜６５にはＳｉＮを用いた。
【００６１】
次に、図２３に示すように、このＳｉＮ膜６５の側壁を残して除去する。この側壁を残した除去には、異方性エッチングであるプラズマによるエッチング法を用いた。その後、上記シリコン基板３１表面の酸化膜６４をエッチングにより除去し、段差部６３の形成を終了する。エッチングにはダメージの少ない、ウェットエッチング法を用いた。
【００６２】
次に、段差部６３を埋めるように、シリコン層３４を形成する。このシリコン層３４の成膜条件は、第６の実施の形態と同様である。
【００６３】
そして、上記ＳＯＩ層３３の保護酸化膜６１及び上記ＳｉＮ層６２を除去して、部分ＳＯＩ基板の製造を終了する。
【００６４】
その後、周知の製造工程により、上記ＳＯＩ層３２中にロジック回路を構成するＭＯＳＦＥＴ、シリコン層３４中にトレンチ型のメモリセルをそれぞれ形成する。
【００６５】
上記のような製造方法によれば、図４に示したような構造の半導体装置が得られる。
【００６６】
上記方法にて作製した非ＳＯＩ領域の電気特性を第６の実施の形態と同様に評価した。その結果、本第７の実施の形態に係る製造方法においては、リーク電流の流れたダイオードは２％未満であり、高品質な部分ＳＯＩ基板を得ることができた。
【００６７】
なお、図２５に示すように、上記段差部６３を埋め込む際、シリコン層３４の厚さを、例えば１．８μｍにすれば、シリコン層３４の上面はＳＯＩ層３３の表面よりも高くなり、図５に示したような構造の半導体装置が得られる。
【００６８】
［第８の実施の形態］
図２６乃至図３２はそれぞれ、半導体装置の更に他の製造方法を示している。本実施の形態は、シリコン基板をエッチングにより除去することなく、シリコン層を埋め戻した構造であり、その厚さが、ＢＯＸ層とＳＯＩ層の厚さの和よりも大きくなっている。
【００６９】
すなわち、図２６及び図２７に示す工程は、前述した第７の実施の形態における図１７及び図１８と同様である。よって同一部分に同じ符号を付してその詳細な説明は省略する。
【００７０】
次に、図２８に示すように、ＢＯＸ層３２の一部を除去する。このＢＯＸ層３２の除去には、プラズマによるドライエッチングあるいは溶液によるウェットエッチングを用いる。
【００７１】
その後、図２９に示すように、ＳＯＩ層３３の側壁を保護するための側壁保護膜６５を形成する。この側壁保護膜６５にはＳｉＮを用いた。
【００７２】
次に、図３０に示すように、ＳｉＮ膜６５を側壁を残して除去する。この側壁を残した除去には、異方性エッチングであるプラズマによるエッチング法を用いた。
【００７３】
引き続き、図３１に示すように、ＢＯＸ層３２の残りを除去し、開口部６６の形成を終了する。このＢＯＸ層３２の除去にはダメージの少ないウェットエッチング法を用いた。
【００７４】
次に、図３２に示すように、開口部６６を埋めるように、シリコン層３４を形成する。上記シリコン層３４の形成には、シリコンを選択エピタキシャル成長させる方法を用いた。成膜条件は第６，第７の実施の形態と同様である。
【００７５】
そして、上記ＳＯＩ層３３の保護酸化膜６１及び上記ＳｉＮ層６２を除去して、部分ＳＯＩ基板の製造を終了する。
【００７６】
その後、周知の製造工程により、上記ＳＯＩ層３２中にロジック回路を構成するＭＯＳＦＥＴ、シリコン層３４中にトレンチ型のメモリセルをそれぞれ形成する。
【００７７】
上記のような製造方法によれば、エピタキシャルシリコン層３４の厚さに応じて図１、図２及び図３に示したような構造の半導体装置が得られる。すなわち、エピタキシャルシリコン層３４の表面をＳＯＩ層３３の表面よりも低く、且つ埋め込み酸化物層３２の上面よりも高くすれば図１に示した構造の半導体装置が得られる。また、エピタキシャルシリコン層の表面をＳＯＩ層３３の表面よりも高くすれば図２に示した構造の半導体装置が得られる。更に、また、エピタキシャルシリコン層の表面をＳＯＩ層３３の表面よりも十分高くすれば図３に示した構造の半導体装置が得られる。
【００７８】
上記方法にて形成した非ＳＯＩ領域の電気特性を第６，第７の実施の形態と同様に評価した。この結果、本第８の実施の形態に係る部分ＳＯＩ基板においては、リーク電流の流れたダイオードは２％未満であり、高品質な部分ＳＯＩ基板を得ることができた。
【００７９】
［第９の実施の形態］
本第９の実施の形態は、上述した第６乃至第８の実施の形態に係る半導体装置の製造方法において、支持基板（シリコン基板）３１の表面を露出させた後、エピタキシャルシリコン層３４を形成する前に、露出した支持基板３１の表面に熱処理（水素アニール）を施すものである。水素アニールを施すことにより、シリコン基板３１の露出部のＣＯＰ（Crystal Originated Particle）及び露出部近傍のＢＭＤ（Bulk Microdefect）を消滅させ、ＤＺ（Denuded Zone）層を形成することができる。これによって、シリコン基板３１と上記エピタキシャルシリコン層３４との界面近傍におけるシリコン基板３１の酸素濃度は、ＢＯＸ層３２の直下近傍におけるシリコン基板３１の酸素濃度より低くなる。
【００８０】
この製造方法により、リーク電流のより高い抑制効果とリテンションの更なる改善を図れる。
【００８１】
以上第１乃至第９の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００８２】
【発明の効果】
以上説明したように、この発明によれば、リーク電流の増加やポーズ特性の劣化を低減できる部分ＳＯＩ基板を用いた半導体装置の製造方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体装置について説明するための断面構成図。
【図２】この発明の第２の実施の形態に係る半導体装置について説明するための断面構成図。
【図３】この発明の第３の実施の形態に係る半導体装置について説明するための断面構成図。
【図４】この発明の第４の実施の形態に係る半導体装置について説明するための断面構成図。
【図５】この発明の第５の実施の形態に係る半導体装置について説明するための断面構成図。
【図６】この発明の第６の実施の形態に係る半導体装置の製造方法について説明するためのもので、第１の工程を示す断面図。
【図７】この発明の第６の実施の形態に係る半導体装置の製造方法について説明するためのもので、第２の工程を示す断面図。
【図８】この発明の第６の実施の形態に係る半導体装置の製造方法について説明するためのもので、第３の工程を示す断面図。
【図９】この発明の第６の実施の形態に係る半導体装置の製造方法について説明するためのもので、第４の工程を示す断面図。
【図１０】この発明の第６の実施の形態に係る半導体装置の製造方法について説明するためのもので、第５の工程を示す断面図。
【図１１】この発明の第６の実施の形態に係る半導体装置の製造方法の他の例について説明するためのもので、第５の工程を示す断面図。
【図１２】非ＳＯＩ領域の電気特性を評価するために用いたダイオードの断面図。
【図１３】リーク電流の流れたダイオードの割合を示す特性図。
【図１４】リーク電流の流れたダイオードの割合を示す特性図。
【図１５】リーク電流と空乏層幅の関係を示す図。
【図１６】シリコン層の厚さとリーク電流との関係を示す図。
【図１７】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第１の工程を示す断面図。
【図１８】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第２の工程を示す断面図。
【図１９】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第３の工程を示す断面図。
【図２０】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第４の工程を示す断面図。
【図２１】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第５の工程を示す断面図。
【図２２】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第６の工程を示す断面図。
【図２３】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第７の工程を示す断面図。
【図２４】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第８の工程を示す断面図。
【図２５】この発明の第７の実施の形態に係る半導体装置の製造方法の他の例について説明するためのもので、第８の工程を示す断面図。
【図２６】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第１の工程を示す断面図。
【図２７】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第２の工程を示す断面図。
【図２８】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第３の工程を示す断面図。
【図２９】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第４の工程を示す断面図。
【図３０】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第５の工程を示す断面図。
【図３１】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第６の工程を示す断面図。
【図３２】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第７の工程を示す断面図。
【図３３】従来の半導体装置の製造方法について説明するためのもので、第１の工程を示す断面図。
【図３４】従来の半導体装置の製造方法について説明するためのもので、第２の工程を示す断面図。
【図３５】従来の半導体装置の製造方法について説明するためのもので、第３の工程を示す断面図。
【図３６】従来の半導体装置の製造方法について説明するためのもので、第４の工程を示す断面図。
【図３７】従来の半導体装置の製造方法について説明するためのもので、第５の工程を示す断面図。
【図３８】ＤＲＡＭのトレンチ型メモリセルの断面構成図であり、リーク電流の経路を示す図。
【符号の説明】
３１…支持基板（シリコン基板）
３２…埋め込み酸化物層（ＢＯＸ層）
３３…シリコン層（ＳＯＩ層）
３４…エピタキシャルシリコン層
３５…素子分離領域
３６…ソース領域
３７…ドレイン領域
３８…ゲート絶縁膜
３９…ゲート電極
４０…埋め込みｎウェル領域
４１…ｐウェル領域
４２…ソース領域
４３…ドレイン領域
４４…ゲート絶縁膜
４５…ゲート電極
４６…ソース電極
４７…素子分離領域
４８…バリッドストラップ
４９…カラー酸化膜
５０…ポリシリコン層
５１…不純物拡散層
６１…保護酸化膜
６２…ＳｉＮ層
６３…段差部
６４…酸化膜
６５…側壁保護膜
６６…開口部
【発明の属する技術分野】
この発明は、部分ＳＯＩ基板を用いた半導体装置の製造方法に関するものであり、更に詳しくは、ＳＯＩ（Silicon On Insulator）基板における一部の領域のシリコン層とＢＯＸ（Buried OXide）層を選択的に除去することにより、非ＳＯＩ領域を形成した部分ＳＯＩウェーハのＳＯＩ領域と非ＳＯＩ領域それぞれに素子を形成した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＳＯＩ基板上にＭＯＳＦＥＴを形成した構造は、高性能ロジックデバイスとして有望である。しかし、いわゆる基板浮遊効果のため、オフ状態となるべきゲート電圧であっても、ソース−ドレイン間電圧の条件によっては寄生ＭＯＳＦＥＴや寄生バイポーラトランジスタが動作してしまい、ソース−ドレイン間にリーク電流が流れることが知られている。このような特性は、例えばＤＲＡＭのメモリセル用トランジスタのように、リーク電流に対するスペックが厳しい用途にはリテンションの劣化等の問題を引き起こし好ましくない。また、ＤＲＡＭのセンスアンプ回路では、基板浮遊効果によってペアトランジスタのしきい値電圧がずれるため、センスマージンも低下する。これらの問題により、ＳＯＩ基板に高性能ロジック回路と同様なＭＯＳＦＥＴ構造でＤＲＡＭを形成するのは困難である。
【０００３】
一方、高性能ロジック回路とＤＲＡＭを混載したデバイスの需要は大きく、ＳＯＩ構造を用いて高性能化したロジックデバイスにＤＲＡＭを混載する技術の確立が望まれている。
【０００４】
ＳＯＩ領域と非ＳＯＩ領域とを有する部分ＳＯＩ基板は、例えばＤＲＡＭ混載ロジックデバイス（embeded ＤＲＡＭ：ｅＤＲＡＭ）のように、ＳＯＩ基板とバルク基板の両方を必要とする回路に有用である。このような部分ＳＯＩ基板の製造方法の１つに、ＳＯＩ基板における埋め込み酸化物層（ＢＯＸ層）上のシリコン層（ＳＯＩ層と称す）とＢＯＸ層を選択的にエッチングして除去し、このエッチングした領域をシリコンで埋め戻す方法が考えられる。
【０００５】
図３３乃至図３７はそれぞれ、従来の半導体装置の製造方法について説明するためのもので、部分ＳＯＩ基板の製造工程を示す断面図である。図３３において、１１はＳＯＩ基板で、このＳＯＩ基板１１は、張り合わせ法などにより、支持基板１２、ＢＯＸ層１３及びＳＯＩ層１４が積層されて形成される。
【０００６】
次に、図３４に示すように、上記ＳＯＩ基板１１におけるＳＯＩ層１４を部分的に剥離する。引き続き、上記ＳＯＩ層１４を剥離した部分のＢＯＸ層１３を剥離し、図３５に示すように支持基板１２の表面を露出させた開口部１５を形成する。
【０００７】
そして、図３６に示すように、上記開口部１５内の支持基板１２上にシリコン層１６を形成することにより非ＳＯＩ領域を形成する。
【０００８】
上述した方法で部分ＳＯＩ基板を形成すると、図３７に示すように、シリコン層１６の形成界面１６ＡにおけるＳＯＩ基板１１の表面１１Ａからの距離Δ１は、ＳＯＩ層１４とＢＯＸ層１３の厚さの和Δ２とほぼ等しく、現在のＳＯＩ基板１１では０．３〜０．６μｍほどである。
【０００９】
しかしながら、上記のような製造方法で形成された非ＳＯＩ領域に、トランジスタやＤＲＡＭのトレンチ型メモリセルを形成すると、デバイスの活性領域がシリコン層１６の形成界面１６Ａを横切るため、リーク電流の増加やポーズ特性の劣化が大きく、所望の電気特性が得られない。
【００１０】
図３８は、ＤＲＡＭのトレンチ型メモリセルＭＣの断面構成図であり、リーク電流の経路を示している。図３８において、ＣＴはセルトランジスタ、ＣＣはセルキャパシタ（トレンチキャパシタ）、２１はソース領域、２２はドレイン領域、２３はゲート電極、２４はゲート絶縁膜、２５は空乏層である。図示するように、セルトランジスタＣＴのソース，ドレイン領域２１，２２と空乏層２５がシリコン層１６の形成界面１６Ａを横切っている。
【００１１】
上記セルトランジスタＣＴのオフ時には、ソース，ドレイン領域２１，２２間にリーク電流Ｉｏｆｆが流れる。また、ソース領域２１と支持基板１２間には接合リーク電流Ｉｊが存在している。
【００１２】
【発明が解決しようとする課題】
上記のように、従来の部分ＳＯＩ基板を用いた半導体装置の製造方法は、リーク電流の増加やポーズ特性の劣化が大きいという問題があった。
【００１３】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、リーク電流の増加やポーズ特性の劣化を低減できる部分ＳＯＩ基板を用いた半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
この発明の一態様に係る半導体装置の製造方法は、張り合わせ法により、シリコン基板上に埋め込み酸化物層及びシリコン層を順次積層する工程と、エピタキシャルシリコン形成領域の前記シリコン層、前記酸化物層及びシリコン基板の一部を除去し、前記エピタキシャルシリコン形成領域の前記シリコン基板の上面の高さを前記エピタキシャルシリコン形成領域以外の前記シリコン基板の上面の高さより低く形成する工程と、前記エピタキシャルシリコン形成領域の前記シリコン基板の側面、前記埋め込み酸化物層の側面及び前記シリコン層の側面に側壁保護膜を形成する工程と、前記エピタキシャルシリコン形成領域の前記シリコン基板上に、上面が前記シリコン層の上面と同じ高さになるようエピタキシャルシリコン層を形成する工程と、前記エピタキシャルシリコン層と前記シリコン基板の上面との界面より上に活性領域が位置するよう、前記エピタキシャルシリコン層の上にセルトランジスタを、また前記界面の上下にわたり前記エピタキシャルシリコン層中にトレンチキャパシタを形成する工程とを具備する。
【００１７】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、この発明の第１の実施の形態に係る半導体装置について説明するための断面構成図である。この図１では、ＤＲＡＭ（トレンチ型のメモリセル）とロジック回路を構成するＭＯＳＦＥＴを混載する場合を例にとって示している。
【００１８】
支持基板（シリコン基板）３１上には、埋め込み酸化物層（ＢＯＸ層）３２が形成され、この埋め込み酸化物層３２上には、シリコン層（ＳＯＩ層）３３が設けられてＳＯＩ領域が形成されている。一方、上記支持基板３１の埋め込み酸化物層３２が存在しない領域（非ＳＯＩ領域）上には、エピタキシャルシリコン層３４が形成されている。上記支持基板３１と上記エピタキシャルシリコン層３４との界面ＪＳは、上記埋め込み酸化物層３２の下面と実質的に等しくなっている。また、上記エピタキシャルシリコン層３４の表面は、上記ＳＯＩ層３３の表面よりも低く、且つ埋め込み酸化物層３２の上面よりも高くなっている。
【００１９】
上記埋め込み酸化物層３２が形成されているＳＯＩ領域には、ロジック回路を構成するＭＯＳＦＥＴ Ｑが形成され、上記埋め込み酸化物層３２が形成されていない非ＳＯＩ領域上にはＤＲＡＭのトレンチ型メモリセルＭＣが形成される。
【００２０】
上記ＭＯＳＦＥＴ Ｑは、ＳＯＩ層３３におけるＳＴＩ構造の素子分離領域３５で区画された領域に形成されている。すなわち、ＳＯＩ層３３中にソース領域３６とドレイン領域３７が離隔して形成されている。これらソース，ドレイン領域３６，３７間のＳＯＩ層３３上には、ゲート絶縁膜３８が形成され、このゲート絶縁膜３８上にゲート電極３９が形成されている。
【００２１】
一方、セルトランジスタＣＴとセルキャパシタ（トレンチキャパシタ）ＣＣとからなるメモリセルＭＣは、エピタキシャルシリコン層３４と支持基板３１中に形成されている。上記支持基板３１とエピタキシャルシリコン層３４との接合部（破線ＪＳで示す）近傍には埋め込みｎウェル領域４０が形成されている。このｎウェル領域４０上に形成されたｐウェル領域４１中には、セルトランジスタＣＴのソース領域４２とドレイン領域４３が離隔して形成されている。これらソース，ドレイン領域４２，４３間のエピタキシャルシリコン層３４上には、ゲート絶縁膜４４が形成され、このゲート絶縁膜４４上にゲート電極４５が形成されている。また、上記エピタキシャルシリコン層３４には、上記ソース領域４２に接してソース電極４６が埋め込み形成され、ドレイン領域４３側には素子分離領域４７が埋め込まれている。上記ドレイン領域４３と上記素子分離領域４７との間には、バリッドストラップ（Buried Strap）４８が設けられている。また、上記埋め込みｎウェル領域４０には、カラー酸化膜４９が形成されている。そして、セルキャパシタＣＣのトレンチ内が、酸化膜を介在してポリシリコン層５０で埋め込まれている。上記トレンチの周辺の支持基板３１中には不純物拡散層５１が形成されている。上記ポリシリコン層５０は、セルキャパシタＣＣの一方の電極として働き、上記不純物拡散層５１は他方の電極として働く。
【００２２】
図１に示すように、エピタキシャルシリコン層３４と支持基板３１との界面ＪＳは、カラー酸化膜４９を横切るように、素子の活性領域、すなわちセルトランジスタＣＴにおけるソース，ドレイン領域４２，４３及びバリッドストラップ４８、並びにセルキャパシタＣＣの不純物拡散層５１を避けて形成されている。
【００２３】
このような構成によれば、セルトランジスタＣＴのソース，ドレイン領域４２，４３としての不純物拡散層や空乏層、並びにセルキャパシタＣＣの不純物拡散層５１が支持基板３１とエピタキシャルシリコン層３４の界面ＪＳにかからない。これによって、リーク電流の増加やポーズ特性の劣化を低減でき、部分ＳＯＩ基板の非ＳＯＩ領域上に形成したデバイスの電気特性を向上できる。
【００２４】
［第２の実施の形態］
図２は、この発明の第２の実施の形態に係る半導体装置について説明するための断面構成図である。この図２では、第１の実施の形態と同様に、ＤＲＡＭ（トレンチ型のメモリセル）とロジック回路を構成するＭＯＳＦＥＴを混載する場合を例にとって示している。
【００２５】
支持基板（シリコン基板）３１上には、埋め込み酸化物層（ＢＯＸ層）３２が形成され、この埋め込み酸化物層３２上には、シリコン層（ＳＯＩ層）３３が設けられてＳＯＩ領域が形成されている。一方、上記支持基板３１の埋め込み酸化物層３２が存在しない領域（非ＳＯＩ領域）上には、エピタキシャルシリコン層３４が形成されている。上記支持基板３１と上記エピタキシャルシリコン層３４との界面ＪＳは、上記埋め込み酸化物層３２の下面と実質的に等しくなっている。また、上記エピタキシャルシリコン層３４の表面は、上記ＳＯＩ層３３の表面よりも高くなっている。
【００２６】
他の基本的な構成は、図１と同様であるので同一部分に同じ符号を付してその詳細な説明は省略する。すなわち、本第２の実施の形態に係る半導体装置では、エピタキシャルシリコン層３４と支持基板３１との界面ＪＳを、セルキャパシタＣＣを横切り、セルトランジスタＣＴにおけるソース，ドレイン領域４２，４３及びバリッドストラップ４８を横切らないように、セルトランジスタＣＴとセルキャパシタＣＣを形成している。
【００２７】
このような構成によれば、セルトランジスタＣＴのソース，ドレイン領域４２，４３としての不純物拡散層や空乏層が支持基板３１とエピタキシャルシリコン層３４の界面ＪＳにかからなくできる。これによって、リーク電流を低減でき、部分ＳＯＩ基板の非ＳＯＩ領域上に形成したデバイスの電気特性を向上できる。
【００２８】
［第３の実施の形態］
図３は、この発明の第３の実施の形態に係る半導体装置について説明するための断面構成図である。この図３では、第１の実施の形態と同様に、ＤＲＡＭ（トレンチ型のメモリセル）とロジック回路を構成するＭＯＳＦＥＴを混載する場合を例にとって示している。
【００２９】
支持基板（シリコン基板）３１上には、埋め込み酸化物層（ＢＯＸ層）３２が形成され、この埋め込み酸化物層３２上には、シリコン層（ＳＯＩ層）３３が設けられてＳＯＩ領域が形成されている。一方、上記支持基板３１の埋め込み酸化物層３２が存在しない領域（非ＳＯＩ領域）上には、エピタキシャルシリコン層３４が形成されている。上記支持基板３１と上記エピタキシャルシリコン層３４との界面ＪＳは、上記埋め込み酸化物層３２の下面と実質的に等しくなっている。また、上記エピタキシャルシリコン層３４の表面は、上記ＳＯＩ層３３の表面よりも十分高くなっている。
【００３０】
他の基本的な構成は、図１及び図２と同様であるので同一部分に同じ符号を付してその詳細な説明は省略する。すなわち、本第３の実施の形態に係る半導体装置では、エピタキシャルシリコン層３４と支持基板３１との界面ＪＳを、セルトランジスタＣＴにおけるソース，ドレイン領域４２，４３及びバリッドストラップ４８、及びセルキャパシタＣＣの不純物拡散層５１の全てを横切らないように、セルトランジスタＣＴとセルキャパシタＣＣを形成している。
【００３１】
このような構成によれば、セルトランジスタＣＴのソース，ドレイン領域４２，４３としての不純物拡散層や空乏層、セルキャパシタＣＣの不純物拡散層５１が支持基板３１とエピタキシャルシリコン層３４の界面ＪＳにかからなくできる。これによって、リーク電流の増加やポーズ特性の劣化を低減でき、部分ＳＯＩ基板の非ＳＯＩ領域上に形成したデバイスの電気特性を向上できる。
【００３２】
［第４の実施の形態］
図４は、この発明の第４の実施の形態に係る半導体装置について説明するための断面構成図である。この図４では、第１乃至第３の実施の形態と同様に、ＤＲＡＭ（トレンチ型のメモリセル）とロジック回路を構成するＭＯＳＦＥＴを混載する場合を例にとって示している。
【００３３】
支持基板（シリコン基板）３１上には、埋め込み酸化物層（ＢＯＸ層）３２が形成され、この埋め込み酸化物層３２上には、シリコン層（ＳＯＩ層）３３が設けられてＳＯＩ領域が形成されている。一方、上記支持基板３１の埋め込み酸化物層３２が存在しない領域（非ＳＯＩ領域）上には、支持基板３１を掘り下げた深い位置からエピタキシャルシリコン層３４が形成されている。すなわち、上記支持基板３１と上記エピタキシャルシリコン層３４との界面ＪＳは、上記埋め込み酸化物層３２より深い部分に位置している。また、上記エピタキシャルシリコン層３４の表面は、上記ＳＯＩ層３３の表面と実質的に同じ高さになっている。
【００３４】
他の基本的な構成は、図１乃至図３と同様であるので同一部分に同じ符号を付してその詳細な説明は省略する。すなわち、本第４の実施の形態に係る半導体装置では、エピタキシャルシリコン層３４と支持基板３１との界面ＪＳが、セルキャパシタＣＣを横切り、セルトランジスタＣＴにおけるソース，ドレイン領域４２，４３及びバリッドストラップ４８を横切らないように、セルトランジスタＣＴとセルキャパシタＣＣを形成している。
【００３５】
このような構成によれば、セルトランジスタＣＴのソース，ドレイン領域４２，４３としての拡散層や空乏層が支持基板３１とエピタキシャルシリコン層３４の界面ＪＳにかからなくできる。これによって、リーク電流を低減でき、部分ＳＯＩ基板の非ＳＯＩ領域上に形成したデバイスの電気特性を向上できる。しかも、ＳＯＩ領域と非ＳＯＩ領域の表面がほぼ同じ高さになるので、上層に形成される配線層の段切れなどによる不良が抑制できる。
【００３６】
［第５の実施の形態］
図５は、この発明の第５の実施の形態に係る半導体装置について説明するための断面構成図である。この図５では、第１乃至第４の実施の形態と同様に、ＤＲＡＭ（トレンチ型のメモリセル）とロジック回路を構成するＭＯＳＦＥＴを混載する場合を例にとって示している。
【００３７】
支持基板（シリコン基板）３１上には、埋め込み酸化物層（ＢＯＸ層）３２が形成され、この埋め込み酸化物層３２上には、シリコン層（ＳＯＩ層）３３が設けられてＳＯＩ領域が形成されている。一方、上記支持基板３１の埋め込み酸化物層３２が存在しない領域（非ＳＯＩ領域）上には、支持基板３１を掘り下げた深い位置からエピタキシャルシリコン層３４が形成されている。すなわち、上記支持基板３１と上記エピタキシャルシリコン層３４との界面ＪＳは、上記埋め込み酸化物層３２より十分深い部分に位置している。また、上記エピタキシャルシリコン層３４の表面は、上記ＳＯＩ層３３の表面より十分高くなっている。
【００３８】
他の基本的な構成は、図１乃至図４と同様であるので同一部分に同じ符号を付してその詳細な説明は省略する。すなわち、本第５の実施の形態に係る半導体装置では、エピタキシャルシリコン層３４と支持基板３１との界面ＪＳが、セルトランジスタＣＴにおけるソース，ドレイン領域４２，４３及びバリッドストラップ４８、並びにセルキャパシタＣＣの不純物拡散層５１を横切らないように、セルトランジスタＣＴとセルキャパシタＣＣを形成している。
【００３９】
このような構成によれば、セルトランジスタＣＴのソース，ドレイン領域４２，４３としての拡散層や空乏層、並びにセルキャパシタＣＣの拡散層が支持基板３１とエピタキシャルシリコン層３４の界面ＪＳにかからなくできる。これによって、リーク電流の増加やポーズ特性の劣化を低減でき、部分ＳＯＩ基板の非ＳＯＩ領域上に形成したデバイスの電気特性を向上できる。しかも、ＳＯＩ領域と非ＳＯＩ領域の表面の段差が緩和できるので、上層に形成される配線層の段切れなどによる不良が抑制できる。
【００４０】
［第６の実施の形態］
次に、上述したような半導体装置の製造方法について図６乃至図１０により詳しく説明する。
【００４１】
まず、図６に示すように、張り合わせ法により、シリコン基板（支持基板）３１、ＢＯＸ層３２、ＳＯＩ層３３を積層したＳＯＩ基板を形成する。もちろん、張り合わせ法ではなく、シリコン基板（支持基板）３１上にＢＯＸ層３２を形成し、このＢＯＸ層３２上にＳＯＩ層３３を形成することもできる。
【００４２】
次に、上記ＳＯＩ層上に保護酸化膜６１を形成し、この保護酸化膜６１上にＳｉＮ層６２を形成する。この際、上記ＢＯＸ層３２の厚さは約４００ｎｍ、ＳＯＩ層の厚さは約２００ｎｍに設定した。
【００４３】
その後、ＰＥＰを用いて上記ＳｉＮ層６２のパターンニングを行い、ＳｉＮ層を部分的に除去する。このパターニングされたＳｉＮ層６２をマスクにして、図７に示すように、保護酸化膜６１及びＳＯＩ層３３を選択的に除去する。ここでは、ドライエッチング法を用いた。
【００４４】
引き続き、上記ＳｉＮ層６２をマスクにして、ＢＯＸ層３２を除去し、シリコン基板３１の表面を露出させる（図８）。このＢＯＸ層３２の除去には、溶液によるウェットエッチングを用いたが、プラズマによるドライエッチングを用いることもできる。
【００４５】
次に、図９に示すように、エッチングによりシリコン基板３１を１μｍ程度除去し、非ＳＯＩ領域を形成するための段差部６３を形成する。このシリコン基板３１のエッチングには、ダメージの少ない溶液によるウェットエッチングを用いた。
【００４６】
その後、図１０に示すように、上記段差部６３を埋め込むように、シリコン層３４を形成する。このシリコン層３４の形成には、選択エピタキシャル成長法を用いた。シリコン層３４の選択エピタキシャル成長は、例えば、原料ガスにＳｉＨ２Ｃｌ２とＨＣｌ、キャリアガスにＨ２を用い、成長圧力６．７×１０３Ｐａ、成長温度１０００℃の条件にて行なった。埋め戻したシリコン層３４の厚さは、１．６μｍでありＳＯＩ層３３の上面と実質的に同じ高さである。
【００４７】
そして、マスクに用いた保護酸化膜６１及びＳｉＮ層６２を除去して、部分ＳＯＩ基板の製造を終了する。
【００４８】
引き続き、周知の製造工程により、上記ＳＯＩ層３２中にロジック回路を構成するＭＯＳＦＥＴ、シリコン層３４中にトレンチ型のメモリセルをそれぞれ形成する。
【００４９】
上記のような製造方法によれば、図４に示したような構造の半導体装置が得られる。
【００５０】
なお、図１１に示すように、上記段差部６３を埋め込む際、シリコン層３４の厚さを、例えば１．８μｍにすれば、シリコン層３４の上面はＳＯＩ層３３の表面よりも高くなり、図５に示したような構造の半導体装置が得られる。
【００５１】
上記方法にて形成した非ＳＯＩ領域の電気特性を評価するため、図１２に示すようなダイオードを基板面内に１１２個作製し、接合リーク特性の評価を行った。図１２において、７１はｐ型半導体領域、７２はｐ型ウェル領域、７３はｎ型不純物拡散層、７４は素子分離酸化膜、７５はＡｌ電極、７６は空乏層である。ここでは、シリコン基板３１上に形成されたエピタキシャルシリコン層３４の厚さΔ４を変化させている。
【００５２】
電気特性の評価に用いたダイオードは、次のような工程で作成した。まず、１〜２Ωｃｍの抵抗率のｐ型シリコン基板３１に、イオン注入により不純物濃度５．０×１０１７［ａｔｏｍｓ／ｃｍ３］、深さ約１．０μｍのｐ型ウェル領域７２を形成する。次に、上記ｐ型ウェル領域７２中に、イオン注入により不純物濃度１．０×１０１８〜１．０×１０２０［ａｔｏｍｓ／ｃｍ３］のｎ型の不純物拡散層７３を接合深さ０．２μｍ、接合面積１．０ｍｍ２で形成する。その後、ＴＥＯＳにより素子分離酸化膜７４を形成し、最後にＡｌ電極７５を形成することによりダイオードを形成した。
【００５３】
電気特性としては、ダイオードに２Ｖ及び４Ｖの逆バイアスを印加したときのリーク電流の有無を評価した。このとき、空乏層７６はそれぞれ、約０．２５μｍ及び０．４μｍ伸びていた。
【００５４】
まず、全ダイオードに対するリーク電流が流れたダイオードの割合を評価した。図１３及び図１４にリーク電流が流れたダイオードの割合を示す。比較のために、シリコン層３４の厚さΔ４を、０、０．１、０．３、０．５μｍとしたサンプルについても示す。その結果、この発明による非ＳＯＩ領域（シリコン層の厚さが１．６、１．８μｍ）に形成したダイオードについては、リーク電流の流れたものが２％未満と少ないが、シリコン層３４の厚さΔ４が０〜０．３μｍのサンプルについては、逆バイアスの大小（空乏層幅Δ３の大小）にかかわらず５０％近くのダイオードでリーク電流が流れた。シリコン層の厚さΔ４が０．５μｍのサンプルについては、逆バイアスが２Ｖの時（空乏層幅Δ３＝０．２５μｍ）は、約２％のダイオードしかリーク電流が流れていないのに対し、逆バイアスが４Ｖ（空乏層幅Δ３＝０．４μｍ）のときには、約５０％のダイオードでリーク電流が流れた。
【００５５】
図１５にリーク電流と空乏層幅との関係を示す。本図から明らかなように、シリコン層３４の形成界面ＪＳが不純物拡散層あるいは空乏層を横切るとリーク電流が流れることがある。本実験より得られたシリコン層３４の厚さΔ４とリーク電流との関係を図１６に示す。
【００５６】
以上の結果より、非ＳＯＩ領域を持つ部分ＳＯＩ基板を形成する際には、シリコン層３４の形成界面ＪＳがデバイスの不純物拡散層あるいは空乏層にかからないようにすることで、リーク電流を抑制し、電気特性の優れた高品質の部分ＳＯＩ基板が得られることがわかる。
【００５７】
［第７の実施の形態］
図１７乃至図２４はそれぞれ、半導体装置の他の製造方法を示している。本実施の形態は、第６の実施の形態に示した半導体装置の製造方法において、段差部を形成した後に、側壁保護膜を形成するものである。側壁保護膜を形成することで、段差部の側壁に露出しているＳＯＩ層からのシリコンの成長を抑制することができ、基板表面において非ＳＯＩ領域とＳＯＩ領域の境界に形成されるバンプを抑制する効果がある。
【００５８】
すなわち、図１７乃至図２０に示す工程は、前述した第６の実施の形態における図６乃至図９と同様である。よって同一部分に同じ符号を付してその詳細な説明は省略する。
【００５９】
次に、図２１に示すように、ＳＯＩ層３３及びシリコン基板３１の露出面に酸化膜６４を形成する。この酸化膜６４の形成には熱酸化法を用いた。
【００６０】
引き続き、図２２に示すように、側壁保護膜６５を形成する。側壁保護膜６５にはＳｉＮを用いた。
【００６１】
次に、図２３に示すように、このＳｉＮ膜６５の側壁を残して除去する。この側壁を残した除去には、異方性エッチングであるプラズマによるエッチング法を用いた。その後、上記シリコン基板３１表面の酸化膜６４をエッチングにより除去し、段差部６３の形成を終了する。エッチングにはダメージの少ない、ウェットエッチング法を用いた。
【００６２】
次に、段差部６３を埋めるように、シリコン層３４を形成する。このシリコン層３４の成膜条件は、第６の実施の形態と同様である。
【００６３】
そして、上記ＳＯＩ層３３の保護酸化膜６１及び上記ＳｉＮ層６２を除去して、部分ＳＯＩ基板の製造を終了する。
【００６４】
その後、周知の製造工程により、上記ＳＯＩ層３２中にロジック回路を構成するＭＯＳＦＥＴ、シリコン層３４中にトレンチ型のメモリセルをそれぞれ形成する。
【００６５】
上記のような製造方法によれば、図４に示したような構造の半導体装置が得られる。
【００６６】
上記方法にて作製した非ＳＯＩ領域の電気特性を第６の実施の形態と同様に評価した。その結果、本第７の実施の形態に係る製造方法においては、リーク電流の流れたダイオードは２％未満であり、高品質な部分ＳＯＩ基板を得ることができた。
【００６７】
なお、図２５に示すように、上記段差部６３を埋め込む際、シリコン層３４の厚さを、例えば１．８μｍにすれば、シリコン層３４の上面はＳＯＩ層３３の表面よりも高くなり、図５に示したような構造の半導体装置が得られる。
【００６８】
［第８の実施の形態］
図２６乃至図３２はそれぞれ、半導体装置の更に他の製造方法を示している。本実施の形態は、シリコン基板をエッチングにより除去することなく、シリコン層を埋め戻した構造であり、その厚さが、ＢＯＸ層とＳＯＩ層の厚さの和よりも大きくなっている。
【００６９】
すなわち、図２６及び図２７に示す工程は、前述した第７の実施の形態における図１７及び図１８と同様である。よって同一部分に同じ符号を付してその詳細な説明は省略する。
【００７０】
次に、図２８に示すように、ＢＯＸ層３２の一部を除去する。このＢＯＸ層３２の除去には、プラズマによるドライエッチングあるいは溶液によるウェットエッチングを用いる。
【００７１】
その後、図２９に示すように、ＳＯＩ層３３の側壁を保護するための側壁保護膜６５を形成する。この側壁保護膜６５にはＳｉＮを用いた。
【００７２】
次に、図３０に示すように、ＳｉＮ膜６５を側壁を残して除去する。この側壁を残した除去には、異方性エッチングであるプラズマによるエッチング法を用いた。
【００７３】
引き続き、図３１に示すように、ＢＯＸ層３２の残りを除去し、開口部６６の形成を終了する。このＢＯＸ層３２の除去にはダメージの少ないウェットエッチング法を用いた。
【００７４】
次に、図３２に示すように、開口部６６を埋めるように、シリコン層３４を形成する。上記シリコン層３４の形成には、シリコンを選択エピタキシャル成長させる方法を用いた。成膜条件は第６，第７の実施の形態と同様である。
【００７５】
そして、上記ＳＯＩ層３３の保護酸化膜６１及び上記ＳｉＮ層６２を除去して、部分ＳＯＩ基板の製造を終了する。
【００７６】
その後、周知の製造工程により、上記ＳＯＩ層３２中にロジック回路を構成するＭＯＳＦＥＴ、シリコン層３４中にトレンチ型のメモリセルをそれぞれ形成する。
【００７７】
上記のような製造方法によれば、エピタキシャルシリコン層３４の厚さに応じて図１、図２及び図３に示したような構造の半導体装置が得られる。すなわち、エピタキシャルシリコン層３４の表面をＳＯＩ層３３の表面よりも低く、且つ埋め込み酸化物層３２の上面よりも高くすれば図１に示した構造の半導体装置が得られる。また、エピタキシャルシリコン層の表面をＳＯＩ層３３の表面よりも高くすれば図２に示した構造の半導体装置が得られる。更に、また、エピタキシャルシリコン層の表面をＳＯＩ層３３の表面よりも十分高くすれば図３に示した構造の半導体装置が得られる。
【００７８】
上記方法にて形成した非ＳＯＩ領域の電気特性を第６，第７の実施の形態と同様に評価した。この結果、本第８の実施の形態に係る部分ＳＯＩ基板においては、リーク電流の流れたダイオードは２％未満であり、高品質な部分ＳＯＩ基板を得ることができた。
【００７９】
［第９の実施の形態］
本第９の実施の形態は、上述した第６乃至第８の実施の形態に係る半導体装置の製造方法において、支持基板（シリコン基板）３１の表面を露出させた後、エピタキシャルシリコン層３４を形成する前に、露出した支持基板３１の表面に熱処理（水素アニール）を施すものである。水素アニールを施すことにより、シリコン基板３１の露出部のＣＯＰ（Crystal Originated Particle）及び露出部近傍のＢＭＤ（Bulk Microdefect）を消滅させ、ＤＺ（Denuded Zone）層を形成することができる。これによって、シリコン基板３１と上記エピタキシャルシリコン層３４との界面近傍におけるシリコン基板３１の酸素濃度は、ＢＯＸ層３２の直下近傍におけるシリコン基板３１の酸素濃度より低くなる。
【００８０】
この製造方法により、リーク電流のより高い抑制効果とリテンションの更なる改善を図れる。
【００８１】
以上第１乃至第９の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００８２】
【発明の効果】
以上説明したように、この発明によれば、リーク電流の増加やポーズ特性の劣化を低減できる部分ＳＯＩ基板を用いた半導体装置の製造方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体装置について説明するための断面構成図。
【図２】この発明の第２の実施の形態に係る半導体装置について説明するための断面構成図。
【図３】この発明の第３の実施の形態に係る半導体装置について説明するための断面構成図。
【図４】この発明の第４の実施の形態に係る半導体装置について説明するための断面構成図。
【図５】この発明の第５の実施の形態に係る半導体装置について説明するための断面構成図。
【図６】この発明の第６の実施の形態に係る半導体装置の製造方法について説明するためのもので、第１の工程を示す断面図。
【図７】この発明の第６の実施の形態に係る半導体装置の製造方法について説明するためのもので、第２の工程を示す断面図。
【図８】この発明の第６の実施の形態に係る半導体装置の製造方法について説明するためのもので、第３の工程を示す断面図。
【図９】この発明の第６の実施の形態に係る半導体装置の製造方法について説明するためのもので、第４の工程を示す断面図。
【図１０】この発明の第６の実施の形態に係る半導体装置の製造方法について説明するためのもので、第５の工程を示す断面図。
【図１１】この発明の第６の実施の形態に係る半導体装置の製造方法の他の例について説明するためのもので、第５の工程を示す断面図。
【図１２】非ＳＯＩ領域の電気特性を評価するために用いたダイオードの断面図。
【図１３】リーク電流の流れたダイオードの割合を示す特性図。
【図１４】リーク電流の流れたダイオードの割合を示す特性図。
【図１５】リーク電流と空乏層幅の関係を示す図。
【図１６】シリコン層の厚さとリーク電流との関係を示す図。
【図１７】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第１の工程を示す断面図。
【図１８】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第２の工程を示す断面図。
【図１９】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第３の工程を示す断面図。
【図２０】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第４の工程を示す断面図。
【図２１】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第５の工程を示す断面図。
【図２２】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第６の工程を示す断面図。
【図２３】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第７の工程を示す断面図。
【図２４】この発明の第７の実施の形態に係る半導体装置の製造方法について説明するためのもので、第８の工程を示す断面図。
【図２５】この発明の第７の実施の形態に係る半導体装置の製造方法の他の例について説明するためのもので、第８の工程を示す断面図。
【図２６】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第１の工程を示す断面図。
【図２７】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第２の工程を示す断面図。
【図２８】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第３の工程を示す断面図。
【図２９】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第４の工程を示す断面図。
【図３０】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第５の工程を示す断面図。
【図３１】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第６の工程を示す断面図。
【図３２】この発明の第８の実施の形態に係る半導体装置の製造方法について説明するためのもので、第７の工程を示す断面図。
【図３３】従来の半導体装置の製造方法について説明するためのもので、第１の工程を示す断面図。
【図３４】従来の半導体装置の製造方法について説明するためのもので、第２の工程を示す断面図。
【図３５】従来の半導体装置の製造方法について説明するためのもので、第３の工程を示す断面図。
【図３６】従来の半導体装置の製造方法について説明するためのもので、第４の工程を示す断面図。
【図３７】従来の半導体装置の製造方法について説明するためのもので、第５の工程を示す断面図。
【図３８】ＤＲＡＭのトレンチ型メモリセルの断面構成図であり、リーク電流の経路を示す図。
【符号の説明】
３１…支持基板（シリコン基板）
３２…埋め込み酸化物層（ＢＯＸ層）
３３…シリコン層（ＳＯＩ層）
３４…エピタキシャルシリコン層
３５…素子分離領域
３６…ソース領域
３７…ドレイン領域
３８…ゲート絶縁膜
３９…ゲート電極
４０…埋め込みｎウェル領域
４１…ｐウェル領域
４２…ソース領域
４３…ドレイン領域
４４…ゲート絶縁膜
４５…ゲート電極
４６…ソース電極
４７…素子分離領域
４８…バリッドストラップ
４９…カラー酸化膜
５０…ポリシリコン層
５１…不純物拡散層
６１…保護酸化膜
６２…ＳｉＮ層
６３…段差部
６４…酸化膜
６５…側壁保護膜
６６…開口部
Claims (2)
- 張り合わせ法により、シリコン基板上に埋め込み酸化物層及びシリコン層を順次積層する工程と、
エピタキシャルシリコン形成領域の前記シリコン層、前記酸化物層及び前記シリコン基板の一部を除去し、前記エピタキシャルシリコン形成領域の前記シリコン基板の上面の高さを前記エピタキシャルシリコン形成領域以外の前記シリコン基板の上面の高さより低く形成する工程と、
前記エピタキシャルシリコン形成領域の前記シリコン基板の側面、前記埋め込み酸化物層の側面及び前記シリコン層の側面に側壁保護膜を形成する工程と、
前記エピタキシャルシリコン形成領域の前記シリコン基板上に、上面が前記シリコン層の上面と同じ高さになるようエピタキシャルシリコン層を形成する工程と、
前記エピタキシャルシリコン層と前記シリコン基板の上面との界面より上に活性領域が位置するよう、前記エピタキシャルシリコン層の上にセルトランジスタを、また前記界面の上下にわたり前記エピタキシャルシリコン層中にトレンチキャパシタを形成する工程と
を具備したことを特徴とする半導体装置の製造方法。 - 前記トレンチキャパシタは上部に形成されたバリッドストラップが、下部に形成されたカラー酸化膜を有し、前記界面は前記カラー酸化膜を横切ることを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001398480A JP3943932B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置の製造方法 |
| US10/078,344 US6855976B2 (en) | 2001-12-27 | 2002-02-21 | Semiconductor device using partial SOI substrate and manufacturing method thereof |
| TW091124664A TWI284392B (en) | 2001-12-27 | 2002-10-24 | Semiconductor device using partial SOI substrate and manufacturing method the same |
| KR10-2002-0083927A KR100457363B1 (ko) | 2001-12-27 | 2002-12-26 | 부분 ｓｏｉ 기판을 이용한 반도체 장치 및 그 제조 방법 |
| CNB021608806A CN1246906C (zh) | 2001-12-27 | 2002-12-27 | 半导体器件及其制造方法 |
| US11/013,910 US7112822B2 (en) | 2001-12-27 | 2004-12-17 | Semiconductor device using partial SOI substrate and manufacturing method thereof |
| US11/498,774 US7439112B2 (en) | 2001-12-27 | 2006-08-04 | Semiconductor device using partial SOI substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001398480A JP3943932B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006175510A Division JP2006310882A (ja) | 2006-06-26 | 2006-06-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197868A JP2003197868A (ja) | 2003-07-11 |
| JP3943932B2 true JP3943932B2 (ja) | 2007-07-11 |
Family
ID=19189351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001398480A Expired - Fee Related JP3943932B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6855976B2 (ja) |
| JP (1) | JP3943932B2 (ja) |
| KR (1) | KR100457363B1 (ja) |
| CN (1) | CN1246906C (ja) |
| TW (1) | TWI284392B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3943932B2 (ja) * | 2001-12-27 | 2007-07-11 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3944087B2 (ja) * | 2003-01-21 | 2007-07-11 | 株式会社東芝 | 素子形成用基板の製造方法 |
| US6787838B1 (en) * | 2003-06-18 | 2004-09-07 | International Business Machines Corporation | Trench capacitor DRAM cell using buried oxide as array top oxide |
| JP2005072084A (ja) * | 2003-08-28 | 2005-03-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7034362B2 (en) * | 2003-10-17 | 2006-04-25 | International Business Machines Corporation | Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures |
| JP4322706B2 (ja) * | 2004-02-27 | 2009-09-02 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4177775B2 (ja) * | 2004-03-16 | 2008-11-05 | 株式会社東芝 | 半導体基板及びその製造方法並びに半導体装置 |
| US7253034B2 (en) * | 2004-07-29 | 2007-08-07 | International Business Machines Corporation | Dual SIMOX hybrid orientation technology (HOT) substrates |
| JP4597618B2 (ja) * | 2004-09-15 | 2010-12-15 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
| US7235433B2 (en) * | 2004-11-01 | 2007-06-26 | Advanced Micro Devices, Inc. | Silicon-on-insulator semiconductor device with silicon layers having different crystal orientations and method of forming the silicon-on-insulator semiconductor device |
| US7223640B2 (en) * | 2005-03-03 | 2007-05-29 | Advanced Micro Devices, Inc. | Semiconductor component and method of manufacture |
| US7320912B2 (en) * | 2005-05-10 | 2008-01-22 | Promos Technologies Inc. | Trench capacitors with buried isolation layer formed by an oxidation process and methods for manufacturing the same |
| US7517742B2 (en) * | 2005-06-21 | 2009-04-14 | Freescale Semiconductor, Inc. | Area diode formation in SOI application |
| US7491604B2 (en) * | 2006-03-07 | 2009-02-17 | International Business Machines Corporation | Trench memory with monolithic conducting material and methods for forming same |
| US7592209B2 (en) * | 2006-11-13 | 2009-09-22 | Intel Corporation | Integration of a floating body memory on SOI with logic transistors on bulk substrate |
| US8608049B2 (en) | 2007-10-10 | 2013-12-17 | Zimmer, Inc. | Method for bonding a tantalum structure to a cobalt-alloy substrate |
| US8278731B2 (en) * | 2007-11-20 | 2012-10-02 | Denso Corporation | Semiconductor device having SOI substrate and method for manufacturing the same |
| WO2009147559A1 (en) * | 2008-06-02 | 2009-12-10 | Nxp B.V. | Local buried layer forming method and semiconductor device having such a layer |
| DE102009014507B4 (de) * | 2009-03-24 | 2017-08-31 | Texas Instruments Deutschland Gmbh | Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt |
| US8232163B2 (en) * | 2010-11-01 | 2012-07-31 | International Business Machines Corporation | Lateral epitaxial grown SOI in deep trench structures and methods of manufacture |
| EP2498280B1 (en) * | 2011-03-11 | 2020-04-29 | Soitec | DRAM with trench capacitors and logic back-biased transistors integrated on an SOI substrate comprising an intrinsic semiconductor layer and manufacturing method thereof |
| US9881925B2 (en) * | 2016-06-24 | 2018-01-30 | International Business Machines Corporation | Mirror contact capacitor |
| US10109638B1 (en) * | 2017-10-23 | 2018-10-23 | Globalfoundries Singapore Pte. Ltd. | Embedded non-volatile memory (NVM) on fully depleted silicon-on-insulator (FD-SOI) substrate |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864375A (en) * | 1986-02-05 | 1989-09-05 | Texas Instruments Incorporated | Dram cell and method |
| JPS63158869A (ja) * | 1986-12-23 | 1988-07-01 | Oki Electric Ind Co Ltd | 半導体メモリ装置 |
| US4908328A (en) | 1989-06-06 | 1990-03-13 | National Semiconductor Corporation | High voltage power IC process |
| JPH03211876A (ja) | 1990-01-17 | 1991-09-17 | Fujitsu Ltd | 半導体装置 |
| JP3128834B2 (ja) * | 1991-01-28 | 2001-01-29 | 日本電気株式会社 | 半導体装置 |
| JP2607399B2 (ja) | 1991-02-19 | 1997-05-07 | 日本電信電話株式会社 | 半導体基板の製造方法 |
| JPH06104399A (ja) | 1992-09-22 | 1994-04-15 | Toshiba Corp | 半導体記憶装置 |
| JP3439493B2 (ja) * | 1992-12-01 | 2003-08-25 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
| JP2526786B2 (ja) | 1993-05-22 | 1996-08-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5399507A (en) | 1994-06-27 | 1995-03-21 | Motorola, Inc. | Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications |
| JP2757815B2 (ja) * | 1995-03-31 | 1998-05-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100239414B1 (ko) * | 1996-11-07 | 2000-01-15 | 김영환 | 반도체 소자의 제조방법 |
| JPH10247731A (ja) | 1997-03-05 | 1998-09-14 | Hitachi Ltd | 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法 |
| US5894152A (en) | 1997-06-18 | 1999-04-13 | International Business Machines Corporation | SOI/bulk hybrid substrate and method of forming the same |
| US6127701A (en) * | 1997-10-03 | 2000-10-03 | Delco Electronics Corporation | Vertical power device with integrated control circuitry |
| US6180486B1 (en) | 1999-02-16 | 2001-01-30 | International Business Machines Corporation | Process of fabricating planar and densely patterned silicon-on-insulator structure |
| US6232170B1 (en) | 1999-06-16 | 2001-05-15 | International Business Machines Corporation | Method of fabricating trench for SOI merged logic DRAM |
| JP4074051B2 (ja) | 1999-08-31 | 2008-04-09 | 株式会社東芝 | 半導体基板およびその製造方法 |
| US6372573B2 (en) * | 1999-10-26 | 2002-04-16 | Kabushiki Kaisha Toshiba | Self-aligned trench capacitor capping process for high density DRAM cells |
| JP4322453B2 (ja) * | 2001-09-27 | 2009-09-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6759335B2 (en) * | 2001-12-12 | 2004-07-06 | Promos Technologies, Inc. | Buried strap formation method for sub-150 nm best DRAM devices |
| JP3825688B2 (ja) | 2001-12-25 | 2006-09-27 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3943932B2 (ja) * | 2001-12-27 | 2007-07-11 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2003243528A (ja) | 2002-02-13 | 2003-08-29 | Toshiba Corp | 半導体装置 |
| JP2004103611A (ja) | 2002-09-04 | 2004-04-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004103613A (ja) | 2002-09-04 | 2004-04-02 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2005072084A (ja) | 2003-08-28 | 2005-03-17 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2001
- 2001-12-27 JP JP2001398480A patent/JP3943932B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-21 US US10/078,344 patent/US6855976B2/en not_active Expired - Fee Related
- 2002-10-24 TW TW091124664A patent/TWI284392B/zh not_active IP Right Cessation
- 2002-12-26 KR KR10-2002-0083927A patent/KR100457363B1/ko not_active IP Right Cessation
- 2002-12-27 CN CNB021608806A patent/CN1246906C/zh not_active Expired - Fee Related
-
2004
- 2004-12-17 US US11/013,910 patent/US7112822B2/en not_active Expired - Fee Related
-
2006
- 2006-08-04 US US11/498,774 patent/US7439112B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7439112B2 (en) | 2008-10-21 |
| US20050093066A1 (en) | 2005-05-05 |
| CN1430285A (zh) | 2003-07-16 |
| JP2003197868A (ja) | 2003-07-11 |
| US20030122124A1 (en) | 2003-07-03 |
| TWI284392B (en) | 2007-07-21 |
| KR100457363B1 (ko) | 2004-11-16 |
| KR20030057376A (ko) | 2003-07-04 |
| CN1246906C (zh) | 2006-03-22 |
| US20060273330A1 (en) | 2006-12-07 |
| US6855976B2 (en) | 2005-02-15 |
| US7112822B2 (en) | 2006-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3943932B2 (ja) | 半導体装置の製造方法 | |
| US6607959B2 (en) | Integrated circuit devices having trench isolation structures and methods of fabricating the same | |
| KR101083644B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP5234886B2 (ja) | 半導体装置の製造方法 | |
| US6608354B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2010050202A (ja) | 半導体装置およびその製造方法 | |
| US6541822B2 (en) | Method of manufacturing an SOI type semiconductor that can restrain floating body effect | |
| US20020014663A1 (en) | Semiconductor device and manufacturing process thereof | |
| JP4534500B2 (ja) | 半導体装置の製造方法 | |
| US20090108394A1 (en) | Semiconductor device and method for fabricating the same | |
| CN114765171A (zh) | 半导体结构及其制作方法 | |
| JPH10284723A (ja) | 半導体装置およびその製造方法 | |
| JP2006310882A (ja) | 半導体装置の製造方法 | |
| JPH11317458A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| KR101592505B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| US20220059695A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3386106B2 (ja) | 半導体装置及びその製造方法 | |
| US7652323B2 (en) | Semiconductor device having step gates and method of manufacturing the same | |
| CN117693184A (zh) | 半导体结构的制作方法及半导体结构 | |
| JP2001053274A (ja) | 半導体集積回路装置の製造方法 | |
| JP2004273589A (ja) | 半導体装置及びその製造方法 | |
| JP2005079413A (ja) | 半導体装置の製造方法 | |
| JP2016219708A (ja) | 半導体装置 | |
| JP2001358336A (ja) | 半導体装置およびその製造方法 | |
| KR20050065139A (ko) | 반도체 소자의 소자 분리막 및 그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |