JP2607399B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2607399B2 JP2607399B2 JP3045435A JP4543591A JP2607399B2 JP 2607399 B2 JP2607399 B2 JP 2607399B2 JP 3045435 A JP3045435 A JP 3045435A JP 4543591 A JP4543591 A JP 4543591A JP 2607399 B2 JP2607399 B2 JP 2607399B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon semiconductor
- semiconductor substrate
- semiconductor layer
- crystal silicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、珪素酸化膜などの絶縁
膜上に単結晶珪素層を形成したＳＯＩ（Silicon On Ins
ulator）構造を有する半導体基板の製造方法に関するも
のである。
膜上に単結晶珪素層を形成したＳＯＩ（Silicon On Ins
ulator）構造を有する半導体基板の製造方法に関するも
のである。
【０００２】
【従来の技術】従来から用いられているこの種の半導体
基板の製造方法の一例の断面図を図７に示す。すなわち
図７（ａ）に示すように半導体基板１の第１の面７より
酸素イオン（Ｏ+ ）を注入する。このときのＯ+ 注入条
件は、例えば加速エネルギー２００KeV ，イオン注入量
２．０×１０18ｃｍ-2である。これにより、図７（ｂ）
に示すように半導体基板１中に第１の酸化珪素膜３が形
成される。図７（ｃ）は図７（ｂ）の半導体基板１の酸
素の珪素に対する原子数比（Ｏ／Ｓｉ）を半導体基板１
の第１の面７からの深さで示したものである。図７
（ｃ）において、第１の酸化珪素膜３に対応する領域５
はＯ／Ｓｉ＝２でＳｉＯ2 が形成される。
基板の製造方法の一例の断面図を図７に示す。すなわち
図７（ａ）に示すように半導体基板１の第１の面７より
酸素イオン（Ｏ+ ）を注入する。このときのＯ+ 注入条
件は、例えば加速エネルギー２００KeV ，イオン注入量
２．０×１０18ｃｍ-2である。これにより、図７（ｂ）
に示すように半導体基板１中に第１の酸化珪素膜３が形
成される。図７（ｃ）は図７（ｂ）の半導体基板１の酸
素の珪素に対する原子数比（Ｏ／Ｓｉ）を半導体基板１
の第１の面７からの深さで示したものである。図７
（ｃ）において、第１の酸化珪素膜３に対応する領域５
はＯ／Ｓｉ＝２でＳｉＯ2 が形成される。
【０００３】従来から用いられているこの種の半導体基
板の製造方法の他の例の断面図を図８に示す。図８
（ａ）は図７（ｂ）に示したものと同一の半導体基板１
である。図８（ａ）の半導体基板１の第１の面７の一部
にマスク８を設け（図８（ｂ））、これをマスクにして
第１の面７のうち、マスク８で覆われていない第３の面
１０から第２の面９に向けて第１の単結晶珪素半導体層
２（以降第１の珪素半導体層という），第１の酸化珪素
膜３，第２の単結晶珪素半導体層４（以降第２の珪素半
導体層という）の一部を順次除去する（図８（ｃ））。
その後、図８（ｃ）の露出した第４の面１１およびマス
ク８の上に珪素を堆積し、ｎ＋層（１２，１３），ｎ層
（１４，１５）を形成する（図８（ｄ））。
板の製造方法の他の例の断面図を図８に示す。図８
（ａ）は図７（ｂ）に示したものと同一の半導体基板１
である。図８（ａ）の半導体基板１の第１の面７の一部
にマスク８を設け（図８（ｂ））、これをマスクにして
第１の面７のうち、マスク８で覆われていない第３の面
１０から第２の面９に向けて第１の単結晶珪素半導体層
２（以降第１の珪素半導体層という），第１の酸化珪素
膜３，第２の単結晶珪素半導体層４（以降第２の珪素半
導体層という）の一部を順次除去する（図８（ｃ））。
その後、図８（ｃ）の露出した第４の面１１およびマス
ク８の上に珪素を堆積し、ｎ＋層（１２，１３），ｎ層
（１４，１５）を形成する（図８（ｄ））。
【０００４】
【発明が解決しようとする課題】しかしながら、図７で
説明した半導体基板の製造方法によると、多量のＯ+ を
注入するために図７（ｂ）の第１の酸化珪素膜３の上下
には酸素原子（Ｏ）を多量に含む領域６が同時に形成さ
れる。これが図７（ｂ）の第１の珪素半導体層２中およ
び第２の珪素半導体層４中に多数の結晶欠陥１７を発生
させる。この欠陥は、その後、高温熱処理を施しても残
存する（結晶欠陥密度１０8 〜１０9 ｃｍ-2）ため、結
晶性の良好なＳＯＩ構造を有する半導体基板が得られな
かった。このため、半導体基板１中には高性能な相補型
のＭＩＳ型トランジスタが形成できないという問題があ
った。また、図８で説明した半導体基板の製造方法によ
ると、第２の珪素半導体層４には多数の結晶欠陥１７が
存在しているため、ｎ+ 層１２およびｎ層１４は単結晶
であるものの、この単結晶中には多数の結晶欠陥２０が
存在し、良好な結晶が得られなかった。このため、図８
のｎ+ 層１２およびｎ層１４の領域に高性能なバイポー
ラトランジスタを製作することができないという問題が
あった。
説明した半導体基板の製造方法によると、多量のＯ+ を
注入するために図７（ｂ）の第１の酸化珪素膜３の上下
には酸素原子（Ｏ）を多量に含む領域６が同時に形成さ
れる。これが図７（ｂ）の第１の珪素半導体層２中およ
び第２の珪素半導体層４中に多数の結晶欠陥１７を発生
させる。この欠陥は、その後、高温熱処理を施しても残
存する（結晶欠陥密度１０8 〜１０9 ｃｍ-2）ため、結
晶性の良好なＳＯＩ構造を有する半導体基板が得られな
かった。このため、半導体基板１中には高性能な相補型
のＭＩＳ型トランジスタが形成できないという問題があ
った。また、図８で説明した半導体基板の製造方法によ
ると、第２の珪素半導体層４には多数の結晶欠陥１７が
存在しているため、ｎ+ 層１２およびｎ層１４は単結晶
であるものの、この単結晶中には多数の結晶欠陥２０が
存在し、良好な結晶が得られなかった。このため、図８
のｎ+ 層１２およびｎ層１４の領域に高性能なバイポー
ラトランジスタを製作することができないという問題が
あった。
【０００５】本発明の目的は、酸素イオン注入により珪
素半導体基板中に酸化珪素膜を形成し、これによりＳＯ
Ｉ構造を有する半導体基板を実現する場合およびＳＯＩ
構造とＳＯＩ構造でない領域を同一半導体基板中に製造
する場合において、半導体基板中に多数の結晶欠陥が存
在するという問題を解決した高品位の半導体基板が得ら
れる半導体基板の製造方法を提供することにある。
素半導体基板中に酸化珪素膜を形成し、これによりＳＯ
Ｉ構造を有する半導体基板を実現する場合およびＳＯＩ
構造とＳＯＩ構造でない領域を同一半導体基板中に製造
する場合において、半導体基板中に多数の結晶欠陥が存
在するという問題を解決した高品位の半導体基板が得ら
れる半導体基板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】このような目的を解決す
るために本発明による半導体基板の製造方法は、酸素イ
オン注入により珪素半導体基板中に酸化珪素膜を形成
し、これにより、ＳＯＩ構造を実現する場合およびこの
ＳＯＩ構造とＳＯＩ構造ではない領域を同一半導体基板
中に製造する場合において、加速エネルギーを１５０〜
２００ＫｅＶ，注入量を０．２５〜０．５０×１０１８
ｃｍ−２ とし、その後、熱処理温度を１３００℃以上と
するものである。また、本発明による半導体基板の製造
方法は、まず、酸素イオン注入により珪素半導体基板中
に酸化珪素膜を形成し、これにより、ＳＯＩ構造を実現
する場合およびこのＳＯＩ構造とＳＯＩ構造ではない領
域を同一半導体基板中に製造する場合において、加速エ
ネルギーを１５０〜２００ＫｅＶ，注入量を０．２５〜
０．５０×１０ １８ ｃｍ −２ または０．８０〜１．３０
×１０ １８ ｃｍ −２ とし、その後、熱処理温度を１３０
０℃以上として単結晶珪素半導体基板の第１の面から単
結晶珪素半導体基板の第１の面に対向する第２の面に向
けて順次第１の単結晶珪素半導体層，第１の酸化珪素
膜，第２の単結晶珪素半導体層を形成する。そして、第
１の面の一部の第３の面からこれに対向する第２の面に
向けて第１の単結晶珪素半導体層および第１の酸化珪素
膜ならびに第２の単結晶珪素半導体層の一部でかつ第１
の酸化珪素膜に隣接する第３の単結晶珪素半導体層を除
去し、これにより露出した第２の単結晶珪素半導体層の
一部に選択的に高濃度ｎ型単結晶層である第４の単結晶
珪素半導体層を堆積し、この第４の単結晶珪素半導体層
の第４の面に対向する第５の面上に選択的にｎ型単結晶
層である第５の単結晶珪素半導体層を順次堆積するよう
にしたものである。
るために本発明による半導体基板の製造方法は、酸素イ
オン注入により珪素半導体基板中に酸化珪素膜を形成
し、これにより、ＳＯＩ構造を実現する場合およびこの
ＳＯＩ構造とＳＯＩ構造ではない領域を同一半導体基板
中に製造する場合において、加速エネルギーを１５０〜
２００ＫｅＶ，注入量を０．２５〜０．５０×１０１８
ｃｍ−２ とし、その後、熱処理温度を１３００℃以上と
するものである。また、本発明による半導体基板の製造
方法は、まず、酸素イオン注入により珪素半導体基板中
に酸化珪素膜を形成し、これにより、ＳＯＩ構造を実現
する場合およびこのＳＯＩ構造とＳＯＩ構造ではない領
域を同一半導体基板中に製造する場合において、加速エ
ネルギーを１５０〜２００ＫｅＶ，注入量を０．２５〜
０．５０×１０ １８ ｃｍ −２ または０．８０〜１．３０
×１０ １８ ｃｍ −２ とし、その後、熱処理温度を１３０
０℃以上として単結晶珪素半導体基板の第１の面から単
結晶珪素半導体基板の第１の面に対向する第２の面に向
けて順次第１の単結晶珪素半導体層，第１の酸化珪素
膜，第２の単結晶珪素半導体層を形成する。そして、第
１の面の一部の第３の面からこれに対向する第２の面に
向けて第１の単結晶珪素半導体層および第１の酸化珪素
膜ならびに第２の単結晶珪素半導体層の一部でかつ第１
の酸化珪素膜に隣接する第３の単結晶珪素半導体層を除
去し、これにより露出した第２の単結晶珪素半導体層の
一部に選択的に高濃度ｎ型単結晶層である第４の単結晶
珪素半導体層を堆積し、この第４の単結晶珪素半導体層
の第４の面に対向する第５の面上に選択的にｎ型単結晶
層である第５の単結晶珪素半導体層を順次堆積するよう
にしたものである。
【０００７】
【作用】本発明においては、酸素イオンの注入量が少な
くなることにより、半導体基板中にの結晶欠陥が減少す
る。
くなることにより、半導体基板中にの結晶欠陥が減少す
る。
【０００８】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。 （実施例１） 図１（ａ）〜（ｄ）は本発明による半導体基板の製造方
法の一実施例を説明する工程の断面図を示したものであ
る。図（ａ）において、第１の面７より第２の面９に向
けて酸素イオン（Ｏ＋）を半導体基板１中に注入する。
Ｏ＋注入条件として例えば加速エネルギー１８０ｋｅ
Ｖ，注入量０．４×１０１８ｃｍ−２とすると、Ｏ＋注
入後の半導体基板１の断面構造は同図（ｂ）に示すよう
になる。すなわち同図（ｂ）において、第１の珪素半導
体層２と第２の珪素半導体層４との間に珪素原子と珪素
酸化物とが混在した第１の珪素酸化物混在層１９が形成
される。図２（ａ）は前述した図１（ｂ）の半導体基板
１の酸素の珪素に対する原子数比（Ｏ／Ｓｉ）を半導体
基板１の第１の面７からの深さで示したものである。こ
の半導体基板１中でほぼ正規分布するＯ／Ｓｉの比の最
大値が２より小さいことが本発明の特徴の一つとなって
いる。この場合、Ｏ＋の注入量は従来の注入量（例えば
２．０×１０１８ｃｍ−２）に比べて少ないために半導
体基板１中には前述した図７（ｃ）で示したような酸素
原子（Ｏ）を多量に含む領域６は形成されない。このた
め、図１（ｂ）の第１の珪素半導体層２中および第２の
珪素半導体層４中には、結晶欠陥はほとんど発生しな
い。同図（ｂ）の半導体基板１を１３００℃以上の高温
度で熱処理すると、同図（ｃ）に示すような半導体基板
が製造できる。すなわち第１の珪素半導体層２と第２の
珪素半導体層４との間に第１の酸化珪素膜３が形成され
る。この第１の酸化珪素膜３は図２（ｂ）に示すように
Ｏ／Ｓｉ＝２ＳｉＯ２となっている。さらにこの第１の
酸化珪素膜３の上下、すなわち第１の珪素半導体層２お
よび第２の珪素半導体層４にはＯは存在しないことなら
びに第１の珪素半導体層２および第２の珪素半導体層４
中には結晶欠陥は数百個／ｃｍ２以下と僅かに存在する
のみで第１の珪素半導体層２および第２の珪素半導体層
４の結晶性が良好であることを確認している。ここで図
１の工程において、１３００℃以上の高温熱処理を行う
理由は、Ｏ＋注入直後に半導体基板１中でほぼ正規分布
をしたＯを図２（ｂ）のように再分布させることであ
り、これにより、図１（ｃ）の第１の酸化珪素膜３を形
成することにある。Ｏ＋注入後の熱処理温度が１３００
℃より低い場合には、例えば１１５０℃では第１の酸化
珪素膜３は形成されない。なお、１３００℃の高温熱処
理を行う場合において、熱処理の雰囲気気体によっては
同図（ｃ）の第１の面７に隣接する第１の珪素半導体層
２の一部および第２の面９に隣接する第２の珪素半導体
層４の一部が酸化され、同図（ｄ）に示すように酸化膜
２５および酸化膜２６が形成されることがあるが、これ
により本実施例の効果は損なわれるものではない。ま
た、同図（ｂ）において、第１の面７または第２の面９
上に酸化珪素膜あるいは窒化珪素膜などの保護膜を堆積
後、高温熱処理を施すことも可能である。これらの場合
には、高温熱処理後、酸化膜２５および酸化膜２６を除
去することまたは酸化珪素膜あるいは窒化珪素膜などの
保護膜を除去することで同図（ｃ）の構造が実現できる
ことはいうまでもない。
説明する。 （実施例１） 図１（ａ）〜（ｄ）は本発明による半導体基板の製造方
法の一実施例を説明する工程の断面図を示したものであ
る。図（ａ）において、第１の面７より第２の面９に向
けて酸素イオン（Ｏ＋）を半導体基板１中に注入する。
Ｏ＋注入条件として例えば加速エネルギー１８０ｋｅ
Ｖ，注入量０．４×１０１８ｃｍ−２とすると、Ｏ＋注
入後の半導体基板１の断面構造は同図（ｂ）に示すよう
になる。すなわち同図（ｂ）において、第１の珪素半導
体層２と第２の珪素半導体層４との間に珪素原子と珪素
酸化物とが混在した第１の珪素酸化物混在層１９が形成
される。図２（ａ）は前述した図１（ｂ）の半導体基板
１の酸素の珪素に対する原子数比（Ｏ／Ｓｉ）を半導体
基板１の第１の面７からの深さで示したものである。こ
の半導体基板１中でほぼ正規分布するＯ／Ｓｉの比の最
大値が２より小さいことが本発明の特徴の一つとなって
いる。この場合、Ｏ＋の注入量は従来の注入量（例えば
２．０×１０１８ｃｍ−２）に比べて少ないために半導
体基板１中には前述した図７（ｃ）で示したような酸素
原子（Ｏ）を多量に含む領域６は形成されない。このた
め、図１（ｂ）の第１の珪素半導体層２中および第２の
珪素半導体層４中には、結晶欠陥はほとんど発生しな
い。同図（ｂ）の半導体基板１を１３００℃以上の高温
度で熱処理すると、同図（ｃ）に示すような半導体基板
が製造できる。すなわち第１の珪素半導体層２と第２の
珪素半導体層４との間に第１の酸化珪素膜３が形成され
る。この第１の酸化珪素膜３は図２（ｂ）に示すように
Ｏ／Ｓｉ＝２ＳｉＯ２となっている。さらにこの第１の
酸化珪素膜３の上下、すなわち第１の珪素半導体層２お
よび第２の珪素半導体層４にはＯは存在しないことなら
びに第１の珪素半導体層２および第２の珪素半導体層４
中には結晶欠陥は数百個／ｃｍ２以下と僅かに存在する
のみで第１の珪素半導体層２および第２の珪素半導体層
４の結晶性が良好であることを確認している。ここで図
１の工程において、１３００℃以上の高温熱処理を行う
理由は、Ｏ＋注入直後に半導体基板１中でほぼ正規分布
をしたＯを図２（ｂ）のように再分布させることであ
り、これにより、図１（ｃ）の第１の酸化珪素膜３を形
成することにある。Ｏ＋注入後の熱処理温度が１３００
℃より低い場合には、例えば１１５０℃では第１の酸化
珪素膜３は形成されない。なお、１３００℃の高温熱処
理を行う場合において、熱処理の雰囲気気体によっては
同図（ｃ）の第１の面７に隣接する第１の珪素半導体層
２の一部および第２の面９に隣接する第２の珪素半導体
層４の一部が酸化され、同図（ｄ）に示すように酸化膜
２５および酸化膜２６が形成されることがあるが、これ
により本実施例の効果は損なわれるものではない。ま
た、同図（ｂ）において、第１の面７または第２の面９
上に酸化珪素膜あるいは窒化珪素膜などの保護膜を堆積
後、高温熱処理を施すことも可能である。これらの場合
には、高温熱処理後、酸化膜２５および酸化膜２６を除
去することまたは酸化珪素膜あるいは窒化珪素膜などの
保護膜を除去することで同図（ｃ）の構造が実現できる
ことはいうまでもない。
【０００９】ここで本製造方法で結晶性の良好なＳＯＩ
構造を有する半導体基板が形成できる製造条件について
説明する。
構造を有する半導体基板が形成できる製造条件について
説明する。
【００１０】第１にＯ+ の加速エネルギーについて説明
する。図１（ｃ）の第１の珪素半導体層２および第２の
珪素半導体層４が良好な結晶性を保持するためには、Ｏ
+ の加速エネルギーを１５０KeV 以上とする必要があ
る。その理由は、Ｏ+ の加速エネルギーを１５０KeV よ
り低くすると、注入イオンによる半導体基板１中の損傷
が増大するために同図（ｂ）の第１の珪素半導体層２お
よび第２の珪素半導体層４には多量の結晶欠陥が発生す
る。この結果、イオン注入後、同図（ｂ）の半導体基板
１に高温熱処理を施しても同図（ｃ）の第１の珪素半導
体層２および第２の珪素半導体層４には、多数の結晶欠
陥が残存していまい、良好な結晶品質を有する半導体基
板が実現できない。
する。図１（ｃ）の第１の珪素半導体層２および第２の
珪素半導体層４が良好な結晶性を保持するためには、Ｏ
+ の加速エネルギーを１５０KeV 以上とする必要があ
る。その理由は、Ｏ+ の加速エネルギーを１５０KeV よ
り低くすると、注入イオンによる半導体基板１中の損傷
が増大するために同図（ｂ）の第１の珪素半導体層２お
よび第２の珪素半導体層４には多量の結晶欠陥が発生す
る。この結果、イオン注入後、同図（ｂ）の半導体基板
１に高温熱処理を施しても同図（ｃ）の第１の珪素半導
体層２および第２の珪素半導体層４には、多数の結晶欠
陥が残存していまい、良好な結晶品質を有する半導体基
板が実現できない。
【００１１】図４はＯ＋の加速エネルギーが８０ｋｅＶ
としたときの半導体基板中の結晶欠陥密度の実例を示し
たものである。同図に示すように全ての注入量で１０７
ｃｍ−２上の高密度の結晶欠陥が残存し、良好な結晶の
半導体基板が得られない。一方、Ｏ＋の加速エネルギー
が１５０ｋｅＶ以上２００ｋｅＶ以下であれば、結晶欠
陥を数百個／ｃｍ２以下に低減できることを確認してい
る。なお、Ｏ＋の加速エネルギーが２００ｋｅＶを超え
る場合については、既存のＯ＋のイオン注入装置の最大
加速エネルギーが２００ｋｅＶであることから、この半
導体基板の結晶性が良いかどうかの評価はしていない。
としたときの半導体基板中の結晶欠陥密度の実例を示し
たものである。同図に示すように全ての注入量で１０７
ｃｍ−２上の高密度の結晶欠陥が残存し、良好な結晶の
半導体基板が得られない。一方、Ｏ＋の加速エネルギー
が１５０ｋｅＶ以上２００ｋｅＶ以下であれば、結晶欠
陥を数百個／ｃｍ２以下に低減できることを確認してい
る。なお、Ｏ＋の加速エネルギーが２００ｋｅＶを超え
る場合については、既存のＯ＋のイオン注入装置の最大
加速エネルギーが２００ｋｅＶであることから、この半
導体基板の結晶性が良いかどうかの評価はしていない。
【００１２】第２にＯ＋注入量について説明する。図４
はＯ＋の加速エネルギーを１８０ｋｅＶとした場合の半
導体基板中の結晶欠陥密度とＯ＋注入量との関係を示し
たものである。この結果は、Ｏ＋注入後、１３００℃以
上の高温熱処理を施した半導体基板例である。Ｏ＋の注
入量が１．３×１０１８ｃｍ−２以下であればこの半導
体基板１中の結晶欠陥密度を数百個／ｃｍ２以下とする
ことができ、結晶品質の良好な半導体基板が製造でき
る。ここではＯ＋の加速エネルギーを１８０ｋｅＶの場
合について示したが、加速エネルギーを１５０ｋｅＶ以
上２００ｋｅＶ以下の範囲で同様の良好な結晶品質を有
する半導体基板が製造できることを確認している。
はＯ＋の加速エネルギーを１８０ｋｅＶとした場合の半
導体基板中の結晶欠陥密度とＯ＋注入量との関係を示し
たものである。この結果は、Ｏ＋注入後、１３００℃以
上の高温熱処理を施した半導体基板例である。Ｏ＋の注
入量が１．３×１０１８ｃｍ−２以下であればこの半導
体基板１中の結晶欠陥密度を数百個／ｃｍ２以下とする
ことができ、結晶品質の良好な半導体基板が製造でき
る。ここではＯ＋の加速エネルギーを１８０ｋｅＶの場
合について示したが、加速エネルギーを１５０ｋｅＶ以
上２００ｋｅＶ以下の範囲で同様の良好な結晶品質を有
する半導体基板が製造できることを確認している。
【００１３】図５はＯ＋の注入量０．７×１０１８ｃｍ
−２，Ｏ＋注入後の熱処理温度を１３００℃以上とした
場合に得られた半導体基板１の断面構造を示したもので
ある。高温熱処理によりＯの再分布は促進され、第１の
酸化珪素膜３が形成されるものの、第１の酸化珪素膜３
の膜厚は一様ではなく、この半導体基板１中の位置によ
り大きく異なる。この場合、同図中矢印で示すような第
１の酸化珪素膜３が存在しない領域１８ができる。この
ため、第１の酸化珪素３の電気絶縁性が劣化し、ＳＯＩ
構造としての電気特性が得られない。Ｏ＋の加速エネル
ギーを１５０ｋｅＶ〜２００ｋｅＶとした場合には、Ｏ
＋の注入量が０．５×１０１８ｃｍ−２より多く、０．
８×１０１８ｃｍ−２より少ない領域で図５で示した構
造と類似の構造となる。すなわち第１の酸化珪素膜３が
存在しない領域１８が形成されるためにこの条件で形成
した半導体基板は上記の理由で完全なＳＯＩ構造として
の電気的特性を有しない。また、この注入量が０．２５
×１０１８ｃｍ−２より少ない場合には、第１の酸化珪
素膜３を形成するのに十分な酸素原子がないために第１
の酸化珪素膜３は形成されない。このためにこの注入量
領域においてもＳＯＩ構造が実現できない。したがって
結晶性が良好でかつＳＯＩ構造を有する半導体基板を実
現するための注入量は０．２５×１０１８ｃｍ−２以上
０．５０×１０１８ｃｍ−２以下または０．８×１０
１８ｃｍ−２以上１．３０×１０１８ｃｍ−２とするこ
とが必要である。
−２，Ｏ＋注入後の熱処理温度を１３００℃以上とした
場合に得られた半導体基板１の断面構造を示したもので
ある。高温熱処理によりＯの再分布は促進され、第１の
酸化珪素膜３が形成されるものの、第１の酸化珪素膜３
の膜厚は一様ではなく、この半導体基板１中の位置によ
り大きく異なる。この場合、同図中矢印で示すような第
１の酸化珪素膜３が存在しない領域１８ができる。この
ため、第１の酸化珪素３の電気絶縁性が劣化し、ＳＯＩ
構造としての電気特性が得られない。Ｏ＋の加速エネル
ギーを１５０ｋｅＶ〜２００ｋｅＶとした場合には、Ｏ
＋の注入量が０．５×１０１８ｃｍ−２より多く、０．
８×１０１８ｃｍ−２より少ない領域で図５で示した構
造と類似の構造となる。すなわち第１の酸化珪素膜３が
存在しない領域１８が形成されるためにこの条件で形成
した半導体基板は上記の理由で完全なＳＯＩ構造として
の電気的特性を有しない。また、この注入量が０．２５
×１０１８ｃｍ−２より少ない場合には、第１の酸化珪
素膜３を形成するのに十分な酸素原子がないために第１
の酸化珪素膜３は形成されない。このためにこの注入量
領域においてもＳＯＩ構造が実現できない。したがって
結晶性が良好でかつＳＯＩ構造を有する半導体基板を実
現するための注入量は０．２５×１０１８ｃｍ−２以上
０．５０×１０１８ｃｍ−２以下または０．８×１０
１８ｃｍ−２以上１．３０×１０１８ｃｍ−２とするこ
とが必要である。
【００１４】以上をまとめると、結晶性の良好でかつＳ
ＯＩ構造を有する半導体基板を形成する条件としては、
Ｏ+ の加速エネルギーを１５０KeV 以上２００KeV 以下
とし、注入量を０．２５×１０18ｃｍ-2以上０．５０×
１０18ｃｍ-2以下または０．８０×１０18ｃｍ-2以上
１．３０×１０18ｃｍ-2以下とし、Ｏ+ 注入後の熱処理
温度を１３００℃以上とすることが必要である。この半
導体基板を用いれば、第１の珪素半導体層中に高性能な
相補形のＭＩＳトランジスタが製作できることは明らか
である。
ＯＩ構造を有する半導体基板を形成する条件としては、
Ｏ+ の加速エネルギーを１５０KeV 以上２００KeV 以下
とし、注入量を０．２５×１０18ｃｍ-2以上０．５０×
１０18ｃｍ-2以下または０．８０×１０18ｃｍ-2以上
１．３０×１０18ｃｍ-2以下とし、Ｏ+ 注入後の熱処理
温度を１３００℃以上とすることが必要である。この半
導体基板を用いれば、第１の珪素半導体層中に高性能な
相補形のＭＩＳトランジスタが製作できることは明らか
である。
【００１５】（実施例２） 図６（ａ）〜（ｅ）は本発明による半導体基板の製造方
法の他の実施例を説明する工程の断面図を示したもので
ある。同図（ａ）は実施例１の図１（ｃ）で示した結晶
性の良好な半導体基板であり、この半導体基板の製造方
法は実施例１で説明したとおりである。同図（ａ）から
同図（ｂ）の半導体基板の製造方法は図８（ａ）の半導
体基板から図８（ｃ）の半導体基板を製造する方法と同
一である。但し、この場合の第１の珪素半導体層２およ
び第２の珪素半導体層４は良好な結晶品質を有している
点が図８の場合と異なる。図６（ｃ）は同図（ｂ）にお
いて第４の面１１上のみに選択エピタキシャル成長技術
を用いて高密度ｎ型単結晶層（例えば砒素原子濃度５×
１０１９ｃｍ−３を含む）である第４の珪素半導体層１
２を堆積し、引き続き選択エピタキシャル成長技術を用
いてこの第４の珪素半導体層１２上のみにｎ型単結晶層
（例えば燐原子濃度２×１０１６ｃｍ−３を含む）であ
る第５の珪素半導体層１４を堆積したものである。この
場合、第５の珪素半導体層１４の第６の面１６は第１の
珪素半導体層２の第１の面７とほぼ同じ高さとなるよう
に制御する。なお、選択エピタキシャル成長技術で珪素
半導体層を堆積しているので、マスク８上には珪素が堆
積されない。すなわち図８（ｄ）で示したｎ＋層１３お
よびｎ層１５は形成されないために本実施例ではｎ＋層
１３およびｎ層１５を除去する工程が不要となる利点が
ある。また、形成した第４の珪素半導体層１２は結晶性
の良好な第２の珪素半導体層４上に堆積しているために
この第４の珪素半導体層１２の結晶性は良好である。同
様に第４の珪素半導体層１２上に形成した第５の珪素半
導体層１４の結晶性も良好である。その後、図６（ｄ）
に示すように通常のバイポーラトタンジスタの製造工程
を実施することでｐ型単結晶層である珪素半導体層２１
（ベース），高濃度ｎ型珪素半導体層２２（エミッ
タ），高濃度ｐ型珪素半導体層２３（ベースコンタク
ト），高濃度ｎ型珪素半導体層２４（コレクタコンタク
ト）を形成する。一方、実施例１で説明したように図６
（ｄ）の第１の珪素半導体層２中に相補形ＭＩＳ型トタ
ンジスタを形成することも可能であることは明かであ
る。その後、第１の珪素半導体層２を同図（ｅ）に示す
ように通常の方法により島状に加工して第６の珪素半導
体層２７および第７の珪素半導体層２８を形成する。
法の他の実施例を説明する工程の断面図を示したもので
ある。同図（ａ）は実施例１の図１（ｃ）で示した結晶
性の良好な半導体基板であり、この半導体基板の製造方
法は実施例１で説明したとおりである。同図（ａ）から
同図（ｂ）の半導体基板の製造方法は図８（ａ）の半導
体基板から図８（ｃ）の半導体基板を製造する方法と同
一である。但し、この場合の第１の珪素半導体層２およ
び第２の珪素半導体層４は良好な結晶品質を有している
点が図８の場合と異なる。図６（ｃ）は同図（ｂ）にお
いて第４の面１１上のみに選択エピタキシャル成長技術
を用いて高密度ｎ型単結晶層（例えば砒素原子濃度５×
１０１９ｃｍ−３を含む）である第４の珪素半導体層１
２を堆積し、引き続き選択エピタキシャル成長技術を用
いてこの第４の珪素半導体層１２上のみにｎ型単結晶層
（例えば燐原子濃度２×１０１６ｃｍ−３を含む）であ
る第５の珪素半導体層１４を堆積したものである。この
場合、第５の珪素半導体層１４の第６の面１６は第１の
珪素半導体層２の第１の面７とほぼ同じ高さとなるよう
に制御する。なお、選択エピタキシャル成長技術で珪素
半導体層を堆積しているので、マスク８上には珪素が堆
積されない。すなわち図８（ｄ）で示したｎ＋層１３お
よびｎ層１５は形成されないために本実施例ではｎ＋層
１３およびｎ層１５を除去する工程が不要となる利点が
ある。また、形成した第４の珪素半導体層１２は結晶性
の良好な第２の珪素半導体層４上に堆積しているために
この第４の珪素半導体層１２の結晶性は良好である。同
様に第４の珪素半導体層１２上に形成した第５の珪素半
導体層１４の結晶性も良好である。その後、図６（ｄ）
に示すように通常のバイポーラトタンジスタの製造工程
を実施することでｐ型単結晶層である珪素半導体層２１
（ベース），高濃度ｎ型珪素半導体層２２（エミッ
タ），高濃度ｐ型珪素半導体層２３（ベースコンタク
ト），高濃度ｎ型珪素半導体層２４（コレクタコンタク
ト）を形成する。一方、実施例１で説明したように図６
（ｄ）の第１の珪素半導体層２中に相補形ＭＩＳ型トタ
ンジスタを形成することも可能であることは明かであ
る。その後、第１の珪素半導体層２を同図（ｅ）に示す
ように通常の方法により島状に加工して第６の珪素半導
体層２７および第７の珪素半導体層２８を形成する。
【００１６】以上の製造工程により、半導体基板１中の
ＳＯＩ構造を有する領域には高性能な相補形ＭＩＳ型ト
ランジスタを、この半導体基板１のＳＯＩ構造でない領
域には高性能なバイポーラトランジスタをそれぞれ製造
することができる。
ＳＯＩ構造を有する領域には高性能な相補形ＭＩＳ型ト
ランジスタを、この半導体基板１のＳＯＩ構造でない領
域には高性能なバイポーラトランジスタをそれぞれ製造
することができる。
【００１７】なお、前述した実施例において、図６では
半導体基板１中にバイポーラトランジスタを１個製造す
る場合について説明したが、本発明はこれに限定される
ものではなく、複数個のバイポーラトランジスタをこの
半導体基板１中に製造することが可能であることは言う
までもない。
半導体基板１中にバイポーラトランジスタを１個製造す
る場合について説明したが、本発明はこれに限定される
ものではなく、複数個のバイポーラトランジスタをこの
半導体基板１中に製造することが可能であることは言う
までもない。
【００１８】
【発明の効果】以上、説明したように本発明によれば、
酸素イオン注入条件を加速エネルギー１５０ＫｅＶ以上
２００ＫｅＶ以下とし、注入量０．２５×１０１８ｃｍ
−２以上０．５０×１０１８ｃｍ−２以下とし、さらに
その後の熱処理温度を１３００℃以上とすれば、半導体
基板中の結晶欠陥は減少するので、結晶品質の良好なＳ
ＯＩ構造を有する半導体基板を製造でき、したがってこ
の半導体基板中に高性能な相補形ＭＩＳ型トランジスタ
を実現できるという極めて優れた効果が得られる。ま
た、酸素イオン注入条件を加速エネルギー１５０ＫｅＶ
以上２００ＫｅＶ以下とし、注入量０．２５×１０ １８
ｃｍ −２ 以上０．５０×１０ １８ ｃｍ −２ 以下または
０．８０×１０ １８ ｃｍ −２ 以上１．３０×１０ １８ ｃ
ｍ −２ 以下とし、さらにその後の熱処理温度を１３００
℃以上として処理した半導体基板の一部の酸化珪素膜を
除去し、その領域に珪素半導体層を堆積すれば、堆積し
た珪素半導体層の結晶性を良質とできるので、結晶品質
の良好なＳＯＩ構造を有する領域には高性能な相補形の
ＭＩＳ型トランジスタをＳＯＩ構造でない領域には高性
能なバイポーラトランジスタを同一半導体基板で実現で
きるという極めて優れた効果が得られる。
酸素イオン注入条件を加速エネルギー１５０ＫｅＶ以上
２００ＫｅＶ以下とし、注入量０．２５×１０１８ｃｍ
−２以上０．５０×１０１８ｃｍ−２以下とし、さらに
その後の熱処理温度を１３００℃以上とすれば、半導体
基板中の結晶欠陥は減少するので、結晶品質の良好なＳ
ＯＩ構造を有する半導体基板を製造でき、したがってこ
の半導体基板中に高性能な相補形ＭＩＳ型トランジスタ
を実現できるという極めて優れた効果が得られる。ま
た、酸素イオン注入条件を加速エネルギー１５０ＫｅＶ
以上２００ＫｅＶ以下とし、注入量０．２５×１０ １８
ｃｍ −２ 以上０．５０×１０ １８ ｃｍ −２ 以下または
０．８０×１０ １８ ｃｍ −２ 以上１．３０×１０ １８ ｃ
ｍ −２ 以下とし、さらにその後の熱処理温度を１３００
℃以上として処理した半導体基板の一部の酸化珪素膜を
除去し、その領域に珪素半導体層を堆積すれば、堆積し
た珪素半導体層の結晶性を良質とできるので、結晶品質
の良好なＳＯＩ構造を有する領域には高性能な相補形の
ＭＩＳ型トランジスタをＳＯＩ構造でない領域には高性
能なバイポーラトランジスタを同一半導体基板で実現で
きるという極めて優れた効果が得られる。
【図１】（ａ）〜（ｄ）は本発明による半導体基板の製
造方法の第１の実施例を説明する工程の断面図である。
造方法の第１の実施例を説明する工程の断面図である。
【図２】（ａ），（ｂ）は図１（ｂ），（ｃ）の半導体
基板表面からの深さとこの半導体基板中の珪素に対する
酸素の比（Ｏ／Ｓｉ）との関係を示す図である。
基板表面からの深さとこの半導体基板中の珪素に対する
酸素の比（Ｏ／Ｓｉ）との関係を示す図である。
【図３】酸素イオンの加速エネルギーを８０KeV とした
ときの酸素イオンの注入量と半導体基板中の結晶欠陥密
度との関係を示す特性図である。
ときの酸素イオンの注入量と半導体基板中の結晶欠陥密
度との関係を示す特性図である。
【図４】酸素イオンの加速エネルギーを１８０KeV とし
たときの酸素イオンの注入量と半導体基板中の第１の珪
素半導体層中の結晶欠陥密度との関係を示す特性図であ
る。
たときの酸素イオンの注入量と半導体基板中の第１の珪
素半導体層中の結晶欠陥密度との関係を示す特性図であ
る。
【図５】酸素イオンの注入量が０．７×１０18ｃｍ-2，
その後の熱処理温度を１３００℃以上としたときの半導
体基板を示す断面図である。
その後の熱処理温度を１３００℃以上としたときの半導
体基板を示す断面図である。
【図６】（ａ）〜（ｅ）は本発明による半導体基板の製
造方法の第２の実施例を説明する工程の断面図である。
造方法の第２の実施例を説明する工程の断面図である。
【図７】（ａ），（ｂ）は従来の半導体基板の製造方法
の第１の例を示す断面図、（ｃ）は（ｂ）の半導体基板
の表面からの深さとこの半導体基板中の酸素の珪素に対
する比（Ｏ／Ｓｉ）との関係を示す図である。
の第１の例を示す断面図、（ｃ）は（ｂ）の半導体基板
の表面からの深さとこの半導体基板中の酸素の珪素に対
する比（Ｏ／Ｓｉ）との関係を示す図である。
【図８】（ａ）〜（ｄ）は従来の半導体基板の製造方法
の第２の例を示す断面図である。
の第２の例を示す断面図である。
１ 半導体基板 ２ 第１の珪素半導体層 ３ 第１の酸化珪素膜 ４ 第２の珪素半導体層 ５ 第１の酸化珪素膜３に対応する珪素に対する酸素
の比（Ｏ／Ｓｉ）が２である領域 ６ 第１の酸化珪素膜３の上下に位置する酸素原子を
多量に含む領域 ７ 第１の面 ８ マスク ９ 第２の面 １０ 第３の面 １１ 第４の面 １２ 第４の珪素半導体層（ｎ+ ） １３ ｎ+ 層 １４ 第５の珪素半導体層（ｎ） １５ ｎ層 １６ 第６の面 １７ 結晶欠陥 １８ 第１の酸化珪素膜が存在しない領域 １９ 第１の珪素酸化物混在層 ２０ 第４および第５の珪素半導体層中の結晶欠陥 ２１ 珪素半導体層（ベース） ２２ 高濃度ｎ型珪素半導体層（エミッタ） ２３ 高濃度ｐ型珪素半導体層（ベースコンタクト） ２４ 高濃度ｎ型珪素半導体層（コレクタコンタク
ト） ２５ 酸化珪素膜 ２６ 酸化珪素膜 ２７ 第６の珪素半導体層 ２８ 第７の珪素半導体層 ２９ 第５の面
の比（Ｏ／Ｓｉ）が２である領域 ６ 第１の酸化珪素膜３の上下に位置する酸素原子を
多量に含む領域 ７ 第１の面 ８ マスク ９ 第２の面 １０ 第３の面 １１ 第４の面 １２ 第４の珪素半導体層（ｎ+ ） １３ ｎ+ 層 １４ 第５の珪素半導体層（ｎ） １５ ｎ層 １６ 第６の面 １７ 結晶欠陥 １８ 第１の酸化珪素膜が存在しない領域 １９ 第１の珪素酸化物混在層 ２０ 第４および第５の珪素半導体層中の結晶欠陥 ２１ 珪素半導体層（ベース） ２２ 高濃度ｎ型珪素半導体層（エミッタ） ２３ 高濃度ｐ型珪素半導体層（ベースコンタクト） ２４ 高濃度ｎ型珪素半導体層（コレクタコンタク
ト） ２５ 酸化珪素膜 ２６ 酸化珪素膜 ２７ 第６の珪素半導体層 ２８ 第７の珪素半導体層 ２９ 第５の面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12
Claims (2)
- 【請求項１】 酸素イオン注入により埋め込み酸化珪素
膜を有する単結晶珪素半導体基板を形成する半導体基板
の製造方法において、 前記単結晶珪素半導体基板の第１の面から前記酸素イオ
ンの加速エネルギーを１５０ＫｅＶ以上２００ＫｅＶ以
下とし、かつ前記酸素イオンの注入量を０．２５×１０
１８ｃｍ−２以上０．５０×１０１８ｃｍ−２以下とし
て前記酸素イオン注入をおこなう工程と、 前記酸素イオン注入工程に引き続き１３００℃以上の温
度で前記単結晶珪素半導体基板を熱処理することにより
前記単結晶珪素半導体基板の第１の面から前記単結晶珪
素半導体基板の第１の面に対向する第２の面に向けて順
次第１の単結晶珪素半導体層，第１の酸化珪素膜，第２
の単結晶珪素半導体層を形成する工程と、 からなることを特徴とする半導体基板の製造方法。 - 【請求項２】 酸素イオン注入により埋め込み酸化珪素
膜を有する単結晶珪素半導体基板を形成する半導体基板
の製造方法において、前記単結晶珪素半導体基板の第１
の面から前記酸素イオンの加速エネルギーを１５０KeV
以上２００KeV 以下とし、かつ前記酸素イオンの注入量
を０．２５×１０18ｃｍ-2以上０．５０×１０18ｃｍ-2
以下または０．８０×１０18ｃｍ-2以上１．３０×１０
18ｃｍ-2以下として前記酸素イオン注入を行う工程と、
前記酸素イオン注入工程に引き続き１３００℃以上の温
度で前記単結晶珪素半導体基板を熱処理することにより
前記単結晶珪素半導体基板の第１の面から前記単結晶珪
素半導体基板の第１の面に対向する第２の面に向けて順
次第１の単結晶珪素半導体層，第１の酸化珪素膜，第２
の単結晶珪素半導体層を形成する工程と、前記単結晶珪
素半導体基板の第１の面の一部である第３の面から前記
第３の面に対向する第２の面に向けて前記第１の単結晶
珪素半導体層および第１の酸化珪素膜ならびに第２の単
結晶珪素半導体層の一部でかつ第１の酸化珪素膜に隣接
する第３の単結晶珪素半導体層を除去する工程と、前記
第３の単結晶珪素半導体層除去の後に露出した前記第２
の単結晶珪素半導体層のうち前記第２の面に対向する第
４の面上に選択的に高濃度ｎ型単結晶層である第４の単
結晶珪素半導体層を堆積する工程と、前記第４の単結晶
珪素半導体層の第４の面に対向する第５の面上に選択的
にｎ型単結晶層である第５の単結晶珪素半導体層を順次
堆積する工程と、からなることを特徴とする半導体基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045435A JP2607399B2 (ja) | 1991-02-19 | 1991-02-19 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045435A JP2607399B2 (ja) | 1991-02-19 | 1991-02-19 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04264724A JPH04264724A (ja) | 1992-09-21 |
| JP2607399B2 true JP2607399B2 (ja) | 1997-05-07 |
Family
ID=12719236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045435A Expired - Lifetime JP2607399B2 (ja) | 1991-02-19 | 1991-02-19 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2607399B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3139904B2 (ja) * | 1993-12-28 | 2001-03-05 | 新日本製鐵株式会社 | 半導体基板の製造方法および製造装置 |
| JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
| JP3427114B2 (ja) * | 1994-06-03 | 2003-07-14 | コマツ電子金属株式会社 | 半導体デバイス製造方法 |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| JP5008799B2 (ja) * | 2001-02-13 | 2012-08-22 | 新日本製鐵株式会社 | Ｓｉｍｏｘ基板の作製方法 |
| JP3943932B2 (ja) | 2001-12-27 | 2007-07-11 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2006310882A (ja) * | 2006-06-26 | 2006-11-09 | Toshiba Corp | 半導体装置の製造方法 |
| JP2008244261A (ja) | 2007-03-28 | 2008-10-09 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199365A (ja) * | 1984-09-26 | 1986-05-17 | Hitachi Ltd | 半導体集積回路装置 |
| JPH01223769A (ja) * | 1988-03-03 | 1989-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH0779126B2 (ja) * | 1989-06-01 | 1995-08-23 | シャープ株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-02-19 JP JP3045435A patent/JP2607399B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04264724A (ja) | 1992-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0146895B1 (en) | Method of manufacturing semiconductor device | |
| US4479297A (en) | Method of fabricating three-dimensional semiconductor devices utilizing CeO2 and ion-implantation. | |
| EP0134166B1 (en) | Wafer fabrication by implanting through protective layer | |
| US4766086A (en) | Method of gettering a semiconductor device and forming an isolation region therein | |
| US4956693A (en) | Semiconductor device | |
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| US4948742A (en) | Method of manufacturing a semiconductor device | |
| EP0051488A2 (en) | Method for manufacturing a semiconductor device | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| EP0314600B1 (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| US6222250B1 (en) | Bipolar transistor device and method for manufacturing the same | |
| JPH1022397A (ja) | 半導体装置の製造方法 | |
| JP2607399B2 (ja) | 半導体基板の製造方法 | |
| US5407838A (en) | Method for fabricating a semiconductor device using implantation and subsequent annealing to eliminate defects | |
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| IE52321B1 (en) | Semiconductor device manufacture | |
| JPH0482180B2 (ja) | ||
| JPH0763072B2 (ja) | 半導体デバイスの分離方法 | |
| JPH0648690B2 (ja) | 半導体装置の製造方法 | |
| JPS6021540A (ja) | 半導体装置の製造方法 | |
| JP2618921B2 (ja) | 半導体装置の製造方法 | |
| EP0367293B1 (en) | Methods of fabricating semiconductor devices having a bipolar transistor | |
| JP2794572B2 (ja) | 半導体装置の製造方法 | |
| EP0482829A1 (en) | Method for forming a composite oxide over a heavily doped region | |
| JP2892436B2 (ja) | 半導体装置の製造方法 |