JP2008244261A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP2008244261A
JP2008244261A JP2007084546A JP2007084546A JP2008244261A JP 2008244261 A JP2008244261 A JP 2008244261A JP 2007084546 A JP2007084546 A JP 2007084546A JP 2007084546 A JP2007084546 A JP 2007084546A JP 2008244261 A JP2008244261 A JP 2008244261A
Authority
JP
Japan
Prior art keywords
oxide film
oxygen
ion implantation
film layer
buried oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007084546A
Other languages
English (en)
Inventor
Hiroshi Takeno
博 竹野
Toru Ishizuka
徹 石塚
Nobuhiko Noto
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2007084546A priority Critical patent/JP2008244261A/ja
Priority to PCT/JP2008/000258 priority patent/WO2008120431A1/ja
Priority to US12/449,347 priority patent/US8338277B2/en
Publication of JP2008244261A publication Critical patent/JP2008244261A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 連続で均一な薄い埋め込み酸化膜層を有するSOI基板を効率的に製造することのできるSOI基板の製造方法を提供する。
【解決手段】 少なくとも、単結晶シリコン基板の一方の主表面から酸素イオンをイオン注入して酸素イオン注入層を形成する酸素イオン注入工程と、酸素イオン注入層を形成した単結晶シリコン基板を熱処理して酸素イオン注入層を埋め込み酸化膜層に変化させる熱処理工程とを含むSOI基板を製造する方法において、予め、得ようとする埋め込み酸化膜層の厚さから、酸素イオン注入の加速エネルギーを決定し、該決定した加速エネルギーで酸素イオン注入工程を行ってSOI基板を製造するSOI基板の製造方法。
【選択図】 図1

Description

本発明は、単結晶シリコン基板に酸素イオンのイオン注入を行い、その後に熱処理を行って単結晶シリコン基板内部に埋め込みシリコン酸化膜層を形成するSIMOX(Separation by Implanted Oxygen)法によるSOI(Silicon on insulator)基板の製造方法に関する。
半導体素子用の基板の一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層(以下、SOI層と呼ぶことがある)を形成したSOI基板がある。このSOI基板は、デバイス作製領域となるウエーハ表層部のSOI層が埋め込みシリコン酸化膜層(BOX層)により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
このSOI基板を製造する代表的な方法として、ウエーハ貼り合わせ法やSIMOX法が挙げられる。ウエーハ貼り合わせ法は、例えば、2枚の単結晶シリコン基板(シリコンウエーハ)のうちの少なくとも一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して2枚のウエーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウエーハを鏡面研磨等により薄膜化することによってSOI基板を製造する方法である。
一方、SIMOX法は、単結晶シリコン基板の内部に酸素をイオン注入し、その後に高温熱処理(酸化膜形成熱処理)を行って、注入した酸素とシリコンとを反応させ、埋め込み酸化膜層を形成することによってSOI基板を製造する方法である。
具体的には、例えば、まず、500℃程度に熱せられた単結晶シリコン基板に対し、一方の表面から酸素イオン(一般的にはO)を注入する。イオン注入条件としては、一般的に150〜200keVの加速電圧とし、酸素ドーズ量は1×1018〜2×1018atoms/cm程度以上を注入する高ドーズとする場合と、それ以下の低ドーズとする場合に分けられる。酸素イオンを注入した後は、例えば酸素を1%以下含む不活性ガス雰囲気下で、高温の酸化膜形成熱処理(一般的には1300℃以上)を行うことにより、注入した酸素(酸素イオン注入層)を厚さが220nm〜440nm程度の酸化膜(埋め込み酸化膜層)に変化させることができる。
このようなSIMOX法によるSOI基板の製造方法は、上記のウエーハ貼り合わせ法と比較すると、製造工程が簡略であること、また2枚のウエーハを必要とせずに1枚の単結晶シリコン基板から製造できることから、比較的低コストでの製造が可能であること、さらに注入エネルギーによって酸素注入深さを制御することができるのでSOI層の膜厚均一性に優れることなどの利点を有している。そのため、SIMOX法で製造されたSOI基板(SIMOX基板)は、例えばSOI層が50nm以下となる完全空乏型のトランジスタの材料等として期待されている。
しかしながら、このSIMOX基板においては、埋め込み酸化膜層はウエーハ貼り合わせ法で形成される熱酸化膜と比べて絶縁耐圧が劣り、またSOI層に発生する貫通転位の密度が高く、デバイス特性を劣化させるといった問題があった。
そこで、このようなSOI層での貫通転位の発生を低減させるために、貫通転位密度は酸素ドーズ量に依存することが見出されたことに基づき、低ドーズ量(2.5×1017〜5.0×1017atoms/cm)で酸素イオン注入を行ってSIMOX基板を製造する低ドーズSIMOX技術が開発された(特許文献1)。さらに、このように低ドーズ量でSIMOX法を行う場合、SOI層の貫通転位密度が低く、且つ絶縁耐圧が良好な埋め込み酸化膜層を得るためには、酸素イオンのドーズ量は3.5×1017〜4.0×1017atoms/cm程度であることが必要とされ(非特許文献1)、このようなドーズ量の範囲は、ドーズウインドウとして知られている。この場合、酸素イオン注入後に酸化膜形成熱処理を行って形成される埋め込み酸化膜層の厚さは80nm〜90nm程度に限定される。
さらに埋め込み酸化膜層を厚膜化し、ピンホール(埋め込み酸化膜層中の局所的に酸化されない領域)発生率が極めて少なく、埋め込み酸化膜界面の平坦度を向上させた構造のSOI基板を提供する技術として、例えば、酸化膜形成熱処理を行って埋め込み酸化膜層を形成した後、さらに高温酸素雰囲気下での酸化熱処理により埋め込み酸化膜層を成長させるITOX(Internal Thermal Oxidation)処理がある(特許文献2)。
具体的に説明すると、このITOX処理は、低ドーズ条件での酸素イオンのイオン注入後、例えば酸素分圧が1%未満の雰囲気下、1300℃以上で数時間の酸化膜形成熱処理を行って埋め込み酸化膜層を形成した後、さらに酸素分圧が70%程度の雰囲気下、1300℃以上で数時間の熱処理を行うことによって、埋め込み酸化膜層を成長させて厚膜化することができる。このITOX処理により、埋め込み酸化膜層の絶縁耐圧が向上し、さらにSOI層/埋め込み酸化膜層界面が平坦化され、またSOI層表面の表面粗さも改善されるという効果が得られる。また、SOI層表面に酸化膜が成長することによりSOI層が消費され、薄膜のSOI層が得られるという利点も持ち合わせている。
また、低ドーズSIMOX法やITOX処理の応用的な技術として、低ドーズ量での酸素イオン注入後に、さらに低ドーズ量の酸素イオンを室温でイオン注入したり、シリコンなどの酸素以外の元素と酸素をイオン注入することで、結晶をアモルファス化して埋め込み酸化膜層の成長を促進させるという試みも多くなされている(特許文献3、4など)。
これらのITOX処理やその他の応用的な技術によれば、埋め込み酸化膜層の絶縁耐圧を通常の低ドーズSIMOX法に比べて向上させることができるものの、得られる埋め込み酸化膜層は厚いものとなる場合に限定される。
近年、SOI基板には、絶縁耐圧を高くするために厚い埋め込み酸化膜層が望まれる場合がある一方で、デバイス動作時の熱伝導を良くするためや、バックゲート酸化膜として使用するために薄い埋め込み酸化膜層が望まれる場合もあることから、埋め込み酸化膜層の膜厚を薄く、例えば80nm以下の所望の埋め込み酸化膜層厚を有するSOI基板を製造できる技術が必要とされている。
しかしながら、従来のSIMOX法で形成される埋め込み酸化膜層の厚さは上述のように一定の範囲に限定されてしまい、連続で均一な薄い埋め込み酸化膜層を得ることができなかった。
なお、以下、特に断りがない場合、薄い埋め込み酸化膜層とは厚さが80nm以下の埋め込み酸化膜層を意味することとする。
特開平4−264724号公報 特開平7−263538号公報 特開昭63−217657号公報 米国特許第5,930,643号明細書 Journal of Materials Research,Vol.8,No.3,1993,pp.523−534
本発明はこのような問題に鑑みてなされたもので、連続で均一な薄い埋め込み酸化膜層を有するSOI基板を効率的に製造することのできるSOI基板の製造方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、少なくとも、単結晶シリコン基板の一方の主表面から酸素イオンをイオン注入して酸素イオン注入層を形成する酸素イオン注入工程と、前記酸素イオン注入層を形成した単結晶シリコン基板を熱処理して前記酸素イオン注入層を埋め込み酸化膜層に変化させる熱処理工程とを含むSOI基板を製造する方法において、予め、得ようとする前記埋め込み酸化膜層の厚さから、前記酸素イオン注入の加速エネルギーを決定し、該決定した加速エネルギーで前記酸素イオン注入工程を行って前記SOI基板を製造することを特徴とするSOI基板の製造方法を提供する(請求項1)。
この場合、前記酸素イオン注入を、前記得ようとする埋め込み酸化膜層の厚さtBOXと、前記単結晶シリコン基板にイオン注入される酸素の深さ方向濃度分布の標準偏差ΔRpとが、式ΔRp≦tBOXを満たすような前記加速エネルギーで行うことが好ましい(請求項2)。
単結晶シリコン基板にイオン注入される酸素の深さ方向濃度分布の標準偏差ΔRpは、酸素イオン注入の加速エネルギーに依存する。すなわち、加速エネルギーが小さいほどΔRpは小さくなる。そして、上記のように、ΔRpが得ようとする埋め込み酸化膜層の厚さtBOX以下であれば、その後の酸化膜形成熱処理において、酸素が均一に凝集しやすくなるため、連続で均一な埋め込み酸化膜層を形成しやすくなる。逆に、ΔRpがtBOXよりも大きいと、その後の酸化膜形成熱処理において、酸素が均一に凝集しにくくなるため、連続的で均一な埋め込み酸化膜層を形成しにくくなる。
従って、上記のように、酸素イオン注入を、得ようとする埋め込み酸化膜層の厚さtBOXと、単結晶シリコン基板にイオン注入される酸素の深さ方向濃度分布の標準偏差ΔRpとが、式ΔRp≦tBOXを満たすような加速エネルギーで行うことにより、その後の酸化膜形成熱処理において、酸素が均一に凝集しやすくなり、連続で均一な埋め込み酸化膜層を形成しやすくすることができる。
また、前記酸素イオン注入のドーズ量を3.5×1017atoms/cm以下とし、かつ、前記加速エネルギーを110keV以下とすることが好ましい(請求項3)。
このような条件で酸素イオン注入を行えば、膜厚80nm以下のような薄い埋め込み酸化膜層を、より確実に連続で均一な埋め込み酸化膜層として形成することができる。
この場合、前記酸素イオン注入のドーズ量を2.25×1017atoms/cm以下とし、かつ、前記加速エネルギーを60keV以下とすることがさらに好ましい(請求項4)。
このような条件で酸素イオン注入を行えば、厚さが50nm以下で、連続で均一な埋め込み酸化膜層を形成することができる。
本発明に従うSOI基板の製造方法であれば、連続で均一な薄い埋め込み酸化膜層を有するSOI基板を効率的に製造できる。また、他の特別な処理などを必要としないため簡便である。更に、高品質の薄い埋め込み酸化膜を低エネルギーで形成できるので、イオン注入装置の小型化とコストダウンが可能となる。
以下、本発明についてさらに詳細に説明するが、本発明はこれに限定されるものではない。
従来行われているSIMOX法によるSOI基板の製造では、前述のように、連続で均一な薄い埋め込み酸化膜層を有するSOI基板を製造することが重要な課題となっている。
そこで、本発明者らは、このような課題を解決するために、SIMOX法によるSOI基板の製造方法について実験及び検討を重ねて、以下に示すような考察を行った。
通常、SIMOX法により製造されたSOI基板の埋め込み酸化膜層は、酸素イオン注入後、酸化膜形成熱処理を行った際に、酸素イオン注入層でシリコン酸化物の析出物(酸素析出物と呼ぶことがある)が形成され、それが成長し結合することによって形成される。以下、この酸素析出過程の最初の段階で形成される微小な酸素析出物を酸素析出核と呼ぶ。
従来のSIMOX法により製造されたSOI基板において、埋め込み酸化膜層が不連続になってしまうのは、酸素析出核の密度が少なく、個々の酸素析出核同士の距離が離れていることにより、その後の酸化膜形成熱処理において成長しても十分に結合することができないためであると考えられる。また、埋め込み酸化膜層が凸凹で厚さが不均一になってしまうのは、酸素析出核が形成される深さにばらつきがあり、このように深さにばらつきがある酸素析出核から酸素析出物が成長し、異なる深さにおいて酸素析出物が成長してしまうためであると考えられる。このようなことから、一定の深さに高密度の酸素析出核を形成し、成長させることができれば、連続で均一な埋め込み酸化膜層を形成できると考えられる。
本発明者らは、以上のような考察に基づいて、イオン注入された酸素の深さ方向濃度分布のばらつきを小さくすれば、一定の深さに高密度の酸素析出核を形成し、成長させることができ、連続で均一な埋め込み酸化膜層を形成できることを見出した。
そして、本発明者らは、さらに研究及び検討を重ねることにより、イオン注入された酸素の深さ方向濃度分布のばらつきの指標となる標準偏差ΔRpを、最終的に得ようとする埋め込み酸化膜層の厚さtBOX以下とすれば、その後の酸化膜形成熱処理において、より確実に、一定の深さに高密度の酸素析出核を形成し、成長させることができ、連続で均一な埋め込み酸化膜層を形成できることを見出した。
イオン注入された酸素の深さ方向濃度分布の標準偏差ΔRpは、酸素イオン注入の際の加速エネルギーに依存する。すなわち、加速エネルギーが小さいほどΔRpは小さくなる。従って、酸素イオン注入の条件として、ΔRpがtBOX以下となるような加速エネルギーにすることによって、その後の酸化膜形成熱処理において、一定の深さに高密度の酸素析出核を形成し、成長させることができ、連続で均一な埋め込み酸化膜層を形成することができる。
なお、酸素イオン注入の加速エネルギーと標準偏差ΔRpとの関係は、一般的な文献(例えば、超LSIデバイスハンドブック、株式会社サイエンスフォーラム、p108)を参考にすることができる。
以上のことを模式的に図に示すと、図1及び図2のようになる。
図1に示したように、ΔRpが小さく、例えばtBOX以下の場合は、イオン注入された酸素の深さ方向濃度分布のばらつきが小さくなることから(図1(a))、その後の酸化膜形成熱処理において、一定の深さに高密度の酸素析出核が形成され(図1(b))、それが成長することによって、連続で均一な埋め込み酸化膜層を得ることができる(図1(c))。また、酸素が深さ方向の狭い領域に存在するため、酸素析出物が成長する際に容易に凝集することができる。
一方、図2に示したように、ΔRpが大きく、例えばtBOXよりも大きいような場合は、イオン注入された酸素の深さ方向濃度分布のばらつきが大きくなり(図2(a))、その後の酸化膜形成熱処理において形成される酸素析出物の密度が低く、形成される深さにばらつきがあるため(図2(b))、それが成長しても十分に結合することできず、不連続で深さ方向に凸凹がある埋め込み酸化膜層になってしまう(図2(c))。また、酸素が深さ方向の広い領域に存在するため、酸素析出物が成長する際に凝集しにくく、酸素析出物が十分に成長できない場合があることも不連続で不均一な埋め込み酸化膜層が形成されてしまう要因となる。
以下、本発明について図面を参照しながらさらに詳細に説明するが、本発明はこれらに限定されるものではない。
図3は、本発明が適用されるSIMOX法によるSOI基板の製造方法の一例を示すフローシートである。本発明によるSOI基板の製造方法の概略は以下に示す通りである。
先ず、単結晶シリコン基板11を準備する(工程a)。単結晶シリコン基板11は特に限定されず、目的に応じて種々のものを適宜選択できる。
次に、単結晶シリコン基板11に、一方の主表面から酸素イオン(O等)を所定の深さにイオン注入して酸素イオン注入層12を形成する(工程b)。
ここで、酸素イオン注入の条件のうち、加速エネルギーは、得ようとする前記埋め込み酸化膜層の厚さから、加速エネルギーと、イオン注入される酸素の深さ方向濃度分布の標準偏差ΔRpとの関係に基づいて決定する。このとき、ΔRpが所望の埋め込み酸化膜層の厚さtBOX以下となるような加速エネルギー(すなわち、式ΔRp≦tBOXを満たすような加速エネルギー)とすることが特に好ましい。
酸素イオン注入の加速エネルギーとΔRpの関係は、上記のように、一般的な文献を参照することができる。例えば、tBOXが50nmの場合には、加速エネルギーを約60keV以下とすればよい。
なお、酸素イオンのドーズ量Dは、例えば、tBOXの値から下記の式(1)により計算して決定することができる。
D(atoms/cm)=4.5×1022(atoms/cm)×tBOX(cm) …(1)
例えば、tBOXを50nmとした場合は、酸素イオンのドーズ量は2.25×1017atoms/cmとすることができる。
このようにして単結晶シリコン基板11に酸素イオン注入層12を形成した後、必要に応じて洗浄等を行い、さらに、酸素イオン注入層12を埋め込み酸化膜層13に変化させる酸化膜形成熱処理を行い、SOI層14を有するSOI基板15を製造する(工程c)。
この酸化膜形成熱処理の条件は、酸素イオン注入層12を埋め込み酸化膜層13に変化させることができれば特に限定されるものではないが、例えば、酸素を1%以下含む不活性ガス雰囲気下で、熱処理温度を1300℃以上、熱処理時間を数時間とすることができる。また、必要に応じて、引き続き酸素分圧を70%程度にした雰囲気下で1300℃以上で数時間の熱処理を追加することもできる。なお、これらの熱処理条件を変えることで、ウエーハ表面に形成される酸化膜厚を制御することにより、SOI層14の膜厚を所望の厚さに制御することもできる。
以上のような工程を経ることにより、連続で均一な薄い埋め込み酸化膜層を有するSOI基板を効率的に製造することができる。また、本発明の方法は、前記のような酸素イオン注入の条件を調節すること以外に、他の特別な処理(例えば追加のイオン注入)などを必要としないため、簡便である。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
以下のように、図3に示したようなSOI基板の製造方法に従ってSIMOX法によりSOI基板を製造した。
まず、CZ法により製造された直径300mmの単結晶シリコン基板11を準備した(工程a)。
次に、この単結晶シリコン基板11に、以下のようなイオン注入条件で酸素イオンをイオン注入して酸素イオン注入層12を形成した(工程b)。
ここで、まず、最終的に形成しようとする埋め込み酸化膜層の厚さを75nmとした。そして、この目標に基づき、イオン注入される酸素の深さ方向濃度分布の標準偏差ΔRpが75nm以下となるように、酸素イオン注入の加速エネルギーを100keVと決定した。なお、酸素イオン注入の加速エネルギーが100keVの時のΔRpは73.5nmである。また、酸素イオンのドーズ量は3.38×1017atoms/cm、イオン注入時の基板温度は560℃に設定した。
次に、このようにして酸素イオン注入したシリコン基板に、標準的な洗浄を行い、さらに、酸化膜形成熱処理を、酸素分圧が0.5%のアルゴン雰囲気下、1350℃で4時間行ってシリコン基板に埋め込み酸化膜層13を形成した(工程c)。
このようにして製造したSOI基板15の断面を透過型電子顕微鏡(TEM)で観察することにより、埋め込み酸化膜層13の状態を調べた。その結果、連続で均一な約75nmの厚さの埋め込み酸化膜層になっていることが確認され、本発明の効果が得られた。
(実施例2)
実施例1と同様に、まず、CZ法により製造された直径300mmの単結晶シリコン基板11を準備した(工程a)。
次に、この単結晶シリコン基板11に、以下のようなイオン注入条件で酸素イオンをイオン注入して酸素イオン注入層12を形成した(工程b)。
ここで、まず、最終的に形成しようとする埋め込み酸化膜層の厚さを50nmとした。そして、この目標に基づき、イオン注入される酸素の深さ方向濃度分布の標準偏差ΔRpが50nm以下となるように、酸素イオン注入の加速エネルギーを60keVと決定した。なお、酸素イオン注入の加速エネルギーが60keVの時のΔRpは49.6nmである。また、酸素イオンのドーズ量は2.25×1017atoms/cmとし、イオン注入時の基板温度は実施例1と同じく560℃に設定した。
次に、このようにして酸素イオン注入したシリコン基板に、実施例1と同様に、標準的な洗浄を行い、さらに、酸化膜形成熱処理を、酸素分圧が0.5%のアルゴン雰囲気下、1350℃で4時間行ってシリコン基板に埋め込み酸化膜層13を形成した(工程c)。
このようにして製造したSOI基板15の断面を、実施例1と同様に、TEMで観察することにより、埋め込み酸化膜層13の状態を調べた。その結果、連続で均一な約50nmの厚さの埋め込み酸化膜層になっていることが確認され、本発明の効果が得られた。
(比較例)
まず、実施例1及び2と同様にCZ法により製造された直径300mmの単結晶シリコン基板を準備した(工程a)。
次に、この単結晶シリコン基板11に、以下のようなイオン注入条件で酸素イオンをイオン注入して酸素イオン注入層12を形成した(工程b)。
ここで、まず、最終的に形成しようとする埋め込み酸化膜層の厚さを、実施例2と同様に50nmとした。
酸素イオンのドーズ量を実施例2と同様に2.25×1017atoms/cmとし、イオン注入時の基板温度は実施例1及び2と同じ560℃に設定した。但し、加速エネルギーは、実施例2の結果と比較するため、意図的にΔRpが50nmより大きくなるように、100keVとした。なお、酸素イオン注入の加速エネルギーが100keVの時のΔRpは73.5nmである。
次に、このようにして酸素イオン注入したシリコン基板に、実施例1及び2と同様に、標準的な洗浄を行い、さらに、酸化膜形成熱処理を、酸素分圧が0.5%のアルゴン雰囲気下、1350℃で4時間行ってシリコン基板に埋め込み酸化膜層13を形成した(工程c)。
このようにして製造したSOI基板15の断面を、実施例1及び2と同様に、TEMで観察することにより、埋め込み酸化膜層13の状態を調べた。
その結果、埋め込み酸化膜層13は不連続で十分に結合しておらず、また、深さ方向に凹凸があることが確認された。
以上のように、本発明によれば、最終的に形成しようとする埋め込み酸化膜層の厚さに応じて加速エネルギーを変えて酸素イオン注入を行うことにより、連続で均一な薄い埋め込み酸化膜層を有するSOI基板を効率的に製造できることが示された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
イオン注入される酸素の深さ方向濃度分布のばらつきが小さい場合について、最終的に埋め込み酸化膜が得られるまでの様子を模式的に示した説明図であり、(a)はイオン注入された酸素の深さ方向濃度分布のばらつきの様子を示し、(b)は酸素析出核の分布の様子を示し、(c)は最終的に得られる埋め込み酸化膜層の様子を示す。 イオン注入される酸素の深さ方向濃度分布のばらつきが大きい場合について、最終的に埋め込み酸化膜が得られるまでの様子を模式的に示した説明図であり、(a)はイオン注入された酸素の深さ方向濃度分布のばらつきの様子を示し、(b)は酸素析出核の分布の様子を示し、(c)は最終的に得られる埋め込み酸化膜層の様子を示す。 本発明が適用されるSIMOX法によるSOI基板の製造方法の一例を示すフローチャートである。
符号の説明
11…単結晶シリコン基板、 12…酸素イオン注入層、 13…埋め込み酸化膜、
14…SOI層、 15…SOI基板。

Claims (4)

  1. 少なくとも、単結晶シリコン基板の一方の主表面から酸素イオンをイオン注入して酸素イオン注入層を形成する酸素イオン注入工程と、前記酸素イオン注入層を形成した単結晶シリコン基板を熱処理して前記酸素イオン注入層を埋め込み酸化膜層に変化させる熱処理工程とを含むSOI基板を製造する方法において、
    予め、得ようとする前記埋め込み酸化膜層の厚さから、前記酸素イオン注入の加速エネルギーを決定し、該決定した加速エネルギーで前記酸素イオン注入工程を行って前記SOI基板を製造することを特徴とするSOI基板の製造方法。
  2. 前記酸素イオン注入を、前記得ようとする埋め込み酸化膜層の厚さtBOXと、前記単結晶シリコン基板にイオン注入される酸素の深さ方向濃度分布の標準偏差ΔRpとが、式ΔRp≦tBOXを満たすような前記加速エネルギーで行うことを特徴とする請求項1に記載のSOI基板の製造方法。
  3. 前記酸素イオン注入のドーズ量を3.5×1017atoms/cm以下とし、かつ、前記加速エネルギーを110keV以下とすることを特徴とする請求項1または請求項2に記載のSOI基板の製造方法。
  4. 前記酸素イオン注入のドーズ量を2.25×1017atoms/cm以下とし、かつ、前記加速エネルギーを60keV以下とすることを特徴とする請求項3に記載のSOI基板の製造方法。
JP2007084546A 2007-03-28 2007-03-28 Soi基板の製造方法 Pending JP2008244261A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007084546A JP2008244261A (ja) 2007-03-28 2007-03-28 Soi基板の製造方法
PCT/JP2008/000258 WO2008120431A1 (ja) 2007-03-28 2008-02-19 Soi基板の製造方法
US12/449,347 US8338277B2 (en) 2007-03-28 2008-02-19 Method for manufacturing SOI substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007084546A JP2008244261A (ja) 2007-03-28 2007-03-28 Soi基板の製造方法

Publications (1)

Publication Number Publication Date
JP2008244261A true JP2008244261A (ja) 2008-10-09

Family

ID=39808019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007084546A Pending JP2008244261A (ja) 2007-03-28 2007-03-28 Soi基板の製造方法

Country Status (3)

Country Link
US (1) US8338277B2 (ja)
JP (1) JP2008244261A (ja)
WO (1) WO2008120431A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488871B2 (en) * 2013-09-24 2022-11-01 Samar K. Saha Transistor structure with multiple halo implants having epitaxial layer over semiconductor-on-insulator substrate
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005563A (ja) * 2005-06-23 2007-01-11 Sumco Corp Simoxウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069227B2 (ja) 1987-03-05 1994-02-02 日本電気株式会社 半導体基板の製造方法
JP2607399B2 (ja) 1991-02-19 1997-05-07 日本電信電話株式会社 半導体基板の製造方法
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Soi基板の製造方法およびsoi基板
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005563A (ja) * 2005-06-23 2007-01-11 Sumco Corp Simoxウェーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012039090; Yukari Ishikawa, et al.: '"Preparation of Thin Silicon-on-Insulator Films by Low-Energy Oxygen Ion Implantation"' Jpn. J. Appl. Phys. Part 1 Vol. 30, No. 10, 19911015, pp. 2427-2431 *

Also Published As

Publication number Publication date
WO2008120431A1 (ja) 2008-10-09
US8338277B2 (en) 2012-12-25
US20100323502A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
TWI407563B (zh) 具有逆碳分佈之低缺陷si:c層
JP4427489B2 (ja) 半導体装置の製造方法
US7417297B2 (en) Film or layer of semiconducting material, and process for producing the film or layer
US6723541B2 (en) Method of producing semiconductor device and semiconductor substrate
TWI698907B (zh) 貼合式soi晶圓的製造方法
US7767549B2 (en) Method of manufacturing bonded wafer
JP2009033196A (ja) SiGeオンインシュレータ基板材料
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
JP2009149481A (ja) 半導体基板の製造方法
JP3204855B2 (ja) 半導体基板の製造方法
WO2004075298A1 (ja) Soiウエーハの製造方法及びsoiウエーハ
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
JP2007208023A (ja) Simoxウェーハの製造方法
TW200407984A (en) Method for transferring an electrically active thin film
CN111180317A (zh) 贴合soi晶圆的制造方法
JP2010027959A (ja) 高抵抗simoxウェーハの製造方法
JP2008244261A (ja) Soi基板の製造方法
JP2010062291A (ja) 半導体基板及びその製造方法
JPH10223551A (ja) Soi基板の製造方法
JP2011029618A (ja) Simoxウェーハの製造方法、simoxウェーハ
JP4655557B2 (ja) Soi基板の製造方法及びsoi基板
TWI698912B (zh) 磊晶基板及其製造方法
JP2004288790A (ja) Soi基板の製造方法及びsoi基板
KR100738459B1 (ko) Soi 기판을 이용한 게르마늄-온-절연체 기판의 제조방법
JP2003234289A (ja) 歪み緩和膜の製造方法、および、歪み緩和膜を有する積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130115