JP2007208023A - Simoxウェーハの製造方法 - Google Patents
Simoxウェーハの製造方法 Download PDFInfo
- Publication number
- JP2007208023A JP2007208023A JP2006025373A JP2006025373A JP2007208023A JP 2007208023 A JP2007208023 A JP 2007208023A JP 2006025373 A JP2006025373 A JP 2006025373A JP 2006025373 A JP2006025373 A JP 2006025373A JP 2007208023 A JP2007208023 A JP 2007208023A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- ion implantation
- temperature
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
【解決手段】シリコンウェーハ11内部に第1イオン注入層12を形成する工程と、アモルファス状態の第2イオン注入層13を形成する工程と、ウェーハ11を酸素含有雰囲気中、1300℃以上シリコン融点未満の温度で6〜36時間保持することにより、第1及び第2イオン注入層12、13をBOX層15とする高温熱処理工程とを含むSIMOXウェーハの製造方法において、高温熱処理の昇温時の雰囲気に0.1容積%以上1.0容積%未満の塩素を含むガスを混合する。
【選択図】図1
Description
しかし、この高ドーズ技術により得られたSIMOXウェーハは酸素イオンドーズ量が多いため、SOI層に貫通転位が多く発生し、またイオン注入時間が長く製造効率が悪いなどの問題があった。この貫通転位はデバイスを作製したときに、リーク電流やヘテロ界面の劣化をもたらし、デバイス性能の向上や機能性の発現を阻害するおそれがある。
しかし、この低ドーズ技術により得られたSIMOXウェーハは、酸素イオンドーズ量が少ないため、BOX層の膜厚が薄くなり、BOX層の信頼性が問題となる。また、形成されるBOX層の膜厚が薄い場合、イオン注入時にシリコンウェーハ表面にパーティクルが付着すると、このパーティクルがマスクとなってシリコンウェーハ内に形成されたイオン注入層に注入不能部分が生じ易い。イオン注入層はアニール処理によりBOX層となるが、イオン注入不能部分はBOX層の結晶欠陥の1種であるピンホールとなって電気絶縁性を低下させる。このピンホール密度の割合が高ドーズSIMOXウェーハと比べ高いなどの問題があった。
特許文献1に示される方法は、ウェーハ内に形成されたイオン注入層を濃度1.0%未満の酸素を含む不活性ガス雰囲気中でアニール処理を施し、BOX層とした後、更にこのウェーハを濃度1%超の高濃度の酸素を含む雰囲気中で、高温熱処理を施すものである。高温熱処理により雰囲気中の高濃度の酸素が、ウェーハ表裏面から内部に拡散され、BOX層界面部へSiO2として滞留し積層されることで、BOX層が成長し、BOX層の厚膜化を行うことができる。このITOX技術により得られたSIMOXウェーハは、SiO2がBOX層に積層されることで、BOX層に発生したピンホールを補修し、ピンホール密度を低減できる。また、BOX層とシリコンウェーハの界面の平方根平均ラフネス(Rms:Root mean square roughness)を改善することができる。その結果、デバイスの電気的特性を均質化できる。
しかし、このITOX技術により得られたSIMOXウェーハでも、酸素イオンドーズ量が多いためイオン注入時間が長く、また、アニール処理に加え高温酸化処理が必要となるため、製造効率が悪く、生産性が低下するという問題があった。
特許文献2に示される方法は、ウェーハの温度を変えてイオン注入することで、ウェーハ内に高濃度の酸素層とアモルファス状態の層という状態の異なる2つのイオン注入層を形成し、混合ガス雰囲気中でウェーハに高温酸化処理を施すものである。
これには、高温酸化処理の温度を更に高温にすることで高密度欠陥層に析出した酸素を再溶解し、或いは酸化雰囲気中の酸素濃度を低下させることで高密度欠陥層に集まる酸素の量を減少させ、酸素析出量を抑えることによって膜厚の薄いBOX層を形成することができる。しかし現在の熱処理炉の性能上、1350℃を越えて高温処理を行うと高品質のSIMOXウェーハを製造するのは困難であり、また、酸化雰囲気中の酸素濃度を低下させると、所定の膜厚を有するSOI層を得るには酸化処理時間が長くなってしまい、製造効率が悪くなり、生産性が低下するという問題があった。
本発明の目的は、生産性の低下や品質の劣化を伴うことなく、膜厚の薄いBOX層を有するSIMOXウェーハの製造方法を提供することにある。
その特徴ある構成は、高温熱処理の昇温時の雰囲気に0.1容積%以上1.0容積%未満の塩素を含むガス(HCl、Cl2、トリクロロエチレン、トリクロロエタン等)を混合するところにある。
この請求項1に記載されたSIMOXウェーハの製造方法では、高温熱処理の昇温時の雰囲気に0.1容積%以上1.0容積%未満の塩素を含むガスを混合することにより、生産性の低下や品質の劣化を伴うことなく、膜厚の薄いBOX層15を有するSIMOXウェーハを製造することができる。
図1に示すように、本発明のSIMOXウェーハの製造方法は、シリコンウェーハ11(図1(a))表面から酸素イオンを注入してウェーハ11内部に第1イオン注入層12を形成する工程(図1(b))と、このウェーハ11表面から酸素イオンを注入してウェーハ11表面側の第1イオン注入層12に連続してアモルファス状態の第2イオン注入層13を形成する工程(図1(c))と、そのウェーハ11を酸素含有雰囲気中で、熱処理を施して、第1及び第2イオン注入層12、13をBOX層15とする高温熱処理工程(図1(d))とを含む。
このSIMOXウェーハの製造方法を各工程別に以下に説明する。
先ず、図1(a)及び図1(b)に示すように、シリコンウェーハ11表面から酸素イオンを注入してウェーハ11内部に第1イオン注入層12を形成する。図1(a)に示すシリコンウェーハ11はチョクラルスキー法で製造されることが好適である。
第1イオン注入層12の形成は、この単結晶シリコンからなるシリコンウェーハ11をイオン注入装置(図示せず)に収容し、図3の(a)領域に示すように、装置内を200〜600℃、好ましくは300〜500℃に加熱した状態でウェーハ11表面から酸素イオンを注入することにより行われる。上記装置内雰囲気は真空状態である。また、装置内温度を200〜600℃の範囲内に加熱することで、ウェーハ表面が単結晶シリコンのままイオンを注入でき、イオン注入によるダメージが回復されながら、高濃度の酸素層である第1イオン注入層ができる。200℃未満ではイオン注入によるダメージが回復されないためイオン注入層にダメージが残り、600℃を越えると脱ガス量が多いため装置内の真空度が低下するという不具合が発生する。
更に上記注入エネルギは40〜220keV、好ましくは140〜180keVである。ここで注入エネルギを40〜220keVに限定したのは、40keV未満ではイオンの打ち込みが浅いために所定の膜厚のSOI層16を形成することができないという不具合が生じ、220keVを越えると特殊なイオン注入装置が必要になるからである。
これによりイオン注入層である第1イオン注入層12がウェーハ表面から深さ100〜600nm、好ましくは300〜400nmの位置にウェーハ表面と平行に形成される。
次いで、図1(c)に示すように、ウェーハ11表面から酸素イオンを注入してウェーハ11内部の所定の深さに、第1イオン注入層12の上部界面に連続して、アモルファス状態の第2イオン注入層13を形成する。
第2イオン注入層13の形成は、第1イオン注入層12が形成されたウェーハ11を収容しているイオン注入装置(図示せず)の装置内温度を図3の(b)領域に示すように、室温〜200℃、好ましくは100〜150℃に冷却した状態で、ウェーハ11表面から酸素イオンを注入することにより行われる。また、装置内温度を室温〜200℃の範囲内に冷却することで、特に室温の20〜30℃の範囲内では、イオン注入によるダメージが回復しないまま残り、そのダメージが積み重なることで単結晶状態が完全に破壊されて第2イオン注入層13がアモルファス状態になる。また、特に100〜150℃の範囲では形成される第2イオン注入層13の厚さが薄くなる。
更に、上記エネルギは40〜220keV、好ましくは140〜180keVである。ここで注入エネルギを40〜220keVに限定したのは、40keV未満ではイオンの打ち込みが浅いために所定の膜厚のSOI層16を形成することができないという不具合が生じ、220keVを越えると特殊なイオン注入装置が必要になるからである。
これによりアモルファス状態にある第2イオン注入層13が、第1イオン注入層12とウェーハ表面との間、ウェーハ表面から深さ100〜400nm、好ましくは300〜400nmの位置に、ウェーハ表面と平行に、第1イオン注入層12と接して又は重複部分を有することで連続して形成される。
次に、図1(d)に示すように、高温熱処理工程では、ウェーハ11を酸素含有雰囲気中で、熱処理を施して、第1及び第2イオン注入層12、13をBOX層15とする。図2(c)に示すように、BOX層15は下部の第1BOX層15aと上部の第2BOX層15bからなる。第1BOX層15a及び第2BOX層15bの形成は、第1イオン注入層12及び第2イオン注入層13が形成されたウェーハ11を収容している熱処理炉(図示せず)の温度を所定の温度まで昇温し、ウェーハ11を所定の温度に一定時間保持することにより行われる。
具体的に説明すると、炉内温度を図3の(c)領域に示すように、第2イオン注入層形成工程の処理温度である室温〜200℃から、1300℃〜シリコン融点未満、好ましくは1320〜1350℃にまで昇温し、図3の(d)領域に示すように、この温度でウェーハ11を6〜36時間、好ましくは12〜24時間保持する。その後室温まで冷却する。ここで、炉内温度を1300℃〜シリコン融点未満の範囲に限定したのは、1300℃未満では酸素析出物の溶融及び結合が不十分で、高品質のBOX層15を形成することができないという不具合が生じるからである。また、保持時間を6〜36時間に限定したのは、6時間未満では、酸素析出物の溶融及び結合が不十分で高品質のBOX層15を形成することができないという不具合が生じ、36時間を越えると製造効率が悪くなり生産性が低下するという不具合が生じるからである。
上記昇温中の炉内雰囲気は、酸素を含むアルゴン、窒素(N2)等の不活性ガスの混合雰囲気中に更に0.1〜1.0容積%、好ましくは0.2〜0.5容積%の塩素を含むガスを混合する。炉内雰囲気はマスフローにより制御される。塩素を含むガスを混合することにより、ClとSiの反応でSi−Cl結合を形成する際に生成される空孔に起因して、格子間シリコン原子濃度が減少するという作用で、酸化誘起積層欠陥を収縮又は消滅させることができ、酸化誘起積層欠陥を含む高密度欠陥層14の成長を抑制することができる。塩素を含むガスの含有量を0.1〜1.0容積%と限定したのは、0.1容積%未満では、酸化誘起積層欠陥の成長を抑制できず、膜厚の薄い第2BOX層15bを得ることができないためである。1.0容積%を越えると酸化誘起積層欠陥そのものが消滅してしまい、所定の膜厚の第2BOX層15bを得ることができないためである。
これにより第1BOX層15a及び第2BOX層15bが形成される。このように本発明の製造方法により生産性の低下や品質の劣化を伴うことなく、膜厚の薄いBOX層15を有するSIMOXウェーハ10を得ることができる。
<実施例1>
図1に示すように、先ず直径が200mmであり、結晶方位が<100>であり、抵抗率が10〜20ΩcmであるP型シリコンウェーハからなるシリコンウェーハ11を準備した。次いでシリコンウェーハ11をイオン注入装置に収容後、装置内を真空状態にして装置内を400℃に加熱した。続いてシリコンウェーハ11表面から注入エネルギ210keV、酸素イオン(O2 +)2.4×1017atoms/cm2のドーズ量でイオン注入し、シリコンウェーハ11の内部に第1イオン注入層12を形成した。
その後装置内を室温に冷却し、シリコンウェーハ11表面から注入エネルギ210keV、酸素イオン(O2 +)2.0×1015atoms/cm2のドーズ量でイオン注入し、ウェーハ表面側の第1イオン注入層12に一部重複する形で第2イオン注入層13を形成した。
次にシリコンウェーハ11を横型炉に収容後、マスフローにより炉内を塩化水素ガス0.2容積%及び酸素1容積%を含むアルゴン混合ガス雰囲気とした。続いて炉内温度を昇温速度0.5℃/分で1320℃まで昇温した。炉内温度を1320℃に到達させた後は、炉内雰囲気を酸素50容積%及びアルゴン50容積%となるようにマスフローにより制御して酸化性雰囲気とした。
この酸化性雰囲気下で炉内温度を1320℃に維持したままウェーハ11を10時間保持した。これによりBOX層15を有するSIMOXウェーハ10を得た。このSIMOXウェーハ10を実施例1とした。
昇温時の炉内雰囲気を塩化水素ガス0.02容積%及び酸素1容積%を含むアルゴン混合ガス雰囲気としたことを除き、実施例1と同様にしてSIMOXウェーハ10を得た。このSIMOXウェーハ10を比較例1とした。
<実施例2>
第1イオン注入層形成工程での注入エネルギを160keV、酸素イオンのドーズ量を2.5×1017atoms/cm2とし、第2イオン注入層形成工程での注入エネルギを160keV、酸素イオンのドーズ量を1.5×1015atoms/cm2に変更したことを除き、実施例1と同様にしてSIMOXウェーハ10を得た。このSIMOXウェーハ10を実施例2とした。
<比較例2>
昇温時の炉内雰囲気を塩化水素ガス0.02容積%及び酸素1容積%を含むアルゴン混合ガス雰囲気としたことを除き、実施例2と同様にしてSIMOXウェーハ10を得た。このSIMOXウェーハ10を比較例2とした。
<比較試験及び評価>
実施例1〜2及び比較例1〜2の製造条件を表1に示す。実施例1〜2及び比較例1〜2のSIMOXウェーハのSOI層及びBOX層の厚さ、SOI層表面ラフネスRms、BOX層の絶縁耐圧特性を調べた。またSIMOXウェーハのSOI層を除去してSOI層とBOX層の界面ラフネスRmsを評価した。ラフネスの評価にはAFM(Atomic Force Microscope:原子間力顕微鏡;SPA−360;セイコーインスツルメンツ製)を使用した。この結果を表2に示す。
11 シリコンウェーハ
12 第1イオン注入層
14 第2イオン注入層
15 BOX層
Claims (1)
- シリコンウェーハ(11)を200〜600℃に加熱した状態で、前記ウェーハ(11)表面から酸素イオンを5×1016〜3×1017atoms/cm2の割合で注入して前記ウェーハ(11)内部の所定の深さに第1イオン注入層(12)を形成する工程と、
前記第1イオン注入層(12)を形成したウェーハ(11)を室温〜200℃に冷却した状態で前記ウェーハ(11)の表面から酸素イオンを1×1014〜1×1016atoms/cm2の割合で注入して前記ウェーハ(11)内部の所定の深さに、前記ウェーハ(11)表面側の第1イオン注入層(12)に連続してアモルファス状態の第2イオン注入層(13)を形成する工程と、
前記ウェーハ(11)を酸素含有雰囲気中、1300℃以上シリコン融点未満の温度で6〜36時間保持することにより、第1及び第2イオン注入層(12,13)をBOX層(15)とする高温熱処理工程と
をこの順に含むSIMOXウェーハの製造方法において、
前記高温熱処理の昇温時の雰囲気に0.1容積%以上1.0容積%未満の塩素を含むガスを混合することを特徴とするSIMOXウェーハの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006025373A JP2007208023A (ja) | 2006-02-02 | 2006-02-02 | Simoxウェーハの製造方法 |
US11/670,636 US7807545B2 (en) | 2006-02-02 | 2007-02-02 | Method for manufacturing SIMOX wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006025373A JP2007208023A (ja) | 2006-02-02 | 2006-02-02 | Simoxウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007208023A true JP2007208023A (ja) | 2007-08-16 |
JP2007208023A5 JP2007208023A5 (ja) | 2009-01-08 |
Family
ID=38322626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006025373A Pending JP2007208023A (ja) | 2006-02-02 | 2006-02-02 | Simoxウェーハの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7807545B2 (ja) |
JP (1) | JP2007208023A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176860A (ja) * | 2008-01-23 | 2009-08-06 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP2010044886A (ja) * | 2008-08-11 | 2010-02-25 | Sumco Corp | 温度制御機構を有するイオン注入装置およびsimoxウェーハの製造方法 |
JP2012506132A (ja) * | 2008-10-02 | 2012-03-08 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | 埋め込みプロセスの温度調整方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060228492A1 (en) * | 2005-04-07 | 2006-10-12 | Sumco Corporation | Method for manufacturing SIMOX wafer |
CN101223641A (zh) * | 2005-07-11 | 2008-07-16 | 株式会社上睦可 | Simox基板的制造方法以及由该方法得到的simox基板 |
JP5061489B2 (ja) * | 2006-04-05 | 2012-10-31 | 株式会社Sumco | Simoxウェーハの製造方法 |
JP4333820B1 (ja) * | 2009-01-19 | 2009-09-16 | 住友電気工業株式会社 | 化合物半導体基板 |
JP2011029618A (ja) * | 2009-06-25 | 2011-02-10 | Sumco Corp | Simoxウェーハの製造方法、simoxウェーハ |
JPWO2011118205A1 (ja) * | 2010-03-26 | 2013-07-04 | 株式会社Sumco | Soiウェーハの製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186618A (ja) * | 2002-12-06 | 2004-07-02 | Sumitomo Mitsubishi Silicon Corp | Simoxウェーハの製造方法 |
JP2004288790A (ja) * | 2003-03-20 | 2004-10-14 | Shin Etsu Handotai Co Ltd | Soi基板の製造方法及びsoi基板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5580815A (en) * | 1993-08-12 | 1996-12-03 | Motorola Inc. | Process for forming field isolation and a structure over a semiconductor substrate |
JP3036619B2 (ja) | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Soi基板の製造方法およびsoi基板 |
US5930643A (en) | 1997-12-22 | 1999-07-27 | International Business Machines Corporation | Defect induced buried oxide (DIBOX) for throughput SOI |
US6417078B1 (en) * | 2000-05-03 | 2002-07-09 | Ibis Technology Corporation | Implantation process using sub-stoichiometric, oxygen doses at different energies |
US6784072B2 (en) * | 2002-07-22 | 2004-08-31 | International Business Machines Corporation | Control of buried oxide in SIMOX |
US7473614B2 (en) * | 2004-11-12 | 2009-01-06 | Intel Corporation | Method for manufacturing a silicon-on-insulator (SOI) wafer with an etch stop layer |
-
2006
- 2006-02-02 JP JP2006025373A patent/JP2007208023A/ja active Pending
-
2007
- 2007-02-02 US US11/670,636 patent/US7807545B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186618A (ja) * | 2002-12-06 | 2004-07-02 | Sumitomo Mitsubishi Silicon Corp | Simoxウェーハの製造方法 |
JP2004288790A (ja) * | 2003-03-20 | 2004-10-14 | Shin Etsu Handotai Co Ltd | Soi基板の製造方法及びsoi基板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176860A (ja) * | 2008-01-23 | 2009-08-06 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP2010044886A (ja) * | 2008-08-11 | 2010-02-25 | Sumco Corp | 温度制御機構を有するイオン注入装置およびsimoxウェーハの製造方法 |
JP2012506132A (ja) * | 2008-10-02 | 2012-03-08 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | 埋め込みプロセスの温度調整方法 |
Also Published As
Publication number | Publication date |
---|---|
US7807545B2 (en) | 2010-10-05 |
US20070178680A1 (en) | 2007-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007208023A (ja) | Simoxウェーハの製造方法 | |
JP5061489B2 (ja) | Simoxウェーハの製造方法 | |
JP2752799B2 (ja) | Soi基板の製造方法 | |
US7727867B2 (en) | Method for manufacturing SIMOX wafer | |
JP2006216826A (ja) | Soiウェーハの製造方法 | |
JP2006294737A (ja) | Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。 | |
TWI321335B (en) | Method for manufacturing simox wafer and simox wafer | |
JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5217245B2 (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
JP2010027959A (ja) | 高抵抗simoxウェーハの製造方法 | |
WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
JP4228676B2 (ja) | Simoxウェーハの製造方法 | |
WO2014192207A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2010062291A (ja) | 半導体基板及びその製造方法 | |
US20060228492A1 (en) | Method for manufacturing SIMOX wafer | |
US7799660B2 (en) | Method for manufacturing SOI substrate | |
JP2008166516A (ja) | 半導体基板の製造方法 | |
JP2007180416A (ja) | Soiウェーハの製造方法 | |
JP3995286B2 (ja) | Simox基板の製造方法 | |
JP2002231651A (ja) | Simox基板およびその製造方法 | |
JP4655557B2 (ja) | Soi基板の製造方法及びsoi基板 | |
JP4075602B2 (ja) | Simoxウェーハの製造方法及びsimoxウェーハ | |
JP2008294256A (ja) | シリコン単結晶ウェーハの製造方法 | |
JP4598241B2 (ja) | Simox基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |