JP2006294737A - Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。 - Google Patents
Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。 Download PDFInfo
- Publication number
- JP2006294737A JP2006294737A JP2005110828A JP2005110828A JP2006294737A JP 2006294737 A JP2006294737 A JP 2006294737A JP 2005110828 A JP2005110828 A JP 2005110828A JP 2005110828 A JP2005110828 A JP 2005110828A JP 2006294737 A JP2006294737 A JP 2006294737A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- substrate
- soi
- silicon
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Abstract
【解決手段】SOI基板の製造方法は、第1シリコン基板14の表面に酸化膜21を形成する工程と、第1シリコン基板の表面から水素イオンを注入してイオン注入領域16を形成する工程と、第1シリコン基板に第2シリコン基板12を重ね合せて積層体15を形成する工程と、積層体15を所定の温度で熱処理することにより第1シリコン基板14をイオン注入領域16で分離して第2シリコン基板12上に酸化膜21を介して薄膜のSOI層13が形成されたSOI基板11を得る工程とを含む。第1シリコン基板14は、水素を含む不活性雰囲気中でCZ法により育成された空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体がそれぞれ存在しないインゴットをスライスして形成される。SOI層13から分離された剥離ウェーハ17は再び第1シリコン基板14として用いられる。
【選択図】 図1
Description
また、このような方法でSOI基板を製造すると、第1シリコン基板を上記水素イオン注入領域で分離して第2シリコン基板の表面に半導体SOI層を形成するので、必然的に第1シリコン基板を分離してSOI層を形成しない側の剥離ウェーハが副生されることになる。そしてこのSOI基板の製造方法においては、この副生した剥離ウェーハを再生して再び第1シリコン基板として用いることにより複数枚のSOI基板を得ることができるので、コストを大幅に下げることができるとしている(例えば、特許文献2参照。)。
本発明の目的は、剥離ウェーハを再利用して得られたSOI基板に酸素析出物が発生することを抑制し得るSOI基板の製造方法及びその製造における剥離ウェーハの再生処理方法を提供することにある。
その特徴ある点は、第1シリコン基板14は、水素を含む不活性雰囲気中でCZ法により育成された空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体がそれぞれ存在しないインゴットをスライスして形成されたところにある。
また、空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体がそれぞれ存在しないものを第1シリコン基板14として用いるので、SOI層13の結晶欠陥の原因となる固溶酸素が熱処理により酸素析出物になりにくい。また、水素がドープされたインゴットでは、COPが存在する領域においてもそのCOPサイズが小さくなり、SOI基板の製造工程に存在する還元雰囲気の熱処理においてそのCOPが消滅しやすい。更に水素ドープにより、酸素析出物発生・成長に必要となる空孔型欠陥が水素と結びつき実質的な空孔濃度が低下するため、通常結晶と比較して、酸素析出物の発生確率が更に小さくなる。従って、この製造方法により得られたSOI基板11におけるSOI層13及びこの製造方法により副生された剥離ウェーハを第1シリコン基板14として用いたSOI基板11におけるSOI層13に酸素析出物やCOPが発生することは抑制され、それらのSOI層13における欠陥密度は従来より減少し、それらのSOI基板11におけるSOI層13の結晶品質を更に向上させることができる。
この請求項2に記載されたSOI基板の製造方法では、この方法により副生される剥離ウェーハ17の必要な機械的強度を維持した状態でその剥離ウェーハ17に酸素析出物が発生することを十分に抑制することができる。ここで第1シリコン基板14の酸素濃度が5×1017atoms/cm3未満では、格子間酸素が少ないためウェーハの機械的強度が低下し、熱処理により容易にスリップが発生し、SOI基板11の製品時の結晶欠陥となりデバイス特性を劣化させることになる。また第1シリコン基板14の酸素濃度が14×1017atoms/cm3越えると熱処理による酸素析出物の発生を抑制することが困難になる。機械的強度および酸素析出物の抑制の観点から、第1シリコン基板14のより好ましい酸素濃度は7×1017〜12×1017atoms/cm3の範囲内である。
この請求項3に記載されたSOI基板の製造における剥離ウェーハの再生処理方法では、空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体がそれぞれ存在しないインゴットをスライスして形成された第1シリコン基板14を分離することにより剥離ウェーハ17を得ることになる。このため、得られた剥離ウェーハ17にあっても、通常結晶と比較して、酸素析出物の発生確率が小さくなる。また水素を含む雰囲気下によって引上げた結晶により、酸素析出物発生・成長に必要となる空孔型欠陥が水素と結びつき実質的な空孔濃度が低下するため、通常結晶と比較して、酸素析出物の発生確率が更に小さくなる。従って、この剥離ウェーハ17を第1シリコン基板14として用い、再びSOI基板を製造したとしても、得られたSOI基板11におけるSOI層に結晶欠陥が生じることは抑制され、得られるSOI層13の結晶品質を劣化させることなく通常結晶よりも再生加工回数を多くすることができる。
図1(j)に示すように、SOI基板11は、シリコン単結晶からなる第2シリコン基板12と、第2シリコン基板12上に第1酸化膜21を介して接合させられるシリコン単結晶からなるSOI層13とを備える。上記第1酸化膜21は電気絶縁性を有するシリコン酸化膜(SiO2膜)であり、第2シリコン基板12に上記酸化膜を形成しない場合を示すが、図示しないが第2シリコン基板12にも酸化膜を別に形成してもよい。
先ずシリコン単結晶からなる第1シリコン基板14を準備し、その第1シリコン基板14の表面のみならず裏面及び側面(図示せず)を含む全面に熱酸化により電気絶縁性を有するシリコン酸化膜(SiO2膜)からなる第1酸化膜21を形成する(図1(a))。この第1酸化膜21は50〜300nm、好ましくは100〜200nmの厚さになるように形成される。ここで、第1酸化膜21の厚さを50〜300nmの範囲に限定したのは、50nm未満では後述する第2シリコン基板12との接合において高温時の酸化膜の流動性を使ったボイド消滅という効果が小さくなりその結果ボイドが発生し易くなり、300nmを越えると埋込み酸化膜の均一性がデバイス要求より劣化するからである。なお、上記第1酸化膜(SiO2膜)を熱酸化ではなくCVD法により第1シリコン基板の表面にのみ形成してもよい。
一方、窒素雰囲気中で引上げ速度を徐々に低下させてV/Gを連続的に低下させたときのインゴットの断面図を描いてみると、図3に示される事実が分かる。図3には、インゴット内での空孔型点欠陥が支配的に存在する領域が[V]、格子間シリコン型点欠陥が支配的に存在する領域が[I]、及び空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域が[P]としてそれぞれ示される。前述したようにパーフェクト領域[P]は更に領域[PI]と領域[PV]に分類される。領域[PV]はパーフェクト領域[P]の中でも凝集体にならない空孔型点欠陥が存在する領域であり、領域[PI]はパーフェクト領域[P]の中でも凝集体にならない格子間シリコン型点欠陥が存在する領域である。
図1に示すように、この再生処理方法は、上述したSOI基板の製造方法においてイオン注入領域16で分離することによりSOI層13から分離された剥離ウェーハ17を第1シリコン基板14として再び用いる方法である。具体的には、この剥離ウェーハ17は、SOI層13からの分離面を研磨した後(図1(g)及び(i))、第1シリコン基板14として再び用いられる。ここで、剥離ウェーハ17の分離面における研磨は、通常の少なくとも鏡面研磨又は基板周辺のエッジ研磨と鏡面研磨の組み合わせが好ましい。鏡面研磨の研磨代は0.5μm以上10μm以下、好ましくは1μm以上5μm以下がより好ましい。0.5μm以下では、分離面の凹凸を完全に鏡面まで平らにすることが困難であり、10μm以上では基板全体の平坦性を損ねるためである。
一方、第1シリコン基板14が[PV]領域からなるものである場合であっても、通常結晶と比較して水素ドープの効果により、析出が抑制され、繰り返し回数を増加させ、コスト低減が可能となる。
<実施例1>
シリコン単結晶引上げ装置を用いて水素を含む不活性雰囲気中でCZ法により直径8インチのボロン(B)がドープされたp型のシリコンインゴットを引上げた。引上げ装置内にはアルゴンガスを40L/分の流量で、原料の加熱時から冷却時まで流した。水素ガスは原料のポリシリコンが融解を始めてから、インゴットの引上か完了するまでの間、アルゴンガスの導入口からアルゴンガスに対し6%の体積比となるように混入して引上げ装置内へ導入した。引上げるインゴットは、抵抗率が約10Ωcm、酸素濃度が5×1017atoms/cm3である。インゴットは、引上げ時のV/Gを0.24mm2/分℃から0.18mm2/分℃まで連続的に減少させながら、同一条件で2本育成した。そのうちの1本のインゴットは図4に示すように引上げ方向にインゴット中心を切断し、各領域の位置を調べ、別の1本から図4のP4に対応する位置のシリコンウェーハW4を切出し、外径及び厚さが200mm及び725μmである第1シリコン基板14を得た。即ち、この例における第1シリコン基板14は、領域[PV]が支配的に存在するウェーハW4である。
図1に示すように、先に得られた第1シリコン基板14を酸素雰囲気中で1000℃に5時間保持する熱処理を行って、第1シリコン基板14の表面のみならず裏面及び側面に第1酸化膜21を形成した(図1(a))。次いで上記第1シリコン基板14の表面から水素イオンを6×1016/cm2のドーズ量及び50keVの加速エネルギで注入して第1シリコン基板14内部にイオン注入領域16を形成した(図1(b))。次に別に準備した第2シリコン基板12(図1(c))を上記第1シリコン基板14に第1酸化膜21を介して重ね合せて積層体15を得た(図1(d))。
実施例1において、積層体15に熱処理を行い、イオン注入領域16のところで割って得られた剥離ウェーハ17(図1(g))を、そのSOI層13からの分離面を研磨した(図1(i))。この分離面が研磨された剥離ウェーハ17を、第1シリコン基板14として再び用い、実施例1と同一の条件及び手順により再びSOI基板11を得た。この再び得られたSOI基板11を実施例2とした。
実施例2において、積層体15に熱処理を行い、イオン注入領域16のところで割って得られた剥離ウェーハ17(図1(g))を、そのSOI層13からの分離面を研磨した(図1(i))。この分離面が研磨された剥離ウェーハ17を、第1シリコン基板14として再び用い、実施例1と同一の条件及び手順により3度目のSOI基板11を得た。この3度目に得られたSOI基板11を実施例3とした。
実施例3において、積層体15に熱処理を行い、イオン注入領域16のところで割って得られた剥離ウェーハ17(図1(g))を、そのSOI層13からの分離面を研磨した(図1(i))。この分離面が研磨された剥離ウェーハ17を、第1シリコン基板14として再び用い、実施例1と同一の条件及び手順により4度目のSOI基板11を得た。この4度目に得られたSOI基板11を実施例4とした。
この実施例5における第1シリコン基板14は、実施例1のシリコン単結晶引上げ装置を用いて水素を含む不活性雰囲気中でCZ法により引上げられたうちの1本であって、図4のP6に対応する位置のシリコンウェーハW6を切出した、外径及び厚さが200mm及び725μmであるウェーハである。即ち、この例における第1シリコン基板14は、領域[PI]が支配的に存在するウェーハW6を用いるものである。そして、この領域[PI]が支配的に存在するウェーハW6を第1シリコン基板14として用いたことを除いて、実施例1と同一の条件及び手順によりSOI基板11を得た。このSOI基板11を実施例5とした。
実施例5において、積層体15に熱処理を行い、イオン注入領域16のところで割って得られた剥離ウェーハ17(図1(g))を、そのSOI層13からの分離面を研磨した(図1(i))。この分離面が研磨された剥離ウェーハ17を、第1シリコン基板14として再び用い、実施例5と同一の条件及び手順により再びSOI基板11を得た。この再び得られたSOI基板11を実施例6とした。
実施例6において、積層体15に熱処理を行い、イオン注入領域16のところで割って得られた剥離ウェーハ17(図1(g))を、そのSOI層13からの分離面を研磨した(図1(i))。この分離面が研磨された剥離ウェーハ17を、第1シリコン基板14として再び用い、実施例5と同一の条件及び手順により3度目のSOI基板11を得た。この3度目に得られたSOI基板11を実施例7とした。
実施例7において、積層体15に熱処理を行い、イオン注入領域16のところで割って得られた剥離ウェーハ17(図1(g))を、そのSOI層13からの分離面を研磨した(図1(i))。この分離面が研磨された剥離ウェーハ17を、第1シリコン基板14として再び用い、実施例5と同一の条件及び手順により4度目のSOI基板11を得た。この4度目に得られたSOI基板11を実施例8とした。
この実施例9における第1シリコン基板14は、実施例1のシリコン単結晶引上げ装置を用いて水素を含む不活性雰囲気中でCZ法により引上げられたうちの1本であって、図4のP5に対応する位置のシリコンウェーハW5を切出した、外径及び厚さが200mm及び725μmであるウェーハである。即ち、この例における第1シリコン基板14は、領域[PI]と領域[PV]が混在するウェーハW5を用いるものである。そして、この領域[PI]と領域[PV]が混在するウェーハW5を第1シリコン基板14として用いたことを除いて、実施例1と同一の条件及び手順によりSOI基板11を得た。このSOI基板11を実施例9とした。
実施例9において、積層体15に熱処理を行い、イオン注入領域16のところで割って得られた剥離ウェーハ17(図1(g))を、そのSOI層13からの分離面を研磨した(図1(i))。この分離面が研磨された剥離ウェーハ17を、第1シリコン基板14として再び用い、実施例9と同一の条件及び手順により再びSOI基板11を得た。この再び得られたSOI基板11を実施例10とした。
実施例10において、積層体15に熱処理を行い、イオン注入領域16のところで割って得られた剥離ウェーハ17(図1(g))を、そのSOI層13からの分離面を研磨した(図1(i))。この分離面が研磨された剥離ウェーハ17を、第1シリコン基板14として再び用い、実施例9と同一の条件及び手順により3度目のSOI基板11を得た。この3度目に得られたSOI基板11を実施例11とした。
実施例11において、積層体15に熱処理を行い、イオン注入領域16のところで割って得られた剥離ウェーハ17(図1(g))を、そのSOI層13からの分離面を研磨した(図1(i))。この分離面が研磨された剥離ウェーハ17を、第1シリコン基板14として再び用い、実施例9と同一の条件及び手順により4度目のSOI基板11を得た。この4度目に得られたSOI基板11を実施例12とした。
シリコン単結晶引上げ装置を用いて水素を含まない不活性雰囲気中でCZ法により直径8インチのボロン(B)がドープされたp型のシリコンインゴットを引上げた。引上げ装置内にはアルゴンガスを40L/分の流量で、原料の加熱時からインゴットの引上か完了するまでの間導入した。引上げるインゴットは直胴部の長さが1200mm、抵抗率が約10Ωcm、酸素濃度が5×1017atoms/cm3である。インゴットは、引上げ時のV/Gを0.24mm2/分℃から0.18mm2/分℃まで連続的に減少させながら、同一条件で2本育成した。そのうちの1本のインゴットは図3に示すように引上げ方向にインゴット中心を切断し、各領域の位置を調べ、別の1本から図3のP2に対応する位置のシリコンウェーハW2を切出し、外径及び厚さが200mm及び725μmである第1シリコン基板14を得た。即ち、この例における第1シリコン基板14は、中心部に領域[PV]を有し、その周囲に領域[PI]を有し、更にその周囲に領域[PV]を有するウェーハW2である。
このように第1シリコン基板14として、水素を含まない不活性雰囲気中でCZ法により育成されたインゴットをスライスして生成され、領域[PV]と領域[PI]が混在するウェーハを第1シリコン基板14として用いたことを除いて、実施例1と同一の条件及び手順によりSOI基板11を得た。このSOI基板11を比較例1とした。
比較例1において、積層体15に熱処理を行い、イオン注入領域16のところで割って得られた剥離ウェーハ17(図1(g))を、そのSOI層13からの分離面を研磨した(図1(i))。この分離面が研磨された剥離ウェーハ17を、第1シリコン基板14として再び用い、比較例1と同一の条件及び手順により再びSOI基板11を得た。この再び得られたSOI基板11を比較例2とした。
比較例2において、積層体15に熱処理を行い、イオン注入領域16のところで割って得られた剥離ウェーハ17(図1(g))を、そのSOI層13からの分離面を研磨した(図1(i))。この分離面が研磨された剥離ウェーハ17を、第1シリコン基板14として再び用い、比較例1と同一の条件及び手順により3度目のSOI基板11を得た。この3度目に得られたSOI基板11を比較例3とした。
尚、空孔型点欠陥の凝集体(COP)及び格子間シリコン型点欠陥領域(転移クラスター)及びその有無の確認には、各々DSOD(Direct Surface Oxide Defect)法及びCuデコレーション法を用いて確認した。本文中に表現している空孔型点欠陥の凝集体(COP)及び格子間シリコン型点欠陥領域(転移クラスター)が無い基板とは、上記評価方法により、観察される欠陥が円盤状やリング状などの特異の形状を有する集合体領域が観察されないことをいう。
実施例1〜12並びに比較例1〜3におけるSOI基板のそれぞれのSOI層におけるHF欠陥の密度を測定した。HF欠陥評価とは、SOI層の結晶欠陥(COP、析出)を評価する一般的な方法であり、SOI基板をHF濃度50%溶液に30分漬けてた後、光学顕微鏡で基板外周部を5mm除いた領域での欠陥数をカウントすることで評価した。この結果を表1に示す。
12 第2シリコン基板
13 SOI層
14 第1シリコン基板
15 積層体
16 イオン注入領域
17 剥離ウェーハ
21 酸化膜
Claims (3)
- 第1シリコン基板(14)の少なくとも表面に酸化膜(21)を形成する工程と、前記第1シリコン基板(14)の表面から水素イオンを注入して前記第1シリコン基板(14)内部にイオン注入領域(16)を形成する工程と、前記酸化膜(21)を介して前記第1シリコン基板(14)に第2シリコン基板(12)を重ね合せて前記第1シリコン基板(14)と前記第2シリコン基板(12)が接合した積層体(15)を形成する工程と、前記積層体(15)を所定の温度で熱処理することにより前記第1シリコン基板(14)を前記イオン注入領域(16)で分離して前記第2シリコン基板(12)上に前記酸化膜(21)を介して薄膜のSOI層(13)が形成されたSOI基板(11)を得る工程とを含むSOI基板の製造方法において、
前記第1シリコン基板(14)は、
水素を含む不活性雰囲気中でCZ法により育成された空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体がそれぞれ存在しないインゴットをスライスして形成された
ことを特徴とするSOI基板の製造方法。 - 第1シリコン基板(14)を形成するインゴットは酸素濃度が5×1017〜14×1017atoms/cm3(Old-ASTM)の範囲内になるように育成された請求項1記載のSOI基板の製造方法。
- 請求項1又は2に記載されたSOI基板の製造方法においてイオン注入領域(16)で分離することによりSOI層(13)から分離された剥離ウェーハ(17)を第1シリコン基板(14)として用いるSOI基板の製造における剥離ウェーハの再生処理方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005110828A JP2006294737A (ja) | 2005-04-07 | 2005-04-07 | Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。 |
EP06006411A EP1710328A3 (en) | 2005-04-07 | 2006-03-28 | Process for producing SOI substrate and process for regeneration of layer transferred wafer in the production |
US11/277,857 US7790573B2 (en) | 2005-04-07 | 2006-03-29 | Process for producing SOI substrate and process for regeneration of layer transferred wafer in the production |
KR1020060031716A KR100753754B1 (ko) | 2005-04-07 | 2006-04-07 | 에스 오 아이 기판의 제조 방법 및 제조시 층 이송된웨이퍼의 재생 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005110828A JP2006294737A (ja) | 2005-04-07 | 2005-04-07 | Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006294737A true JP2006294737A (ja) | 2006-10-26 |
Family
ID=36691738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005110828A Pending JP2006294737A (ja) | 2005-04-07 | 2005-04-07 | Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7790573B2 (ja) |
EP (1) | EP1710328A3 (ja) |
JP (1) | JP2006294737A (ja) |
KR (1) | KR100753754B1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050446A (ja) * | 2008-07-22 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
US8367517B2 (en) | 2010-01-26 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
WO2013057865A1 (ja) * | 2011-10-17 | 2013-04-25 | 信越半導体株式会社 | 剥離ウェーハの再生加工方法 |
WO2014061196A1 (ja) | 2012-10-16 | 2014-04-24 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP2014107357A (ja) * | 2012-11-26 | 2014-06-09 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142134A (ja) * | 2005-11-18 | 2007-06-07 | Sumco Corp | Soi基板の製造方法 |
JP4715470B2 (ja) * | 2005-11-28 | 2011-07-06 | 株式会社Sumco | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ |
KR100828029B1 (ko) * | 2006-12-11 | 2008-05-08 | 삼성전자주식회사 | 스택형 반도체 장치의 제조 방법 |
US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
SG183670A1 (en) * | 2009-04-22 | 2012-09-27 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
US20100310775A1 (en) * | 2009-06-09 | 2010-12-09 | International Business Machines Corporation | Spalling for a Semiconductor Substrate |
US8703521B2 (en) * | 2009-06-09 | 2014-04-22 | International Business Machines Corporation | Multijunction photovoltaic cell fabrication |
US8318588B2 (en) * | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
WO2011043178A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate |
US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
US9202711B2 (en) * | 2013-03-14 | 2015-12-01 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness |
US10164141B2 (en) * | 2014-07-15 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device with damage reduction |
US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
FR3055063B1 (fr) * | 2016-08-11 | 2018-08-31 | Soitec | Procede de transfert d'une couche utile |
CN108461388B (zh) * | 2018-03-26 | 2020-11-06 | 云谷(固安)科技有限公司 | 一种衬底结构、加工方法和显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000281491A (ja) * | 1999-03-26 | 2000-10-10 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
JP2001044398A (ja) * | 1999-07-30 | 2001-02-16 | Mitsubishi Materials Silicon Corp | 張り合わせ基板およびその製造方法 |
JP2002134722A (ja) * | 2000-10-26 | 2002-05-10 | Sumitomo Metal Ind Ltd | Soiウェーハの製造方法及びsoiウェーハ |
JP2004265903A (ja) * | 2003-01-23 | 2004-09-24 | Shin Etsu Handotai Co Ltd | Soiウエーハ及びその製造方法 |
WO2004083496A1 (ja) * | 2003-02-25 | 2004-09-30 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 |
JP2004281883A (ja) * | 2003-03-18 | 2004-10-07 | Shin Etsu Handotai Co Ltd | Soiウェーハ及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
SG64470A1 (en) | 1997-02-13 | 1999-04-27 | Samsung Electronics Co Ltd | Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby |
JPH11191617A (ja) | 1997-12-26 | 1999-07-13 | Mitsubishi Materials Silicon Corp | Soi基板の製造方法 |
JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
JP3358550B2 (ja) | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP3943782B2 (ja) | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
WO2003046993A1 (fr) * | 2001-11-29 | 2003-06-05 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes soi |
US7129123B2 (en) * | 2002-08-27 | 2006-10-31 | Shin-Etsu Handotai Co., Ltd. | SOI wafer and a method for producing an SOI wafer |
JP4509488B2 (ja) * | 2003-04-02 | 2010-07-21 | 株式会社Sumco | 貼り合わせ基板の製造方法 |
US7052978B2 (en) * | 2003-08-28 | 2006-05-30 | Intel Corporation | Arrangements incorporating laser-induced cleaving |
JP5023451B2 (ja) * | 2004-08-25 | 2012-09-12 | 株式会社Sumco | シリコンウェーハの製造方法、シリコン単結晶育成方法 |
-
2005
- 2005-04-07 JP JP2005110828A patent/JP2006294737A/ja active Pending
-
2006
- 2006-03-28 EP EP06006411A patent/EP1710328A3/en not_active Withdrawn
- 2006-03-29 US US11/277,857 patent/US7790573B2/en not_active Expired - Fee Related
- 2006-04-07 KR KR1020060031716A patent/KR100753754B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000281491A (ja) * | 1999-03-26 | 2000-10-10 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
JP2001044398A (ja) * | 1999-07-30 | 2001-02-16 | Mitsubishi Materials Silicon Corp | 張り合わせ基板およびその製造方法 |
JP2002134722A (ja) * | 2000-10-26 | 2002-05-10 | Sumitomo Metal Ind Ltd | Soiウェーハの製造方法及びsoiウェーハ |
JP2004265903A (ja) * | 2003-01-23 | 2004-09-24 | Shin Etsu Handotai Co Ltd | Soiウエーハ及びその製造方法 |
WO2004083496A1 (ja) * | 2003-02-25 | 2004-09-30 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 |
JP2004281883A (ja) * | 2003-03-18 | 2004-10-07 | Shin Etsu Handotai Co Ltd | Soiウェーハ及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050446A (ja) * | 2008-07-22 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
US8367517B2 (en) | 2010-01-26 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
WO2013057865A1 (ja) * | 2011-10-17 | 2013-04-25 | 信越半導体株式会社 | 剥離ウェーハの再生加工方法 |
JP2013089720A (ja) * | 2011-10-17 | 2013-05-13 | Shin Etsu Handotai Co Ltd | 剥離ウェーハの再生加工方法 |
US9496130B2 (en) | 2011-10-17 | 2016-11-15 | Shin-Etsu Handotai Co., Ltd. | Reclaiming processing method for delaminated wafer |
WO2014061196A1 (ja) | 2012-10-16 | 2014-04-24 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP2014107357A (ja) * | 2012-11-26 | 2014-06-09 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20060107388A (ko) | 2006-10-13 |
KR100753754B1 (ko) | 2007-08-31 |
US7790573B2 (en) | 2010-09-07 |
EP1710328A3 (en) | 2009-07-22 |
US20060228846A1 (en) | 2006-10-12 |
EP1710328A2 (en) | 2006-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006294737A (ja) | Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。 | |
JP4715470B2 (ja) | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ | |
EP0966034B1 (en) | Method of manufacturing silicon-on-insulator substrate | |
JP3943782B2 (ja) | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ | |
US7186628B2 (en) | Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer | |
JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
JPWO2005024925A1 (ja) | Soiウェーハの作製方法 | |
JP2007208023A (ja) | Simoxウェーハの製造方法 | |
JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
US7518187B2 (en) | Soi wafer and a method for producing the same | |
JP4228419B2 (ja) | Soiウエーハの製造方法およびsoiウエーハ | |
WO2014192207A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP5565079B2 (ja) | Soiウェーハの製造方法 | |
JP2016082093A (ja) | 貼り合わせウェーハの製造方法 | |
JP5338559B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2014107357A (ja) | Soiウェーハの製造方法 | |
JP2013030723A (ja) | シリコンウェーハの製造方法 | |
JP2007311672A (ja) | Soi基板の製造方法 | |
JP4092874B2 (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP2004265904A (ja) | Soiウエーハ及びその製造方法 | |
JP2005072108A (ja) | Soiウェーハの製造方法及びsoiウェーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |