CN108461388B - 一种衬底结构、加工方法和显示装置 - Google Patents
一种衬底结构、加工方法和显示装置 Download PDFInfo
- Publication number
- CN108461388B CN108461388B CN201810254037.5A CN201810254037A CN108461388B CN 108461388 B CN108461388 B CN 108461388B CN 201810254037 A CN201810254037 A CN 201810254037A CN 108461388 B CN108461388 B CN 108461388B
- Authority
- CN
- China
- Prior art keywords
- substrate layer
- substrate
- groove
- protrusion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 166
- 238000003672 processing method Methods 0.000 title abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims description 39
- 238000001312 dry etching Methods 0.000 claims description 16
- 239000004642 Polyimide Substances 0.000 claims description 11
- 229920001721 polyimide Polymers 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000010410 layer Substances 0.000 abstract description 101
- 239000002346 layers by function Substances 0.000 abstract description 11
- 239000011229 interlayer Substances 0.000 abstract description 8
- 230000001965 increasing effect Effects 0.000 abstract description 6
- 230000009286 beneficial effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000004660 morphological change Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Micromachines (AREA)
- Laminated Bodies (AREA)
Abstract
本发明公开了一种衬底结构、加工方法和显示装置，用于解决现有技术中层间结合力不足的技术问题。该衬底结构包括相互结合的第一衬底层和第二衬底层，所述第一衬底层的结合表面上布设凹槽和凸起形成连续结构，所述连续结构的表面布设不平坦区域。利用凹槽和凸起增大第一衬底层和第二衬底层间的结合面积，利用不平坦区域改善了结合表面的微观结构，使得不同材料强度的两种功能层可以更稳固地勾连结合。同时，更有利于第二衬底层材料在不同形态变化过程中与第一衬底层的相互结合。
Description
技术领域
本发明涉及显示屏幕加工技术领域，具体涉及一种衬底结构、加工方法和显示装置。
背景技术
由于各功能层间的弯曲应力、材料强度不一致，在显示屏幕衬底加工过程中存在相邻功能层的稳固结合需求，稳定的层间结合可以避免层间剥离，
发明内容
有鉴于此，本发明致力于提供一种衬底结构、加工方法和显示装置，以解决现有技术中层间结合力不足的技术问题。
本发明实施例的衬底结构，包括相互结合的第一衬底层和第二衬底层，所述第一衬底层的结合表面上布设凹槽和凸起形成连续结构，所述连续结构的表面布设不平坦区域。
本发明一实施例中，所述凹槽和凸起侧壁与所述第一衬底层和第二衬底层的延伸方向呈30-60度的夹角。
本发明一实施例中，所述凹槽的底壁和所述凸起的顶壁平行，优选所述凹槽的底壁宽度和所述凸起的顶壁宽度相同。
本发明一实施例中，所述不平坦区域布设在所述凹槽和凸起的至少部分侧壁上。
本发明一实施例中，所述不平坦区域均匀布设、间隔布设或离散布设。
本发明一实施例中，所述凹槽的深度和所述凸起的高度分别为1至10纳米，优选所述凹槽的深度和所述凸起的高度相同。
本发明实施例的显示装置，包括衬底单元，所述衬底单元包括如权利要求1-6任一项所述的衬底结构。
本发明一实施例中，所述衬底单元包括相邻层叠设置的氮化硅层和聚酰亚胺层，所述氮化硅具有所述衬底结构中第一衬底层的结构，所述聚酰亚胺层具有所述衬底结构中第二衬底层的结构。
本发明的衬底结构加工方法，包括：
在第一衬底层结合表面利用第一掩膜板进行第一次刻蚀形成凹槽和凸起构成的连续结构；
在所述连续结构的表面上利用第二掩膜板进行第二次刻蚀形成不平坦区域；
在所述第一衬底层结合表面结合第二衬底层材料形成第二衬底层。
本发明一实施例中，所述第一次刻蚀和所述第二次刻蚀采用干刻工艺。
本发明实施例的衬底结构、加工方法和显示装置利用结合不平坦区增大第一衬底层和第二衬底层间的结合面积，改善了结合表面的微观结构，使得不同材料强度的两种功能层可以更稳固地勾连结合。同时，微观结构的改进更有利于功能层材料在不同形态变化过程的相互结合。
附图说明
图1所示为本发明一实施例衬底结构的主视剖视图。
图2所示为本发明一实施例衬底结构的主视剖视图。
图3所示为本发明一实施例衬底结构加工方法中第一次刻蚀效果示意图。
图4所示为本发明一实施例衬底结构加工方法中第二次刻蚀效果示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1所示为本发明一实施例衬底结构的主视剖视图。如图1所示，衬底层包括相互结合的第一衬底层10和第二衬底层20，在第一衬底层10的结合表面(附图中为上表面)布设若干凹槽11，各凹槽11间同时形成对应的凸起11a。
本发明实施例的衬底结构利用凹槽11和凸起11a增大第一衬底层10和第二衬底层20间的结合面积，使得不同材料强度的两种衬底层可以更稳固地结合。
在本发明一实施例中，凹槽11可以在第一衬底层10的结合表面上局部集中设置。使得两种衬底层的结合可以针对层间形变应力的集中位置提高结合面积，使得不同材料强度的两种衬底层可以更稳固地结合。
如图1所示，在本发明一实施例中，凹槽11的间隔设置形成了对应的凸起11a，凹槽和凸起采用基本相同的延伸方向，凹槽和凸起的延伸方向与第一衬底层10和第二衬底层20的延伸方向垂直，凹槽和凸起的交替布设形成连续结构。利用凹槽与凸起的高度变化，可以更有利于扩展结合面积，尤其是增强对层间形变应力的横向支撑。
在本发明一实施例中，凹槽11以及凸起11a侧壁与第一衬底层10和第二衬底层20的延伸方向可以形成30-60度夹角。延伸方向的差异可以使得单一方向的层间形变应力被分解为不同的矢量方向，使得一部分层间形变应力沿凹槽11以及凸起的延伸方向传导，减轻单一方向的应力传导。
如图1所示，在本发明一实施例中，凹槽11的底壁与凸起的顶壁平行。可以最有效保证第一衬底层和第二衬底层的基本结合面积表面的结合力。
如图1所示，在本发明一实施例中，凹槽11的底壁宽度和凸起11a的顶壁宽度不相同。使得结合表面的局部结合力可以根据需要适度调整。
图2所示为本发明一实施例衬底结构的主视剖视图。如图2所示，凹槽11的底壁宽度和凸起11a的顶壁宽度相同。相同的宽度设置有利于采用成熟的加工工艺在第一衬底层和第二衬底层的结合表面形成均匀的结合力度，避免衬底结构出现固有的内应力形变。
如图2所示，在上述实施例的基础上，凹槽11的底壁和凸起11a的顶壁平行。有效保证第一衬底层和第二衬底层的基本结合表面平整，形成的结合力稳定。
在本发明一实施例中，当采用凹槽11和凸起11a形成连续结构时，凹槽11和凸起11a的厚度可以相同，也可以各自在1-10纳米氛围内调整。以增加第一衬底层和第二衬底层的结合表面的布设灵活性，在结合表面优化立体结合形状以适应应用需求。
如图2所示，在上述实施例的基础上，凹槽11和凸起11a的厚度与凹槽11底壁和凸起11a顶壁的宽度相同。以实现凹槽11和凸起11a的侧壁长度优化，保证足够的侧壁的表面积和第一衬底层和第二衬底层的结合深度。
如图1所示，在本发明一实施例中，在凹槽11(也是凸起11a)的侧壁上形成不平坦区域13。凹槽11的侧壁不包括凹槽11的底部(相应凸起11a的侧壁不包括凸起的顶部)。
本发明实施例的衬底结构在第一衬底层的结合表面设置凹槽11和凸起11a的基础上，进一步通过不平坦区域13增加了凹槽和凸起侧壁位置的结合面积，更有利于在两种衬底层的结合表面形成克服侧向形变应力的微观结构。
在本发明一实施例中，不平坦区域13的分布特点可以采用在凹槽11(即凸起11a的)的侧壁上均匀布设、间隔布设或离散布设的方式形成，利用不平坦区域13的微观结构特点形成有应用针对性的局部稳定性精确调整。
在本发明一实施例中，在上述实施例的基础上，凹槽11的断面轮廓可以平滑过渡。有利于使用常规加工工艺形成。
在本发明一实施例中，在上述实施例的基础上，凹槽11的底端和敞口端在宽度上形成大端和小端，与小端位置相比较，凹槽11的大端可以选择靠近相邻的第二衬底层或背离相邻的第二衬底层，使得凹槽11的形状在保证结合稳定性的基础上可以有较大的形状选择。
当凹槽11的大端选择背离相邻的第二衬底层时，凹槽11的敞口具有向内收缩趋势，可以对其中结合容纳的第二衬底层材料进行增量加固，进一步提供凹槽11内的结合稳定性。
在本发明一实施例中，凹槽11的断面为倒梯形(断面的上底边长位于第一衬底层10的结合表面，大于下底边长，相当于凹槽11的大端靠近相邻的第二衬底层)。在凹槽11的侧壁上布设结合盲孔12，第二衬底层20的结合表面(附图中为下表面)通过第一衬底层10的结合表面以及凹槽11和结合盲孔12与第一衬底层10稳定结合。
本发明实施例的衬底结构利用结合盲孔12增大第一衬底层10和第二衬底层20间的结合面积，改善了结合表面的微观结构，使得不同材料强度的两种功能层可以更稳固地勾连结合。同时，微观结构的改进更有利于功能层材料在不同形态变化过程的相互结合。
在本发明一实施例中，凹槽11的断面为正梯形(断面的上底边长位于第一衬底层10的结合表面，小于下底边长，相当于凹槽11的大端背离相邻的第二衬底层)。
本发明实施例的衬底结构利用凹槽11的断面形状，使得位于第一衬底层10的凹槽11中的第二衬底层20材料可以获得额外的横向支撑，克服功能层形变产生的横向应力，增加功能层间的结合稳定性。
在本发明一实施例中，第二衬底层20采用聚酰亚胺溶液固化形成或聚酰亚胺材料涂覆或沉积形成。
在本发明一实施例中，第一衬底层10采用氮化硅(材料)层。
在本发明一实施例中，利用上述实施例的衬底结构形成显示装置。
在本发明一实施例中，利用上述实施例的衬底结构作为一种衬底单元。可以利用该衬底单元进一步优化形成复杂的其他衬底结构。
在本发明一实施例中，一种其他衬底结构包括一个衬底单元，在衬底单元的第一衬底层上层叠氧化硅层，在衬底单元的第二衬底层上层叠氧化硅层。
本发明实施例的衬底结构有利于形成多层复合的衬底结构，避免了衬底单元中第一衬底层10与第二衬底层20结合过程中使用额外的非晶硅(a-si)功能层改善结合强度，优化了衬底结构的层结构。同时，采用聚酰亚胺溶液固化形成第二衬底层20的过程中利用结合盲孔12(即不平坦区域)与聚酰亚胺溶液的充分接触可以进一步增加第一衬底层10与第二衬底层20间的结合稳定性。
在本发明一实施例中，在凹槽11和凸起11a的侧壁上布设的结合盲孔12在分布密度、孔径或孔深具有离散性，具体而言，在各凹槽11的侧壁上布设的结合盲孔12的孔深在一个深度区间内具有离散性，布设的结合盲孔12的孔径在一个孔径区间内具有离散性，布设的结合盲孔12的分布密度在一个面积区间内具有离散性。
本发明实施例的衬底结构是为了通过分布密度、孔径或孔深优化第一衬底层10和第二衬底层20间的结合面积，利用布设特性的必要随机性保证结合表面对不同形变应力方向的有效支撑，避免统一的布设特性造成个别应力方向上的支撑缺陷。
图3所示为本发明一实施例衬底结构加工方法的第一次刻蚀效果示意图。如图3所示本发明实施例的衬底结构加工方法包括：
在第一衬底层10上表面利用第一掩膜板31进行第一次刻蚀形成凹槽11和凸起11a。
本领域技术人员可以理解利用第一掩膜板31上的掩膜形状，使用正性光刻胶可以在第一衬底层10上表面形成需要保护的第一图案，随后利用干刻刻蚀工艺可以根据第一图案对第一图案范围外的第一衬底层10上表面进行刻蚀，形成凹槽11和凸起11a。
图4所示为本发明一实施例衬底结构加工方法的第二次刻蚀效果示意图。如图4所示，本发明实施例的衬底结构加工方法还包括：
在凹槽11的侧壁上利用第二掩膜板32进行第二次刻蚀在凹槽11和凸起11a的侧壁上形成结合盲孔12(即形成不平坦区域13)。
本领域技术人员可以理解利用第二掩膜板32上的掩膜形状，使用正性光刻胶可以同时形成保护凹槽11底壁的底壁图案和凸起11a的顶壁图案，以及在凹槽11侧壁上形成需要保护的第二图案，随后利用干刻刻蚀工艺可以根据底壁图案、顶壁图案和第二图案对图案范围外的凹槽11和凸起11a的侧壁表面进行刻蚀，形成结合盲孔12。
本发明实施例的衬底结构加工方法还包括：
在第一衬底层10结合表面利用第二衬底层材料形成第二衬底层20。
本领域技术人员可以理解将液态的第二衬底层材料旋涂在第一衬底层10结合表面或是将固态的第二衬底层材料沉积在第一衬底层10结合表面可以形成第二衬底层20。
本发明实施例的衬底结构加工方法，利用通用的半导体加工工艺在第一衬底层10的结合表面形成特定凸起和凹槽侧壁上的结合盲孔，获得了一种包括不平坦区域的侧壁，使得第一衬底层10和第二衬底层20的结合表面的结合面积大幅增加，结合强度大大提高，较好地改善了两种不同材质的相邻功能层的结合强度，降低了衬底层弯曲形成的层间应力导致相邻层剥离的几率。
在本发明一实施例中，第一衬底层10采用氮化硅材料或上层氮化硅材料与下层氧化硅材料复合形成，第二衬底层20采用聚酰亚胺形成，聚酰亚胺根据加工工艺可以选择聚酰亚胺形态选择，液态的聚酰亚胺溶液以旋涂方式，固态或气态的聚酰亚胺微粒、粉末以沉积方式。
结合图3和图4所示，在本发明一实施例中，在上述实施例的衬底结构加工方法基础上，还包括：
第一次刻蚀采用干刻工艺的物理刻蚀，调整干刻工艺中的反应容器压力参数和偏置电源参数，使得在第一衬底层10上表面形成凹槽11和凸起11a。
第二次刻蚀采用干刻工艺的物理刻蚀，调整干刻工艺中的反应容器压力参数和偏置电源参数，使得在凹槽11的侧壁上形成结合盲孔12。
本领域技术人员可以理解，干刻工艺中的物理刻蚀有利于定向方向刻蚀，有利于形成线性轮廓，避免在掩膜(即Mask)下形成底切(即Undercut)。同时干刻工艺中的物理刻蚀作为物理溅镀(Sputter)方式具有各相异性刻蚀、低刻蚀选择比的优点，利用反应容器压力参数和偏置电源参数可以控制带电离子的撞击方向和撞击力度。其轰击效应可以使得未被保护的被刻蚀膜材料表面产生损伤，有利于增强结合盲孔12分布密度、孔径或孔深等特征的离散性。
在本发明一实施例中，在上述实施例的衬底结构加工方法基础上，还包括：
在第一次刻蚀和第二次刻蚀的干刻工艺中，第二次刻蚀的偏置电源电压小于第一次刻蚀的偏置电源电压。调整这一干刻参数使得第二次刻蚀在物理刻蚀时的各相异性刻蚀特性弱化，有利于在凹槽11的侧壁表面提高结合盲孔12的形成数量，增加结合盲孔12的孔径和孔深变化。
在本发明一实施例中，在上述实施例的衬底结构加工方法基础上，还包括：
在第一次刻蚀和第二次刻蚀的干刻工艺中，在调整偏置电源电压时可以同时或独立调整第二次刻蚀的容器压力小于第一次刻蚀的容器压力。进一步增强在凹槽11和凸起11a的侧壁表面形成结合盲孔12的效果。
在本发明一实施例中，在上述实施例的衬底结构加工方法基础上，还包括：
第一次刻蚀采用干刻工艺的物理刻蚀，调整干刻工艺中的反应容器压力参数和偏置电源参数，使得在第一衬底层10上表面形成凹槽11。
第二次刻蚀采用干刻工艺的物理刻蚀结合化学刻蚀，调整干刻工艺中的反应容器压力参数和偏置电源参数，使得在凹槽11的侧壁上形成结合盲孔12。
本领域技术人员可以理解，化学刻蚀具有各向同性刻蚀、高刻蚀选择比高刻蚀速率和低表面损伤的优点，利用反应容器压力参数和偏置电源参数可以控制化学气体的刻蚀速率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种衬底结构，其特征在于，包括相互结合的第一衬底层和第二衬底层，所述第一衬底层的结合面上布设凹槽和凸起形成连续结构，所述连续结构的表面上布设不平坦区域；
其中，所述凹槽的底端和敞口端在宽度上形成大端和小端，所述凹槽的大端靠近相邻的所述第二衬底层；
所述凹槽的断面为倒梯形；
所述凹槽或者所述凸起的侧壁与所述第一衬底层和所述第二衬底层的延伸方向呈30-60度的夹角；
所述凹槽的底壁和所述凸起的顶壁平行，所述凹槽的底壁宽度和所述凸起的顶壁宽度相同；
所述凹槽的深度和所述凸起的高度分别为1至10纳米，所述凹槽的深度和所述凸起的高度相同。
2.根据权利要求1所述的衬底结构，其特征在于，所述不平坦区域布设在所述凹槽和凸起的至少部分侧壁上。
3.根据权利要求2所述的衬底结构，其特征在于，所述不平坦区域均匀布设、间隔布设或离散布设。
4.一种显示装置，包括衬底单元，其特征在于，所述衬底单元包括如权利要求1-3任一项所述的衬底结构。
5.根据权利要求4所述的显示装置，其特征在于，所述衬底单元包括相邻层叠设置的氮化硅层和聚酰亚胺层，所述氮化硅具有所述衬底结构中第一衬底层的结构，所述聚酰亚胺层具有所述衬底结构中第二衬底层的结构。
6.一种衬底结构加工方法，包括：
在第一衬底层结合表面利用第一掩膜板进行第一次刻蚀形成凹槽和凸起构成的连续结构；
在所述连续结构的表面上利用第二掩膜板进行第二次刻蚀形成不平坦区域；
在所述第一衬底层结合表面结合第二衬底层材料形成第二衬底层；
其中，所述凹槽的底端和敞口端在宽度上形成大端和小端，所述凹槽的大端靠近相邻的所述第二衬底层；所述凹槽的断面为倒梯形；所述凹槽或者所述凸起的侧壁与所述第一衬底层和所述第二衬底层的延伸方向呈30-60度的夹角；所述凹槽的底壁和所述凸起的顶壁平行，所述凹槽的底壁宽度和所述凸起的顶壁宽度相同；所述凹槽的深度和所述凸起的高度分别为1至10纳米，所述凹槽的深度和所述凸起的高度相同。
7.如权利要求6所述的衬底结构加工方法，其特征在于，所述第一次刻蚀和所述第二次刻蚀采用干刻工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810254037.5A CN108461388B (zh) | 2018-03-26 | 2018-03-26 | 一种衬底结构、加工方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810254037.5A CN108461388B (zh) | 2018-03-26 | 2018-03-26 | 一种衬底结构、加工方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108461388A CN108461388A (zh) | 2018-08-28 |
| CN108461388B true CN108461388B (zh) | 2020-11-06 |
Family
ID=63237512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810254037.5A Active CN108461388B (zh) | 2018-03-26 | 2018-03-26 | 一种衬底结构、加工方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108461388B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110047995A (zh) * | 2019-03-26 | 2019-07-23 | 武汉华星光电半导体显示技术有限公司 | 一种柔性显示面板及其制备方法 |
| CN111584550A (zh) * | 2020-05-06 | 2020-08-25 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
| CN112564661A (zh) * | 2020-12-03 | 2021-03-26 | 广东广纳芯科技有限公司 | 改善声表面波滤波器膜层界面结合强度的方法 |
| CN112687184B (zh) * | 2020-12-30 | 2022-07-12 | 武汉华星光电技术有限公司 | 显示模组 |
| CN112992659B (zh) * | 2021-04-26 | 2021-08-03 | 度亘激光技术（苏州）有限公司 | 半导体结构的制备方法及半导体结构 |
| CN114023764A (zh) * | 2021-10-20 | 2022-02-08 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN114016018B (zh) * | 2021-11-05 | 2023-07-04 | 江苏徐工工程机械研究院有限公司 | 具有复合涂层的工件及其制造方法 |
| CN116092382A (zh) * | 2022-12-30 | 2023-05-09 | 上海天马微电子有限公司 | 一种可折叠膜材结构及其制备方法、显示面板和显示装置 |
| CN116705924A (zh) * | 2023-08-04 | 2023-09-05 | 季华实验室 | 发光单元转移方法及筛网 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753536A (en) * | 1994-08-29 | 1998-05-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and associated fabrication method |
| EP1710328A2 (en) * | 2005-04-07 | 2006-10-11 | Sumco Corporation | Process for producing SOI substrate and process for regeneration of layer transferred wafer in the production |
| CN101656210A (zh) * | 2008-08-21 | 2010-02-24 | 索尼株式会社 | 半导体发光元件以及凸起部分 |
| CN201517681U (zh) * | 2009-09-24 | 2010-06-30 | 卓肇慕 | 具有上下嵌合槽的隔热材结构 |
| CN101800181A (zh) * | 2009-02-09 | 2010-08-11 | 日月光半导体制造股份有限公司 | 覆晶封装结构的制造方法 |
| CN202733843U (zh) * | 2012-07-11 | 2013-02-13 | 昆山康佳电子有限公司 | 带有微散热结构的led铝基板 |
| CN103869549A (zh) * | 2012-12-14 | 2014-06-18 | 厦门天马微电子有限公司 | 一种液晶显示器的边框结构及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07122685A (ja) * | 1993-10-27 | 1995-05-12 | Hitachi Ltd | 半導体装置 |
| CN101504930B (zh) * | 2008-02-06 | 2013-10-16 | 株式会社半导体能源研究所 | Soi衬底的制造方法 |
| TW201237963A (en) * | 2011-03-08 | 2012-09-16 | Univ Nat Chiao Tung | Method of semiconductor manufacturing process |
| KR101969334B1 (ko) * | 2011-11-16 | 2019-04-17 | 엘지이노텍 주식회사 | 발광 소자 및 이를 구비한 발광 장치 |
| CA2890266A1 (en) * | 2012-11-13 | 2014-05-22 | Sumitomo Bakelite Company Limited | Brake pad and caliper device |
| JP6215612B2 (ja) * | 2013-08-07 | 2017-10-18 | ソニーセミコンダクタソリューションズ株式会社 | 発光素子、発光素子ウェーハ及び電子機器 |
| CN103887446A (zh) * | 2014-03-10 | 2014-06-25 | 京东方科技集团股份有限公司 | 一种oled器件的封装结构及其封装方法、发光器件 |
| CN106201103B (zh) * | 2016-07-25 | 2019-09-06 | 京东方科技集团股份有限公司 | 触摸屏、显示装置及其制作方法 |
-
2018
- 2018-03-26 CN CN201810254037.5A patent/CN108461388B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753536A (en) * | 1994-08-29 | 1998-05-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and associated fabrication method |
| EP1710328A2 (en) * | 2005-04-07 | 2006-10-11 | Sumco Corporation | Process for producing SOI substrate and process for regeneration of layer transferred wafer in the production |
| CN101656210A (zh) * | 2008-08-21 | 2010-02-24 | 索尼株式会社 | 半导体发光元件以及凸起部分 |
| CN101800181A (zh) * | 2009-02-09 | 2010-08-11 | 日月光半导体制造股份有限公司 | 覆晶封装结构的制造方法 |
| CN201517681U (zh) * | 2009-09-24 | 2010-06-30 | 卓肇慕 | 具有上下嵌合槽的隔热材结构 |
| CN202733843U (zh) * | 2012-07-11 | 2013-02-13 | 昆山康佳电子有限公司 | 带有微散热结构的led铝基板 |
| CN103869549A (zh) * | 2012-12-14 | 2014-06-18 | 厦门天马微电子有限公司 | 一种液晶显示器的边框结构及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| 我国第一片20cm键合SOI晶片研制成功;《电子产品可靠性与环境试验》;20081220(第06期);全文 * |
| 生产验证的临时键合与解键合设备及技术(英文);H.Kirchberger等;《电子工业专用设备》;20050515(第05期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108461388A (zh) | 2018-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108461388B (zh) | 一种衬底结构、加工方法和显示装置 | |
| CN101510526B (zh) | 制造半导体器件的方法和半导体器件 | |
| KR100989312B1 (ko) | 미세 패턴의 제조 방법 및 광학 소자 | |
| TWI731143B (zh) | 基於蝕刻之基板平坦化方法 | |
| CN103094095B (zh) | 制造半导体器件的方法 | |
| TWI628508B (zh) | 形成圖案的方法 | |
| CN108206131B (zh) | 半导体结构以及半导体结构的形成方法 | |
| CN106033802B (zh) | 一种蒸镀用掩模板及其制作方法 | |
| TW201931568A (zh) | 半導體裝置結構及其製作方法 | |
| CN109768054A (zh) | 阵列基板及显示屏 | |
| TWI644358B (zh) | 蝕刻的方法 | |
| KR20110044300A (ko) | 얕은 트렌치 절연 | |
| CN110349846A (zh) | 一种半导体器件的刻蚀方法以及三维存储器 | |
| US9355891B2 (en) | Method for exposing a layer | |
| CN103854964B (zh) | 改善沟槽栅分立功率器件晶圆内应力的方法 | |
| US20200020764A1 (en) | Narrow gap device with parallel releasing structure | |
| TW202101577A (zh) | 在自對準多重圖案化中間隔物輪廓之重塑方法 | |
| US20110226625A1 (en) | Master mold manufacturing method and mold structure manufacturing method | |
| CN110379724A (zh) | 掩膜板、三维存储器及相关制备与测量方法 | |
| KR20140065098A (ko) | 나노패턴이 형성된 기판 제조방법 | |
| KR101979068B1 (ko) | 계단 형상의 표면을 갖는 마스터 몰드 및 그 제작 방법 | |
| KR100898220B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN106486364B (zh) | 三维晶体管的形成方法 | |
| CN104241088A (zh) | 条形结构的形成方法 | |
| CN102856190B (zh) | 条形结构的刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |