CN101504930B - Soi衬底的制造方法 - Google Patents

Soi衬底的制造方法 Download PDF

Info

Publication number
CN101504930B
CN101504930B CN2009100048673A CN200910004867A CN101504930B CN 101504930 B CN101504930 B CN 101504930B CN 2009100048673 A CN2009100048673 A CN 2009100048673A CN 200910004867 A CN200910004867 A CN 200910004867A CN 101504930 B CN101504930 B CN 101504930B
Authority
CN
China
Prior art keywords
single crystal
crystal semiconductor
substrate
semiconductor films
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100048673A
Other languages
English (en)
Other versions
CN101504930A (zh
Inventor
井坂史人
加藤翔
根井孝征
小松立
沟井达也
下村明久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101504930A publication Critical patent/CN101504930A/zh
Application granted granted Critical
Publication of CN101504930B publication Critical patent/CN101504930B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

本发明的目的之一在于：提供一种可以减少贴合不良，并可以形成大面积的单晶半导体膜的SOI衬底的制造方法。一种SOI衬底的制造方法，其步骤如下：在形成有多个第一单晶半导体膜的第一衬底上形成用作接合层的第一绝缘膜；对第一绝缘膜进行平坦化之后，在第一绝缘膜上贴合单晶半导体膜并进行热处理以形成第二单晶半导体膜；接下来，将第一和第二单晶半导体膜用作种子层形成第三单晶半导体膜；在通过对第三单晶半导体膜引入离子形成脆化层之后，在第三单晶半导体膜上形成用作接合层的第二绝缘膜；将第二衬底贴合在第二绝缘膜上并进行热处理；夹着第二绝缘膜在第二衬底上固定第三单晶半导体膜的一部分。

Description

SOI衬底的制造方法
技术领域
本发明涉及一种SOI(绝缘体上硅)衬底的制造方法以及半导体装置的制造方法。
背景技术
近年，随着LSI技术的飞跃发展，能够实现高速化、低耗电化的SOI结构备受关注。该技术是在现有由块状单晶硅形成的场效应晶体管(FET；Field Effect Transistor)的有源区域(沟道形成区域)中使用单晶硅薄膜的技术。已知通过使用SOI结构制造MOS型场效应晶体管，与现有的使用块状单晶硅衬底的情况相比其寄生电容小，而有利于高速化。
作为具有SOI结构的衬底(以下，称为SOI衬底)，可以举出SIMOX衬底、贴合衬底等。例如，SIMOX衬底是通过对单晶硅衬底注入氧离子且在1300℃以上进行热处理以形成氧化埋层(BOX)，从而在表面上形成单晶硅膜来获得SOI结构的。在制造SIMOX衬底时，由于可以对氧离子的注入进行精密的控制从而可以控制性良好地形成膜厚度均匀的单晶硅膜，但由于氧离子的注入需要的时间较长，因此在时间和成本方面存在问题。另外，还存在在注入氧离子的过程中较易对单晶硅膜造成损伤的问题。
作为贴合衬底，通过夹着氧化膜将两个单晶硅衬底(支撑衬底以及接合衬底)贴合，并从一方的单晶硅衬底(接合衬底)的背面(不是贴合面的一面)进行磨削、抛光而使其薄膜化来形成单晶硅薄膜从而获得SOI结构。然而仅通过磨削、抛光很难形成均匀且薄的单晶硅薄膜，所以提出一种利用被称为智能切割(Smart-Cut，注册商标)的氢离子注入的薄膜化技术(例如，参照专利文献1)。
另外，还提出一种使用该智能切割法将单晶硅层形成在由玻璃形成的支撑衬底上的方法(例如，参照专利文献2)。
另外，为了提高使用SOI衬底的半导体装置的生产率，并使大型半导体装置的提供成为可能，需要实现SOI衬底的大型化。例如在专利文献3中提出了一种在大面积的支撑衬底上排列多个硅片并使其接合，并在该多个硅片上形成外延生长膜来制造大面积SOI衬底的方法。
[专利文献1]日本专利申请公开Hei5-211128号公报
[专利文献2]日本专利申请公开Hei11-163363号公报
[专利文献3]日本专利申请公开2003-257804号公报
由于与硅片相比玻璃衬底更能实现大面积化且为较廉价的衬底，所以主要被用于液晶显示装置的制造。通过将玻璃衬底用作支撑衬底(被分离用衬底)可以制造大面积且廉价的SOI衬底。在这种情况下，为使用智能切割法在玻璃衬底上夹着绝缘膜形成单晶半导体膜，需要使用硅片作为分离用衬底，在为被分离用衬底的玻璃衬底上将硅片的一部分分离来形成。
但是，在分离用衬底和被分离用衬底所具有的特性(热膨胀系数、翘曲量等)不同的情况下，由于接合后进行的热处理有发生贴合不良的可能。特别是使用如玻璃衬底等的半导体衬底以外的衬底作为被分离用衬底的情况下，由于要进行接合的衬底不同而容易发生贴合不良。
另外，在反复对分离衬底进行再利用而使用的情况下，由于反复对该分离用衬底进行再利用而使分离用衬底的质量降低，并有可能使使用该分离用衬底制造的SOI衬底的质量也降低。特别是在想要用一个硅片制造尽可能多的SOI衬底的情况下，由于反复对硅片进行再利用而使衬底的膜厚度逐渐变小而有在制造过程中分离用衬底破损、发生贴合不良的概率增高的可能。另外，还存在从一个硅片制造出的第一个SOI衬底和制造出的第n(n是2以上的自然数)个SOI衬底之间质量有差别的可能。
另外，特别是在玻璃衬底为大面积的情况下，有必要将多个硅片贴合在大面积的玻璃衬底上，但是即使是将多个硅片密集地贴合在玻璃衬底上，也有其相邻接的部分至少有100μm至200μm左右的间隙(接缝)的问题。在专利文献3中公开了一种在该间隙上形成非晶半导体层并通过使该非晶半导体层进行外延生长来形成大面积的单晶半导体层的方法。但是，要使100μm至200μm左右的形成在间隙中的非晶半导体层进行外延生长而实现单结晶化需要进行长时间的热处理，这样不仅工作效率非常不好，而且如玻璃等的耐热性低的衬底不适于长时间的热处理。另外，在通过使形成在间隙中的非晶半导体层进行外延生长而单晶化的情况下，将通过硅片而形成的单晶半导体层用作种子层在横向方向上进行结晶生长，但是若使其在横向方向上进行结晶生长则存在单晶半导体层的表面会形成凹凸的问题。
发明内容
鉴于上述问题，本发明的目的之一在于提供一种特别是在制造大面积的SOI衬底的情况下，能够降低贴合不良且可以形成大面积的单晶半导体膜的SOI衬底的制造方法。
另外，本发明的目的之一还在于提供一种在制造多个SOI衬底时能够抑制分离用衬底的耗费及破损且可以减小多个SOI衬底之间的质量差别的SOI衬底的制造方法。
在本说明书中公开的SOI衬底的制造方法之一，包括：在具有绝缘表面的第一衬底上以互相分开的形式设置多个第一单晶半导体膜；以覆盖第一衬底的方式在第一单晶半导体膜上形成用作接合层的第一绝缘膜；对第一绝缘膜进行平坦化处理；将在预定的深度中形成有第一脆化层的多个单晶半导体衬底，以与所述半导体膜重合的方式重合在所述第一绝缘膜上；通过热处理在第一脆化层进行分离，而在第一绝缘膜上形成多个第二单晶半导体膜；接下来，以第二单晶半导体膜为掩模对第一绝缘膜进行蚀刻，使第一单晶半导体膜露出；在第一衬底上以第一和第二单晶半导体膜为种子层(seedfilm)形成第三单晶半导体膜；接下来，对第三单晶半导体膜引入离子以形成第二脆化层；在第三单晶半导体膜上形成用作接合层的第二绝缘膜；通过将第一衬底重合在具有绝缘膜表面的第二衬底上并进行热处理使第三单晶半导体膜在第二脆化层分离，以在第二衬底上夹着第二绝缘膜固定所述第三单晶半导体膜的一部分。
此外，在本发明书中公开的SOI衬底的制造方法之一，包括：在具有绝缘表面的第一衬底上以互相分开的形式设置多个第一单晶半导体膜；以覆盖所述第一衬底的方式在第一单晶半导体膜上形成半导体膜；对半导体膜进行平坦化处理，以使第一单晶半导体膜露出；在所述第一单晶半导体膜以及所述半导体膜上形成第一绝缘膜；将在预定的深度中形成有第一脆化层的多个单晶半导体衬底，以与所述半导体膜重合的方式重合在所述第一绝缘膜上；通过热处理在第一脆化层进行分离，而在第一绝缘膜上形成多个第二单晶半导体膜；接下来，以第二单晶半导体膜为掩模对第一绝缘膜进行蚀刻，使第一单晶半导体膜露出；在第一衬底上以第一和第二单晶半导体膜为种子层形成第三单晶半导体膜；接下来，对第三单晶半导体膜引入离子以形成第二脆化层；在第三单晶半导体膜上形成用作接合层的第二绝缘膜；通过将第一衬底重合在具有绝缘膜表面的第二衬底上并进行热处理使第三单晶半导体膜在第二脆化层分离，以在第二衬底上夹着第二绝缘膜固定所述第三单晶半导体膜的一部分。
另外，在上述SOI衬底的制造方法中，还包括：在第二衬底上形成单晶半导体膜；对第二衬底上的单晶半导体膜引入离子而形成第三脆化层；在第二衬底上形成第三绝缘膜；夹着第三绝缘膜在第二衬底上重合第三衬底并进行加热，通过在第三脆化层进行分离在第三衬底上夹着第三绝缘膜固定单晶半导体膜的一部分。
通过上述制造方法至少可以解决上述课题之一。
注意，在本发明书中SOI衬底是指在半导体衬底和单晶半导体膜之间夹有绝缘层的衬底，此外SOI衬底还包含应用石英衬底、玻璃衬底、陶瓷衬底以及金属衬底来代替所述半导体衬底的衬底。
在本说明书中，半导体装置是指能够通过利用半导体特性而工作的所有装置，电光装置、半导体电路及电子设备都包括在半导体装置的范畴内。
在本说明书中显示装置包括发光装置、液晶显示装置。发光装置包括发光元件，液晶显示装置包括液晶元件。作为发光元件，其灰度由电流或电压控制的元件都包括在其范畴内，具体包括无机EL(电致发光)和有机EL等。
注意，在本说明书中从方便的角度附加了第一、第二等序数词，但其并不表示工序顺序或层叠顺序。另外，在本发明中其用来特定发明的事项而并非表示固有名称。
即使在制造大面积的SOI衬底的情况下，也可以减少贴合不良并形成大面积的单晶半导体膜。另外，即使在制造多个SOI衬底的情况下，也可以抑制用于分离的衬底的损坏并减小多个SOI衬底之间的质量差异。
附图说明
图1A至1K是示出SOI衬底的制造方法的一个例子的图；
图2A至2K是示出SOI衬底的制造方法的一个例子的图；
图3A至3F是示出SOI衬底的制造方法的一个例子的图；
图4A至4D是示出SOI衬底的制造方法的一个例子的图；
图5A至5D是示出使用SOI衬底的半导体装置的制造方法的一个例子的图；
图6A至6C是示出使用SOI衬底的半导体装置的制造方法的一个例子的图；
图7示出是使用有SOI衬底的半导体装置的一个例子的图；
图8示出是使用有SOI衬底的半导体装置的一个例子的图；
图9A和9B示出是使用有SOI衬底的显示装置的一个例子的图；
图10A和10B是示出使用有SOI衬底的显示装置的一个例子的图；
图11A至11C是示出使用有SOI衬底的显示装置的一个例子的图；
图12A至12C是示出使用有SOI衬底的电子设备的一个例子的图。
具体实施方式
下面，参照附图对实施方式进行说明。但是，在本说明书中公开的发明可以通过多种不同的方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在用来说明实施方式的所有附图中，使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
实施方式1
在本实施方式中，参照附图对SOI衬底的制造方法的一个例子进行说明。
首先，准备第一SOI衬底100(参照图1A)。
作为第一SOI衬底100，可以采用以中间夹着绝缘膜102的方式将多个第一单晶半导体膜103一列地设置在第一衬底101上的结构。
第一衬底101使用为绝缘体的衬底。具体地说，作为第一衬底101，可以使用在电子行业中使用的玻璃衬底诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃。另外，还可以使用如下塑料衬底：具有承受本工序的处理温度的耐热性且表面上形成有绝缘膜(例如，氧化硅膜、氧氮化硅膜)。通过使用可以实现大面积化且廉价的玻璃衬底、塑料衬底作为第一衬底101，与使用硅片的情况相比可以实现低成本化。在本实施方式中，第一衬底101使用硅片等的半导体衬底之外的衬底，特别是比硅片等的半导体衬底还要大面积的衬底。
绝缘膜102可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜等的单层、或将这些膜层叠而形成的膜。注意，氧氮化硅膜指的是在其组成上氧含量多于氮含量的物质，当使用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)以及氢前方散射法(HFS：Hydrogen Forward Scattering)测量时，作为组成范围包含：50原子％至70原子％的氧；0.5原子％至15原子％的氮；25原子％至35原子％的Si；以及0.1原子％至10原子％的氢。另外，氮氧化硅膜指的是在其组成上氮含量多于氧含量的物质，当使用RBS以及HFS测量时，作为组成范围包含：5原子％至30原子％的氧；20原子％至55原子％的氮；25原子％至35原子％的Si；以及10原子％至30原子％的氢。注意，当将构成氧氮化硅或氮氧化硅的原子的总计假设为100原子％时，氮、氧、Si及氢的含有比率包含在上述范围内。
多个第一单晶半导体膜103可以分别使用单晶硅膜等形成。在这里，将通过从表面照射由在电场被加速了的离子形成的离子束以在预定的区域中引入离子而形成有脆化层的如硅片等的单晶半导体衬底与第一衬底101贴合，并通过进行热处理进行分离来形成第一单晶半导体膜。
在本实施方式中，在第一衬底101上从多个单晶半导体衬底分离的第一单晶半导体膜103被一列地设置。另外，第一单晶半导体膜103和其它的第一单晶半导体膜103之间不一定必须没有间隙地排列，例如分开200μm以上地来设置也没关系。
注意，作为对第一衬底101贴合多个单晶半导体衬底的工序，没必要必须设定为一次的工序，也可以反复进行多次来形成第一单晶半导体膜103。另外，在将多个单晶半导体衬底分为多次进行贴合的情况下，优选在对第一衬底101进行单晶半导体衬底的贴合前预先对单晶半导体衬底的端部进行蚀刻，这样可以在进行第二次以后的单晶半导体衬底的贴合时，防止第一衬底101上形成的单晶半导体膜受损伤。
优选将第一单晶半导体膜103的膜厚设定为20nm至250nm。注意，在本说明书中「单晶」是指晶面和晶轴一致的结晶，并且构成该结晶的原子或分子在空间有规律地排列。原本单晶是由有规则地排列的原子而构成的，但是也包括其一部分具有排列无序的晶格缺陷、有意地或无意地具有晶格畸变的结晶。
接下来，在多个第一单晶半导体膜103上形成半导体膜104(参照图1B)。注意，在图1B中，在第一衬底101的整个面上形成有半导体膜104。
作为半导体膜104，可以使用CVD法等将硅膜形成为20nm至1000nm。在本实施方式中，将多个第一单晶半导体膜103上的非晶半导体膜形成为20nm至250nm。至于半导体膜104的膜厚，可以根据第一单晶半导体膜103的膜厚度适当地进行设定。
另外，半导体膜104还可以通过将含有半导体材料的液体材料使用旋涂法、喷墨法等进行涂敷，并通过热处理使其固化而形成。通过使用液体材料形成半导体膜104，可以充填多个第一单晶半导体膜103之间的间隙。作为液体材料，例如可以使用将环戊硅烷(cyclopentasilane；简称CPS)等的高次硅烷溶解在有机溶液中的溶液。
接下来，对半导体膜104的表面进行平坦化处理，以使各个第一单晶半导体膜103露出。作为平坦化处理，可以通过CMP(化学机械抛光)、蚀刻处理、激光照射等进行。例如，可以通过在使用干蚀刻和湿蚀刻中的一方，或组合其双方进行蚀刻处理(回蚀刻)之后照射激光来进行半导体膜104表面的平坦化。
另外，还可以在进行平坦化处理之前，进行热处理使形成在各个第一单晶半导体膜103上的半导体膜104进行外延生长(固相生长)而晶化，然后进行平坦化。通过使第一单晶半导体膜103上的半导体膜104进行外延生长，可以使第一单晶半导体膜103的膜厚度增厚。
作为热处理，可以使用加热炉、激光辐照、RTA(快速热退火)、或者其组合。例如，在第一单晶半导体膜103上形成半导体膜104之后，通过使用RTA在500℃至800℃的温度下进行5秒至180秒的热处理，可以使形成在第一单晶半导体膜103上的半导体膜104晶化。
接下来，在露出的第一单晶半导体膜103以及半导体膜104上形成绝缘膜105(参照图1C)。绝缘膜105用作与分离用衬底进行接合的层(接合层)，可以通过CVD法、溅射法等使用氧化硅膜、氧氮化硅膜而设置。另外，由于绝缘膜105用作接合层所以优选其表面平坦。在这里，形成通过将有机硅烷用作原料气体的CVD法而形成的氧化硅层。另外，还可以使用通过将硅烷用作原料气体的CVD法形成的氧化硅层、氧氮化硅层。
注意，还可以通过不形成半导体膜104而在第一单晶半导体膜103上以覆盖第一衬底的形式堆积绝缘膜105，充填互相分开地形成的第一单晶半导体膜103之间的间隙，然后再进行绝缘膜105的平坦化处理。
接下来，准备多个在距表面的预定深度的区域中形成有脆化层156的单晶半导体衬底157，将各个单晶半导体衬底157的表面重合在用作接合层的绝缘膜105上(参照图1D)。在这里，将单晶半导体衬底157以至少第一单晶半导体膜103和单晶半导体衬底157中的一方与第一衬底101重叠的方式配置在绝缘膜105上。在图1D中单晶半导体衬底157夹着绝缘膜105重合在半导体膜104上。另外，优选在单晶半导体衬底157的两端上，至少其一部分夹着绝缘膜105重合在第一单晶半导体膜103上。
作为单晶半导体衬底157可以使用市场上销售的半导体衬底，例如可以举出单晶硅衬底、锗衬底、镓砷或铟磷等化合物半导体衬底。市场上销售的硅衬底的典型例子是大小为直径5英寸(125mm)、直径6英寸(150mm)、直径8英寸(200mm)、直径12英寸(300mm)、直径18英寸(450mm)的圆形衬底。注意，其形状不局限于圆形，还可以使用被加工成矩形等形状的硅衬底。
作为脆化层156，可以通过照射由在电场被加速了的离子构成的离子束，以在距单晶半导体衬底157的表面的预定深度的区域中引入离子而形成。离子束是通过激发源气体产生源气体的等离子体，并利用电场作用将包含在等离子体中的离子引出而生成的。
作为形成脆化层156的区域的深度，可以根据离子束121的加速能量和侵入角来控制。加速能量可以通过加速电压、计量等进行调节。在与离子的平均侵入深度大略相同深度的区域中形成脆化层156。根据引入离子的深度，决定在之后的工序中的从单晶半导体衬底157分离的单晶半导体层膜的厚度。脆化层156被形成的深度为10nm以上且500nm以下，优选的深度范围是50nm以上且200nm以下。
作为离子的引入，可以使用不进行质量分离的离子掺杂法或进行质量分析的离子掺杂法。
作为引入离子时使用的源气体有氢气体、稀有气体等，但是在本实施方式中优选使用氢气体。在使用离子掺杂法且使用氢气体的情况下，可以生成离子种H+、H2 +以及H3 +，但是优选将H3 +注入得最多。与H+、H2 +相比H3 +离子注入效率高，所以可以缩短注入时间。另外，在之后的工序中脆化层容易产生裂缝。
另外，优选在进行离子引入之前在单晶半导体衬底157上设置绝缘膜。通过设置绝缘膜，可以防止随着离子的引入单晶半导体衬底157的表面付着杂质、表面被蚀刻的情况发生。作为绝缘膜可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜等的单层、或将这些膜层叠而形成的膜。在此情况下，可以在绝缘膜105的上方形成这些绝缘膜。
通过使在第一SOI衬底100上形成的绝缘膜105与单晶半导体衬底157的表面密接而形成接合。该接合是通过范德瓦耳斯力作用而实现的，并且通过压接第一SOI衬底100与单晶半导体衬底157，利用Si-H、Si-OH等的键，可以形成借助于氢键的牢固的接合。
注意，在接合第一SOI衬底100与单晶半导体衬底157之前，优选对接合面进行兆频超声波(Megasonic)清洗，或兆频超声波(Megasonic)清洗以及臭水清洗。通过这些处理可以去除接合面的如有机物等的尘屑并使表面亲水化。
接下来，进行加热处理以在脆化层156进行分离(劈开)，而使单晶半导体衬底157的一部分分离而形成在第一SOI衬底100上(参照图1E)。在此，通过进行400℃至700℃的加热处理，使脆化层156中含有的离子(例如氢离子)中的微小的空洞发生体积变化，而可以沿着脆化层156进行分离。在第一SOI衬底100上贴合有多个单晶半导衬底157，通过热处理使其分别分离而形成多个第二单晶半导体膜106。另外，在图1E所示的分离工序中，单晶半导体衬底157用作分离衬底，而第一SOI衬底100用作被分离用衬底。
接下来，将第二单晶半导体膜106用作掩模对绝缘膜105进行蚀刻(参照图1F)。通过该蚀刻工序，在第二单晶半导体膜和其他的第二单晶半导体膜之间的区域中第一单晶半导体膜103露出。
接下来，在露出的第一单晶半导体膜103以及第二单晶半导体膜106上形成半导体膜107(参照图1G)。
作为半导体膜107，可以使用CVD法等将硅膜形成为20nm至1000nm。在本实施方式中，将第一单晶半导体膜103以及第二单晶半导体膜106上的非晶半导体膜形成为20nm至250nm。至于半导体膜107的膜厚，可以根据第二单晶半导体膜106的膜厚度适当地进行设定。
另外，半导体膜107还可以通过将含有半导体材料的液体材料使用旋涂法、喷墨法等进行涂敷，并通过热处理使其固化而形成。通过使用液体材料形成半导体膜107，可以充填第二单晶半导体膜106和其他的第二单晶半导体膜106之间的间隙。作为液体材料，例如可以使用将环戊硅烷(cyclopentasilane；简称CPS)等的高次硅烷溶解在有机溶液中的溶液。
接下来，进行热处理，并使形成在第一单晶半导体膜103以及第二单晶半导体膜106上的半导体膜107进行外延生长(固相生长)而晶化(参照图1H)。其结果，在第一单晶半导体膜103以及第二单晶半导体膜106上形成第三单晶半导体膜108。在此，作为第三单晶半导体膜108，在与第二单晶半导体膜106重叠的区域中将第二单晶半导体膜106用作种子层单晶半导体膜进行纵向生长，并且在与第一单晶半导体膜103重叠的区域中将第一单晶半导体膜103用作种子层单晶半导体膜进行纵向生长。
作为热处理，可以使用加热炉、激光辐照、RTA(快速热退火)、或者其组合。在此，在第二单晶半导体膜106上形成半导体膜107之后，通过使用RTA在500℃至800℃的温度下进行5秒至180秒的热处理，可以使半导体膜107晶化。
接下来，对第三单晶半导体膜108的表面进行平坦化处理。作为平坦化处理，可以通过CMP(化学机械抛光)、蚀刻处理、激光照射等进行。例如，可以通过在使用干蚀刻和湿蚀刻中的一方，或组合其双方进行蚀刻处理(回蚀刻)之后照射激光来进行第三单晶半导体膜108表面的平坦化。注意，也可以通过在进行半导体膜107的平坦化之后再进行热处理来形成第三单晶半导体膜108。
接下来，对第三单晶半导体膜108照射由在电场被加速了的离子形成的离子束，以在距表面有预定深度的区域中形成脆化层109(参照图1I)。至于脆化层109，可以使用与在单晶半导体衬底157中形成脆化层156时相同的方法来形成。
在形成脆化层109之后，在第三单晶半导体膜108上形成用作接合层的绝缘膜110。绝缘膜110用作与分离用衬底进行接合的层(接合层)，并可以通过CVD法、溅射法等使用氧化硅膜、氧氮化硅膜而设置。另外，由于绝缘膜110用作接合层所以优选其表面平坦。在这里，形成通过将有机硅烷用作原料气体的CVD法而形成的氧化硅层。另外，还可以使用通过将硅烷用作原料气体的CVD法形成的氧化硅层、氧氮化硅层。
接下来，使在第一SOI衬底100上形成的绝缘膜110与第二衬底111的表面相对，使用作接合层的绝缘膜110的表面和第二衬底111接合(参照图1J)。通过使在第一SOI衬底100上形成的绝缘膜110与第二衬底111的表面密接而形成接合。该接合是通过范德瓦耳斯力作用而实现的，并且通过压接第一SOI衬底100与第二衬底111，利用Si-H、Si-OH等的键，可以形成借助于氢键的牢固的接合。
作为第二衬底111，优选与构成第一SOI衬底100的第一衬底101由同一个材料而形成。例如，可以使用玻璃衬底作为第一衬底101以及第二衬底111。
作为第二衬底111通过使用与第一衬底101由同一个材料而形成的衬底，即使在进行了第一SOI衬底100和第二衬底111的接合之后再进行热处理的情况下，也可以减小各个衬底的热膨胀、在热处理前后的衬底的收缩差。其结果，可以抑制接合不良。
注意，在接合第一SOI衬底100与第二衬底111之前，优选对接合面进行兆频超声波(Megasonic)清洗，或兆频超声波(Megasonic)清洗以及臭水清洗。通过这些处理可以去除接合面的如有机物等的尘屑并使表面亲水化。
接下来，进行加热处理以在脆化层109进行分离(劈开)，而使晶化的半导体膜(第三单晶半导体膜108)的一部分分离而固定在第二衬底111上(参照图1K)。在此，通过进行400℃至700℃的加热处理，使脆化层109中含有的离子(例如氢离子)中的微小的空洞发生体积变化，而可以沿着脆化层109分离。其结果，在第二衬底111上夹着绝缘膜110形成单晶半导体膜113(第三单晶半导体膜108的一部分)，在第一衬底101上残留有没被分离的第三单晶半导体膜108。另外，在图1K所示的分离工序中，第一SOI衬底用作分离衬底，而第二衬底111用作被分离用衬底。
通过以上工序，可以获取在第二衬底111上中间夹着绝缘膜110设置有单晶半导体膜113的第二SOI衬底120。
如上所述，通过将SOI衬底用作分离用衬底，并将由与构成分离用衬底的SOI衬底同一材料形成的衬底用作被分离用衬底，即使在制造由半导体衬底之外的衬底构成的SOI衬底的情况下，也可以降低贴合不良。另外，通过将由被分离用衬底的第二衬底111形成的第二SOI衬底120用作分离用衬底，可以提高在多个SOI衬底的量产工序中的处理量。
另外，根据本实施方式，由于使单晶半导体膜从种子层在纵向方向上进行生长，可以形成大面积的单晶半导体膜而不会形成表面凹凸。此外，在由单层形成种子层的情况下，需要没有间隙地贴合单晶半导体衬底，但是在本实施方式中，由于将第一单晶半导体膜和第二单晶半导体膜交错重叠而用作由多个层形成的种子层，所以第一单晶半导体膜之间、以及第二单晶半导体膜之间不需要没有间隙地进行配置。因此，可以省下贴合单晶半导体衬底时的对准的余地。
另外，在本实施方式中，由于通过固相生长而单晶化的膜厚度例如为20nm至1000nm，所以例如与使200μm左右的形成在间隙中的半导体膜进行横向生长而单晶化的情况相比可以使用极短的时间进行热处理。另外，由于热处理的时间为短时间，所以可以使用耐热性低的玻璃衬底作为支撑衬底。
另外，还可以在上述工序中对分离后的第一SOI衬底100’和第二SOI衬底120中的一方或双方的表面进行平坦化处理。通过进行平坦化处理，即使是在分离后第二单晶半导体膜106或第三单晶半导体膜108的表面出现凹凸的情况下也可以将其表面平坦化。
作为平坦化处理，可以通过CMP(化学机械抛光)、蚀刻处理、激光照射等进行。在这里，可以通过在使用干蚀刻和湿蚀刻中的一方，或组合其双方进行蚀刻处理(回蚀刻)之后照射激光来进行单晶半导体膜的再结晶和表面的平坦化。
可以通过从单晶半导体膜的上表面一侧照射激光来使单晶半导体膜的上表面熔化。通过在熔化之后单晶半导体膜的冷却、固化，可以获得上表面平坦性得到提高的单晶半导体膜。由于通过使用激光，第一衬底101或第二衬底111没有被直接加热，所以可以控制该第一衬底101或第二衬底111的衬底的温度上升。因此，将玻璃衬底那样的耐热性低的衬底用作第一衬底101或第二衬底111变为可能。
注意，优选通过激光的照射的单晶半导体膜的熔化为部分熔化。这是由于当使其完全熔化时，由于变成液相后的无秩序的核发生而发生微晶化，进而导致结晶性降低的可能性增高的缘故。另一方面，通过使其部分熔化，结晶生长从没被熔化的固相部分进展。由此，可以使半导体膜中的缺陷减少。在这里，完全熔化是指单晶半导体膜被熔化到下部界面附近且变成液相的情况。另一方面，在此部分熔化是指单晶半导体膜的上部熔化变为液相，而下部没有熔化仍是固相的样子。
作为上述激光的照射，优选使用脉冲振荡激光器。这是由于脉冲振荡激光器可以在瞬间振荡高能量的脉冲激光而使部分熔化状态的形成变得容易的缘故。优选将振荡频率设定在1Hz以上10MHz以下左右。
可以在上述那样照射激光之后进行减薄单晶半导体膜的膜厚度的薄膜化工序。作为单晶半导体膜的薄膜化，可以使用干蚀刻和湿蚀刻中的一方，或组合其双方进行蚀刻处理(回蚀刻)。例如，当单晶半导体膜是由硅材料形成的层时，作为干蚀刻将SF6和O2作为工艺气体可以减薄单晶半导体膜。
注意，在分离后的第一SOI衬底100’上，例如通过形成非晶半导体膜并使其进行固相生长等形成新的单晶半导体膜，而可以将第一衬底100’用作如图1H所示的具有第三单晶半导体膜108的SOI衬底而进行再利用。
本实施方式中所示的SOI衬底的制造方法可以适当地与本说明书中的其他的实施方式中所示的制造方法组合使用。
实施方式2
在本实施方式中，参照附图对与上述实施方式不同的SOI衬底的制造方法进行说明。具体来说是对不同于上述实施方式的在第二单晶半导体膜上形成半导体膜，并在成膜的同时使其进行外延生长(气相生长)而形成第三单晶半导体膜的方法进行说明。
通过在单晶半导体膜(例如，单晶硅膜)上使用CVD法在预定的条件下形成半导体膜(例如，硅膜)，可以在堆积形成的半导体膜的同时将单晶半导体膜用作种子层进行外延生长(气相生长)。
例如，在进行了至上述图1F的工序之后，在第二单晶半导体膜106上使用CVD法在预定的条件下进行半导体膜的形成。其结果，通过使形成在第一SOI衬底100上的第一单晶半导体膜103以及第二单晶半导体膜106上一边进行外延生长一边形成半导体膜，可以形成第三单晶半导体膜114(参照图2G)。
注意，作为等离子体CVD法的条件，在形成微晶半导体膜的条件下进行。具体地说是在含有硅烷、氢的气氛下，以氢气体的流量为硅烷气体的流量的50倍以上，优选为100倍以上的条件下进行。
接下来，对第三单晶半导体膜114的表面进行平坦化处理(参照图2H)。作为平坦化处理，可以通过CMP(化学机械抛光)、蚀刻处理、激光照射等进行。通过在这种条件下进行半导体膜的成膜，可以在成膜的同时进行外延生长。
注意，至图2A至2F以及图2I至2K为止的工序可以与上述图1A至1F以及图1I至1K同样地进行。
注意，在本实施方式中所示的SOI衬底的制造方法可以适当地与本说明书中的其他的实施方式中所示的制造方法组合使用。
实施方式3
在本实施方式中，参照附图对使用根据上述实施方式中所示的方法制造的SOI衬底来制造具有多个大面积单晶半导体膜的SOI衬底的方法以及该情况下的衬底的利用方法进行说明。
首先，准备根据上述实施方式中所示的方法制造的第二SOI衬底120(参照图3A)。在本实施方式中，将该第二衬底120用作分离用衬底而利用。
接下来，在第二SOI衬底120上形成半导体膜204(参照图3B)。作为半导体膜204，可以使用CVD法等将硅膜形成为20nm至1000nm。在本实施方式中，在单晶半导体膜113上形成20nm至250nm的非晶半导体膜(例如，非晶硅膜)。至于半导体膜204的膜厚度，可以根据单晶半导体膜113的膜厚度适当地进行设定。另外，半导体膜204还可以通过将含有半导体材料的液体材料使用旋涂法、喷墨法等进行涂敷，并通过热处理使其固化而形成。
接下来，进行热处理使形成在单晶半导体膜113上的半导体膜204进行外延生长(固相生长)而晶化来形成单晶半导体膜205(参照图3C)。注意，还可以通过使用实施方式2中所示的方法在单晶半导体膜113上形成膜同时使其进行外延生长来形成单晶半导体膜205。
作为热处理，可以使用加热炉、激光辐照、RTA(快速热退火)、或者其组合。例如，在单晶半导体膜113上形成半导体膜204之后，通过使用RTA在500℃至800℃的温度下进行5秒至180秒的热处理，可以使形成在单晶半导体膜113上的半导体膜204晶化。
注意，优选在热处理之前或在热处理之后对第二SOI衬底120的表面进行平坦化处理。当第二SOI衬底120的表面为平坦时，可以省略平坦化处理。在此情况下，即使单晶半导体膜113的表面有凹凸，也可以使形成在该单晶半导体膜113上的单晶半导体膜205(晶化了的半导体膜204)的表面形成为比该单晶半导体膜113的表面的凹凸缓和的表面。
接下来，对单晶半导体膜205的表面照射由在电场被加速了的离子形成的离子束，以在预定深度的区域中引入离子来形成脆化层206(参照图3D)。离子束是通过激发源气体以生成源气体的等离子体，并通过电场的作用从等离子体中提取等离子体中所含的离子而生成的。至于脆化层206，可以使用与实施方式1中所示的在单晶半导体衬底157中形成脆化层156时相同的方法来形成。
在形成脆化层206之后，在单晶半导体膜205上形成用作接合层的绝缘膜210。绝缘膜210用作与分离用衬底进行接合的层(接合层)，并可以通过CVD法、溅射法等使用氧化硅膜、氧氮化硅膜而设置。另外，由于绝缘膜210用作接合层所以优选其表面平坦。在这里，形成通过将有机硅烷用作原料气体的CVD法而形成的氧化硅层。另外，还可以使用通过将硅烷用作原料气体的CVD法形成的氧化硅层、氧氮化硅层。
接下来，使在第二SOI衬底120上形成的绝缘膜210与第三衬底208的表面相对，并使用作接合层的绝缘膜210的表面和第三衬底208接合(参照图3E)。通过使在第二SOI衬底120上形成的绝缘膜210与第三衬底208的表面密接而形成接合。该接合是通过范德瓦耳斯力作用而实现的，并且通过压接第二SOI衬底120与第三衬底208，利用Si-H、Si-OH等的键，可以形成借助于氢键的牢固的接合。
作为第三衬底208，优选使用由相同于构成第二SOI衬底120的第二衬底111的材料而形成。例如，可以使用玻璃衬底作为第二衬底120以及第三衬底208。另外，在这里，第二SOI衬底120用作分离用衬底，而第三衬底208用作被分离用衬底。
作为第三衬底208通过使用由相同于第二衬底111的材料而形成的衬底，即使是在进行了第二SOI衬底120和第三衬底208的接合之后再进行热处理的情况下，也可以减小各个衬底的热膨胀、以及在热处理前后的衬底的收缩差。其结果，可以抑制接合不良。
注意，在接合第二SOI衬底120与第三衬底208之前，优选对接合面进行兆频超声波(Megasonic)清洗，或兆频超声波(Megasonic)清洗以及臭水清洗。通过这些处理可以去除接合面的如有机物等的尘屑并使表面亲水化。
接下来，进行加热处理以在脆化层206进行分离(劈开)，而使晶化半导体膜(单晶半导体膜205)的一部分分离而固定在第三衬底208上(参照图3F)。在此，通过进行400℃至700℃的加热处理，使脆化层206中含有的离子(例如氢离子)中的微小的空洞发生体积变化，而可以沿着脆化层206分离。其结果，在第三衬底208上夹着绝缘膜210形成单晶半导体膜211(单晶半导体膜205的一部分)，在第二SOI衬底120上残留有没被分离的单晶半导体膜205。
通过以上工序，可以形成在第三衬底208上中间夹着绝缘膜210设置有单晶半导体膜211的第三SOI衬底130。在此之后，将第二SOI衬底用作晶体管等的半导体元件形成用的SOI衬底。此外，可以将第三SOI衬底用作图3A所示的分离用SOI衬底。也就是说，在本实施方式中，将制造出的SOI衬底作为分离用SOI衬底利用一次，并将用作分离用SOI衬底的SOI衬底用作晶体管等的半导体元件形成用的SOI衬底。
通过使用图3A至3F所示的方法来制造SOI衬底，没有必要对分离用衬底进行反复多次的再利用了。其结果，可以防止起因于分离用衬底的薄膜化等的破损，并抑制由于分离用衬底的质量下降造成的SOI衬底的质量的下降。另外，通过在将新制造的SOI衬底作为分离用衬底使用一次之后再将其用作半导体形成用的衬底，可以在制造多个SOI衬底时减小多个SOI衬底之间的质量的差异。
特别是在分离用衬底是由耐热性低的玻璃衬底等构成时，由于对分离用衬底进行反复多次的再利用而进行多次热处理，而这样就有可能因衬底的特性的变化而发生接合不良。但是，若作为分离用衬底仅利用几次(优选为一次)，则可以减少由于衬底的特性的变化的接合不良。
另外，假设当在非晶半导体衬底(例如，玻璃衬底)上形成50个具有单晶半导体膜的SOI衬底的情况下，在现有的方法中，在所有的SOI衬底的制造中需要使用单晶半导体衬底作为分离用衬底。为此，由于分离用衬底和被分离用衬底的特性的差异发生贴合不良的可能性高，而有成品率降低的可能。相反，在本实施方式的SOI衬底的制造方法中，可以在第三SOI衬底之后的制造中优选使用由同一材料形成的衬底作为分离用衬底和被分离用衬底。其结果，可以减少贴合不良，而可以实现成品率的提高。
注意，本实施方式中所示的SOI衬底的制造方法可以适当地与本说明书中的其他的实施方式中所示的制造方法组合使用。
实施方式4
在上述实施方式中，示出使用具有一列地配置的多个第一单晶半导体膜103的SOI衬底作为第一SOI衬底100的一个例子。在本实施方式中，使用附图对使用具有排列为多列地配置的第一单晶半导体膜的SOI衬底作为第一SOI衬底来制造具有大面积的单晶半导体膜的SOI衬底的方法进行说明。
首先，准备第一SOI衬底140(参照图4A)。
作为第一SOI衬底140，可以使用在第一衬底141上夹着绝缘膜142设置有第一单晶半导体膜143的衬底。作为第一衬底141以及绝缘膜142，可以使用与在实施方式1中所示的第一衬底101以及绝缘膜102相同的材料。
作为第一单晶半导体膜143，可以使用单晶硅膜来形成。在这里，通过贴合硅片等的单晶半导体衬底并进行分离来形成单晶半导体膜。在本实施方式中，从多个单晶半导体衬底分离的第一单晶半导体膜143被横竖地排列为多列。另外，第一单晶半导体膜143之间没有无间隙地排列的必要，例如以隔着200μm左右以上且单晶半导体衬底的宽度以下的间隔排列。注意，优选将各个第一单晶半导体膜143的膜厚度设定为20nm至250nm。另外，由于当将第一单晶半导体膜143之间的间隔设置得宽时，可以节省用于第一单晶半导体膜143的形成的单晶半导体衬底的个数，所以是优选的。
接下来，与图1B所示的工序同样地，在第一单晶半导体膜143上形成半导体膜144，然后对半导体膜144的表面进行平坦化处理，使各个第一单晶半导体膜143露出(参照图4B)。
接下来，与图1C所示的工序同样地，在第一单晶半导体膜143以及半导体膜144上形成用作接合层的绝缘膜105。注意，还可以通过不形成半导体膜144，而在第一单晶半导体膜143上以覆盖第一衬底的方式堆积绝缘膜105，充填互相分开形成的第一单晶半导体膜143之间的间隙，然后再进行绝缘膜105的平坦化处理。
接下来，准备多个在距表面的预定深度的区域中形成有脆化层(未图示)的单晶半导体衬底157，将各个单晶半导体衬底157的表面重合在用作接合层的绝缘膜105上(参照图4C)。在本实施方式中，由于第一单晶半导体衬底143被横竖地排列为多列，所以第一单晶半导体膜143之间的间隔存在于X轴方向和Y轴方向的两个方向上。在图4C所示的工序中的单晶半导体衬底157在第一单晶半导体膜143之间的间隔中的一个方向(例如X轴方向)中，以第一单晶半导体膜143和单晶半导体衬底157中的至少一个与第一衬底141重叠的方式被设置在绝缘膜105上。
接下来，通过进行与图1E至1K所示的工序相同的工序，可以形成具有多个条形的单晶半导体膜145的SOI衬底150(参照图4D)。将形成的SOI衬底150用作第一SOI衬底，通过反复进行图1A至1K所示的工序可以制造几乎没有接缝的大面积的具有单晶半导体膜的SOI衬底。
在本实施方式中，由于通过固相生长而单晶化的膜厚度例如为20nm至1000nm，所以例如与使200μm左右的形成在间隙中的半导体膜进行横向生长而单晶化的情况相比可以使用极短的时间进行热处理。另外，由于热处理的时间为短时间，所以可以使用耐热性低的玻璃衬底作为支撑衬底。
实施方式5
在本实施方式中，对使用根据上述实施方式而制造的SOI衬底，来制造半导体装置的方法进行说明。
首先，参照图5A至5D以及图6A至6C，对作为半导体装置的制造方法的n沟道型薄膜晶体管以及p沟道型薄膜晶体管的制造方法进行说明。通过对多个薄膜晶体管(TFT)进行组合，可以形成各种各样的半导体装置。
图5A是利用上述实施方式所说明的方法而制造的SOI衬底的截面图。在本实施方式中，作为SOI衬底，例如使用利用实施方式1的方法而制造的第二SOI衬底120。
通过蚀刻，使SOI衬底的单晶半导体膜113元件分离，如图5B所示，形成半导体膜251、252。半导体膜251构成n沟道型TFT，而半导体膜252构成p沟道型TFT。
如图5C所示，在半导体膜251、252上形成绝缘膜254。接着，中间夹着绝缘膜254在半导体膜251上形成栅电极255，而在半导体膜252上形成栅电极256。
注意，在对单晶半导体膜113进行蚀刻之前，为控制TFT的阈值电压，优选对单晶半导体膜113添加如硼、铝、镓等的成为受体的杂质元素，或者如磷、砷等的成为供体的杂质元素。例如，对形成n沟道型TFT的区域添加受体，对形成p沟道型TFT的区域添加供体。
接下来，如图5D所示，在半导体膜251上形成n型的低浓度杂质区域257，在半导体膜252上形成p型的高浓度杂质区域259。首先，在半导体膜251上形成n型的低浓度杂质区域257。为此，将成为p沟道型TFT的半导体膜252用抗蚀剂遮掩，将供体添加到半导体膜251中。添加磷或砷作为供体即可。通过利用离子掺杂法或离子注入法进行供体的添加，栅电极255成为掩模，在半导体膜251上n型的低浓度杂质区域257以自对准的方式形成。半导体膜251的与栅电极255相重合的区域成为沟道形成区域258。
接下来，在去除掉覆盖半导体膜252的掩模之后，用掩模覆盖要成为n沟道型TFT的半导体膜251。接着，使用离子掺杂法或离子注入法对半导体膜252添加受体。可以添加硼作为受体。在受体的添加工序中，栅电极256用作掩模，在半导体膜252上p型的低浓度杂质区域259以自对准的方式形成。高浓度杂质区域259用作源区域或漏区域。半导体膜252的与栅电极256相重合的区域成为沟道形成区域260。在此，对在形成n型的低浓度杂质区域257之后，形成p型的高浓度杂质区域259的方法进行了说明，但也可以先形成p型的高浓度杂质区域259。
接下来，在去除掉覆盖半导体膜251的抗蚀剂之后，通过等离子体CVD法等形成由氮化硅等的氮化合物或氧化硅等的氧化物构成的单层结构或叠层结构的绝缘膜。通过对该绝缘膜进行垂直方向的各向异性刻蚀，如图6A所示，形成与栅电极255、256的侧面相接触的侧壁绝缘膜261、262。通过该各向异性蚀刻，绝缘膜254也被蚀刻。
下面，如图6B所示，用抗蚀剂265覆盖半导体膜252。为在半导体膜251上形成用作源区域或漏区域的高浓度杂质区域，通过离子掺杂法或离子注入法，对半导体膜251添加高剂量的供体。栅电极255以及侧壁绝缘膜261成为掩模，而形成n型的高浓度杂质区域267。接着，进行用于供体以及受体的活化的加热处理。
在进行用于活化的加热处理之后，如图6C所示，形成包含氢的绝缘膜268。在形成绝缘膜268之后，以350℃以上且450℃以下的温度进行加热处理，来使包含在绝缘膜268中的氢扩散到半导体膜251、252中。绝缘膜268可以通过处理温度为350℃以下的等离子体CVD法，通过堆积氮化硅或氮氧化硅来形成。通过对半导体膜251、252供应氢，可以有效地补偿半导体膜251、252中以及与绝缘膜254的界面上的如成为俘获中心的缺陷。
然后形成层间绝缘膜269。层间绝缘膜269可以由氧化硅膜、BPSG(Boron Phosphorus Silicon Glass；硼磷硅玻璃)膜等的无机材料形成的绝缘膜形成，或者由选自聚酰亚胺、丙烯酸等的有机树脂膜的单层结构的膜、叠层结构的膜形成。在层间绝缘膜269上形成接触孔之后，如图6C所示形成布线270。作为布线270的形成，例如，可以由金属阻挡膜夹着铝膜或铝合金膜等的低电阻金属膜构成的三层结构的导电膜而形成。金属阻挡膜可以由例如钼、铬、钛等的金属膜形成。
通过以上工序，可以制造具有n沟道型TFT和p沟道型TFT的半导体装置。在SOI衬底的制造过程中，由于减少了构成沟道形成区域的半导体膜的金属元素的浓度，因此可以制造截止电流小，且抑制了阈值电压的变化的TFT。
参照图5A至5D以及图6A至6C对TFT的制造方法进行了说明，但除了TFT之外，通过与TFT一起形成如电容、电阻等的各种半导体元件，可以制造具有高附加价值的半导体装置。以下，参照附图对半导体装置的具体的形态进行说明。
首先，作为半导体装置的一个例子，对微处理器进行说明。图7是表示微处理器500的结构例子的框图。
微处理器500包括计算电路501(Arithmetic logic unit，也称为ALU)、计算电路控制部502(ALU Controller)、指令解码部503(Instruction Decoder)、中断控制部504(Interrupt Controller)、时序控制部505(Timing Controller)、寄存器506(Register)、寄存器控制部507(Register Controller)、总线接口508(Bus I/F)、只读存储器509、以及ROM接口510。
通过总线接口508输入到微处理器500的指令在输入到指令解码器503并被解码之后，输入到计算电路控制部502、中断控制部504、寄存器控制部507、以及时序控制部505。计算电路控制部502、中断控制部504、寄存器控制部507、以及时序控制部505根据被解码了的指令而进行各种控制。
计算电路控制部502产生用来控制计算电路501的工作的信号。此外，中断控制部504当在执行微处理器500的程序时对来自外部输出入装置或外围电路的中断要求根据其优先度或掩模状态进行判断而处理。寄存器控制部507产生寄存器506的地址，并根据微处理器500的状态进行寄存器506的读出或写入。时序控制部505产生控制计算电路501、计算电路控制部502、指令解码器503、中断控制部504及寄存器控制部507的工作时序的信号。例如，时序控制部505包括根据基准时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部。如图7所示将内部时钟信号CLK2提供给其他的电路。
下面，对具有以非接触的方式进行数据收发的功能以及计算功能的半导体装置的一个例子进行说明。图8是表示这种半导体装置的结构例子的框图。图8所示的半导体装置可以称为以无线通信与外部装置进行信号的收发而工作的计算机(以下称为“RFCPU”)。
如图8所示，RFCPU511包括模拟电路部512和数字电路部513。模拟电路部512包括具有谐振电容的谐振电路514、整流电路515、恒压电路516、复位电路517、振荡电路518、解调电路519、调制电路520、以及电源管理电路530。数字电路部513包括RF接口521、控制寄存器522、时钟控制器523、接524、中央处理单元525、随机存取存储器526、以及只读存储器527。
RFCPU511的工作概要如下。天线528所接收的信号通过谐振电路514产生感应电动势。感应电动势经过整流电路515而充电到电容部529。该电容部529优选由电容器如陶瓷电容器或双电层电容器等构成。电容部529不需要集成在构成RFCPU511的衬底上，也可以作为另外的部件安装在RFCPU511上。
复位电路517产生将数字电路部513复位并初始化的信号。例如，产生在电源电压上升之后启动的信号作为复位信号。振荡电路518根据由恒压电路516产生的控制信号改变时钟信号的频率和占空比。解调电路519是解调接收信号的电路，而调制电路520是调制发送数据的电路。
例如，解调电路519由低通滤波器构成，将振幅调制(ASK)方式的接收信号根据其振幅的变动二值化。另外，由于使振幅调制(ASK)方式的发送信号的振幅变动来发送发送数据，所以调制电路520通过使谐振电路514的谐振点变化来改变通信信号的振幅。
时钟控制器523根据电源电压或中央处理单元525中的消耗的电流，产生用来改变时钟信号的频率和占空比的控制信号。电源管理电路530监视电源电压。
从天线528输入到RFCPU511的信号被解调电路519解调后，在RF接口521中被分解为控制指令、数据等。控制指令存储在控制寄存器522中。控制指令包括将存储在只读存储器527中的数据读出的指令、对随机存取存储器526的数据写入的指令、以及对中央处理单元525的计算指令等。
中央处理单元525通过接口524对只读存储器527、随机存取存储器526、及控制寄存器522进行存取。接口524具有如下功能：根据中央处理单元525所要求的地址，产生用于只读存储器527、随机存取存储器526、及控制寄存器522中的任一个的存取信号。
作为中央处理单元525的计算方式，可以采用将OS(操作系统)存储在只读存储器527中，并在启动的同时读出并执行程序的方式。另外，也可以采用由专用电路构成计算电路并以硬件方式对计算处理进行处理的方式。作为使用硬件和软件双方的方式，可以采用如下方式：利用专用计算电路进行一部分的计算处理，并且使中央处理单元525使用程序来进行剩余的计算。
下面，参照图9A至图10B说明作为半导体装置的显示装置。
图9A和9B是用来说明液晶显示装置的图。图9A是液晶显示装置的像素的平面图，而图9B是沿着虚线J-K切断的图9A的截面图。
如图9A所示，像素具有单晶半导体膜320、与单晶半导体膜320交叉的扫描线322、与扫描线322交叉的信号线323、像素电极324、使像素电极324和单晶半导体膜320电连接的电极328。单晶半导体膜320是由贴合在SOI衬底的单晶半导体膜302形成的层，其构成像素的TFT325。
SOI衬底使用上述实施方式中所示的SOI衬底。如图9B所示，在第二衬底111上层叠有绝缘膜110、以及单晶半导体膜320。第二衬底111为玻璃。TFT325的单晶半导体膜320是通过对SOI衬底的单晶半导体膜113进行蚀刻使其元件分离而形成的膜。在单晶半导体膜320中形成有沟道形成区域340、添加有供体的n型高浓度杂质区域341。TFT325的栅电极包含在扫描线322中，而源电极以及漏电极的一方包括在信号线323中。
在层间绝缘膜327上设置有信号线323、像素电极324、以及电极328。在层间绝缘膜327上形成有柱状间隔物329。覆盖信号线323、像素电极324、电极328以及柱状间隔物329地形成有取向膜330。在相对衬底332上形成有相对电极333、覆盖相对电极的取向膜334。形成柱状间隔物329的目的在于维持第二衬底111和相对衬底332之间的空间。在由柱状间隔物329形成的空隙中形成有液晶层335。由于在高浓度杂质区域341与信号线323以及电极328的连接部分上形成有接触孔，所以在层间绝缘膜327中会产生水平差。因此，在该连接部分上液晶层335的液晶的取向容易错乱。因此，在该有水平差部分形成柱状间隔物329以防止液晶的取向的错乱。
下面，参照图10A和10B说明电致发光显示装置(以下，称为EL显示装置)。图10A是EL显示装置的像素的平面图，而图10B是沿着虚线J-K切断的图10A的截面图。
如图10A所示，像素包括由TFT形成的选择用晶体管401、显示控制用晶体管402、扫描线405、信号线406、电流供应线407、以及像素电极408。在EL显示装置中，具有如下结构的发光元件设置在各像素中：在一对电极之间夹有包含电致发光材料的层(EL层)。发光元件的一个电极是像素电极408。另外，半导体膜403中形成有选择用晶体管401的沟道形成区域、以及源区和漏区。半导体膜404中形成有显示控制用晶体管402的沟道形成区域、以及源区和漏区。半导体膜403、404是由贴合到SOI衬底上的单晶半导体膜302形成的层。
在选择用晶体管401中，栅电极包括在扫描线405中，源电极和漏电极中的一方包括在信号线406中，而另一方被形成为电极411。在显示控制用晶体管402中，栅电极412与电极411电连接，并且源电极和漏电极中的一方被形成为电连接到像素电极408的电极413，而另一方包含在电流供应线407中。
显示控制用晶体管402为p沟道型的TFT。如图10B所示，在半导体膜404中形成有沟道形成区域451、以及p型的高浓度杂质区域452。注意，SOI衬底使用根据实施方式1的方法制造的第二SOI衬底120。
覆盖显示控制用晶体管402的栅电极412地形成有层间绝缘膜427。在层间绝缘膜427上形成有信号线406、电流供应线407、电极411、413等。此外，在层间绝缘膜427上形成有电连接到电极413的像素电极408。像素电极408的周围部分围绕有绝缘性的隔断层428。在像素电极408上形成有EL层429，在EL层429上形成有相对电极430。设置相对衬底431作为加强板，相对衬底431利用树脂层432固定在第二衬底111上。
作为EL显示装置的灰度的控制方式，有利用电流控制发光元件的亮度的电流驱动方式、以及利用电压控制其亮度的电压驱动方式。当在各个像素之间晶体管的特性上的差距大时，难以采用电流驱动方式，为此需要校正特性上的不均匀的校正电路。通过利用SOI衬底的制造工序和包括吸杂工序的制造方法来制造EL显示装置，选择用晶体管401和显示控制用晶体管402在各个像素之间没有特性上的不均匀，所以可以采用电流驱动方式。
也就是说，通过使用SOI衬底，可以制造各种各样的电子设备。作为电子设备，可以举出影像拍摄装置如摄像机或数字照相机、导航系统、音频再现装置(汽车音响、音响组件等)、计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机或电子书等)、具有记录媒质的图像再现装置(具体地说是再现储存在记录媒质如DVD(数字通用光盘)等中的图像数据，并具有能够显示其图像的显示装置的装置)等。
参照图11A至11C说明电子设备的具体方式。图11A是表示移动电话机901的一个例子的外观图。该移动电话机901由显示部902、操作开关903等构成。通过将图9A和9B所说明的液晶显示装置或图10A和10B所说明的EL显示装置应用于显示部902，可以获得显示不均匀少且图像质量好的显示部902。
此外，图11B是表示数字播放器911的结构例子的外观图。数字播放器911包括显示部912、操作部913、耳机914等。还可以使用头戴式耳机或无线式耳机代替耳机914。通过将图9A和9B所说明的液晶显示装置或图10A和10B所说明的EL显示装置应用于显示部912，即使当屏幕尺寸为0.3英寸至2英寸左右时，也可以显示高清晰图像以及大量文字信息。
此外，图11C是电子书921的外观图。该电子书921包括显示部922、操作开关923。也可以通过在电子书921中内置调制解调器或者内置图8所示的RFCPU，来获得能够以无线方式收发信息的结构。通过将图9A和9B所说明的液晶显示装置或者图10A和10B所说明的EL显示装置应用于显示部922，可以进行高图像质量的显示。
另外，图12A至12C是本实施方式的移动电话800的结构的另外一个例子。图12A为正面图，图12B为背面图，图12C为展开图。移动电话800兼备电话和便携式信息终端的功能，且内置计算机，是除了声音通话之外还可以进行各种各样的数据处理的所谓智能手机。
移动电话800由框体801以及802两个框体构成。框体801备有显示部811、扬声器812、麦克风813、操作键814、定位装置815、影像拍摄装置用透镜816、外部连接端子817、耳机端子818等；框体802备有键盘821、外部存储器插槽822、影像拍摄装置用透镜823、灯824等。另外天线被内置在框体801的内部。通过将在图9A和9B中说明的液晶显示装置或在图10A和10B中说明的EL显示装置应用于显示部811，可以获得显示不均匀性少且图像质量好的显示部811。
另外，还可以在上述构成的基础上内置非接触IC芯片以及小型存储器等。
显示部811可以根据使用方式适当地改变其显示方向。由于在与显示部811同一面上设置有影像拍摄装置用透镜，所以可以进行可视通话。另外，通过将显示部811用于取景并使用影像拍摄装置用透镜823以及灯824可以实现静止图像和活动图像的摄影。扬声器812以及麦克风813不局限于声音通话还可以可视通话、录音、再现等。作为操作键814，可以进行电话的拨打和接听、电子邮件等的简单的信息输入、画面的卷动、光标移动等。再者，滑动重合的框体801和框体802(图12A)如图12C那样地展开，可用作便携式信息终端。在这种情况下，使用键盘821、定位装置815可以进行顺利的操作。外部连接端子817可以与交流整流器以及USB电缆等的各种电缆连接，并可以进行充电以及与个人计算机等的数据通信。另外，将记录介质插入外部存储器插槽822可以对应更大量的信息存储以及移动。
另外，在上述功能的基础上还可以具备红外线通信功能以及电视接收功能等。
以上述方式，应用在本实施方式中所示的发光装置可以获得电子设备、以及照明设备。本实施方式中所示的发光装置的应用范围极广，可以应用于所有领域的电子设备。
注意，本实施方式中所示的SOI衬底的制造方法可以适当地与本说明书中的其他的实施方式中所示的制造方法组合使用。
本说明书根据2008年2月6日在日本专利局受理的日本专利申请编号2008-026447而制作，所述申请内容包括在本说明书中。

Claims (11)

1.一种SOI衬底的制造方法，包括如下步骤：
在具有绝缘表面的第一衬底上以互相分开的形式形成多个第一单晶半导体膜；
在所述多个第一单晶半导体膜上形成半导体膜；
对所述半导体膜进行平坦化处理，以使所述第一单晶半导体膜露出；
在所述第一单晶半导体膜以及所述半导体膜上形成第一绝缘膜；
将在预定的深度中形成有第一脆化层的多个单晶半导体衬底，以与所述半导体膜重合的方式重合在所述第一绝缘膜上；
通过第一热处理在所述第一脆化层进行分离，而在所述第一绝缘膜上形成多个第二单晶半导体膜；
以所述第二单晶半导体膜为掩模对所述第一绝缘膜进行蚀刻，使所述第一单晶半导体膜露出；
在所述第一衬底上，以所述第一和第二单晶半导体膜为种子层形成第三单晶半导体膜；
对所述第三单晶半导体膜引入离子以形成第二脆化层；
在所述第三单晶半导体膜上形成用作接合层的第二绝缘膜；
通过将所述第一衬底重合在具有绝缘膜表面的第二衬底上，以夹着所述第二绝缘膜的方式在所述第二衬底上固定所述第三单晶半导体膜的一部分；以及
进行第二热处理使所述第三单晶半导体膜在所述第二脆化层分离。
2.根据权利要求1所述的SOI衬底的制造方法，其还包括如下步骤：在所述第二脆化层进行分离之后，对残留在所述第一衬底上的第三单晶半导体膜的表面、以及固定在所述第二衬底上的第三单晶半导体膜的表面中的一方或双方进行平坦化处理。
3.根据权利要求1所述的SOI衬底的制造方法，其中使用激光进行所述平坦化处理。
4.根据权利要求1所述的SOI衬底的制造方法，其中使用玻璃衬底作为所述第一衬底以及所述第二衬底。
5.根据权利要求1所述的SOI衬底的制造方法，其中所述第三单晶半导体膜是通过在所述第一以及所述第二单晶半导体膜上形成半导体膜之后进行第三热处理而使所述半导体膜进行固相生长而晶化来形成的。
6.根据权利要求1所述的SOI衬底的制造方法，其中所述半导体膜是非晶半导体膜。
7.根据权利要求1所述的SOI衬底的制造方法，其中所述第三单晶半导体膜是通过利用CVD法使形成在所述第一以及所述第二单晶半导体膜上的所述半导体膜进行气相生长而形成的。
8.一种SOI衬底的制造方法，包括如下步骤：
在具有绝缘表面的第一衬底上以互相分开的形式形成多个第一单晶半导体膜；
在所述第一单晶半导体膜上形成半导体膜；
对所述半导体膜进行平坦化处理，以使所述第一单晶半导体膜露出；
在所述第一单晶半导体膜以及所述半导体膜上形成第一绝缘膜；
将在预定的深度中形成有第一脆化层的多个单晶半导体衬底，以与所述半导体膜重合的方式重合在所述第一绝缘膜上；
通过第一热处理在所述第一脆化层进行分离，而在所述第一绝缘膜上形成多个第二单晶半导体膜；
以所述第二单晶半导体膜为掩模对所述第一绝缘膜进行蚀刻，使所述第一单晶半导体膜露出；
在所述第一衬底上，以所述第一和第二单晶半导体膜为种子层形成第三单晶半导体膜；
对所述第三单晶半导体膜引入离子以形成第二脆化层；
在所述第三单晶半导体膜上形成用作接合层的第二绝缘膜；
通过将所述第一衬底重合在具有绝缘膜表面的第二衬底上，以夹着所述第二绝缘膜的方式在所述第二衬底上固定所述第三单晶半导体膜的一部分；
进行第二热处理使所述第三单晶半导体膜在所述第二脆化层分离；
对形成在所述第二衬底上的单晶半导体膜引入离子而形成第三脆化层；
在所述单晶半导体膜上形成第三绝缘膜；
通过将第三衬底重合在所述第二衬底上，以夹着所述第三绝缘膜的方式在所述第三衬底上固定所述单晶半导体膜；以及
进行第三热处理使所述单晶半导体膜在所述第三脆化层分离。
9.根据权利要求8所述的SOI衬底的制造方法，其中所述第二衬底上的单晶半导体膜是通过在所述第三单晶半导体膜上形成半导体膜之后进行第四热处理而使所述半导体膜进行固相生长而晶化来形成的。
10.根据权利要求8所述的SOI衬底的制造方法，其中所述半导体膜是非晶半导体膜。
11.根据权利要求8所述的SOI衬底的制造方法，其中所述第二衬底上的单晶半导体膜是通过利用CVD法使形成在所述第三单晶半导体膜上的所述半导体膜进行气相生长而形成的。
CN2009100048673A 2008-02-06 2009-01-21 Soi衬底的制造方法 Expired - Fee Related CN101504930B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008026447 2008-02-06
JP2008026447 2008-02-06
JP2008-026447 2008-02-06

Publications (2)

Publication Number Publication Date
CN101504930A CN101504930A (zh) 2009-08-12
CN101504930B true CN101504930B (zh) 2013-10-16

Family

ID=40932098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100048673A Expired - Fee Related CN101504930B (zh) 2008-02-06 2009-01-21 Soi衬底的制造方法

Country Status (4)

Country Link
US (2) US7767547B2 (zh)
JP (1) JP5394766B2 (zh)
KR (1) KR101515793B1 (zh)
CN (1) CN101504930B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101504930B (zh) * 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
US8048754B2 (en) * 2008-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ
US8445317B2 (en) * 2010-02-19 2013-05-21 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
JP5755931B2 (ja) 2010-04-28 2015-07-29 株式会社半導体エネルギー研究所 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法
US8652925B2 (en) 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
WO2013002227A1 (ja) * 2011-06-30 2013-01-03 シャープ株式会社 半導体基板の製造方法、半導体基板作成用基板、積層基板、半導体基板、及び電子デバイス
CN103280425B (zh) * 2013-05-27 2016-03-30 中国科学院物理研究所 一种具有隔离层的复合衬底及其制造方法
TWI685026B (zh) * 2013-08-06 2020-02-11 日商半導體能源研究所股份有限公司 剝離方法
DE102016117912A1 (de) * 2016-09-22 2018-03-22 Nexwafe Gmbh Verfahren zum Anordnen mehrerer Saatsubstrate an einem Trägerelement und Trägerelement mit Saatsubstraten
CN108461388B (zh) * 2018-03-26 2020-11-06 云谷（固安）科技有限公司 一种衬底结构、加工方法和显示装置
CN111952238A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 具有空腔结构的soi衬底及其制备方法
CN111952240A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 具有纳米级空腔结构的soi衬底及其制备方法
CN114512380B (zh) * 2022-01-28 2023-03-28 电子科技大学 一种栅极自对准的垂直纳米空气沟道三极管制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6372609B1 (en) * 1998-10-16 2002-04-16 Shin-Etsu Handotai Co., Ltd. Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
JP2003257804A (ja) * 2002-02-27 2003-09-12 Sony Corp 複合基板および基板製造方法
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0832038A (ja) * 1994-07-15 1996-02-02 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板
JPH1174209A (ja) 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4103447B2 (ja) * 2002-04-30 2008-06-18 株式会社Ｉｈｉ 大面積単結晶シリコン基板の製造方法
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
EP1835533B1 (en) 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
CN101504930B (zh) * 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6372609B1 (en) * 1998-10-16 2002-04-16 Shin-Etsu Handotai Co., Ltd. Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
JP2003257804A (ja) * 2002-02-27 2003-09-12 Sony Corp 複合基板および基板製造方法
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate

Also Published As

Publication number Publication date
KR20090086165A (ko) 2009-08-11
US7767547B2 (en) 2010-08-03
CN101504930A (zh) 2009-08-12
KR101515793B1 (ko) 2015-05-04
US7939426B2 (en) 2011-05-10
US20090197392A1 (en) 2009-08-06
JP5394766B2 (ja) 2014-01-22
US20100291755A1 (en) 2010-11-18
JP2009212505A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
CN101504930B (zh) Soi衬底的制造方法
CN101308783B (zh) 半导体衬底、半导体装置、以及其制造方法
CN101669193B (zh) Soi衬底及其制造方法和半导体器件
KR101561855B1 (ko) Ｓｏｉ기판의 제작방법
CN101393859B (zh) 设置有半导体膜的衬底及其制造方法
JP5503866B2 (ja) Ｓｏｉ基板の作製方法
CN101510524B (zh) Soi衬底的制造方法
KR20100033408A (ko) 반도체 장치의 제조 방법
JP5500798B2 (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5409033B2 (ja) 半導体装置の作製方法
JP5486781B2 (ja) 半導体装置の作製方法
US7977206B2 (en) Method for manufacturing SOI substrate using the heat treatment apparatus
US8420504B2 (en) Method for manufacturing semiconductor device
JP5386193B2 (ja) Ｓｏｉ基板の作製方法
US8329520B2 (en) Method for manufacturing semiconductor device using a laser annealing process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131016

Termination date: 20190121

CF01 Termination of patent right due to non-payment of annual fee