JP5755931B2 - 半導体膜の作製方法、電極の作製方法、2次電池の作製方法、および太陽電池の作製方法 - Google Patents

半導体膜の作製方法、電極の作製方法、2次電池の作製方法、および太陽電池の作製方法 Download PDF

Info

Publication number
JP5755931B2
JP5755931B2 JP2011093065A JP2011093065A JP5755931B2 JP 5755931 B2 JP5755931 B2 JP 5755931B2 JP 2011093065 A JP2011093065 A JP 2011093065A JP 2011093065 A JP2011093065 A JP 2011093065A JP 5755931 B2 JP5755931 B2 JP 5755931B2
Authority
JP
Japan
Prior art keywords
film
single crystal
crystal semiconductor
semiconductor film
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011093065A
Other languages
English (en)
Other versions
JP2011249775A (ja
JP2011249775A5 (ja
Inventor
翔 加藤
翔 加藤
和貴 栗城
和貴 栗城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011093065A priority Critical patent/JP5755931B2/ja
Publication of JP2011249775A publication Critical patent/JP2011249775A/ja
Publication of JP2011249775A5 publication Critical patent/JP2011249775A5/ja
Application granted granted Critical
Publication of JP5755931B2 publication Critical patent/JP5755931B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Description

技術分野は、剥離工程を含む単結晶半導体膜および電極の作製方法に関する。
単結晶半導体膜の作製方法の1つとして、水素イオン注入剥離法が挙げられる。水素イオン注入剥離法は、水素イオンを打ち込んで脆化領域を形成した単結晶半導体基板を支持基板に貼り合わせ、熱処理によって、当該脆化領域から単結晶半導体基板と支持基板とを分断して単結晶半導体膜を得る方法である。
特許文献1には、水素イオン注入剥離法を用いたSOI(Silicon on Insulator)基板の製造方法が提案されている。
特開2004−87606号 公報
水素イオン注入剥離法は、脆化領域を形成するために、単結晶半導体基板にイオンの注入処理をする必要がある。したがって、イオンの注入を行う装置が必要であり、また水素イオンの加速エネルギーやドーズ量を制御する必要もある。さらに、単結晶半導体基板へのダメージも無視できない。
また、水素イオン注入剥離法は、単結晶半導体基板と支持基板との接合を強固にするため、比較的高い温度(300℃以上)で熱処理する必要がある。したがって、熱処理に伴うコストが高くなってしまう。そして、当該熱処理は、支持基板との貼り合わせの後に行われるため、有機樹脂基板などの耐熱性の低い基板を支持基板として用いることが困難である。つまり、水素イオン注入剥離法を用いて、有機樹脂基板などの上に単結晶半導体膜を形成することは難しい。
そこで、イオンドーピング処理や高温での熱処理を必要とせず、簡単かつコストの低い方法で単結晶半導体膜を得る方法を提供することを課題とする。
本発明は、被形成表面上に、圧縮応力を有する膜と引張応力を有する膜とを積層させることによって、上記積層構造を被形成表面から分離することを趣旨とするものである。より具体的な構成としては、次のようなものを挙げることができる。
本発明の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、引張応力を有する膜を形成し、単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。
本発明の別の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、引張応力を有する膜を形成し、引張応力を有する膜表面に、フィルムを粘着し、フィルム上から単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。
本発明の別の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、熱硬化性樹脂(例えば、エポキシ樹脂)膜を形成し、熱硬化性樹脂膜を加熱によって硬化させることにより、引張応力を有する熱硬化性樹脂膜とし、硬化させた熱硬化性樹脂膜表面に、フィルムを粘着し、フィルム上から、単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。
上記作製方法において、剥離工程前に、フィルムおよび硬化した熱硬化性樹脂膜に溝を形成する場合がある。また、熱硬化性樹脂膜として、エポキシ樹脂膜を用いる場合がある。
本発明の別の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、導電性を付与した熱硬化性樹脂(例えば、エポキシ樹脂)膜を形成し、熱硬化性樹脂膜を加熱によって硬化させることにより、引張応力を有する熱硬化性樹脂膜とし、硬化させた熱硬化性樹脂膜表面に、フィルムを粘着し、フィルム上から、単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。
上記作製方法において、剥離工程前に、フィルムおよび硬化した熱硬化性樹脂膜に溝を形成する場合がある。また、熱硬化性樹脂膜として、エポキシ樹脂膜を用いる場合がある。
本発明の別の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、銀ペースト膜を形成し、銀ペースト膜を加熱によって硬化させることにより、引張応力を有する銀ペースト膜とし、硬化させた銀ペースト膜表面に、フィルムを粘着し、フィルム上から、単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。なお、ここでは便宜上、「ペースト」を硬化させた後についても「銀ペースト膜」の表現を用いることとする。
本発明の別の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、ITO膜を形成し、ITO膜を、加熱によって硬化させることにより、引張応力を有するITO膜とし、硬化させたITO膜表面に、フィルムを粘着し、フィルム上から、単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。
なお、上記の単結晶半導体膜の作製方法を用いて、電池などの電極を作製することが可能である。
単結晶半導体膜の剥離のためのイオンドーピング処理を必要としないため、単結晶半導体基板へのダメージを少なくできる。また、低温での熱処理のみで、単結晶半導体膜を得ることができる。そのため、低コストで単結晶半導体膜を得ることができる。
単結晶半導体膜の作製工程を示す模式図。 単結晶半導体膜をリチウムイオン2次電池の負極として用いる場合の模式図。 単結晶半導体膜を太陽電池のp型基板として用いる場合の模式図。 応力測定の結果を示す図。
(実施の形態1)
図1に基づいて、単結晶半導体膜の作製方法を説明する。
本明細書において、単結晶とは、任意の結晶軸に注目したとき、試料のどの部分においてもその向きが同一であるような結晶質固体をいう。ただし、部分的に結晶軸の向きが変わっているものや、格子欠陥が含まれるものも、単結晶として扱う。
第1工程として、単結晶半導体基板10の表面を洗浄し、自然酸化膜を除去する(図示せず)。単結晶半導体基板10の界面に自然酸化膜が存在すると、続く第2工程において、エピタキシャル成長による結晶性が劣化するためである。
単結晶半導体基板10には、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第14族元素からなる単結晶半導体基板を用いることができる。
単結晶半導体基板10の表面の洗浄には、希フッ酸(DHF)、硫酸過水(SPM)、アンモニア過水(APM)、塩酸過水(HPM)などを用いることができる。
第2工程として、表面を洗浄した単結晶半導体基板10表面に、気相エピタキシャル成長法によって、単結晶半導体膜11を形成する(図1(A)参照)。単結晶半導体膜11は、圧縮応力を有するものであることが望ましい。または、何らかの処理(例えば熱処理)によって圧縮応力を示すものであることが望ましい。後の単結晶半導体膜11の分離を、不具合なく行えるようにするためである。
気相エピタキシャル成長法には、例えば、化学的気相成長(CVD:Chemical Vapor Deposition)法を選択することができる。
単結晶半導体膜11の膜厚は、適宜必要な厚さとすればよい。ただし、単結晶半導体膜11の膜厚と、圧縮応力には、正の相関がある。したがって、単結晶半導体膜11の膜厚を厚くするほど、単結晶半導体膜11の圧縮応力は増大し、単結晶半導体基板10と単結晶半導体膜11との界面での分離をより容易なものとすることができる。
第3工程として、単結晶半導体膜11表面に、スクリーン印刷法によって、熱硬化性樹脂膜12を形成する(図1(B)参照)。熱硬化性樹脂膜12としては、例えば、エポキシ樹脂膜を適用することができる。なお、熱硬化性樹脂膜12は、引張応力を有する膜の一例に過ぎないものである。開示する発明の技術思想は、圧縮応力を有する半導体膜表面に引張応力を有する膜を形成することによって、半導体膜の分離を容易にすることであるから、単結晶半導体膜11表面に形成する膜として熱硬化性樹脂膜以外の引張応力を有する膜を適用できることは言うまでもない。
熱硬化性樹脂膜12の膜厚と、温度変化に起因する熱応力には、正の相関がある。したがって、熱硬化性樹脂膜12の膜厚が薄いと、生じる熱応力が弱く、第6工程において、単結晶半導体基板10との界面から、単結晶半導体膜11が分離せず、フィルム13のみが剥がれるという現象が起こり得る。よって、熱硬化性樹脂膜12は、適切な膜厚で形成することが必要である。なお、熱硬化性樹脂膜12には、熱応力以外の応力も存在しうる。このように、圧縮応力として、熱応力以外の応力を含んでいても良いことはいうまでもない。
第4工程として、熱硬化性樹脂膜12を加熱硬化する(図示せず)。この場合の加熱温度は、200℃程度でよい。
第5工程として、硬化した熱硬化性樹脂膜12表面に、フィルム13を粘着する(図1(C)参照)。続く第6工程において、単結晶半導体膜11の破損を防止するためである。
フィルム13の材質は、フィルム13と熱硬化性樹脂膜12との界面の密着性が、単結晶半導体基板10と単結晶半導体膜11との界面の密着性より高くなるように選択すれば良い。例えば、ポリエステル、アクリル、アラミドなどの有機材料を用いることができる。また、チタンなどの導電性を有する材料を用いても良い。
第6工程として、ローラー14によって、フィルム13上から単結晶半導体膜11に均一に力を加えて、単結晶半導体膜11を分離させる(図1(D)参照)。単結晶半導体膜11に均一に力を加えることで、単結晶半導体基板10との界面からの単結晶半導体膜11の分離が容易になる。
単結晶半導体膜11の水平方向に、全方位均一な力をかけるために、ローラー14以外の手段を用いても構わない。また、単結晶半導体膜11を好適に分離することができるのであれば、均一な力をかける方法のみに限定する必要もない。
第6工程前に、溝加工(スクライビング)により、フィルム13および硬化した熱硬化性樹脂膜12に浅い溝を形成してもよい。この溝加工により、第6工程における剥離がさらに容易になる。
以上の工程により、フィルム13上に剥離転置された、単結晶半導体膜11が得られる(図1(E)参照)。
上記工程により得られた単結晶半導体膜11は、薄く、曲げることができる。したがって、フレキシブルデバイス用途に適用することができる。
また、上記工程により得られた単結晶半導体膜11には、わずかな表面凹凸が存在する。したがって、転置する膜や基材との良好な密着性が得られる。
単結晶半導体膜11分離後の単結晶半導体基板10は、再生処理の後、再利用可能である。再生処理は、単結晶半導体基板10の表面を平坦化するための平坦化処理および単結晶半導体基板10の結晶欠陥を低減するための熱処理をすればよい。
(実施の形態2)
実施の形態1で示した単結晶半導体膜11は、リチウムイオン2次電池またはリチウムイオンキャパシタの負極として用いることができる。
なお、本実施の形態で示す第3工程、第5工程、および第6工程は、実施の形態1で示した第3工程、第5工程、および第6工程にそれぞれ対応する。
単結晶半導体膜11を負極として用いる場合、第3工程において、熱硬化性樹脂(例えば、エポキシ樹脂)にニッケル(Ni)などの金属を混ぜ、熱硬化性樹脂膜12に導電性を付与する必要がある。
あるいは、第3工程において、熱硬化性樹脂のかわりに銀ペーストを用いて、銀ペースト膜を形成してもよい。
または、第3工程において、スクリーン印刷法によって熱硬化性樹脂膜12を形成するかわりに、ゾルゲル法によって酸化インジウム酸化スズ合金(ITO)膜を形成してもよい。この場合は、酸化インジウム酸化スズ合金(ITO)膜の導電性を利用できる。
なお、フィルム13を残存させる場合には、第5工程において、フィルム13として、チタンフィルムなどの導電性を有するフィルムを用いることが望ましい。
単結晶半導体膜11を負極として用いる場合、導電性を付与された熱硬化性樹脂膜12などを集電体として用いることができる。また、例えば、第6工程において、単結晶半導体膜11を剥離後、さらに、銅(Cu)やチタン(Ti)などの集電体に単結晶半導体膜11を転置しても良い。
あるいは、第5工程において、フィルム13を粘着後、さらに、フィルム13表面に、銅シートなどを粘着し、集電体としてもよい。この場合には、集電体、フィルム13、導電性が付与された熱硬化性樹脂膜12、単結晶半導体膜11の積層構造となる。
図2には、上記単結晶半導体膜を負極として用いたリチウムイオンキャパシタ(またはリチウムイオン2次電池)の構造の例を示す。
図2(A)には、導電性が付与された熱硬化性樹脂膜12と、単結晶半導体膜11と、固体電解質25と、正極20と、集電体21とが積層された構造体を示している。ここで、導電性が付与された熱硬化性樹脂膜12と、集電体21には、それぞれ、取り出し電極26と、取り出し電極27が接続されている。また、取り出し電極を除く部分を覆うように、保護膜28が設けられている。なお、この場合には、第6工程において単結晶半導体膜11を剥離した後に、フィルム13は除去されることになる。
図2(B)には、導電性が付与された熱硬化性樹脂膜12と、集電体22と、単結晶半導体膜11と、固体電解質25と、正極20と、集電体21とが積層された構造体を示している。また、集電体22と、集電体21には、それぞれ、取り出し電極26と、取り出し電極27が接続されている。また、取り出し電極を除く部分を覆うように、保護膜28が設けられている。なお、この構造を採用する場合、熱硬化性樹脂膜への導電性の付与は必須ではない。また、この場合にも、第6工程において単結晶半導体膜11を剥離した後に、フィルム13は除去される。
図2(B)に示される構造体では、集電体22は、単結晶半導体膜11と熱硬化性樹脂膜12との間に設けられている。集電体22は、例えば、第3工程において、単結晶半導体膜11表面に熱硬化性樹脂膜12を形成する前に形成する。集電体22としては、例えば、蒸着法あるいはスパッタリング法による金属膜などを適用すればよい。なお、単結晶半導体膜11に対して、熱硬化性樹脂膜の圧縮応力の影響を与えることができるものであって、負極の集電体として用いることができるものであれば、集電体の材料等は特に限定されない。
図2(C)には、導電性が付与された熱硬化性樹脂膜12と、単結晶半導体膜11と、セパレータ23と、正極20と、集電体21とが積層された構造体を示している。ここで、導電性が付与された熱硬化性樹脂膜12と、集電体21には、それぞれ、取り出し電極が接続されていても良い。また、保護膜が設けられていても良い。また、熱硬化性樹脂膜12や単結晶半導体膜11の周囲を覆う負極缶、正極20や集電体21の周囲を覆う正極缶などを設けても良い。負極缶や正極缶には、ステンレスなどの材料を用いることができる。なお、この場合にも、第6工程において単結晶半導体膜11を剥離した後に、フィルム13は除去される。
なお、上記において、正極20としてリン酸鉄リチウム(LiFePO)などを、集電体21としてアルミニウム(Al)などを、集電体22として銅(Cu)などを、セパレータ23として樹脂材料などを用いることができる。
(実施の形態3)
実施の形態1で示した単結晶半導体膜11は、太陽電池のp型基板として用いることができる。この構成を、図3に基づいて説明する。
なお、本実施の形態で示す第2工程、第3工程、および第6工程は、実施の形態1で示した第2工程、第3工程、および第6工程にそれぞれ対応する。
第2工程において、p型の単結晶半導体膜11を得るため、p型の単結晶半導体基板10を用いる。
第3工程において、単結晶半導体膜11表面に、熱硬化性樹脂膜12を形成する前に、蒸着法あるいはスパッタリング法によって、金属膜30を成膜する。なお、単結晶半導体膜11に対して、熱硬化性樹脂膜の圧縮応力の影響を与えることができるものであれば、金属膜30の材料等は特に限定されない。
第6工程において、単結晶半導体膜11を剥離後、単結晶半導体膜11表面に、蒸着法あるいはスパッタリング法によって、アモルファスシリコン膜31を成膜する。アモルファスシリコン膜31は、単結晶半導体膜11とヘテロ接合するように、例えば、i型とする。
その後、アモルファスシリコン膜31表面に、蒸着法あるいはスパッタリング法によって、半導体膜32を成膜する。半導体膜32は、n型のシリコン(Si)膜やn型の酸化亜鉛(ZnO)膜を適用できる。
最後に、半導体膜32表面に、グリッド電極33を形成すると、太陽電池が完成する。
このように、剥離転置した単結晶半導体膜11を用いた太陽電池は、集積化しやすい利点がある。
なお、単結晶半導体膜11は、太陽電池のn型基板として用いることもできる。この場合は、n型の単結晶半導体基板10を使用する。また、半導体膜32は、p型のシリコン(Si)膜やp型の酸化亜鉛(ZnO)膜を適用できる。
本実施例では、単結晶半導体膜の好適な剥離が実現される条件における、単結晶半導体膜の膜応力と、引っ張り応力を有する膜の膜応力とを測定した結果について示す。なお、本実施例において示す条件は、あくまで一例に過ぎず、開示する発明の一態様が本実施例に記載の条件のみに限定されるものではない。
本実施例の測定に係るサンプルは、まず、シリコンウェハ上に、気相エピタキシャル成長法によって500nm程度の厚さの単結晶シリコン膜を形成し、次に、当該単結晶シリコン膜上に、引っ張り応力を有する膜としてエポキシ樹脂膜を30μm程度の厚さで形成し、その後、200℃において30分間の熱処理(エポキシ樹脂膜の加熱硬化)を行うことによって作製された。
応力の測定は、シリコンウェハ上に単結晶シリコン膜が形成された状態(第1の測定)、および、単結晶シリコン膜上にエポキシ樹脂膜を形成し、当該エポキシ樹脂膜を硬化させた後の状態(第2の状態)、について行った。つまり、第1の状態では、単結晶シリコン膜の膜応力が測定され、第2の状態では、単結晶シリコン膜とエポキシ樹脂膜の積層状態の膜応力が測定されることになる。
応力の測定は、応力に起因する反り量を測定することによって行われた。具体的には、レーザー光を被測定表面に入射させ、その反射光の状態(反射角など)を見ることによって行った。また、本実施例では、直交するx方向とy方向の二つの方向についての反り量を測定することによって、面内の二つの方向に関する応力測定を行った。なお、測定開始前には、シリコンウェハについて同様の測定を行って、その状態(反りの状態)を基準に、各膜の応力を判定した。
図4には、応力測定の結果を示す。図中、横軸は、単結晶シリコン膜(結晶成長Si)、または、単結晶シリコン膜とエポキシ樹脂膜の積層膜(結晶成長Si\エポキシ樹脂)、のいずれかの状態を示しており、縦軸は、測定された応力を示している。また、ばつ印はx方向に関する測定結果を示しており、四角印はy方向に関する測定結果を示している。なお、縦軸は、上にくるほど圧縮応力が大きくなることを示している。
図4から、単結晶シリコン膜は、比較的大きな圧縮応力を有するのに対して、単結晶シリコン膜とエポキシ樹脂膜の積層膜では、単結晶シリコン膜より圧縮応力が弱まっていることが分かる。これは、エポキシ樹脂膜の圧縮応力により、単結晶シリコン膜の圧縮応力が緩和されたことに起因するものである。
このように、単結晶半導体膜として圧縮応力を有する膜を形成し、その後、引張応力を有する膜を形成することで、好適な分離が実現される。応力の絶対値について特に限定はないが、例えば、単結晶半導体膜の圧縮応力の絶対値を基準として、引張応力を有する膜の引張応力の絶対値が0.3倍以上3.0倍以下(好ましくは0.5倍以上2.0倍以下)であれば、十分に好適な分離を実現することができる。
10 単結晶半導体基板
11 単結晶半導体膜
12 熱硬化性樹脂膜
13 フィルム
14 ローラー
20 正極
21 集電体
22 集電体
23 セパレータ
25 固体電解質
26 取り出し電極
27 取り出し電極
28 保護膜
30 金属膜
31 アモルファスシリコン膜
32 半導体膜
33 グリッド電極

Claims (5)

  1. 単結晶半導体基板上に、気相エピタキシャル成長法によって単結晶半導体膜を形成し、
    前記単結晶半導体膜上に、熱硬化性樹脂膜を形成し、
    前記熱硬化性樹脂膜を加熱によって硬化させ、
    前記硬化させた熱硬化性樹脂膜上に、フィルムを粘着し、
    前記フィルム上から、前記単結晶半導体膜に力を加えて、前記単結晶半導体基板と前記単結晶半導体膜とを分離し、
    前記単結晶半導体基板と前記単結晶半導体膜とを分離する前に、
    前記フィルムおよび前記硬化させた熱硬化性樹脂膜に溝を形成する半導体膜の作製方法。
  2. 請求項1において、
    前記熱硬化性樹脂膜は、導電性を有する半導体膜の作製方法。
  3. 請求項1または2に記載の半導体膜の作製方法を用いた電極の作製方法。
  4. 請求項1または2に記載の半導体膜の作製方法を用いた2次電池の作製方法。
  5. 請求項1または2に記載の半導体膜の作製方法を用いた太陽電池の作製方法。
JP2011093065A 2010-04-28 2011-04-19 半導体膜の作製方法、電極の作製方法、2次電池の作製方法、および太陽電池の作製方法 Expired - Fee Related JP5755931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011093065A JP5755931B2 (ja) 2010-04-28 2011-04-19 半導体膜の作製方法、電極の作製方法、2次電池の作製方法、および太陽電池の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010103372 2010-04-28
JP2010103372 2010-04-28
JP2011093065A JP5755931B2 (ja) 2010-04-28 2011-04-19 半導体膜の作製方法、電極の作製方法、2次電池の作製方法、および太陽電池の作製方法

Publications (3)

Publication Number Publication Date
JP2011249775A JP2011249775A (ja) 2011-12-08
JP2011249775A5 JP2011249775A5 (ja) 2014-05-29
JP5755931B2 true JP5755931B2 (ja) 2015-07-29

Family

ID=44858559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011093065A Expired - Fee Related JP5755931B2 (ja) 2010-04-28 2011-04-19 半導体膜の作製方法、電極の作製方法、2次電池の作製方法、および太陽電池の作製方法

Country Status (2)

Country Link
US (1) US8846496B2 (ja)
JP (1) JP5755931B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160126337A1 (en) * 2013-05-31 2016-05-05 Hitachi Kokusai Electric Inc. Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method
FR3034569B1 (fr) * 2015-04-02 2021-10-22 Soitec Silicon On Insulator Electrolyte solide avance et sa methode de fabrication
CN106548972B (zh) 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
US10601033B2 (en) * 2017-09-29 2020-03-24 International Business Machines Corporation High-performance rechargeable batteries having a spalled and textured cathode layer
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582559A (en) * 1984-04-27 1986-04-15 Gould Inc. Method of making thin free standing single crystal films
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2994837B2 (ja) 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
DE69333619T2 (de) 1992-01-30 2005-09-29 Canon K.K. Herstellungsverfahren für Halbleitersubstrate
JP3085184B2 (ja) 1996-03-22 2000-09-04 住友金属工業株式会社 Soi基板及びその製造方法
JPH1093122A (ja) 1996-09-10 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
JP3962465B2 (ja) * 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
JP3864495B2 (ja) 1997-05-15 2006-12-27 株式会社デンソー 半導体基板の製造方法
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JP3619058B2 (ja) * 1998-06-18 2005-02-09 キヤノン株式会社 半導体薄膜の製造方法
JP3921823B2 (ja) 1998-07-15 2007-05-30 信越半導体株式会社 Soiウェーハの製造方法およびsoiウェーハ
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4296726B2 (ja) 2001-06-29 2009-07-15 株式会社Sumco 半導体基板の製造方法及び電界効果型トランジスタの製造方法
EP1560272B1 (en) * 2004-01-29 2016-04-27 Panasonic Intellectual Property Management Co., Ltd. Solar cell module
EP1863100A1 (en) * 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for the production of thin substrates
US7790563B2 (en) 2007-07-13 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device and method for manufacturing semiconductor device
US7795114B2 (en) 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
JP5248994B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248995B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7781308B2 (en) 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
CN101504930B (zh) 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
JP5654206B2 (ja) 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Soi基板の作製方法及び該soi基板を用いた半導体装置
EP2105957A3 (en) 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5496540B2 (ja) 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7947523B2 (en) 2008-04-25 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US8048754B2 (en) * 2008-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer
JP5611571B2 (ja) 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Soi基板の作製方法

Also Published As

Publication number Publication date
JP2011249775A (ja) 2011-12-08
US20110269301A1 (en) 2011-11-03
US8846496B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
TWI485873B (zh) A single crystal silicon solar cell manufacturing method and a single crystal silicon solar cell
JP5755931B2 (ja) 半導体膜の作製方法、電極の作製方法、2次電池の作製方法、および太陽電池の作製方法
US8936961B2 (en) Removal of stressor layer from a spalled layer and method of making a bifacial solar cell using the same
CN104981910B (zh) 薄硅太阳能电池的金属箔辅助制造
JP5048380B2 (ja) 単結晶シリコン太陽電池の製造方法
EP2157621B1 (en) Heterojunction solar cell and process for manufacturing the same
JP2017505989A (ja) 印刷法によるエピタキシャルリフトオフ太陽電池の小型放物面型集光器との統合
JP2008131002A (ja) 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
US8680393B2 (en) Thin film solar cells
JP2008112848A (ja) 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
US20130180578A1 (en) Silicon Heterojunction Solar Cells
JP2014075526A (ja) 光電変換素子および光電変換素子の製造方法
JP2014053459A (ja) 光電変換素子の製造方法
TWI497742B (zh) 使用硼摻雜的矽鍺層的層轉移技術
TW201344932A (zh) 形成可撓太陽能電池的方法
JP6115806B2 (ja) 光起電力装置
US8822816B2 (en) Niobium thin film stress relieving layer for thin-film solar cells
Lee et al. Ultrathin Crystalline Silicon Nano and Micro Membranes with High Areal Density for Low‐Cost Flexible Electronics
US20130082357A1 (en) Preformed textured semiconductor layer
JP2017507486A (ja) 基板から剥離可能な薄膜積層体を製造するための方法
US11710799B2 (en) Controlled thermomechanical delamination of thin films
JP2011243726A (ja) 太陽電池の製造方法
TW201101501A (en) Manufacturing method of solar cell
KR101317499B1 (ko) 듀얼 스트레스를 가지는 태양전지 및 그 제조방법
JP2005136125A (ja) 光電変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150528

R150 Certificate of patent or registration of utility model

Ref document number: 5755931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees