JP5248994B2 - 光電変換装置の製造方法 - Google Patents

光電変換装置の製造方法 Download PDF

Info

Publication number
JP5248994B2
JP5248994B2 JP2008294261A JP2008294261A JP5248994B2 JP 5248994 B2 JP5248994 B2 JP 5248994B2 JP 2008294261 A JP2008294261 A JP 2008294261A JP 2008294261 A JP2008294261 A JP 2008294261A JP 5248994 B2 JP5248994 B2 JP 5248994B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
single crystal
layer
crystal semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008294261A
Other languages
English (en)
Other versions
JP2009152566A5 (ja
JP2009152566A (ja
Inventor
史人 井坂
翔 加藤
孝征 根井
立 小松
明久 下村
浩二 大力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008294261A priority Critical patent/JP5248994B2/ja
Publication of JP2009152566A publication Critical patent/JP2009152566A/ja
Publication of JP2009152566A5 publication Critical patent/JP2009152566A5/ja
Application granted granted Critical
Publication of JP5248994B2 publication Critical patent/JP5248994B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/077Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type the devices comprising monocrystalline or polycrystalline materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、単結晶半導体又は多結晶半導体を用いた光電変換装置及びその製造方法に関する。
産業の発達により、世界のエネルギー消費量は増加の一途をたどっている。しかしながら、主に使用されている石油、石炭、天然ガスなどのエネルギーは大量の二酸化炭素を排出し、近年の急激な地球温暖化の要因ともなっている。そこで、二酸化炭素の排出量が少なく、環境に優しい太陽光発電の普及が進んでいる。
太陽光発電は、太陽熱を利用するものもあるが、多くは半導体の光電特性を利用して光エネルギーを電気エネルギーに変換する光電変換装置(太陽電池、光起電力装置ともいわれる)が適用されている。
光電変換装置は既に市販されており、世界各国政府の太陽電池支援策にも後押しされ、生産量は年々増加している。例えば、2006年の全世界での太陽電池の生産量は2521MWであり、年率40%を超える勢いで増加している。世界的に普及が進んでいるのは結晶半導体を用いた光電変換装置であり、単結晶シリコン基板又は多結晶シリコン基板を用いたものが生産量の大部分を占めている。
シリコンを材料とする結晶系光電変換装置は、太陽光を吸収するために10μm程度の厚さがあれば十分であるが、製品として製造される単結晶シリコンウェーハの厚さは直径6インチ(直径150mm)〜直径12インチ(直径300mm)で膜厚600μm〜800μm、多結晶シリコンウェーハのサイズは100mm角〜150mm角で膜厚200μm〜350μmとされている。つまり、単結晶シリコン基板や多結晶シリコン基板は光電変換装置として必要な厚さよりも数十倍以上の厚さを有しており、原料となる基板を有効活用しているとは言い難い状況にある。極端に言えば、このような単結晶シリコン基板又は多結晶シリコン基板を光電変換装置に用いる場合、そのほとんどは光電変換装置の形状を維持するための構造体としてしか機能していない。
光電変換装置の生産量が年々増加するにつれ、単結晶シリコンや多結晶シリコンの原料であるシリコンの供給不足と、価格高騰が産業界の深刻な問題となっている。半導体不況の影響を受け供給過剰であった多結晶シリコンの需給バランスは、半導体(LSI)産業の回復に加え太陽電池市場の急激な拡大により、一転して2005年度頃からは供給不足の事態に陥っている。既に、世界の大手シリコン供給メーカ各社がシリコン生産能力の増強を図っているものの、需要の伸びがそれを上回っており、供給不足の状況は当面の間続くものと思われている。
光電変換装置の構造は、様々なものが提案されている。単結晶シリコン基板又は多結晶シリコン基板にn型又はp型の拡散層を形成した典型的な構成に加え、単結晶半導体又は多結晶半導体で構成される単位セルと、アモルファス半導体又は微結晶半導体で構成される単位セルを組み合わせた、異種単位セル同士を組み合わせた積層型の光電変換装置が知られている(例えば、特許文献1参照)。しかしながら、上述のような光電変換装置も、単結晶半導体基板または多結晶半導体基板を用いる必要がある。
ところで、近年では絶縁表面を有する基板上に形成された単結晶シリコン薄膜を有するSOI(Silicon On Insulator)構造の開発が盛んである。SOI基板は高価であるが、支持基板をガラス基板などの安価な基板で代用できればバルク単結晶シリコン基板よりも低コスト化を図ることができる。また、原料となるシリコンの消費量も低減することができる。例えば、水素イオン注入剥離法を利用して、ガラス基板に単結晶シリコン層を固定したSOI基板を製造する方法が知られている(例えば、特許文献2参照)。
特公平6−044638号公報 特開平11−097379号公報
水素イオン注入剥離法は、SIMOX基板や研削・研磨を利用した貼り合わせ基板よりも、低温プロセスで均一な単結晶シリコン薄膜を形成できる。また、単結晶シリコン薄膜を剥離した単結晶シリコン基板を繰り返し利用することが可能であり、資源の有効活用を図ることができる。
SOI基板を用いて光電変換装置を製造しようとした場合、太陽光を効率よく吸収するため、単結晶シリコン薄膜の膜厚をある程度厚くする必要がある。太陽電池の場合、光電変換効率を考慮すると少なくとも800nm以上の単結晶シリコン薄膜が必要である。水素イオン注入剥離法を利用する場合、イオン注入装置の加速電圧により単結晶シリコン基板に対するイオンの注入深さが決まり、得られる単結晶シリコン薄膜の膜厚が決定されていた。しかし、イオン注入装置の加速電圧には装置上の制限があり、単結晶シリコン基板に対してイオン注入できる深さに上限があった。また、イオン注入の深さを深くしようとするほど、イオンを注入する際に高加速電圧とする必要があるが、従来の装置では加速電圧を高くして大電流を得ることは難しかった。したがって、高加速電圧とした場合、所定の注入量を得るため長時間を要し、タクトタイムが低下する懸念もあった。
本発明は、上述のような問題を鑑み、限りある資源を有効活用しつつ、優れた光電変換特性を有する光電変換装置とその製造方法を提供することを課題の一とする。
化学気相成長(CVD;Chemical Vapor Deposition)法、代表的にはプラズマ化学気相成長法(以下、プラズマCVD法という)法によるエピタキシャル成長技術を利用して、光電変換装置を構成する半導体層を形成する。本発明では、支持基板上に形成した単結晶半導体層をエピタキシャル成長させ、該単結晶半導体層を厚膜化させる。エピタキシャル成長させる前の単結晶半導体層は、単結晶半導体基板を薄片化することで得ることができる。
単結晶半導体層のエピタキシャル成長は、シラン系ガスと水素との混合ガスを原料ガスとして、プラズマを用いた化学気相成長法により行う。シラン系ガスは、代表的にはシランとする。シラン系ガスに対して、流量比で50倍以上、好ましくは100倍以上の水素を含み、すなわちシラン系ガスが水素で希釈された原料ガスを用いて半導体層のエピタキシャル成長を行う。
また、上記プラズマCVD法は、真空下で、高周波電力又はマイクロ波電力を印加してプラズマを発生させることが好ましい。ここで真空下とは、大気圧以下、好ましくは1Pa以上10Pa以下とする。また、高周波電力は電力周波数10MHz〜200MHzとし、代表的には13.56MHz又は60MHzとする。また、マイクロ波電力は電力周波数1GHz〜5GHzとし、代表的には2.45GHzとする。
本発明の一は、単結晶半導体基板の一表面から1000nm未満の深さの領域に脆化層を形成し、且つ単結晶半導体基板の一表面側に第1不純物半導体層、第1電極、絶縁層を形成する。絶縁層と支持基板とを重ね合わせて貼り合わせた後、脆化層又は当該脆化層の近傍を劈開面として単結晶半導体基板を分離させることにより、支持基板上に第1単結晶半導体層を形成する。シラン系ガスと、該シラン系ガスに対して流量比で50倍以上の水素と、を原料ガスとして、プラズマ化学気相成長法により、第1単結晶半導体層上に半導体層をエピタキシャル成長させて第2単結晶半導体層を形成する。第2単結晶半導体層上に、第1不純物半導体層とは逆の導電型の第2不純物半導体層を形成し、第2不純物半導体層上に第2電極を形成する光電変換装置の製造方法である。
なお、本明細書における「劈開」とは、脆化層又は当該脆化層の近傍で、単結晶半導体基板を分離することを示す。また、「分離面」とは、単結晶半導体基板を脆化層又は当該脆化層の近傍で分離することで形成される面である「分離面」のことを示す。
本発明の一は、単結晶半導体基板の一表面から1000nm未満の深さの領域に脆化層を形成し、且つ単結晶半導体基板の一表面側に第1不純物半導体層、第1電極、絶縁層を形成する。絶縁層と支持基板とを重ね合わせて貼り合わせた後、脆化層又は当該脆化層の近傍を分離面として単結晶半導体基板を分離させることにより、支持基板上に第1単結晶半導体層を形成する。シラン系ガスと、該シラン系ガスに対して流量比で50倍以上の水素と、を原料ガスとして、プラズマ化学気相成長法により、第1単結晶半導体層上に半導体層をエピタキシャル成長させて第2単結晶半導体層を形成する。続けて、シラン系ガスと、シラン系ガスに対して流量比で50倍以上の水素と、一導電型を付与する不純物元素を含むドーピングガスと、を原料ガスとして、プラズマ化学気相成長法により、第2単結晶半導体層上に半導体層をエピタキシャル成長させて第2不純物半導体層を形成し、第2不純物半導体層上に第2電極を形成する光電変換装置の製造方法である。
ドーピングガスとしては、p型を付与する不純物を含むガス、又はn型を付与する不純物を含むガスを用いることができる。具体的には、p型を付与するドーピングガスとしてジボラン(B)、n型を付与するドーピングガスとしてフォスフィン(PH)を用いることができる。
上記構成において、支持基板と貼り合わせる前に、第1電極上に絶縁層を形成し、絶縁層を間に挟んで第1電極と支持基板とを重ね合わせて貼り合わせることもできる。
また、上記構成において、脆化層は、水素を含む原料ガスにより生成されるイオン又はクラスターイオンを用いることが好ましく、さらに、生成されるイオンを質量分離しないで電圧で加速して、単結晶半導体基板に照射するが好ましい。また、イオン又はクラスターイオンは、照射するイオンの総量に対してH イオンの割合を多くすることが好ましい。
また、上記構成において、第1単結晶半導体層と第2単結晶半導体層は、合わせた厚さを800nm以上とすることが好ましい。
また、上記構成において、単結晶基板としてp型の単結晶半導体基板を用いることにより、p型の第1単結晶半導体層を形成し、ドーピングガスを含まない原料ガスを用いて第1単結晶半導体層をエピタキシャル成長させることで、真性の第2単結晶半導体層を形成することができる。また、第1不純物半導体層をp型とし、第2不純物半導体層をn型とすることができる。
なお、本明細書における「真性の半導体(i型の半導体)」とは、真性又は実質的に真性である半導体をいうものであり、該半導体に含まれる一導電型を付与する不純物元素(p型を付与する不純物元素又はn型を付与する不純物元素)が1×1020/cm以下の濃度であり、酸素及び窒素が9×1019/cm以下の濃度であり、暗伝導度に対して光伝導度が100倍以上である半導体を指す。真性半導体には、硼素が1ppm〜1000ppm添加されていてもよい。真性半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示すことがあるので、成膜と同時に、或いは、成膜後に、p型を付与する不純物元素を添加することがある。p型を付与する不純物元素としては、代表的には硼素であり、B、BFなどの不純物気体を1ppm〜1000ppmの割合で半導体材料ガスに混入させると良い。そして硼素の濃度を、例えば1×1014/cm〜6×1016/cmとすると良い。
また、上記構成において、シラン系ガスとしては、シラン又はジシランを用いることができる。また、原料ガスに希ガスを添加することもできる。
また、プラズマ化学気相成長法は、プラズマCVD装置を使用して行うことができる。このとき、プラズマCVD装置のチャンバー内圧力は、1Pa以上10Pa以下とすることが好ましい。
結晶のエピタキシャル成長技術を利用し、光電変換層を構成する単結晶半導体層の厚膜化を図るため、資源の消費量を抑えつつ、光電変換効率の向上を図ることができる。また、単結晶半導体基板の表層部を薄片化し、単結晶半導体層として支持基板に接合させることにより、原料となる単結晶半導体の消費量を低減することができる。さらに、単結晶半導体層を分離した単結晶半導体基板は繰り返し利用することができる。したがって、資源を有効活用し、優れた光電変換特性を有する光電変換装置を適用できる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
図1に、本形態に係る光電変換装置100の断面の模式図を示す。また、図2に、本形態に係る光電変換装置100の上面の模式図を示す。なお、図1は、図2中のO−P切断線に対応する断面図の一例である。
本形態で示す光電変換装置100は、支持基板102上に固定されたユニットセル120を有する。ユニットセル120は単結晶半導体層を有する。ユニットセル120の支持基板102側には第1電極106が設けられ、該ユニットセル120の表面側には第2電極118が設けられている。また、第1電極106と電気的に接続して補助電極116が設けられている。本形態に係る光電変換装置100は、支持基板102上にユニットセル120が固定される構成であり、正極と正極に対する負極の電極、又は正極或いは負極に接続する電極は、支持基板102の同じ面側に露出する構成が採用される。
ユニットセル120が固定された支持基板102は、絶縁表面を有する基板若しくは絶縁基板であり、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板が適用される。
支持基板102とユニットセル120との間には絶縁層104が設けられている。また、ユニットセル120と絶縁層104との間には第1電極106が設けられ、ユニットセル120の支持基板102側と反対側の表面には第2電極118が設けられている。ユニットセル120は、第1電極106と第2電極118との間に挟持されている。また、絶縁層104は支持基板102と接合しており、さらに第1電極106と密接していることにより、ユニットセル120を支持基板102上に固定している。つまり、絶縁層104はユニットセル120と支持基板102とを接合する役割を果たす接合層として機能でき、例えば平均面粗さRa値が0.5nm以下、好ましくは0.3nm以下である層を形成する。なお、本明細書における平均面粗さ(Ra値)とは、JIS B0601で定義されている中心線平均粗さを面に対して適用できるよう3次元に拡張したものである。
第1電極106はユニットセル120と支持基板102との間に設けられている。第1電極106上にはユニットセル120が略全面に設けられており、下層には支持基板102が配置されているため、そのままでは得られた電気エネルギーを光電変換装置から外部に取り出しにくい。よって、電気的に接続する補助電極116を形成し、該補助電極116を取り出し電極として引き回せるようにすることで、電気エネルギーを外部に取り出しやすくすることができる。
ユニットセル120は、一導電型の第1不純物半導体層108と、第1単結晶半導体層110と、第2単結晶半導体層112と、第1不純物半導体層108とは逆の導電型の第2不純物半導体層114と、が順に形成された積層構造を有する。なお、第2不純物半導体層114と第1単結晶半導体層110の導電型が逆の関係にあれば、第1不純物半導体層108を設けない構成とすることも可能である。
ユニットセル120の第1単結晶半導体層110と第2単結晶半導体層112は、代表的には単結晶シリコンを適用する。また、単結晶半導体層に変えて、多結晶半導体層(代表的には多結晶シリコン)を適用することもできる。一導電型の第1不純物半導体層108と、前記一導電型とは逆の導電型の第2不純物半導体層114は、所定の導電型を付与する不純物元素が添加された半導体層である。第1不純物半導体層108をp型とする場合、第2不純物半導体層114はn型である。もちろん、第1不純物半導体層108をn型とし、第2不純物半導体層114をp型とすることもできる。p型を付与する不純物元素としてはホウ素、アルミニウムなどの元素周期表第13族元素が適用され、n型不純物元素としてはリン、ヒ素などの元素周期表第15族元素が適用される。不純物元素の添加は、イオン注入若しくはイオンドーピングで行うことができる。
本明細書では、「イオン注入」は原料ガスから生成されるイオンを質量分離して対象物に注入する方式を指し、「イオンドーピング」とは原料ガスから生成されるイオンを質量分離せず対象物に注入する方式を指す。
第1単結晶半導体層110は、単結晶半導体基板を薄片化して形成する。例えば、単結晶半導体基板の所定の深さに、水素を含む原料ガスにより生成されるイオン又はクラスターイオンを高濃度に注入し、その後熱処理を行うことにより表層の単結晶半導体層を分離して形成することができる。また、多孔質半導体層(代表的には多孔質シリコン層)上に単結晶半導体層をエピタキシャル成長させた後、多孔質半導体層をウォータージェットで劈開して分離する方法を適用してもよい。単結晶半導体基板としては、代表的には単結晶シリコンウェーハを適用する。
第2単結晶半導体層112は、第1単結晶半導体層110をエピタキシャル成長させて形成する。具体的には、シラン系ガスと水素との混合ガスを原料ガスとしたプラズマCVD法により、第1単結晶半導体層110を気相エピタキシャル成長(Vapor Phase Epitaxy)させて形成する。つまり、第2単結晶半導体層112は、第1単結晶半導体層110のエピタキシャル成長層である。第1単結晶半導体層110は単結晶半導体基板を薄片化した単結晶半導体であるため、該第1単結晶半導体層110をエピタキシャル成長した第2単結晶半導体層112は単結晶半導体となる。
ユニットセル120の光電変換層を構成する単結晶半導体層は、第1単結晶半導体層110と第2単結晶半導体層112を合わせて膜厚800nm以上、好ましくは膜厚1000nm以上とする。第1単結晶半導体層110の膜厚は1000nm未満、好ましくは800nm未満、より好ましくは5nm以上300nm以下とし、その上層に第2単結晶半導体層112をエピタキシャル成長させる。エピタキシャル成長は、原料ガスとしてシラン系ガスと水素との混合ガスを用いたプラズマCVD法により行う。前記原料ガスは、シラン系ガスを水素で希釈したものであり、その希釈は、シラン系ガスに対して水素の流量比を50倍以上、好ましくは100倍以上とする。なお、原料ガスには、希ガスが含まれていてもよい。第2単結晶半導体層112は、エピタキシャル成長に掛かるタクトタイムなどを考慮すると、膜厚100nm以上2000nm以下とすることが好ましい。第1単結晶半導体層110及び第2単結晶半導体層112として単結晶シリコンを適用する場合、エネルギーギャップは1.12eVであり、間接遷移型の半導体であることから、太陽光を吸収するためには少なくとも800nm程度の厚さが要求される。
なお、単結晶とは、結晶面、結晶軸が揃っている結晶であり、それを構成している原子又は分子が空間的に規則正しい配列になっているものをいう。もっとも、単結晶は原子が規則正しく配列することによって構成されるものであるが、一部にこの配列の乱れがある格子欠陥を含むもの、意図的又は非意図的に格子歪みを有するものも含むものとする。
第2単結晶半導体層112は、第1単結晶半導体層110をエピタキシャル成長させており、そのため両者は結晶面、結晶軸(結晶方位)がほぼ揃った結晶となる。
ただし、第1単結晶半導体層110と第2単結晶半導体層112の導電型は異なる場合がある。p型の単結晶半導体基板を薄片化した場合の第1単結晶半導体層110はp型であり、n型の単結晶半導体基板を薄片化した場合の第1単結晶半導体層110はn型である。第2単結晶半導体層112は、エピタキシャル成長させる際の原料ガスに一導電型を付与する不純物を含んでいない場合(n型又はp型を付与するドーピングガスを含んでいない場合)は真性半導体(i型)となる。
第2単結晶半導体層112の結晶性は、ラマン分光測定の測定データから得られるラマンシフトのピーク位置、電子後方散乱回折像(EBSP;Electron Back Scatter Diffraction Pattern)の測定データから得られる電子線の逆極点図(IPF(inverse pole figure)マップ)、透過型電子顕微鏡(TEM;Transmission Electron Microscope)により得られる電子線回折像や格子像などにより確認することができる。
第2電極118は、格子状(或いは櫛状、櫛形、櫛歯状)の電極である。このような形状とするのは、ユニットセル120に光が入射する有効面積をできるだけ大きくするためである。本形態に係る光電変換装置は、第2電極118側から光を吸収するため、ユニットセル120表面を覆う第2電極118の面積をできるだけ小さくし、可能な限りユニットセル120の表面を広く露出させることが好ましい。
また、補助電極116が第1電極106と電気的に接続して設けられている。補助電極116は、第2電極118と同じ面側に露出する構成となる。
次に、本形態に係る光電変換装置100の製造方法の一例について、図3〜図6を参照して説明する。
単結晶半導体基板103を準備する。該単結晶半導体基板103は、所定の深さの領域に脆化層105が形成され、一表面側には第1不純物半導体層108が形成されている。また、単結晶半導体基板103の一表面上には第1電極106と絶縁層104が順に積層形成されている。なお、第1電極106は、第1不純物半導体層108が形成された側或いは第1不純物半導体層108が形成される側の一表面上に形成されている(図3(D)参照)。
脆化層105、第1不純物半導体層108、第1電極106、絶縁層104の形成順序は限定されず、以下に示す(1)〜(4)が挙げられる。(1)単結晶半導体基板の一表面上に保護層を形成し、該保護層が形成された面側から一導電型を付与する不純物元素を添加して単結晶半導体基板の一表面側に第1不純物半導体層を形成した後、保護層が形成された面側からイオン又はクラスターイオンを照射して単結晶半導体基板の所定の深さの領域に脆化層を形成する。保護層を除去した後、該保護層が形成されていた表面側である第1不純物半導体層上に第1電極を形成し、該第1電極上に絶縁層を形成する。(2)単結晶半導体基板の一表面上に保護層を形成し、該保護層が形成された面側からイオン又はクラスターイオンを照射して単結晶半導体基板の所定の深さの領域に脆化層を形成した後、保護層が形成された面側から一導電型を付与する不純物元素を添加して単結晶半導体基板の一表面側に第1不純物半導体層を形成する。保護層を除去した後、該保護層が形成されていた表面側である第1不純物半導体層上に第1電極を形成し、該第1電極上に絶縁層を形成する。(3)単結晶半導体基板の一表面上に第1電極を形成する。該第1電極が形成された面側から一導電型を付与する不純物元素を添加し、単結晶半導体基板の第1電極が形成された一表面側に第1不純物半導体層を形成する。さらに、第1電極が形成された面側からイオン又はクラスターイオンを照射して、単結晶半導体基板の所定の深さの領域に脆化層を形成した後、第1電極上に絶縁層を形成する。(4)単結晶半導体基板の一表面上に第1電極を形成する。該第1電極が形成された面側からイオン又はクラスターイオンを照射して、単結晶半導体基板の所定の深さの領域に脆化層を形成する。さらに、第1電極が形成された面側から一導電型を付与する不純物元素を添加して、単結晶半導体基板の第1電極が形成された一表面側に第1不純物半導体層を形成する。第1電極上に絶縁層を形成する。
本形態では、(1)の形成順序の例について、図3を用いて説明する。
単結晶半導体基板103の一表面上に保護層107を形成する。そして、保護層107が形成された面側から一導電型を付与する不純物元素を添加し、第1不純物半導体層108を形成する(図3(A)参照)。
単結晶半導体基板103としては、シリコンやゲルマニウムなどの半導体ウェーハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウェーハなどを用いる。好ましくは単結晶シリコンウェーハを用いる。単結晶半導体基板103の平面形状は特に限定されないが、後に固定する支持基板が矩形の場合は、略四辺形であることが好ましい。また、後に支持基板と固定することを考慮して、単結晶半導体基板103の表面は鏡面研磨されたものが好ましい。例えば、単結晶半導体基板103として、p型で抵抗率1Ωcm乃至10Ωcm程度の単結晶シリコンウェーハを用いる。
なお、市場に流通している単結晶シリコンウェーハは円形状のものが多いが、その場合円形の単結晶シリコンウェーハを略四辺形に切り出せばよい。例えば、図9(A)に示すような円形の単結晶半導体基板101より、図9(B)、(C)に示すように略四辺形の単結晶半導体基板103a、単結晶半導体基板103bを切り出すことができる。なお、図9(B)に示す場合は、円形の単結晶半導体基板101に内接する大きさで最大となるように四辺形の単結晶半導体基板103aを切り出す場合である。単結晶半導体基板103aの角部の頂点の角度は略90度である。また、図9(C)に示す場合は、円形の単結晶半導体基板101に内接する最大の矩形領域よりも対辺の間隔が長くなるように単結晶半導体基板103bを切り出す場合である。単結晶半導体基板103bの角部の頂点の角度は90度とはならず、該単結晶半導体基板103bは矩形ではなく多角形状となる。
図3(A)に示すように、単結晶半導体基板103の一表面上に保護層107を形成する。保護層107は酸化シリコン又は窒化シリコンを形成するのが好ましく、具体的にはプラズマCVD法により形成することができる。また、酸化性の薬液や酸素ラジカルにより単結晶半導体基板103を酸化処理することで、保護層107を形成することもできる。さらに、熱酸化法により単結晶半導体基板103表面を酸化して保護層107を形成することもできる。保護層107を形成することで、単結晶半導体基板103に脆化層を形成する際、或いは単結晶半導体基板に一導電型を付与する不純物元素を添加する際、基板表面が損傷するのを防ぐことができる。
単結晶半導体基板103に一導電型を付与する不純物元素を添加し、単結晶半導体基板103の一表面側に第1不純物半導体層108を形成する。第1不純物半導体層108は、厚さ30nm乃至150nm、好ましくは50nm乃至100nmで形成する。一導電型を付与する不純物元素は、単結晶半導体基板103上に形成した保護層107を通過させて添加する。例えば、一導電型を付与する不純物元素としてホウ素を添加し、p型の第1不純物半導体層108を形成する。ホウ素の添加は、B、BFを原料ガスとして、生成されたイオンを質量分離しないで電圧で加速して、生成されるイオン流を基板に照射するイオンドーピング装置を用いて行うことが好ましい。単結晶半導体基板103の面積が、対角300mmを超えるような大きさであってもイオンビームの照射面積を大きくすることができ、効率良く処理できるからである。例えば、長辺の長さが300mmを超える線状イオンビームを形成し、該線状イオンビームが、単結晶半導体基板103の一端から他端まで照射されるように処理すれば、単結晶半導体基板103の全面に第1不純物半導体層108を均一に形成することができる。
なお、第1不純物半導体層108は、熱拡散法により形成することもできる。ただし、熱拡散法はおよそ900℃程度又はそれ以上の高温処理となるため、脆化層を形成する前に行う。
第1不純物半導体層108は、本形態に係る光電変換装置において、光入射側と反対側の面に配置され、裏面電界(BSF;Back Surface Field)を形成する。単結晶半導体基板103としてp型基板を適用すれば、別途p型を付与する不純物元素を添加した不純物半導体層(本形態では第1不純物半導体層108)を設けなくともよいが、このように高濃度p型領域(第1不純物半導体層108)と低濃度p型領域(単結晶半導体基板から薄片化される第1単結晶半導体層)の配置とすることで、光閉じこめ効果により、光励起により生成されたキャリア(電子と正孔)の再結合を防ぎキャリア収集効率を高めることができる。よって、光電変換装置の光電変換効率を向上させることができる。
単結晶半導体基板103に水素を含む原料ガスにより生成したイオン又はクラスターイオンを照射し、単結晶半導体基板103の所定の深さの領域に脆化層105を形成する(図3(B)参照)。イオン又はクラスターイオンを照射することにより単結晶半導体基板103中に水素が注入されると、単結晶半導体基板103の水素が注入された領域ではSi−Si結合が分断され、水素で終端される。そのため、加速電圧に比例して単結晶半導体基板103のある一定の深さに脆化層105が形成される。
イオン又はクラスターイオンは、保護層107が形成された面側から照射し、単結晶半導体基板103の表面から一定の深さの領域に脆化層105を形成する。水素を含む原料ガスにより生成するイオン又はクラスターイオンとしては、Hイオン、H イオン、H イオンが挙げられる。好ましくはH イオンを用いることで水素の注入効率を向上することができ、脆化層105形成に費やすタクトタイムの短縮を図れる。単結晶半導体基板103に形成される脆化層105の深さは、イオンを注入する際の加速電圧によって制御される。また、脆化層105を形成する深さにより単結晶半導体基板103から分離される単結晶半導体層の膜厚が決定される。よって、分離したい単結晶半導体層の膜厚を考慮し、イオンの加速電圧を決定する。
脆化層105は、単結晶半導体基板103の表面から1000nm未満の深さ、好ましくは800nm未満の深さ、より好ましくは60nm以上300nm以下の深さに形成する。脆化層105を形成する深さを浅くするほど、単結晶半導体層を分離して残存する単結晶半導体基板が厚くなり、繰り返し利用する回数を増やすことができる。ただし、脆化層105を浅い領域に形成しようとするほど、加速電圧を低くしなければならない。加速電圧を低くすれば、注入時間が長くなり、タクトタイムが悪化するため、生産性などを考慮した深さに脆化層105を形成する。
イオンなどのクラスターイオンのドーピングは、水素を含む原料ガスにより水素プラズマを生成し、該水素プラズマ中に生成されるクラスターイオンを質量分離せずに電圧によって加速することにより照射するイオンドーピング装置を用いて行うことができる。イオンドーピング装置を用いることにより、大面積な単結晶半導体基板103に対しても均一なドーピングを行うことができる。
ここで、脆化層105を形成する一例を示す。例えば、単結晶半導体基板103を単結晶シリコン基板とし、保護層107の膜厚を100nmとする。原料ガスにHを用い、加速電圧25kV、RF電力100W、ドーズ量2.2×1016ions/cmの条件でイオンドーピングを行う。このような条件で脆化層105を形成すると、後の熱処理により、単結晶シリコン基板からおよそ120nm程度の厚さの単結晶シリコン層を分離することができる。
なお、図22に、イオン源2000において生成された複数の種類のイオンを、質量分離せずに単結晶半導体基板103に照射するイオンドーピング装置の構成を説明する概略図の一例を示す。イオン源2000にはガス供給部2004から水素等の所定の原料ガスが供給される。イオン源2000にはフィラメント2001が備えられている。フィラメント電源2002はフィラメント2001へアーク放電電圧を印加し、フィラメント2001に流れる電流を調節する。ガス供給部2004から供給された原料ガスは、排気系により排気される。
イオン源2000で生成されたイオンは、引出し電極系2005によって引き出され、イオンビーム2017を形成する。イオンビーム2017は、載置台2006に置かれた単結晶半導体基板103に照射される。イオンビーム2017に含まれるイオンの種類のそれぞれの割合は載置台2006の近傍に設けられた質量分析管2007によって計量される。質量分析管2007によって計量されたイオン密度は、質量分析計2008で信号変換され、その結果を電源制御部2003にフィードバックさせるようにしても良い。電源制御部2003はイオン密度の計量結果に従って、フィラメント電源2002を制御することができる。
図22で示すように、ガス供給部2004から供給された水素等の原料ガスは、イオンドーピング装置のチャンバー内を流れ、排気系によって排出される構成となっている。
クラスターイオンであるH イオンを多量に発生させたイオンビームを基板に照射することで、Hイオン、H イオンを照射するよりも水素の注入効率が向上し、ドーズ量が少なくても水素を単結晶半導体基板103に高濃度に注入することができるという有意な効果を奏する。
イオンの割合を高めておくことで、脆化層105には1×1020atoms/cm以上、好ましくは5×1020atoms/cm以上の水素を含ませることが可能である。単結晶半導体基板103に局所的に高濃度の水素注入領域を形成すると、結晶構造が失われ微小な空洞が形成されるため、単結晶半導体基板103に形成される脆化層105は多孔質構造となっている。そのため、比較的低温(600℃以下)の熱処理によって脆化層105に形成された微小な空洞の体積変化が起こり、脆化層105に沿って単結晶半導体基板103を分離することができる。なお、脆化層105に含まれる水素濃度は、イオン又はクラスターイオンのドーズ量や加速電圧などによって制御される。
なお、略四辺形で形成される単結晶半導体基板103の一辺の長さよりも長い線状イオンビームにより、単結晶半導体基板103の表面を走査してイオン又はクラスターイオンを打ち込めば、脆化層105が形成される深さを均一なものとすることができる。
また、第1不純物半導体層108を通して水素を含む原料ガスにより生成されるイオン又はクラスターイオンを照射して脆化層105を形成することにより、第1不純物半導体層108の水素化を兼ねることができる。
単結晶半導体基板103上に形成した保護層107を除去した後、第1不純物半導体層108上に第1電極106を形成する(図3(C)参照)。
第1電極106は、後に単結晶半導体基板103を分離するための熱処理温度に耐えうる材料を用いる必要があり、高融点金属であることが好ましい。具体的には、支持基板102の歪み点温度程度の耐熱性が必要である。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどの金属材料を適用する。また、前述の金属材料と、金属材料の窒化物との積層構造とすることもできる。例えば、窒化チタン層とチタン層、窒化タンタル層とタンタル層、窒化タングステン層とタングステン層などの積層構造が挙げられる。窒化物との積層構造とする場合は、第1不純物半導体層108と接して窒化物を形成する。窒化物を形成することで、第1電極106と第1不純物半導体層108との密着性を向上させることができる。第1電極106は、蒸着法やスパッタリング法により、膜厚100nm以上で形成する。
第1電極106上に絶縁層104を形成する(図3(D)参照)。絶縁層104は単層構造でも2層以上の積層構造でもよいが、最表面(接合面)が平滑性を有することが好ましい。より好ましくは、最表面が平滑性を有し親水性表面を有することが望ましい。例えば、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層を形成する。絶縁層104の形成方法としては、プラズマCVD法、光CVD法、又は熱CVD法などのCVD法を適用することが好ましい。なお、熱CVD法は、減圧CVD法、常圧CVD法を範疇に含む。特に、プラズマCVD法を適用することで好適な平滑性を有する層を形成することができる。絶縁層104の平滑性は、具体的には平均面粗さRa値が0.5nm以下、好ましくは0.3nm以下であるとよい。
なお、酸化窒化シリコン層とは、組成として窒素よりも酸素の含有量が多く、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)及び水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合に、組成範囲として、酸素が50atoms%乃至70atoms%、窒素が0.5atoms%乃至15atoms%、Siが25atoms%乃至35atoms%、水素が0.1atoms%乃至10atoms%で含まれるものをいう。また、窒化酸化シリコン層とは、組成として酸素よりも窒素の含有量が多く、RBSおよびHFSを用いて測定した場合に、酸素が5atoms%乃至30atoms%、窒素が20atoms%乃至55atoms%、Siが25atoms%乃至35atoms%、水素が10atoms%乃至30atoms%の組成範囲で含まれるものをいう。
平滑性を有し親水性表面を形成できる層としては、例えば有機シランを成膜用の原料ガスに用いてプラズマCVD法により形成される酸化シリコンを用いることが好ましい。例えば、有機シランを成膜用の原料ガスに用いてプラズマCVD法により形成された酸化シリコン層を用いることによって、支持基板と後に形成されるユニットセルとの接合を強固にすることができる。有機シランとしては、テトラエトキシシラン(TEOS:化学式Si(OC)、テトラメチルシラン(TMS:化学式Si(CH)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC)、トリスジメチルアミノシラン(SiH(N(CH)等のシリコン含有化合物を用いることができる。
また、平滑性を有し親水表面を形成できる層として、モノシラン、ジシラン、又はトリシラン等の無機シランを成膜用の原料ガスに用いてプラズマCVD法により形成される酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコンを用いることもできる。例えば、成膜用の原料ガスにシランガスとアンモニアガスを用いてプラズマCVD法により形成する窒化シリコン層を適用することができる。前記原料ガスに水素を加えてもよい。また、シランガスとアンモニアガスに加え、亜酸化窒素ガスを原料ガスに用いて、プラズマCVD法により窒化酸化シリコン層を形成することができる。
例えば、絶縁層104として、膜厚50nmの酸化窒化シリコン層、膜厚50nmの窒化酸化シリコン層、及び膜厚50nmの酸化シリコン層の積層膜を形成する。これら絶縁層はプラズマCVD法により形成することができる。最上層であり、接合面となる酸化シリコン層は、成膜後に表面のRa値0.5nm以下、好ましくは0.3nm以下となるようにすることが好ましく、例えば原料ガスにTEOSを用いてプラズマCVD法により形成する。また、絶縁層104に窒素を含むシリコン絶縁層、具体的には窒化酸化シリコン層を含むことで、後に貼り合わせる支持基板102からの不純物拡散を防ぐこともできる。
いずれにしても、プラズマCVD法に代表されるCVD法により形成される酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンであって、最表面が平滑性を有する層を形成できるものであれば適用することができる。なお、積層構造とする場合は、最表面を形成する層以外はこの限りではない。なお、絶縁層104の成膜温度は単結晶半導体基板103に形成した脆化層105から水素が脱離しない温度とする必要があり、好ましくは350℃以下の成膜温度とする。
単結晶半導体基板103の第1電極106が形成された面側と、支持基板102の一表面側と、を重ね合わせて貼り合わせる(図4(A)参照)。本形態では、第1電極106と支持基板102との間に絶縁層104を挟んで貼り合わせる。接合面は、絶縁層104の一表面(第1電極106と接していない面側)と、支持基板102の一表面である。
接合面(ここでは絶縁層104の一表面と支持基板102の一表面)は十分に清浄化しておく。これは、接合面に微小なゴミなどのパーティクルが存在すると貼り合わせ不良の要因となるためであり、接合面は洗浄などにより清浄化することが好ましい。そして、第1電極106上に形成された絶縁層104と支持基板102とを密接させることで接合を形成する。本形態では絶縁層104が親水性表面を有するものとし、接合はファン・デル・ワールス力や水素結合が作用して形成される。接合面の一方又は双方が親水表面を有する場合、水酸基や水分子が接着剤として働き、後の熱処理で水分子が拡散し、残留成分がシラノール基(Si−OH)を形成して水素結合により接合を形成する。さらにこの接合部は、水素が抜けることでシロキサン結合(O−Si−O)を形成して共有結合となり、より強固な接合となる。なお、支持基板102の接合面にも、窒化シリコン層や窒化酸化シリコン層などの窒素を含有するシリコン絶縁層を形成しておいてもよい。窒素を含有するシリコン絶縁層は、支持基板102からの不純物汚染を防止するブロッキング層として機能できる。
また、支持基板102と絶縁層104との接合を良好に行うために、接合面を活性化しておいてもよい。例えば、接合面の一方又は双方に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行うことで接合面を活性化することもできる。このような表面処理により、400℃以下の温度であっても異種材料間の接合を形成することが容易となる。また、接合面をオゾン添加水、酸素添加水、水素添加水、又は純水等で洗浄処理してもよい。このような洗浄処理をすることで接合面を親水性にすることができ、接合面の水酸基を増大させ、接合をより強固にすることが可能である。
また、単結晶半導体基板103と支持基板102とを貼り合わせた後は、熱処理又は加圧処理を行うことが好ましい。熱処理又は加圧処理を行うことで接合強度を高めることができる。熱処理を行う際は、その温度範囲は支持基板102の歪み点温度以下で、且つ単結晶半導体基板103に形成した脆化層105で体積変化が起きない温度とし、好ましくは室温以上400℃未満とする。なお、この熱処理は、後の脆化層105を分離面として単結晶半導体基板の一部を分離するための熱処理と連続して行ってもよい。また、加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、支持基板102及び単結晶半導体基板103の耐圧性を考慮して行う。
なお、第1電極106表面(第1不純物半導体層108側と逆の表面)が平滑性を有する場合、具体的には平均面粗さRa値が0.5nm以下、好ましくは0.3nm以下である場合は、絶縁層104を形成しなくとも支持基板と接合できる場合もある。その場合、絶縁層104を形成せず、第1電極106と支持基板を直接貼り合わせてもよい。
熱処理を行い、脆化層105又は当該脆化層105近傍を分離面として、支持基板102から単結晶半導体基板103の一部を分離する。支持基板102上には単結晶半導体基板103から分離した第1単結晶半導体層110が残存し、所謂SOI構造が得られる。第1単結晶半導体層110は、単結晶半導体基板103とほぼ同じ結晶性を有する。また、第1単結晶半導体層110が分離された剥離基板109が得られる(図4(B)参照)。
単結晶半導体基板103の一部を脆化層105近傍にて分離する熱処理の温度は、絶縁層104の成膜温度以上、支持基板102の歪み点温度以下で行うことが好ましい。例えば400℃以上700℃未満の温度範囲で熱処理を行うことにより、脆化層105に形成された微小な空洞の体積変化が起こり、脆化層105に沿って分離する。絶縁層104は支持基板102と接合しているので、支持基板102上には第1電極106と第1不純物半導体層108が形成された第1単結晶半導体層110が残存する。残存する第1単結晶半導体層110の膜厚は脆化層105の形成深さにほぼ対応しており、1000nm未満、好ましくは800nm未満、より好ましくは60nm以上300nm以下となる。
以上の工程により、支持基板102上に固定された第1単結晶半導体層110を得ることができる。なお、支持基板102と第1単結晶半導体層110の間には、絶縁層104、第1電極106、第1不純物半導体層108が設けられている。
なお、第1単結晶半導体層110が分離された単結晶半導体基板である剥離基板109は、再生処理を行った後、繰り返し利用することができる。剥離基板109は、薄片化し単結晶半導体層を得るための原料となる単結晶半導体基板として再び用いてもよいし、その他の用途に流用してもよい。なお、光電変換装置の単結晶半導体層を分離するための単結晶半導体基板として繰り返し利用すれば、1枚の原料基板から複数の光電変換装置を製造できることになる。
第1単結晶半導体層110をエピタキシャル成長させ、第2単結晶半導体層112を形成する(図5(A)参照)。第2単結晶半導体層112は、プラズマCVD法により、シラン系ガス(代表的にはシラン)と、水素との混合ガスを原料ガスとして、第1単結晶半導体層110をエピタキシャル成長させて得ることができる。
エピタキシャル成長に用いる原料ガスは、シラン系ガスに対して、流量比で50倍以上、好ましくは100倍以上の水素を含む、シラン系ガスが水素で希釈されたガスを用いる。つまり、シラン系ガスの水素希釈比(水素/シラン系ガス)を50倍以上、好ましくは100倍以上とする。シラン系ガスは代表的にはシランであり、その他ジシラン(Si)を用いることもできる。また、原料ガスに、希ガスを添加してもよい。
エピタキシャル成長に使用するプラズマCVD装置としては、電力周波数が10MHz〜200MHz、代表的には13.56MHz或いは60MHzの高周波(RF)プラズマCVD装置、又は電力周波数が1GHz〜5GHz、代表的には2.45GHzのマイクロ波プラズマCVD装置を適用する。チャンバー内圧力は、大気圧以下、具体的には10Pa以上10Pa以下とする。
ここで、第1単結晶半導体層110として単結晶シリコンを適用し、RFプラズマCVD装置を用いて、第2単結晶半導体層112を形成する例を示す。RFプラズマCVD装置としては、高周波電源の発振周波数を13.56MHzとする容量結合型(平行平板型)CVD装置を用いる。エピタキシャル成長のプロセス条件の一例は、原料ガスのシランと水素の流量(sccm)比をSiH:H=10:1500とし、チャンバー内圧力を280Paとし、高周波電源の出力電力を50Wとし、下部電極温度を280℃とする。また、異なるプロセス条件の例として、原料ガスのシランと水素の流量比をSiH:H=15:1500とし、チャンバー内圧力を280Paとし、高周波電源の出力電力を300Wとし、下部電極温度を280℃とすることもできる。
第2単結晶半導体層112の厚さは、第1単結晶半導体層110と合わせて800nm以上、好ましくは1000nm以上とする。なお、工程時間やコストなど生産性を考慮すると、第2単結晶半導体層112の膜厚は、100nm以上2000nm以下とすることが好ましい。
また、第1単結晶半導体層110のエピタキシャル成長を行う前に、第1単結晶半導体層110表面に形成されている自然酸化層などの酸化層は除去する。これは、酸化層が形成されていると、エピタキシャル成長がうまく進行しないためである。酸化層の除去は、フッ酸系の溶液を用いて行うことができる。具体的には、フッ酸により第1単結晶半導体層110の表面が撥水性を示すまで処理すればよい。撥水性があることで、第1単結晶半導体層110表面から酸化層が除去されたことを確認できる。
このように、支持基板上に単結晶半導体層を形成した後、シラン系ガス、代表的にはシランを含み、水素希釈比を少なくとも50倍以上とした原料ガスを用い、プラズマCVD法により単結晶半導体層のエピタキシャル成長を行うことで、容易に単結晶半導体層を厚膜化することができる。単結晶半導体層を光電変換層に用いる場合、厚膜化することで光電変換効率を向上させることができる。
第2単結晶半導体層112の一表面側(第1単結晶半導体層110と接しない面側)に第1不純物半導体層108とは逆の導電型を付与する不純物元素を添加し、第2不純物半導体層114を形成する(図5(B)参照)。例えば、第1不純物半導体層108とは逆の導電型を付与する不純物元素として燐又はヒ素を添加し、n型の第2不純物半導体層114を形成する。支持基板102としてガラス基板を適用する場合、熱拡散法のプロセス温度に耐えられないため、イオン注入やイオンドーピングにより不純物元素を添加する。
また、図13(A)に示すように、シラン系ガスを水素希釈した原料ガスを用い、プラズマCVD法により第1単結晶半導体層110をエピタキシャル成長して第2単結晶半導体層112を形成する。そして、図13(B)に示すように、シラン系ガスを水素希釈したガスに、一導電型を付与する不純物を含むドーピングガスを添加した原料ガスを用い、プラズマCVD法により第2単結晶半導体層112をエピタキシャル成長して第2不純物半導体層114を形成することができる。ドーピングガスとしては、p型とする場合はジボラン、n型とする場合はフォスフィンを用いることができる。
また、図5(B)に示すような第2不純物半導体層114は、非晶質半導体により形成することもできる。主に光電変換層として機能する領域は単結晶半導体層で形成されているため、第2不純物半導体層114を非晶質半導体で形成しても問題とはならない。なお、第2不純物半導体層114を非晶質半導体で形成する場合は、膜厚を例えば50nm〜100nmと薄くすることが好ましい。これは、第2不純物半導体層114でのキャリアの再結合を防ぐためである。
以上により、一導電型の第1不純物半導体層108、第1単結晶半導体層110、第2単結晶半導体層112、前記一導電型とは逆の導電型である第2不純物半導体層114が順に積層されたユニットセル120を得ることができる。
第1電極106上に設けられた第1不純物半導体層108、第1単結晶半導体層110、第2単結晶半導体層112及び第2不純物半導体層114を選択的にエッチングして、第1電極106の一部(好ましくは第1電極106端部)を露出させる(図6(A)参照)。
光電変換装置として機能させるためには、正極と負極に対応する電極から、光電変換された電気エネルギーを取り出す必要がある。第1電極106は正極と負極に対応する電極の一方として機能するが、その上層は単結晶半導体層に覆われており、その下層は支持基板102が設けられているため、そのままでは電気を外部に取り出しにくい。したがって、第1電極106の上層に形成されている層をエッチングし、該第1電極106の一部を露出させ、引き回しのできる電極を形成することが好ましい。
具体的には、第2不純物半導体層114上にレジストや窒化シリコン層などの絶縁層を用いてマスクを形成し、該マスクを用いてエッチングを行えばよい。エッチングは、NF、SFなどのフッ素系ガスを用いたドライエッチングを行えばよく、少なくとも第1電極106と、該第1電極106の上層に形成されている層(第1不純物半導体層108〜第2不純物半導体層114)とのエッチング選択比が充分高く取れる条件で行えばよい。エッチング後、不要となったマスクは除去する。
本形態では第2不純物半導体層114を形成した後に第1電極106を露出させる例を示したが、第1電極106を露出させた後に第2不純物半導体層114を形成することもできる。具体的には、熱処理により第2単結晶半導体層112を形成した後、該第2単結晶半導体層112上にマスクを形成し、該マスクを用いてエッチングを行うことにより第1電極106の一部を露出させる。不要となったマスクを除去した後、第2単結晶半導体層112に第1不純物半導体層108とは逆導電型を付与する不純物元素を添加し、第2不純物半導体層114を形成する。
第2不純物半導体層114上に第2電極118を形成する。また、露出させた第1電極106に接する補助電極116を形成する(図6(B)参照)。
第2電極118は、図2に示すように上面から見たときに格子状(或いは櫛状、櫛形、櫛歯状)に形成する。このようにすることで、ユニットセル120に光を照射することができ、ユニットセル120が効率よく光を吸収することができる。第2電極118の形状は特に限定されるものではないが、ユニットセル120(第2不純物半導体層114)上を覆う面積をできるだけ小さくする方が、光を入射する有効面積が大きくなることはいうまでもない。
補助電極116は、第2電極118と同じ工程で形成することができる。本形態の光電変換装置において、第1電極106は正極又は負極の一方の電極として機能するが、支持基板102とユニットセル120との間全面に形成されており、自由に配線を引き回すことができないため、補助電極116を形成することで光電変換された電気エネルギーを取り出しやすくする。補助電極116は取り出し電極として機能する。
第2電極118と補助電極116は、アルミニウム、銀、鉛錫(半田)などを用い、印刷法などにより形成する。例えば、銀ペーストを用いてスクリーン印刷法で形成することができる。なお、ペーストなどを用いてスクリーン印刷法により電極を形成する場合、その厚さは数μm〜数100μm程度となりうる。ただし、図示しているのは模式図であり、必ずしも実際の寸法を表しているものではない。
以上により、光電変換装置100を製造することができる。
なお、ユニットセル120上に反射防止層を兼ねたパッシベーション層119を形成することが好ましい(図8参照)。
半導体表面における反射率は、波長依存性はあるものの、通常30%〜50%といわれる。光入射面での反射は入射する光の損失となり、光電変換効率が低下する要因となる。したがって、ユニットセル120の光入射面(本形態では第2不純物半導体層114上)に、屈折率がユニットセル120の入射面の材料である半導体と空気の屈折率の中間に位置し、且つ光の入射を妨げない透過性を有するパッシベーション層119を形成することで、ユニットセル120入射面での反射を防ぐことができる。このようなパッシベーション層119としては、窒化シリコン層、窒化酸化シリコン層、又はフッ化マグネシウム層などを形成することができる。
ユニットセル120と第2電極118、及びユニットセル120と補助電極116との間にパッシベーション層119を設ける。この場合、ユニットセル120上にパッシベーション層119を形成した後、第2不純物半導体層114と第1電極106の表面の一部が露出するようにエッチングし、開口部を設ける。または、リフトオフ法などを適用して、開口部が設けられたパッシベーション層119を形成することもできる。そして、パッシベーション層119に設けられた開口部を介して第2不純物半導体層114と接する第2電極118を、印刷法により形成する。また、同一工程で、パッシベーション層119に設けられた開口部を介して第1電極106と接する補助電極116を形成する。
本形態に係る製造工程は、結晶のエピタキシャル成長技術を用いることにより、光電変換層として機能する800nm以上、好ましくは1000nm以上の単結晶半導体層を得ることができる。エピタキシャル成長を利用することで、原料として用いる単結晶半導体の量を少なくすることができ、単結晶半導体の消費量を抑えることができる。また、非晶質半導体や微結晶半導体の場合は粒界が存在することでキャリアがトラップされ光電変換効率が低くなってしまうが、単結晶半導体は粒界がないため光電変換効率が優れ、高効率な光電変換装置を提供することが可能となる。また、従来では光電変換装置を支持する構造体部分も単結晶半導体で形成していたが、異種材料間の接合技術を用い、単結晶半導体基板を薄片化した単結晶半導体層を支持基板に固定させる構成とすることで、単結晶半導体の消費量を抑えることができる。さらに、単結晶半導体層を分離した後の単結晶半導体基板は繰り返し利用することができる。よって、資源を有効に利用することができる。
ここで、図7に、本形態の光電変換装置の有するユニットセル120の一例を示した断面模式図を示す。ユニットセル120は、p+型の第1不純物半導体層108(p+層)と、p型の第1単結晶半導体層110(p層)と、真性(i型)の第2単結晶半導体層112(i層)と、n+型(或いはn型)の第2不純物半導体層114(n+層)が順に配置された場合を示している。ユニットセル120は、エネルギーギャップ(Eg)約1.1eVの単結晶半導体層を有するものとする。なお、光はn+型の第2不純物半導体層114(n+層)側から入射する。
また、図7は、ユニットセル120に対応するエネルギーバンド図である。同図において、Egcは第1単結晶半導体層110と第2単結晶半導体層112のエネルギーギャップ約1.1eVを示す。また、Ecは伝導帯下限の準位、Evは価電子帯上限の準位、Efはフェルミ準位を示す。
光励起により生成したキャリア(電子と正孔)は、電子はn型半導体側に流れ、正孔はp型半導体側に流れる。単結晶半導体層として、エネルギーギャップ約1.1eVの単結晶シリコン層を適用する場合、単結晶シリコンは間接遷移型の半導体であるため、光吸収係数が低く、太陽光を吸収するためには少なくとも800nm以上の厚さが必要である。本形態は、エピタキシャル成長を利用し、光電変換層として機能しうる単結晶半導体層の厚膜化を図っており、第1単結晶半導体層110と第2単結晶半導体層112を合わせて、少なくとも800nm以上の厚さを有する。よって、光電変換層にて十分に光を吸収することができ、キャリア収集効率を高め光電変換効率を向上することができる。
また、第2単結晶半導体層112は第1単結晶半導体層110をエピタキシャル成長させており、ユニットセル120はpin接合を有する構成とすることができる。よって内部電界を形成することができ、該内部電界によりキャリアをドリフトさせることで、光電変換効率の向上を図ることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態2)
本形態では、上記実施の形態1と異なる光電変換装置の製造方法の例について説明する。具体的には、上記実施の形態1では、脆化層105、第1不純物半導体層108、第1電極106、絶縁層104の形成順序について(1)の例を説明したが、本形態では、(2)〜(4)の例について説明する。なお、脆化層105、第1不純物半導体層108、第1電極106、絶縁層104の形成順序以外については上記実施の形態1に準ずるため、説明は省略する。
まず、上述の形成順序(2)の例について、図10を用いて説明する。
単結晶半導体基板103の一表面上に保護層107を形成する。そして、保護層107が形成された面側から水素を含む原料ガスにより生成したイオン又はクラスターイオンを照射し、単結晶半導体基板103の所定の深さの領域に脆化層105を形成する(図10(A)参照)。
次に、保護層107が形成された面側から一導電型を付与する不純物元素を添加し、単結晶半導体基板103の一表面側に第1不純物半導体層108を形成する(図10(B)参照)。なお、ここでは既に脆化層105が形成されているため、不純物元素の添加はイオン注入法又はイオンドーピング法にて行う。これは、熱拡散法に適用する高温処理を行うと、脆化層105から脱ガスが起こる、或いは脆化層105が分離してしまう恐れがあるからである。
保護層107を除去し、第1電極106を形成した後(図10(C)参照)、第1電極106上に絶縁層104を形成する(図10(D)参照)。この後の製造工程は、上記実施の形態1に準じ、支持基板との貼り合わせを行う。
形成順序(2)を適用することで、不純物元素が添加されていない単結晶半導体基板にイオン又はクラスターイオンを照射して脆化層を形成するため、脆化層が形成される領域のばらつきの低減を期待できる。
次に、上述の形成順序(3)の例について、図11を用いて説明する。
単結晶半導体基板103の一表面上に第1電極106を形成する(図11(A)参照)。
第1電極106が形成された面側から、単結晶半導体基板103に水素を含む原料ガスにより生成されたイオン又はクラスターイオンを照射し、単結晶半導体基板103の所定の深さの領域に脆化層105を形成する(図11(B)参照)。
第1電極106が形成された面側から、単結晶半導体基板103に一導電型を付与する不純物元素を添加し、単結晶半導体基板103の一表面側(第1電極106側)に第1不純物半導体層108を形成する(図11(C)参照)。
第1電極106上に絶縁層104を形成する(図11(D)参照)。この後の製造工程は、上記実施の形態1に準じ、支持基板との貼り合わせを行う。
形成順序(3)を適用することで、第1電極106が不純物元素添加、又はイオン或いはクラスターイオン照射の保護層として機能するため、保護層を別途設ける必要がなくなる。したがって、工程短縮を図ることができる。
次に、上述の形成順序(4)の例について、図12を用いて説明する。
単結晶半導体基板103の一表面上に第1電極106を形成する(図12(A)参照)。
第1電極106が形成された面側から、単結晶半導体基板103に一導電型を付与する不純物元素を添加し、単結晶半導体基板103の一表面側(第1電極106側)に第1不純物半導体層108を形成する(図12(B)参照)。
第1電極106が形成された面側から、単結晶半導体基板103に水素を含む原料ガスにより生成されたイオン又はクラスターイオンを照射し、単結晶半導体基板103の所定の深さの領域に脆化層105を形成する(図12(C)参照)。
第1電極106上に絶縁層104を形成する(図12(D)参照)。この後の製造工程は、上記実施の形態1に準じ、支持基板との貼り合わせを行う。
形成順序(4)を適用することで、第1電極106が不純物元素添加、又はイオン或いはクラスターイオン照射の保護層として機能するため、保護層を別途設ける必要がなくなる。したがって、工程短縮を図ることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態3)
本形態では、上記実施の形態1と異なる光電変換装置の製造方法の例について説明する。
図23に示すのは、第1電極106と支持基板102とを直接貼り合わせて形成した光電変換装置の例である。第1電極106表面が平滑性を有する場合、具体的には第1電極106表面の平均面粗さRa値が0.5nm以下、好ましくは0.3nm以下である場合は、図1に示す絶縁層104を形成しなくとも支持基板と接合させることができる。第1電極106を形成し、接合面となる第1電極106表面を十分に清浄化させた後、支持基板102とを密接させることで接合を形成する。もちろん、貼り合わせる前に、第1電極106の接合面又は支持基板102の接合面を活性化させておいてもよい。また、第1電極106と支持基板102とを貼り合わせた後、熱処理又は加圧処理を行っても良い。表面に平滑性を有する第1電極106を形成することで、絶縁層104を別途設ける必要がなくなり、工程短縮を図ることができる。なお、第1電極106が上述のような範囲で平均面粗さを有する場合でも、より接合面の平滑性を高めるため、接合層として機能する絶縁層を形成しても構わない。また、ブロッキング層として機能する絶縁層を形成してもよい。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態4)
本形態では、上記実施の形態1と異なる光電変換装置の製造方法の例について説明する。
上記実施の形態1において、図4(B)で単結晶半導体基板103から薄片化された第1単結晶半導体層110表面、すなわち分離面となった第1単結晶半導体層110表面は、脆化層105を形成したことにより結晶欠陥が残留する場合がある。光電変換層を構成する単結晶半導体層に結晶欠陥などの欠陥があれば、キャリアがトラップされるなど光電変換効率の低下につながる。よって、第1単結晶半導体層110に結晶欠陥がある場合は回復又は除去することが好ましい。このような方法としては、レーザ処理又はエッチング処理を適用することが好ましい。
第1単結晶半導体層110に残留する結晶欠陥の回復を図るため、レーザ処理を行う例を図20に示す。第1単結晶半導体層110にレーザビームを照射することで、第1単結晶半導体層110の少なくとも表面側は溶融し、固相状態の下層部を種結晶として、その後の冷却過程で再単結晶化する。その過程で第1単結晶半導体層110の結晶欠陥を回復することができる。
また、上記レーザ処理のとき、少なくともレーザビームの照射領域は250℃乃至600℃の温度に加熱されていることが好ましい。照射領域を加熱しておくことで、レーザビームの照射による溶融時間を長くすることができ、欠陥の回復を効果的に行うことができる。レーザビーム180は第1単結晶半導体層110の表面側を溶融させるものの、支持基板102は殆ど加熱されないので、ガラス基板のような耐熱性の低い支持基板を用いることが可能になる。また、第1電極106を高融点金属で形成することで、上記温度で加熱されても第1単結晶半導体層110に悪影響を及ぼすことがない。第1電極106を形成する金属と第1不純物半導体層108の界面ではシリサイドが形成され、より電流が流れ易くなる。また、上記レーザ処理は第1不純物半導体層108の活性化を兼ねることもできる。
上記レーザ処理を行うことのできるレーザ処理装置の一例を、図21を参照して説明する。レーザ処理装置は、レーザ発振器510、レーザビームを細い線状ビームに集光伸張させる光学系511、レーザ照射領域の雰囲気を制御するガス噴射筒512、該ガス噴射筒512に雰囲気制御ガスを供給するガス供給部513、流量制御部514、ガス加熱部515、被照射体530(具体的には第1単結晶半導体層110が固定された支持基板102)を浮遊させ搬送する基板ステージ522、基板の両端を支持して搬送するガイドレール523、基板ステージ522に浮遊用にガスを供給するガス供給部516を備えている。
レーザ発振器510は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザ発振器510は、パルス発振型のArF、KrF又はXeClエキシマレーザ、或いはNd−YAGレーザ、YLFレーザなどの固体レーザで、繰り返し周波数1MHz以下、パルス幅10n秒以上500n秒以下のものが好ましい。例えば、繰り返し周波数10Hz〜300Hz、パルス幅25n秒、波長308nmのXeClエキシマレーザを用いる。
光学系511はレーザビームを集光及び伸張して、被照射面に断面形状が線状となるレーザビームを形成する。線状ビームを形成する光学系511は、シリンドリカルレンズアレイ517、シリンドリカルレンズ518、ミラー519、ダブレットシリンドリカルレンズ520により構成される。レンズの大きさにもよるが、長手方向は100mm〜700mm、短手方向は100〜500μm程度の線状レーザビームを照射することが可能である。
線状に集光されたレーザビームはガス噴射筒512の光導入窓521を通して被照射体530に照射される。ガス噴射筒512は被照射体530と近接して配置されている。ガス噴射筒512にはガス供給部513から窒素ガスが供給されている。窒素ガスはガス噴射筒512の被照射体530に面した開口部から噴射する。ガス噴射筒512の開口部は、光導入窓521から入射したレーザビーム180が被照射体530である支持基板102上に固定された第1単結晶半導体層110に照射されるように、線状レーザビームの光軸に合わせて配置されている。ガス噴射筒512の開口部から噴射する窒素ガスにより、レーザビームの照射領域は窒素雰囲気となる。
ガス噴射筒512に供給する窒素ガスは、ガス加熱部515で250℃から600℃に加熱することにより、被照射体530のレーザビーム照射面の温度を加熱された窒素ガスで制御することができる。照射領域を加熱しておくことで、上記のようにレーザビームの照射による溶融時間を制御することができる。
基板ステージ522には、ガス供給部516から空気又は窒素が流量制御部514を通して供給される。ガス供給部516から供給される気体は、基板ステージ522の上面から、被照射体530の支持基板102の下面を吹き付けるように噴出させて、該支持基板102を浮遊させる。被照射体530は両端がガイドレール523上を動くスライダ524に載せられて搬送されるが、基板ステージ522側からガスが吹き付けられることにより、湾曲せずに浮遊した状態で搬送することができる。本形態のレーザ処理装置では、被照射体530の支持基板102の上面にガス噴射筒512から窒素ガスが噴出するので、その裏側からもガスを吹き付けることにより、支持基板102の撓みを防ぐことができる。
基板ステージ522は、レーザ照射部近傍と、それ以外の領域に区画されていても良い。基板ステージ522のレーザ照射部近傍では、ガス加熱部515により加熱された窒素ガスを吹き付けるようにしても良い。それにより、支持基板102を加熱することができる。
図20で示すレーザ処理は、第1単結晶半導体層110の欠陥を修復するという意味において有用である。すなわち、光電変換装置においては、光励起により生成されたキャリア(電子及び正孔)を半導体層の表面に形成された電極に収集して電流として取り出している。このとき、第1単結晶半導体層110に欠陥が存在すると該欠陥が再結合中心となってキャリアが消滅してしまい光電変換特性を悪化させる原因となってしまう。そこで、レーザ処理により単結晶半導体層の欠陥を修復しておくことは有効な処理となる。
また、レーザ処理を行う際、位相シフトマスクを用いることで、第1単結晶半導体層110表面に凹凸を形成してもよい。例えば、10μm角のパターンが、上面から見て市松模様もしくはチェッカーフラグ状に位相配置された位相シフトマスクを用いる。該位相シフトマスクを第1単結晶半導体層110上に配置し、該位相シフトマスクを介してレーザビームを照射する。レーザビームの単位面積あたりのエネルギー密度は、例えば650mJ/cmとする。位相シフトマスクを介してレーザビームを照射することで、レーザビームのプロファイルを急峻にすることができ、位相シフトマスクのパターンを反映させて表面を凹凸にすることができる。この場合、第1単結晶半導体層110表面を周期的な凹凸とすることができる。
また、エッチング処理を行って、第1単結晶半導体層110表面の結晶欠陥を除去してもよい。エッチングは、ドライエッチング又はウェットエッチングで行う。また、第1単結晶半導体層110の分離された面は、平均面粗さ(Ra)が7nm〜10nm、最大高低差(P−V)が300nm〜400nmの凹凸面が残留する場合がある。なお、ここでいう山谷の最大高低差とは、山頂と谷底の高さの差を示す。また、ここでいう山頂と谷底とはJIS B0601で定義されている「山頂」「谷底」を三次元に拡張したものであり、山頂とは指定面の山において最も標高の高いところ、谷底とは指定面の谷において最も標高の低いところと表現される。
また、レーザ処理とエッチング処理を組み合わせて行ってもよい。いずれにしても、結晶欠陥の除去又は結晶欠陥の回復を図ることで、光電変換特性を悪化させる原因を取り除くことができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態5)
本形態では、ユニットセルを複数積層した所謂タンデム型の光電変換装置の例について説明する。本形態では、ユニットセルを2層積層した光電変換装置について説明する。
図14に、本形態のタンデム型の光電変換装置200の断面模式図の一例を示す。光電変換装置200は、支持基板102上に第1ユニットセル120と、第2ユニットセル230が積層された構造を有する。支持基板102と第1ユニットセル120の間には第1電極106が設けられ、第1電極106と支持基板102との間に絶縁層104が設けられている。本形態において、支持基板102〜第1ユニットセル120までの構成及び製造方法は上記実施の形態1に準じるものとし、重複する部分の説明は省略する。
光電変換装置200は、第2ユニットセル230側から光が入射する構成とし、第1ユニットセル120と比較して、第2ユニットセル230の光電変換層のエネルギーギャップが広いものとする。具体的には、第2ユニットセル230の光電変換層は非単結晶半導体層で形成され、第1ユニットセル120の光電変換層は単結晶半導体層で形成される。エネルギーギャップの異なる光電変換層を積層することで、吸収できる光の波長が増加し、光電変換効率を向上させることができる。特に、太陽光は、その波長帯域が短波長側から長波長側まで広範囲に渡っており、本形態のような構成にすることで、効率良く広範囲の波長の光を吸収することが可能となる。また、光の入射側にエネルギーギャップの大きい光電変換層を配置することで、短波長側、長波長側の光を効率よく吸収することができる。
第2ユニットセル230は、一導電型の第3不純物半導体層222と、非単結晶半導体層224と、第3不純物半導体層222と逆の導電型の第4不純物半導体層226と、が、第1ユニットセル120上に順に形成された積層構造を有する。第3不純物半導体層222は、接している第1ユニットセル120の第2不純物半導体層114とは逆の導電型を有するものとする。
第2ユニットセル230の非単結晶半導体層224は、代表的には非晶質シリコンが適用される。一導電型の第3不純物半導体層222と、前記一導電型とは逆の導電型の第4不純物半導体層226は、所定の導電型の不純物元素を含んで形成された非晶質半導体層又は微結晶半導体層で形成される。代表的には非晶質シリコン又は微結晶シリコンであり、その他非晶質シリコンカーバイトを適用することもできる。第3不純物半導体層222をp型とする場合、第4不純物半導体層226はn型であり、その逆の選択も可能である。
非単結晶半導体層224は、シラン系ガスを原料ガスとして用い、プラズマCVD法により形成する。具体的には、シラン若しくはジシランに代表されるシリコンの水素化物の他、シリコンのフッ化物又はシリコンの塩化物などのシラン系ガスを用いることができる。前記シラン系ガス、又は前記シラン系ガスに水素及び/又は希ガスを混合して原料ガスとして用いることができる。非単結晶半導体層224は、前記原料ガスを用い、電力周波数10MHzから200MHzの高周波電力を印加して薄膜の形成を行うプラズマCVD装置により形成することができる。また、高周波電力に代えて電力周波数1GHzから5GHz、代表的には2.45GHzのマイクロ波電力を印加しても良い。第3不純物半導体層222及び第4不純物半導体層226も同様にプラズマCVD装置で形成されるものであり、前記した原料ガスに、p型の非晶質半導体層を形成する場合にはドーピングガスとしてジボランを添加して成膜を行う。n型の非晶質半導体層を形成する場合には、ドーピングガスとしてフォスフィンを添加して成膜を行う。なお、非単結晶半導体層224はスパッタリング法により成膜することもできる。非単結晶半導体層224の厚さは50nm以上300nm以下、好ましくは100nm以上200nm以下とする。非単結晶半導体層224として非晶質シリコンを適用する場合、エネルギーギャップは1.75eVであり、このような厚さにすることで、600nmよりも短い波長領域の光を吸収して光電変換することができる。
また、非単結晶半導体層224は、非晶質半導体層に変えて微結晶半導体層(代表的には微結晶シリコン)を適用することもできるが、この場合、第1ユニットセル120上に数nm程度の薄い非晶質半導体層を形成した後に形成することが好ましい。これは、単結晶半導体層上に直接微結晶半導体層を形成しようとする場合、単結晶半導体からエピタキシャル成長が進行して単結晶半導体層が形成されてしまう場合があるからである。なお、第3不純物半導体層222は単結晶半導体層で形成しても構わないため、数nm程度の薄い非晶質半導体層は第2不純物半導体層114上又は第3不純物半導体層222上に形成すればよい。
非単結晶半導体層224として微結晶シリコンを適用する場合、例えば、非晶質シリコンを5nm形成した後、電力周波数13.56MHzの容量結合型RFプラズマCVD装置を用いて、原料ガスをシランと水素とし、該シランと水素の流量(sccm)比をSiH:H=10:1500とし、チャンバー内圧力を280Paとし、高周波電源の出力電力を50Wとし、下部電極温度を280℃として形成することができる。この場合、第2ユニットセル230に非晶質シリコン層が残るが、膜厚が非常に薄いため問題とならない。また、非晶質シリコンを形成せず、電力周波数13.56MHzの容量結合型RFプラズマCVD装置を用いて、原料ガスにシランと水素を用い、該原料ガスの流量比をSiH:H=15:1500(sccm)とし、チャンバー内圧力を280Paとし、高周波電源の出力電力を300Wとし、下部電極温度を280℃として5nmのシリコン層を形成した後、原料ガスの流量比をSiH:H=10:1500とし、チャンバー内圧力を280Paとし、高周波電源の出力電力を50Wとし、下部電極温度を280℃とすることで、微結晶シリコン層を形成することもできる。
第1ユニットセル120の支持基板102側には第1電極106が設けられ、第2ユニットセル230の表面側には第2電極232が設けられている。また、第1電極106に接続して第1補助電極217が設けられ、第2電極232に接続して第2補助電極219が設けられている。第1補助電極217と第2補助電極219は、光電変換層にて変換された電気エネルギーを取り出す取り出し電極(或いは集電極とも言われる)として機能する。本形態の光電変換装置200は、正極と負極に対応する電極又はこれらに接続する取り出し電極は、支持基板102の同じ面側に露出する構成とする。
本形態では、第2電極232を第2ユニットセル230上全面に形成し、第2電極232に接する第2補助電極219を格子状(或いは櫛歯状)に形成する。ここでは第2ユニットセルを非単結晶半導体層で形成しており、キャリアのライフタイムが短くなるため、第2電極232を基板全面に形成することが好ましい。なお、ユニットセルに光を吸収させるため、第2電極232は透明導電材料を用いて形成する。
次に、本形態に係る光電変換装置200の製造方法の一例について、図15、図16を参照して説明する。なお、第1ユニットセル120の第2不純物半導体層114までの製造方法は、上記実施の形態1に準じるため、説明を省略する。
第1ユニットセル120上に、第3不純物半導体層222、非単結晶半導体層224、第4不純物半導体層226を順に形成する(図15(A)参照)。
第3不純物半導体層222は、接している第1ユニットセル120の第2不純物半導体層と逆の導電型の非晶質半導体層又は微結晶半導体層を形成するものとし、ここではp型の非晶質半導体層(例えばp型の非晶質シリコン層)又はp型の微結晶半導体層(p型の微結晶シリコン層)を形成する。また、第3不純物半導体層222の膜厚は10nm乃至100nmで形成する。非単結晶半導体層224は、導電型を付与する不純物元素を含まない真性半導体層(i型の非晶質シリコン層)を膜厚100nm乃至300nm、好ましくは100nm以上200nm以下で形成する。第4不純物半導体層226は、第3不純物半導体層222と逆の導電型の非晶質半導体層又は微結晶半導体層を形成するものとし、ここではn型の非晶質半導体層(例えばn型の非晶質シリコン層)又はn型の微結晶半導体層(n型の微結晶シリコン層)を形成する。第4不純物半導体層226の膜厚は10nm乃至100nmで形成する。
第3不純物半導体層222、非単結晶半導体層224、第4不純物半導体層226は、CVD法又はスパッタリング法により形成する。好ましくはプラズマCVD法により形成し、プラズマを励起する電力周波数としては、10MHzから200MHzのHF帯若しくはVHF帯、又は1GHzから5GHz、例えば2.45GHzのマイクロ波とする。原料ガスには、シラン若しくはジシランなどのシリコンの水素化物、その他シリコンのフッ化物又はシリコンの塩化物などのシラン系ガスを用い、適宜、水素及び/又は希ガスを混合して用いればよい。非晶質半導体層又は微結晶半導体層をp型とする場合は、原料ガスにジボランを添加する。一方、非晶質半導体層又は微結晶半導体層をn型とする場合は、原料ガスにフォスフィンを添加する。なお、非単結晶半導体層224に含まれる不純物元素は低減されていることが好ましく、酸素及び窒素は1×1019/cm以下、好ましくは5×1018/cm以下とすることが好ましい。
以上により、一導電型の第3不純物半導体層222、非単結晶半導体層224、前記一導電型とは逆の導電型の第4不純物半導体層226が順に積層された第2ユニットセル230を得ることができる。
第4不純物半導体層226上に第2電極232を形成する(図15(B)参照)。第2電極232は透明導電材料を用いて形成する。これは、本形態の光電変換装置200は第2電極232側から光を入射する構成とするためである。透明導電材料としては酸化インジウム・スズ合金(ITO)、酸化亜鉛、酸化スズ、酸化インジウム・酸化亜鉛合金などの酸化物金属を用いる。第2電極232の膜厚は、40nm乃至200nm、好ましくは50nm乃至100nmとする。また、第2電極232のシート抵抗は20Ω/□乃至200Ω/□程度とすれば良い。
第2電極232は、スパッタリング法又は真空蒸着法で形成する。本形態では、第2電極232は、第1ユニットセル120と第2ユニットセル230が重なる領域に選択的に形成されるように、シャドーマスクを用いて成膜することが好ましい。第2電極232を選択的に形成することで、第1電極106の一部(好ましくは端部)を露出させる際のエッチング用マスクとして用いることができる。
なお、第2電極232は前述の酸化物金属に替えて導電性高分子材料(導電性ポリマーともいう)を用いることができる。導電性高分子材料としては、π電子共役系導電性高分子を用いることができる。例えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの2種以上の共重合体などがあげられる。
第2電極232をマスクとして、第4不純物半導体層226、非単結晶半導体層224、第3不純物半導体層222、第2不純物半導体層114、第2単結晶半導体層112、第1単結晶半導体層110及び第1不純物半導体層108をエッチングして、第1電極106の一部を露出させる(図16(A)参照)。
第3不純物半導体層222、非単結晶半導体層224、第4不純物半導体層226はCVD法やスパッタリング法により形成しており、支持基板102上全面に形成される。また、第2単結晶半導体層112と第2不純物半導体層114は、シラン系ガスを水素希釈した原料ガスを用いてプラズマCVD法によりエピタキシャル成長させた単結晶半導体層を用いて形成されており、支持基板102上全面に形成される。光電変換装置は、正極と負極又はそれに接続する取り出し電極(集電極)から光電変換した電気エネルギーを取り出す。第1電極106は正極又は負極として機能するが、図16(A)に示すように、その上層は単結晶半導体層に覆われており、その下層は支持基板102が設けられているため、そのままでは電極から電気エネルギーを外部に取り出しにくい。したがって、第1電極106上層に形成されている層をエッチングし、第1電極106の一部を露出させ、引き回し可能な電極(この場合第1補助電極217)を形成することが好ましい。
エッチングは、NF、SFなどのフッ素系ガスを用いたドライエッチングを行えばよく、少なくとも第1電極106と、該第1電極106の上層に形成されている層(第1不純物半導体層108〜第4不純物半導体層226)とのエッチング選択比が十分高く取れる条件で行えばよい。ここでは第2電極232をマスクとして用いることができるため、エッチング用のマスクを新たに設ける必要がない。もちろん、レジストや絶縁層を用いてマスクを形成することも可能である。
第1電極106に接続する第1補助電極217と、第2電極232に接続する第2補助電極219を形成する(図16(B)参照)。
第2補助電極219は、上面から見たときに、図2に示すように格子状(或いは櫛状、櫛形、櫛歯状)となるように形成する。これは、本形態の光電変換装置200は第2電極232側から光を入射する構成とするためであり、第2ユニットセル及び第1ユニットセルに光が入射するための有効面積を広くするためである。また、第1補助電極217は、先のエッチングにより露出させた第1電極106と接して形成する。
第1補助電極、第2の補助電極は、銀、鉛錫(半田)などを印刷法により形成すればよい。例えば、銀ペーストを用いてスクリーン印刷法で形成することができる。
以上により、タンデム型の光電変換装置200を製造することができる。
なお、ここでは図示しないが、タンデム型の光電変換装置200に関しても、反射防止層を兼ねたパッシベーション層を形成することが好ましい。
ここで、図17に、本形態の光電変換装置の有する第1ユニットセル120と第2ユニットセル230の一例を示した断面模式図を示す。第1ユニットセル120は、p+型の第1不純物半導体層108(p+層)と、p型の第1単結晶半導体層110(p層)と、真性の第2単結晶半導体層112(i層)と、n+型(或いはn型)の第2不純物半導体層114(n+層)とが配置され、第2ユニットセル230はp型の第3不純物半導体層222と、真性(i型)の非単結晶半導体層224と、n+型の第4不純物半導体層226が配置された例を示している。また、第1ユニットセル120はエネルギーギャップ1.12eVの単結晶半導体層を有するものとし、第2ユニットセル230はエネルギーギャップ1.75eVの非単結晶半導体層を有するものとする。なお、光はn+型の第4不純物半導体層226(n+層)側から入射する。よって、光入射側にエネルギーギャップの広い非単結晶半導体層を有する第2ユニットセル230が位置し、その後方にエネルギーギャップの狭い単結晶半導体層を有する第1ユニットセル120が配置していることになる。
また、図17は、第1ユニットセル120と第2ユニットセル230に対応するエネルギーバンド図である。同図において、Egcは第1単結晶半導体層110と第2単結晶半導体層112のエネルギーギャップ約1.1eVを示し、Egcは非単結晶半導体層224のエネルギーギャップ約1.8eVを示す。また、Ecは伝導帯下限の準位、Evは価電子帯上限の準位、Efはフェルミ準位を示す。
図17のバンドモデル図に示すように、光励起により生成したキャリアは、電子はn型半導体側に流れ、正孔はp型半導体側に流れる。第1ユニットセル120と第2ユニットセル230の接続部にはpn接合が形成されており、等価回路的には電流の流れる向きと逆方向にダイオードが挿入される形になる。この場合、第2不純物半導体層114と第3不純物半導体層222の接合界面に再結合中心が形成されるようにして、この接合界面で再結合電流が流れるようにする。第2不純物半導体層114は単結晶半導体であり、その上に第3不純物半導体層222として、非晶質半導体層又は微結晶半導体層をCVD法やスパッタリング法により成膜することで、接合界面で再結合電流が流れるような接合を形成することができる。
以上のように、タンデム型の光電変換装置において、単結晶半導体層を有する第1ユニットセル120をボトムセルとして用いることで、800nm以上の長波長の光を吸収して光電変換することが可能となり、光電変換効率の向上に寄与する。また、非単結晶半導体層を有する第2ユニットセル230をトップセルとして用いることで、800nm未満の短波長の光を吸収して光電変換することが可能となり、光電変換効率の向上に寄与する。
本形態に係る製造工程は、結晶のエピタキシャル成長技術を用いることにより、光電変換層として機能する800nm以上の単結晶半導体層を得ることができる。エピタキシャル成長を利用することで、原料として用いる単結晶半導体の消費量を抑えることができる。また、単結晶半導体基板を薄片化した単結晶半導体層を用い、該単結晶半導体層をエピタキシャル成長させており、単結晶半導体層を分離した後の単結晶半導体基板は繰り返し利用することができる。よって、資源を有効活用することができる。
また、本形態に係る光電変換装置は、エネルギーギャップの異なるユニットセルを積層した構造であり、光の入射側にエネルギーギャップの広い光電変換層を有するユニットセルを配置している。エネルギーギャップの異なるユニットセルを組み合わせることで光電変換装置が吸収する光の波長帯域を広くすることができ、波長帯域が広範囲に渡る太陽光は効率良く吸収することができる。よって、光電変換特性を向上させることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態6)
本形態では、ユニットセルを複数積層した光電変換装置、具体的にはユニットセルを3層積層した所謂スタック型の光電変換装置300を示す。
図18は、ユニットセルを3層積層したスタック型の光電変換装置300の一例の断面模式図である。光電変換装置300は、支持基板102上に単結晶半導体層を光電変換層とする第1ユニットセル120と、非単結晶半導体層を光電変換層とする第2ユニットセル230と、非単結晶半導体層を光電変換層とする第3ユニットセル340と、が順に積層された構造を有する。支持基板102と第1ユニットセル120の間には第1電極106が設けられ、第1電極106と支持基板102との間に絶縁層104が設けられている。また、第1電極106に接して選択的に第1補助電極353が設けられている。第3ユニットセル340上には第2電極352が設けられ、該第2電極352に接して選択的に第2補助電極354が設けられている。
また、光電変換装置300は、第3ユニットセル340側から光が入射する構成とし、第3ユニットセル340側から光電変換層のエネルギーギャップが狭くなっていくように配置することが好ましい。例えば、第1ユニットセル120の第1単結晶半導体層110と第2単結晶半導体層112をエネルギーギャップ1.12eVの単結晶シリコンとした場合、第1ユニットセル120よりも光入射側に位置する第2ユニットセル230の非単結晶半導体層224は1.12eVよりもエネルギーギャップが大きいものを配置し、さらにそれよりも光入射側に位置する第3ユニットセル340の非単結晶半導体層344はエネルギーギャップが最も大きいものを配置することが好ましい。それぞれのユニットセルのエネルギーギャップを異ならせ、エネルギーギャップが狭くなっていくように光入射側から配置することで、各ユニットセルで吸収する光の波長帯域を異ならせることができ、太陽光を効率よく吸収することができる。
上述のようなエネルギーギャップ1.45eV乃至1.65eVとするには、第2ユニットセル230の非単結晶半導体層224に非晶質シリコンゲルマニウムなどを適用する。また、エネルギーギャップ1.7eV乃至2.0eVとするには、第3ユニットセル340の非単結晶半導体層344に非晶質シリコン、非晶質シリコンカーバイトを適用する。
支持基板102〜第2ユニットセル230までの構成及び製造方法について、上記実施の形態1〜5に準じ重複する部分は、説明を省略或いは簡略化する。
第1ユニットセル120まで形成した後、第2ユニットセル230を構成する第3不純物半導体層222、非単結晶半導体層224、第4不純物半導体層226を形成する。そして、第2ユニットセル230上に一導電型の第5不純物半導体層342、非単結晶半導体層344、前記一導電型とは逆の導電型の第6不純物半導体層346を形成し、第3ユニットセル340を形成する。第5不純物半導体層342は、接する第2ユニットセル230の第4不純物半導体層226と逆の導電型を有するものとする。
第3ユニットセル340の第5不純物半導体層342は、第2ユニットセル230の第3不純物半導体層222と同様であり、第6不純物半導体層346は第4不純物半導体層226と同様である。つまり、第5不純物半導体層342をp型とした場合、第6不純物半導体層346はn型とし、その逆とすることもできる。不純物半導体層をp型とする場合は原料ガスにジボランを添加し、これに対しn型とする場合は原料ガスにフォスフィンを添加すればよい。
ここで、図19に、本形態の光電変換装置の有する第1ユニットセル120と第2ユニットセル230と第3ユニットセル340の一例を示した断面模式図を示す。第1ユニットセル120は、p+型の第1不純物半導体層108(p+層)と、p型の第1単結晶半導体層110(p層)と、真性(i型)の第2単結晶半導体層112(i層)と、n+型(或いはn型)の第2不純物半導体層114(n+層)とが配置された例を示している。第2ユニットセル230はp型の第3不純物半導体層222と、真性(i型)の非単結晶半導体層224と、n+型の第4不純物半導体層226が配置された例を示している。第3ユニットセル340は、p型の第5不純物半導体層342と、真性(i型)の非単結晶半導体層344(i層)と、n+型(或いはn型)の第6不純物半導体層346(n+層)とが配置された例を示している。
また、図19は、第1ユニットセル120と第2ユニットセル230と第3ユニットセルに対応するエネルギーバンド図である。同図において、Egcは第1単結晶半導体層110と第2単結晶半導体層112のエネルギーギャップを示し、Egc’は非単結晶半導体層224のエネルギーギャップを示し、Egcは非単結晶半導体層344のエネルギーギャップを示す。また、Ecは伝導帯下限の準位、Evは価電子帯上限の準位、Efはフェルミ準位を示す。第1ユニットセル120はエネルギーギャップEgcの単結晶半導体層を有するものとし、第2ユニットセル230はEgcよりも大きいエネルギーギャップEgc’の非単結晶半導体層を有するものとし、第3ユニットセル340はEgc’よりも大きいエネルギーギャップEgcの非単結晶半導体層を有するものとする。なお、光はn+型の第6不純物半導体層346(n+層)側から入射する。よって、光入射側からエネルギーギャップの広い光電変換層を有するユニットセル順に配置していることになる。
図19のバンドモデル図に示すように、光励起により生成したキャリアは、電子はn型半導体側に流れ、正孔はp型半導体側に流れる。第1ユニットセル120と第2ユニットセル230の接続部にはpn接合が形成されており、等価回路的には電流の流れる向きと逆方向にダイオードが挿入される形になる。この場合、第2不純物半導体層114と第3不純物半導体層222の接合界面に再結合中心が形成されるようにして、この接合界面で再結合電流が流れるようにする。第2不純物半導体層114は単結晶半導体であり、その上に第3不純物半導体層222として、非晶質半導体層又は微結晶半導体層をプラズマCVD法などで堆積することにより、接合界面で再結合電流が流れるような接合を形成することができる。また、第2ユニットセル230と第3ユニットセル340の接続部にもpn接合が形成されており、等価回路的には電流の流れる向きと逆方向にダイオードが挿入される形になる。この場合、第4不純物半導体層226と第5不純物半導体層342の接合界面に再結合中心が形成されるようにして、この接合界面で再結合電流が流れるようにする。
以上のように、スタック型の光電変換装置とすることで、光の吸収波長帯域を広くすることができ、光電変換効率の向上に寄与する。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態7)
実施形態1乃至6により得られる光電変換装置を用いて太陽光発電モジュールを製造することができる。本実施の形態では、上記実施の形態1に示す光電変換装置を用いた太陽光発電モジュールの一例を図24(A)に示す。太陽光発電モジュール1028は、支持基板102の一面上に設けられたユニットセル120により構成されている。支持基板102とユニットセル120との間には、支持基板102側から絶縁層104、第1電極106が設けられている。第1電極106は補助電極116と接続している。
補助電極116と第2電極118は支持基板102の一面側(ユニットセル120が形成されている側)に形成され、支持基板102の端部領域でコネクタ用の第1裏面電極1026及び第2裏面電極1027とそれぞれ接続する。図24(B)は、C−D切断線に対応する断面図であり、支持基板102の貫通口を通して補助電極116が第1裏面電極1026と接続し、第2電極118が第2裏面電極1027と接続している。
このように、支持基板102にユニットセル120を設けて光電変換装置100を形成することにより、太陽光発電モジュール1028の薄型化を図ることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態8)
図25は上記実施の形態7で示した太陽光発電モジュール1028を用いた太陽光発電システムの一例を示す。一又は複数の太陽光発電モジュール1028の出力電力は、充電制御回路1029により蓄電池1030を充電する。蓄電池1030の充電量が多い場合には、負荷1031に直接出力される場合もある。
蓄電池1030として電気二重層キャパシタを用いると、充電に化学反応を必要とせず、急速に充電することができる。また、化学反応を利用する鉛蓄電池などに比べ、寿命を約8倍、充放電効率を1.5倍に高めることができる。負荷1031としては、蛍光灯、発光ダイオード、エレクトロルミネッセンスパネルなどの照明、小型の電子機器などがあげられる。このように本発明に係る光電変換装置を用いた太陽光発電モジュールを、さまざまな用途に応用することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
本発明に係る光電変換装置の一例を示す断面図。 本発明に係る光電変換装置の一例を示す上面図。 本発明に係る光電変換装置の製造方法の一例を示す断面図。 本発明に係る光電変換装置の製造方法の一例を示す断面図。 本発明に係る光電変換装置の製造方法の一例を示す断面図。 本発明に係る光電変換装置の製造方法の一例を示す断面図。 本発明に係る光電変換装置のユニットセルの断面図と対応するエネルギーバンド図。 本発明に係る光電変換装置の一例を示す断面図。 円形の単結晶半導体基板から、所定の形状の半導体基板を切り出した態様を示す図。 本発明に係る光電変換装置の製造方法の一例を示す断面図。 本発明に係る光電変換装置の製造方法の一例を示す断面図。 本発明に係る光電変換装置の製造方法の一例を示す断面図。 本発明に係る光電変換装置の製造方法の一例を示す断面図。 本発明に係るタンデム型の光電変換装置の一例を示す断面図。 本発明に係るタンデム型の光電変換装置の製造方法の一例を示す断面図。 本発明に係るタンデム型の光電変換装置の製造方法の一例を示す断面図。 本発明に係るタンデム型の光電変換装置のユニットセルの断面図と対応するエネルギーバンド図。 本発明に係るスタック型の光電変換装置の一例を示す断面図。 本発明に係るスタック型の光電変換装置のユニットセルの断面図と対応するエネルギーバンド図。 本発明に係る光電変換装置の製造方法の一例を示す断面図。 本発明に適用できるレーザ処理装置の構成を示す概念図。 本発明に適用できるイオンドーピング装置の構成を示す概念図。 本発明に係る光電変換装置の一例を示す断面図。 太陽光発電モジュールの構成を説明する概念図。 太陽光発電システムの一例を説明する概念図。
符号の説明
100 光電変換装置
101 単結晶半導体基板
102 支持基板
103 単結晶半導体基板
104 絶縁層
105 脆化層
106 第1電極
107 保護層
108 第1不純物半導体層
109 剥離基板
110 第1単結晶半導体層
111 非晶質半導体層
112 第2単結晶半導体層
113 非晶質半導体層
114 第2不純物半導体層
116 補助電極
118 第2電極

Claims (7)

  1. 単結晶半導体基板上に、第1電極を形成し、
    前記第1電極を介して前記単結晶半導体基板にイオン又はクラスターイオンを照射することにより脆化層を、前記第1電極を介して前記単結晶半導体基板に不純物元素を添加することにより第1不純物半導体層を、それぞれ形成し、
    前記第1電極上に、絶縁層を形成し、
    前記絶縁層と支持基板とを重ね合わせて貼り合わせた後、前記脆化層又は前記脆化層の近傍を分離面として前記単結晶半導体基板を分離させることにより、前記支持基板上に第1単結晶半導体層を形成し、
    シラン系ガスと水素との混合ガスを原料ガスとして、プラズマ化学気相成長法により、前記第1単結晶半導体層上に半導体層をエピタキシャル成長させて第2単結晶半導体層を形成し、
    シラン系ガスと水素との混合ガスと、一導電型を付与する不純物元素を含むドーピングガスと、を原料ガスとして、プラズマ化学気相成長法により、前記第2単結晶半導体層上に半導体層をエピタキシャル成長させて前記第1不純物半導体層とは逆の導電型を有する第2不純物半導体層を形成し、
    前記第2不純物半導体層上に第2電極を形成することを特徴とする光電変換装置の製造方法。
  2. 単結晶半導体基板上に、第1電極を形成し、
    前記第1電極を介して前記単結晶半導体基板にイオン又はクラスターイオンを照射することにより脆化層を、前記第1電極を介して前記単結晶半導体基板に不純物元素を添加することにより第1不純物半導体層を、それぞれ形成し、
    前記第1電極上に、絶縁層を形成し、
    前記絶縁層と支持基板とを重ね合わせて貼り合わせた後、前記脆化層又は前記脆化層の近傍を分離面として前記単結晶半導体基板を分離させることにより、前記支持基板上に第1単結晶半導体層を形成し、
    シラン系ガスと水素との混合ガスを原料ガスとして、プラズマ化学気相成長法により、前記第1単結晶半導体層上に半導体層をエピタキシャル成長させて第2単結晶半導体層を形成し、
    シラン系ガスと水素との混合ガスと、一導電型を付与する不純物元素を含むドーピングガスと、を原料ガスとして、プラズマ化学気相成長法により、前記第2単結晶半導体層上に半導体層をエピタキシャル成長させて前記第1不純物半導体層とは逆の導電型を有する第2不純物半導体層を形成し、
    前記第2不純物半導体層上に、前記第2不純物半導体層とは逆の導電型を有する第3不純物半導体層を形成し
    前記第3不純物半導体層上に、非単結晶半導体層を形成し、
    前記非単結晶半導体層上に、前記第3不純物半導体層とは逆の導電型を有する第4不純物半導体層を形成し、
    前記第4不純物半導体層上に第2電極を形成することを特徴とする光電変換装置の製造方法。
  3. 単結晶半導体基板上に、第1電極を形成し、
    前記第1電極を介して前記単結晶半導体基板にイオン又はクラスターイオンを照射することにより脆化層を、前記第1電極を介して前記単結晶半導体基板に不純物元素を添加することにより第1不純物半導体層を、それぞれ形成し、
    前記第1電極上に、絶縁層を形成し、
    前記絶縁層と支持基板とを重ね合わせて貼り合わせた後、前記脆化層又は前記脆化層の近傍を分離面として前記単結晶半導体基板を分離させることにより、前記支持基板上に第1単結晶半導体層を形成し、
    シラン系ガスと水素との混合ガスを原料ガスとして、プラズマ化学気相成長法により、前記第1単結晶半導体層上に半導体層をエピタキシャル成長させて第2単結晶半導体層を形成し、
    シラン系ガスと水素との混合ガスと、一導電型を付与する不純物元素を含むドーピングガスと、を原料ガスとして、プラズマ化学気相成長法により、前記第2単結晶半導体層上に半導体層をエピタキシャル成長させて、前記第1不純物半導体層とは逆の導電型を有する第2不純物半導体層を形成し、
    前記第2不純物半導体層上に、前記第2不純物半導体層とは逆の導電型を有する第3不純物半導体層を形成し、
    前記第3不純物半導体層上に、第1非単結晶半導体層を形成し、
    前記第1非単結晶半導体層上に、前記第3不純物半導体層とは逆の導電型を有する第4不純物半導体層を形成し、
    前記第4不純物半導体層上に、前記第4不純物半導体層とは逆の導電型を有する第5不純物半導体層を形成し、
    前記第5不純物半導体層上に、第2非単結晶半導体層を形成し、
    前記第2非単結晶半導体層上に、前記第5不純物半導体層とは逆の導電型を有する第6不純物半導体層を形成し、
    前記第6不純物半導体層上に、第2電極を形成することを特徴とする光電変換装置の製造方法。
  4. 請求項3において、
    前記第2非単結晶半導体層のエネルギーギャップは、前記第1非単結晶半導体層のエネルギーギャップよりも大きいことを特徴とする光電変換装置の製造方法。
  5. 請求項1乃至請求項4のいずれか一において、
    前記ドーピングガスとして、ジボラン又はフォスフィンを用いることを特徴とする光電変換装置の製造方法。
  6. 請求項1乃至請求項のいずれか一において、
    前記脆化層の形成は、水素を含む原料ガスにより生成されるイオン又はクラスターイオンを用い、
    前記イオン又はクラスターイオンは、生成されたイオンを質量分離しないで電圧で加速して、前記単結晶半導体基板に照射することを特徴とする光電変換装置の製造方法。
  7. 請求項において、
    前記イオン又はクラスターイオンは、H イオンを含むことを特徴とする光電変換装置の製造方法。
JP2008294261A 2007-11-30 2008-11-18 光電変換装置の製造方法 Expired - Fee Related JP5248994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008294261A JP5248994B2 (ja) 2007-11-30 2008-11-18 光電変換装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007310817 2007-11-30
JP2007310817 2007-11-30
JP2008294261A JP5248994B2 (ja) 2007-11-30 2008-11-18 光電変換装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009152566A JP2009152566A (ja) 2009-07-09
JP2009152566A5 JP2009152566A5 (ja) 2012-01-05
JP5248994B2 true JP5248994B2 (ja) 2013-07-31

Family

ID=40459831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008294261A Expired - Fee Related JP5248994B2 (ja) 2007-11-30 2008-11-18 光電変換装置の製造方法

Country Status (4)

Country Link
US (1) US7985604B2 (ja)
EP (1) EP2065946A2 (ja)
JP (1) JP5248994B2 (ja)
KR (1) KR101483417B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
EP2075850A3 (en) * 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and manufacturing method thereof
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
KR20100138879A (ko) * 2008-01-16 2010-12-31 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠 Al계 Ⅲ족 질화물 단결정층을 갖는 적층체의 제조 방법, 그 제법으로 제조되는 적층체, 그 적층체를 사용한 Al계 Ⅲ족 질화물 단결정 기판의 제조 방법, 및, 질화알루미늄 단결정 기판
US8017429B2 (en) 2008-02-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Soi基板の作製方法及び該soi基板を用いた半導体装置
US8338218B2 (en) * 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Soi基板の作製方法
SG182208A1 (en) * 2008-12-15 2012-07-30 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Soi基板の作製方法
US8704083B2 (en) 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
KR101112494B1 (ko) * 2010-03-17 2012-03-13 한국과학기술원 광기전력 장치의 제조 방법
NO20100616A1 (no) * 2010-04-28 2011-10-31 Innotech Solar Asa Fremgangsmate og anordning for a fjerne en defekt fra en solcelle
JP5755931B2 (ja) 2010-04-28 2015-07-29 株式会社半導体エネルギー研究所 半導体膜の作製方法、電極の作製方法、2次電池の作製方法、および太陽電池の作製方法
US8173452B1 (en) * 2010-12-29 2012-05-08 Twin Creeks Technologies, Inc. Method to form a device by constructing a support element on a thin semiconductor lamina
EP2659521A4 (en) * 2010-12-29 2015-05-13 Gtat Corp METHOD AND APPARATUS FOR FORMING A FINE LAMINA
US8536448B2 (en) 2010-12-29 2013-09-17 Gtat Corporation Zener diode within a diode structure providing shunt protection
CN103348491A (zh) * 2010-12-29 2013-10-09 Gtat公司 通过在薄的半导体薄片上构造支撑元件而形成设备的方法
US8435804B2 (en) 2010-12-29 2013-05-07 Gtat Corporation Method and apparatus for forming a thin lamina
US8268645B2 (en) 2010-12-29 2012-09-18 Twin Creeks Technologies, Inc. Method and apparatus for forming a thin lamina
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
US8916954B2 (en) * 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180618A (en) * 1977-07-27 1979-12-25 Corning Glass Works Thin silicon film electronic device
DE3177084D1 (en) * 1980-04-10 1989-09-21 Massachusetts Inst Technology Method of producing sheets of crystalline material
JPS57160179A (en) * 1981-03-28 1982-10-02 Tdk Corp Photodiode device and manufacture thereof
JPH0644638B2 (ja) 1982-12-29 1994-06-08 圭弘 濱川 異質単位セル同士のスタック形光起電力素子
US4496788A (en) * 1982-12-29 1985-01-29 Osaka Transformer Co., Ltd. Photovoltaic device
US4633034A (en) * 1985-02-08 1986-12-30 Energy Conversion Devices, Inc. Photovoltaic device and method
JPS63196082A (ja) * 1987-02-10 1988-08-15 Toa Nenryo Kogyo Kk 太陽電池の製造方法
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
ATE217447T1 (de) * 1990-08-03 2002-05-15 Canon Kk Verfahren zur herstellung eines halbleiterkörpers
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
JPH0644638A (ja) 1992-07-24 1994-02-18 Sony Corp 録音装置
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法,及び薄膜太陽電池
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法
US5736431A (en) * 1995-02-28 1998-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for producing thin film solar battery
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JPH1093122A (ja) * 1996-09-10 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
DE69738307T2 (de) * 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
JPH10335683A (ja) * 1997-05-28 1998-12-18 Ion Kogaku Kenkyusho:Kk タンデム型太陽電池およびその製造方法
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000150940A (ja) * 1998-11-18 2000-05-30 Denso Corp 半導体微粒子集合体及びその製造方法
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
JP4452789B2 (ja) * 1999-09-01 2010-04-21 独立行政法人 日本原子力研究開発機構 シリコン系結晶薄板の製造方法および光電変換素子用基板の製造方法
JP2001160540A (ja) * 1999-09-22 2001-06-12 Canon Inc 半導体装置の製造方法、液相成長法及び液相成長装置、太陽電池
JP2001127313A (ja) * 1999-10-25 2001-05-11 Sony Corp 薄膜半導体素子およびその製造方法
JP3513592B2 (ja) * 2000-09-25 2004-03-31 独立行政法人産業技術総合研究所 太陽電池の製造方法
JP2002348198A (ja) 2001-05-28 2002-12-04 Nissin Electric Co Ltd 半導体素子エピタキシャル成長用基板及びその製造方法
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP2005268682A (ja) 2004-03-22 2005-09-29 Canon Inc 半導体基材及び太陽電池の製造方法
EP2002484A4 (en) * 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
JP2007310817A (ja) 2006-05-22 2007-11-29 Sharp Corp 追加認証方法及び認証装置
JP2008112847A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
EP2135295A4 (en) * 2007-04-06 2014-05-21 Semiconductor Energy Lab Photovoltaic module and method for its production
CN101657907B (zh) * 2007-04-13 2012-12-26 株式会社半导体能源研究所 光伏器件及其制造方法
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101608953B1 (ko) * 2007-11-09 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그 제조 방법
TWI452703B (zh) * 2007-11-16 2014-09-11 Semiconductor Energy Lab 光電轉換裝置及其製造方法
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5286046B2 (ja) * 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法

Also Published As

Publication number Publication date
EP2065946A2 (en) 2009-06-03
JP2009152566A (ja) 2009-07-09
US7985604B2 (en) 2011-07-26
US20090142908A1 (en) 2009-06-04
KR101483417B1 (ko) 2015-01-16
KR20090056899A (ko) 2009-06-03

Similar Documents

Publication Publication Date Title
JP5248994B2 (ja) 光電変換装置の製造方法
JP5248995B2 (ja) 光電変換装置の製造方法
JP5572307B2 (ja) 光電変換装置の製造方法
JP5352190B2 (ja) 光電変換装置
JP5286046B2 (ja) 光電変換装置の製造方法
JP5286146B2 (ja) 光電変換装置の作製方法
US8338218B2 (en) Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
JP5315008B2 (ja) 光電変換装置
JP5577030B2 (ja) 光電変換装置及びその製造方法
US8017429B2 (en) Method for manufacturing photoelectric conversion device
JP5723204B2 (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees