DE69738307T2 - Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle - Google Patents

Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle Download PDF

Info

Publication number
DE69738307T2
DE69738307T2 DE69738307T DE69738307T DE69738307T2 DE 69738307 T2 DE69738307 T2 DE 69738307T2 DE 69738307 T DE69738307 T DE 69738307T DE 69738307 T DE69738307 T DE 69738307T DE 69738307 T2 DE69738307 T2 DE 69738307T2
Authority
DE
Germany
Prior art keywords
substrate
layer
semiconductor
thin film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69738307T
Other languages
English (en)
Other versions
DE69738307D1 (de
Inventor
Nakagawa Ohta-ku Katsumi
Yonehara Ohta-ku Takao
Nishida Ohta-ku Shoji
Kiyofumi Ohta-ku Sakaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP35013296A external-priority patent/JP3501606B2/ja
Priority claimed from JP35013396A external-priority patent/JP3647176B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Application granted granted Critical
Publication of DE69738307D1 publication Critical patent/DE69738307D1/de
Publication of DE69738307T2 publication Critical patent/DE69738307T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

  • HINTERGRUND DER ERFINDUNG
  • Bereich der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements und auf ein Verfahren zur Herstellung einer Solarzelle. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren zur Herstellung eines Halbleiterbauelements, welches einen Dünnfilmkristall umfasst, der auf einem kostengünstigen Substrat gebildet ist, und auf ein Verfahren zur Herstellung einer Solarzelle mit hoher Leistungsfähigkeit unter Verwendung des Halbleiterbauelements.
  • Verwandter Stand der Technik
  • Es wurde eine Solarzelle ausgiebig als eine Energiezufuhr erforscht, welche systematisch mit einer Antriebsenergiequelle für verschiedene Anlagen oder einer Netzstromversorgung gekoppelt ist. Die Solarzelle ist so erwünscht, dass eine Vorrichtung auf einem kostengünstigen Substrat gebildet werden kann, um einer Kostennachfrage nachzukommen. Andererseits wurde normalerweise Silicium als der die Solarzelle aufbauender Halbleiter angewendet. Insbesondere ist vom Standpunkt der Effizienz der Umwandlung einer Lichtenergie in eine elektrische Energie, das heißt, vom Standpunkt der photoelektrischen Umwandlungseffizienz einkristallines Silicium sehr exzellent. Andererseits ist vom Standpunkt des Anstiegs der Fläche und der Verringerung der Kosten amorphes Silicium vorteilhaft. Ebenso wurde in den zurückliegenden Jahren zum Zwecke des Erhaltens der niedrigen Kosten von amorphem Silicium und hoher Energieumwandlungseffizienz wie beim Einkristall polykristallines Silicium verwendet.
  • Bei einkristallinem oder polykristallinem Silicium ist es jedoch schwierig, seine Dicke auf 0,3 mm oder weniger einzustellen, da ein brockenförmiger Kristall zu einem plattenförmigen Substrat geschnitten wird. Daher wurde das für das Substrat verwendete Material nicht effektiv ausgenutzt, weil das Substrat im Allgemeinen eine Dicke hat, die weit über einer zum Absorbieren eines einfallenden Lichts notwendigen Dicke liegt (20 μm bis 50 μm). Ebenso wurde in den zurückliegenden Jahren ein Verfahren zur Bildung einer Siliciumlage unter Verwendung eines Schleuderverfahrens vorgeschlagen, bei welchem ein flüssiger Tropfen von geschmolzenem Silicium in eine Form fließt. Selbst bei diesem Verfahren ist die Dicke des Substrats etwa 0,1 bis 0,2 mm im Minimum, was nicht ausreichend gedünnt ist. In anderen Worten gibt es einen Raum für die weitere Verringerung der Kosten durch weiteres Dünnen des Siliciums.
  • Um das Vorstehende zu erreichen, wurde ein Versuch zum Erreichen hoher Energieumwandlungseffizienz und niedriger Kosten einer Solarzelle vorgeschlagen, bei welchem eine dünne auf einem einkristallinen Siliciumsubstrat aufgewachsene epitaxiale Schicht von dem Substrat abgetrennt (abgezogen) wird (Milnes, A. G. und Feucht, D. L, „Peeled Film Technology Solar Cells", IEEE Photovoltaic Spezialist Conference, Seite 338, 1975). In diesem Verfahren wird eine Zwischenschicht aus SiGe zwischen einkristallines Silicium zur Bildung des Substrats und die aufgewachsene epitaxiale Schicht eingefügt und eine Siliciumschicht wird darauf (hetero)- epitaxial aufgewachsen. Folglich wird die Zwischenschicht selektiv geschmolzen, so dass die Wachstumsschicht abgezogen wird. Im Allgemeinen jedoch unterliegt die hetero-epitaxiale aufgewachsene Schicht Defekten, die auf einer Wachstumsgrenzfläche induziert sind, weil die Schicht in der Gitterkonstante von einem Substrat unterschiedlich ist. Ebenso ist dieses Verfahren in den Verfahrenskosten nicht vorteilhaft aufgrund der Verwendung eines Materials wie Germanium, welches beträchtlich teurer als Silicium ist.
  • Ebenso offenbart das US-Patent Nr. 4,816,420 , dass eine dünne kristalline Solarzelle durch Ausführen selektiven epitaxialen Wachstums auf einem kristallinen Substrat durch ein Maskenmaterial, Ausbilden eines lagenartigen Kristalls unter Verwendung eines Verfahrens des lateralen Kristallwachstums und danach Abtrennen des Kristalls von dem Substrat erhalten wird. In diesem Verfahren jedoch unterliegt der lagenartige Kristall während des Abziehverfahrens Beschädigung, wenn der Kristall eine gewisse Größe oder mehr hat, da der lagenartige Kristall mechanisch unter Verwendung von Spaltung abgezogen wird. Insbesondere wird es in dem Fall des Anhebens der Fläche des Kristalls wie in der Solarzelle schwierig, das vorstehende Verfahren praktisch anzuwenden.
  • Ebenso offenbart die offengelegte japanische Patentanmeldung Nr. 6-45622 , dass nach dem Bilden einer porösen Siliciumschicht in dem Oberflächenbereich einer Siliciumwaferoberfläche durch Anodisieren die poröse Schicht von dem Wafer abgezogen wird, und nachdem die abgezogene poröse Schicht auf einem Metallsubstrat befestigt wurde, eine epitaxiale Schicht auf der porösen Schicht gebildet wird, um dadurch eine kristalline Dünnfilmsolarzelle unter Verwendung dessen herzustellen. In diesem Verfahren jedoch unterliegen Fremdatome der Mischung in die epitaxiale Schicht, da das Metallsubstrat einem Hochtemperaturverfahren ausgesetzt wird, was zu einem Problem führt, dass die Eigenschaft begrenzt wird. Wie ebenso in der amorphen Siliciumsolarbatterie realisiert wird, wenn eine dünne Halbleiterschicht auf einem flexiblen Substrat gebildet wird, zum Beispiel ein Film eines Polymers wie Polyimid, kann sie auf einer Substanz mit gekurvter Oberfläche angeordnet werden, was die Vergrößerung eines Anwendungsfeldes erwarten lässt. Weil jedoch eine hohe Temperatur in einem Verfahren der zuvor genannten einkristallinen oder polykristallinen Siliciumsolarzelle benötigt wird, ist es schwierig, ein Substrat mit schlechter Wärmebeständigkeit bei einer hohen Temperatur zu verwenden.
  • Übrigens offenbart die offengelegte japanische Patentanmeldung Nr. 8-213645 , dass eine aktive Schicht der Solarzelle epitaxial auf amorphem Silicium aufgewachsen wird, das in dem Oberflächenbereich eines Siliciumwafers durch Anodisieren gebildet wird, und danach die aktive Schicht von einem Abschnitt der porösen Siliciumschicht abgezogen werden kann. Folglich kann nicht nur das teure einkristalline Substrat wiederholt verwendet werden, sondern es kann auch eine hocheffiziente Solarzelle auf einem flexiblen Substrat mit niedriger Wärmebeständigkeit gebildet werden. Gemäß der Offenbarung der offengelegten japanischen Patentanmeldung Nr. 8-213645 jedoch wird das epitaxiale Wachstum der aktiven Schicht durch das CVD-Verfahren durchgeführt. In dem CVD-Verfahren werden ein Quellengas wie Dichlorsilan (SiH2Cl2) oder Trichlorsilan (SiHCl3) und eine große Menge Wasserstoff verwendet. Wenn ein Siliciumfilm zu 20 bis 50 μm Dicke unter Verwendung einer großen Menge des teuren Gases abgeschieden wird, ist er demzufolge teuer und beträchtlich unvorteilhaft vom Standpunkt der Kosten im Vergleich mit amorphem Silicium, welches mit höchstens 0,5 bis 1,0 μm in der Dicke abzuscheiden erforderlich ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde angesichts der vorstehenden Umstände gemacht und es ist folglich ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelements mit exzellenten Eigenschaften und ein Verfahren zur Herstellung einer Solarzelle unter Verwendung des Halbleiterbauelements zur Verfügung zu stellen.
  • Ein anderes Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterbauelements, in welchem ein kristalliner Halbleiter mit exzellenten verschiedenen Eigenschaften selbst auf einem Substrat ohne Hochtemperatur-Beständigkeitseigenschaft gebildet werden kann, und ein Verfahren zur Herstellung einer Solarzelle unter Verwendung des Halbleiterbauelements zur Verfügung zu stellen.
  • Ein weiteres Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterbauelements, in welchem ein kristalliner Halbleiter mit exzellenten verschiedenen Eigenschaften selbst auf einem flexiblen Substrat gebildet werden kann, und ein Verfahren zur Herstellung einer Solarzelle unter Verwendung des Halbleiterbauelements zur Verfügung zu stellen.
  • Noch ein Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterbauelements, welches verschieden aufgebracht, verwendet und angeordnet werden kann, sowie ein Verfahren zur Herstellung einer Solarzelle unter Verwendung des Halbleiterbauelements zur Verfügung zu stellen.
  • Noch ein weiteres Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterbauelements mit exzellenten Halbleitereigenschaften zu niedrigen Kosten und ein Verfahren zur Herstellung einer Solarzelle mit verschiedenen Eigenschaften wie exzellente photoelektrische Umwandlungseigenschaften oder Verwendungseigenschaften zu niedrigen Kosten unter Verwendung des Halbleiterbauelements zur Verfügung zu stellen.
  • Ein weiteres Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung einer Solarzelle zur Verfügung zu stellen, welche hohe Umwandlungseffizienz zeigen kann.
  • Noch ein weiteres Ziel der vorliegenden Erfindung ist es, ein Halbleiterbauelement mit, welches durch Abziehen einer auf einem kristallinen Substrat gebildeten epitaxialen Schicht von dem kristallinen Substrat erhalten werden kann, während das kristalline Substrat wiederverwendet wurde, ein Halbleiterbauelement mit hoher Leistungsfähigkeit zu niedrigen Kosten durch Verwendung eines kostengünstigen Rohmaterials und eine Solarzelle, welche unter Verwendung des Halbleiterbauelements gebildet wird, während das kristalline Substrat wiederverwendet wird, und welches eine hohe Leistungsfähigkeit hat, zu niedrigen Kosten unter Verwendung eines kostengünstigen Rohmaterials zur Verfügung zu stellen.
  • Um die vorstehenden Ziele zu erreichen, wird gemäß der vorliegenden Erfindung ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Patentanspruch 1 (einschließlich Flüssigphasenepitaxie), ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Patentanspruch 36 (einschließlich Dampfphasenepitaxie) und ein Verfahren zur Herstellung einer Solarzelle nach Patentanspruch 50 zur Verfügung gestellt. Bevorzugte Ausführungsformen werden in den abhängigen Ansprüchen dargelegt.
  • In dem vorstehenden Verfahren ist es bevorzugt, dass die Halbleiterschicht auf der porösen Schicht so gebildet wird, dass die Halbleiterschicht einen Bereich, der durch Dampfphasenepitaxie gebildet wurde, und einen Bereich, der durch Flüssigphasenepitaxie gebildet wurde, in dieser Abfolge umfasst.
  • Ebenso kann das vorstehende Verfahren ferner einen Schritt des Entfernens der porösen Schicht umfassen, die auf der Oberfläche des ersten Substrats nach dem Abtrennen von der Halbleiterschicht verbleibt.
  • Ferner ist es wünschenswert, dass die Flüssigphasenepitaxie unter Verwendung einer Schmelzlösung durchgeführt wird, in welcher Elemente zur Bildung der aufzuwachsenden Halbleiterschicht bis zu einem übersättigtem Zustand oder einem im Wesentlichen übersättigtem Zustand gelöst sind.
  • Zusätzlich ist es bevorzugt, dass die Flüssigphasenepitaxie unter einer reduzierenden Atmosphäre durchgeführt wird.
  • Darüber hinaus ist es bevorzugt, dass die Flüssigphasenepitaxie einschließt, dass eine Schmelzlösung, in welcher die Elemente zur Bildung der aufzuwachsenden Halbleiterschicht gelöst sind, in Kontakt mit der porösen Schicht gebracht wird.
  • Und weiterhin ist es bevorzugt, dass die Flüssigphasenepitaxie einschließt, dass eine Schmelzlösung, in welcher die Elemente zur Bildung der aufzuwachsenden Halbleiterschicht gelöst sind, in Kontakt mit einer auf der porösen Schicht gebildeten epitaxialen Schicht gebracht wird.
  • Ferner ist es bevorzugt, dass die epitaxiale Schicht durch Dampfphasenepitaxie gebildet wird.
  • Und weiter ist es bevorzugt, dass die Flüssigphasenepitaxie einschließt, dass eine Schmelzlösung, in welcher Elemente zur Bildung der aufzuwachsenden Halbleiterschicht gelöst sind, verwendet wird und die Schmelzlösung in Kontakt mit der Oberfläche der porösen Schicht gebracht wird, während eine Oberflächentemperatur der porösen Schicht niedriger als eine Temperatur eingestellt wird, bei welcher die Elemente in der Schmelzlösung mit der gewünschten Konzentration gesättigt sind.
  • Ferner ist es wünschenswert, dass die Dampfphasenepitaxie durch Zersetzen eines Quellengases durchgeführt wird, während ein Gas zur Bildung einer reduzierenden Atmosphäre zugeführt wird.
  • Ferner kann der Schritt des Bondens des zweiten Substrats unter Verwendung eines Klebers ausgeführt werden. In dieser Situation schließt der Kleber einen wasserlöslichen Kleber ein.
  • Ferner kann ein drittes Substrat auf einer separaten Oberfläche zum Abtrennen und Übertragen der Halbleiterschicht auf das zweite Substrat vorgesehen sein. In dieser Situation kann das zweite Substrat so abgetrennt werden, dass die Halbleiterschicht auf das dritte Substrat übertragen wird.
  • Und ferner kann das zweite Substrat eine Wasserdurchlässigkeit zeigen. Ebenso kann die Abtrennung des zweiten Substrats durch Verringerung der Haftfestigkeit des für das Bonden des zweiten Substrats verwendeten Klebers durchgeführt werden. In dieser Situation ist es wünschenswert, dass die Verringerung der Haftfestigkeit durch eine Flüssigkeit durchgeführt wird, die durch das zweite Substrat hindurch gedrungen ist.
  • Zusätzlich können die Fremdatome in dem porösen Film in die Halbleiterschicht diffundiert werden.
  • Es ist bevorzugt, dass die Flüssigphasenepitaxie mit Indium als Lösungsmittel durchgeführt wird.
  • Ferner ist es in dem vorstehenden Herstellungsverfahren bevorzugt, dass vor der Bildung der Halbleiterschicht, in welche die Fremdatome eingeführt werden, eine Halbleiterschicht, in welche keine Fremdatome eingeführt werden oder Fremdatome mit einer niedrigen Konzentration eingeführt werden, auf der Lauffläche des ersten Substrats nach dem Unterziehen unter eine Oberflächenbehandlung durch Flüssigphasenwachstum gebildet wird.
  • Ferner kann in dem vorstehenden Herstellungsverfahren ein Halbleiter mit einer Reinheit von 99,99% oder weniger als das erste Substrat verwendet werden.
  • Ferner kann in dem vorstehenden Herstellungsverfahren das erste Substrat ein kristallines sein und insbesondere ein Siliciumeinkristall.
  • Und ferner kann in dem vorstehenden Gerät ein Dampfphasenwachstumsbehälter zum Zersetzen eines Quellengases in der reduzierenden Atmosphäre vorgesehen sein, um die erste Dünnfilmhalbleiterschicht auf der Oberfläche der porösen Schicht des Substrats in der Dampfphase aufzuwachsen.
  • Gemäß der vorliegenden Erfindung wird epitaxiales Wachstum zum Bereitstellen eines Halbleiterbauelements mit hoher Leistungsfähigkeit und Qualität und ebenso zum Bereitstellen einer Solarzelle mit hoher Umwandlungseffizienz angewendet.
  • Um das epitaxiale Wachstum des Siliciums zu niedrigen Kosten auszuführen, ist es vorteilhaft, eher das Flüssigphasenwachstumsverfahren als ein Verfahren des Verwendens eines Gases wie das CVD-Verfahren zu verwenden. In dem Flüssigphasenwachstumsverfahren werden Siliciumkörner in einem geschmolzenen Metall wie Sn, In, Cu oder Al gelöst, ein kristallines Substrat wird darin eingetaucht und Silicium wird auf dem Substrat in einem Zustand aufgewachsen, in dem die Lösung in einem übersättigtem Zustand eingestellt ist. Das Flüssigphasenwachstumsverfahren ist in den zu verwendenden Rohmaterialien teuer und das zu verschwendende Rohmaterial wird verringert. Da ebenso das Wachstum bei einer sehr niedrigen Temperatur wie 100°C oder niedriger im Vergleich mit dem Schmelzpunkt von Silicium ausgeführt wird, ist das Flüssigphasenwachstumsverfahren vom Standpunkt der Energie her vorteilhafter als das Schleuderverfahren. Wenn jedoch Siliciumwachstum unter Verwendung des Flüssigphasenwachstumsverfahrens tatsächlich ausgeführt wird, gibt es nicht wenige Fälle unter den bestehenden Umständen, in welchen das aufgewachsene Silicium der Verwendung als die Solarzelle aufgrund des Problems, dass abnormale Kristallkörner aufgewachsen werden oder die aufgewachsene Dünnfilmhalbleiterschicht nicht gut abgetrennt werden kann, nicht widerstehen kann. Folglich ist es normalerweise schwierig, sowohl hohe Leistungsfähigkeit als Einkristall oder Polykristall und niedrige Kosten wie bei amorphem Silicium zu erreichen.
  • Ebenso kann als das Substrat (erstes Substrat) zum epitaxialen Wachstum nicht nur ein einkristalliner Siliciumwafer, sondern auch ein hochqualitativer polykristalliner Siliciumwafer verwendet werden. Um jedoch einen Einfluss der Fremdatomdiffusion von dem Substrat zu verhindern, wird eine hohe Reinheit des Substrats benötigt, so dass eine Vorrichtung in dem Substrat selbst angefertigt wird. Folglich ist es vom Standpunkt der Kosten her wünschenswert, dass die Verwendung des Substrates mindestens mehrere 10 mal wiederholt werden kann. Da jedoch die Anzahl der wiederholten Verwendungen gesteigert wird, wird die Anodisierungsbedingung abhängig von der Variation des Oberflächenzustands des Kristalls etc. variiert, wodurch das Herstellungsmanagement schwierig gemacht wird.
  • Unter Beachtung der vorstehenden Umstände wird die Ausführungsform der vorliegenden Erfindung in Bezug auf eine Solarzelle als ein Beispiel beschrieben. Die vorliegende Erfindung nutzt ein Verfahren zum Übertragen einer Halbleiterschicht auf ein zweites Substrat. Da auf der Halbleiterschicht der vorliegenden Erfindung eine Halbleitervorrichtung wie ein Transistor, eine Diode oder eine LED, wie es die Umstände verlangen, gebildet werden kann, ist die vorliegende Erfindung nicht besonders auf die Herstellung der Solarzelle begrenzt.
  • Ein Beispiel der Struktur einer durch das Verfahren der vorliegenden Erfindung hergestellten Solarzelle wird in einer schematischen Querschnittsansicht der 1 gezeigt und ein bevorzugtes Beispiel der Herstellungsschritte gemäß der vorliegenden Erfindung wird in den schematischen Querschnittsansichten den 2A bis 2I jeweils gezeigt. In den 1 und 2A bis 2I bezeichnen Bezugszeichen 105 und 205 Substrate; 109 und 209 Rückseitenelektroden; 104 und 204 p+-(oder n+-)Typ Schichten; 103 und 203 aktive p–-(oder n–-)Typ Schichten; 106 und 206 n+-(oder p+-)Typ Schichten; 107 und 207 transparente leitfähige Schichten; und 108 und 208 Kollektorelektroden. In diesem Beispiel erzeugen die n+-(oder p+-)Typ Schichten 106, 206 und die aktiven p–-(oder n–-)Typ Schichten 103, 203 einen Halbleiterübergang zur Erzeugung einer photoelektromotorischen Kraft. Die aktiven p–-(oder n–-)Typ Schichten 103 und 203 sind Hauptkörper, welche ein Sonnenlicht zur Erzeugung von Trägern absorbieren können und sind im Fall von Silicium auf etwa 10 bis 50 μm gedickt. Andererseits sind die n+-(oder p+-)Typ Schichten 106 und 206 ausreichend auf 1 μm oder weniger gedickt. Ebenso bilden die p+-(oder n+-)Typ Schichten 104 und 204 einen Rückoberflächenbereich zwischen den Elektroden 109, 209 und den Schichten 104, 204 und stellen eine Wirkung zum Verhindern des Rebondens der Träger in der Umgebung der Elektroden 109 und 209 bereit, obwohl das nicht wesentlich ist. Ebenso wirken sie ausreichend mit der Dicke von 1 μm oder weniger. In diesem Beispiel bedeuten die Ausdrücke n+-(oder p+-)Typ Schichten 106 und 206, aktive p–-(oder n–-)Typ Schichten 103 und 203 und p+-(oder n+-)Typ Schichten 104 und 204, dass, wenn die Schichten 106 und 206 vom n+-Typ sind, die Schichten 103 und 203 vom p–-Typ sind und die Schichten 104 und 204 vom p+-Typ sind, wohingegen, wenn die Schichten 106 und 206 vom p+-Typ sind, die Schichten 103 und 203 vom n–-Typ sind und die Schichten 104 und 204 vom n+-Typ sind. Daher wirken diese Schichten mit der Kombination der entsprechenden Leitfähigkeitstypen in einer Kombination, welche die Schichten 106 und 206 vom n+-Typ enthält, wobei die Kollektorelektrodenseite eine negative elektromotorische Kraft erzeugt, wohingegen in der Kombination, welche die Schichten 106 und 206 vom p+-Typ enthält, die Kollektorelektrodenseite eine positive elektromotorische Kraft erzeugt.
  • Nachfolgend wird eine Übersicht der Herstellungsschritte gemäß der vorliegenden Erfindung unter Bezug auf die 2A bis 2I beschrieben. Zum Beispiel wird ein einkristalliner Wafer als ein erstes kristallines Substrat 201 verwendet. Fremdatome werden thermisch diffundiert, Ionen werden in die Oberfläche des ersten Substrats 201 implantiert oder Fremdatome werden eingeführt, wenn der Wafer hergestellt wird, um zumindest die Waferoberfläche mit p+-(oder n–-)Typ (2A) einzustellen. Dann wird die Waferoberfläche auf der Seite, auf der die Fremdatome eingeführt werden, in einer HF-Lösung anodisiert, um eine poröse Schicht 202 zu bilden (2B). Bei der porösen Strukturbildung durch Anodisieren, wie in der offengelegten japanischen Patentanmeldung Nr. 7-302889 offenbart wird, wird ein Niveau des Anodisierungsstroms zum Beispiel von einem niedrigen Niveau zu einem hohen Niveau auf dem Wege in einer solchen Art und Weise geändert, dass eine Porositätsänderung der Struktur der porösen Schicht im Vorhinein gegeben wird, wodurch sie zu einer Steuerung so fähig ist, dass das Substrat und die Halbleiterschicht nach dem epitaxialen Wachstum einer Trennung voneinander an der poröse Schicht unterliegen. Nachfolgend wird eine einkristalline Halbleiterschicht 203, die als die aktive p–-(oder n–-)Typ Schicht wirkt, epitaxial auf der porösen Schicht durch das Flüssigphasenwachstumsverfahren aufgewachsen. Dann wird, wie es die Umstände verlangen, eine einkristalline Halbleiterschicht 204 von der p+-(oder n+-)Typ Schicht epitaxial aufgewachsen. Darüber hinaus wird ein zweites Substrat 205, auf welchem eine Rückseitenelektrode 209 gebildet ist, auf die einkristalline Halbleiterschicht 204 gebondet, oder nachdem die einkristalline Halbleiterschicht 204 gebildet ist, die Rückseitenelektrode 209 auf der einkristallinen Halbleiterschicht 204 gebildet, und dann das zweite Substrat 205 darauf gebondet (2D bis 2E). Eine Kraft wird zwischen das gebondetete zweite Substrat 205 und das erste kristalline Substrat 201 ausgeübt, um die poröse Schicht mechanisch abzutrennen, wodurch die einkristallinen Halbleiterschichten 203 und 204 von dem ersten kristallinen Substrat 201 auf das zweite Substrat 205 übertragen werden (2F). Nach dem Übertragen wird die poröse Schicht 202a, die auf der Oberfläche des einkristallinen Halbleiterbauelements 203 verbleibt, durch Ätzen entfernt, eine n+-(oder p+-)Typ Halbleiterschicht 206, eine transparente leitfähige Schicht 207 und eine Kollektorelektrode 208 werden gebildet, um eine Solarzelle zu komplettieren (2G bis 2H). Eine poröse Schicht 202b, welche auf der Oberfläche des ersten kristallinen Substrats 201 nach dem Abschluss des Abtrennens verbleibt, wird entfernt und durch Ätzen etc. behandelt und das erste kristalline Substrat wird dann erneut dem ersten Schritt unterzogen (2A).
  • Dann wird das Herstellungsverfahren gemäß der vorliegenden Erfindung im größeren Detail beschrieben.
  • Zunächst wird ein Beispiel der Verwendung von Silicium als das Material des ersten kristallinen Substrats 201 im Bezug auf die poröse Schicht 202 beschrieben (das heißt, ein Beispiel, in welchem die poröse Schicht aus Silicium angefertigt ist). Die mechanische Festigkeit der porösen Siliciumschicht 202 wird als ausreichend schwächer als Bulk-Silicium angesehen, obwohl dies von der Porosität abhängt. Wenn die Porosität zum Beispiel 50% ist, wird die mechanische Festigkeit als die Hälfte des Bulks oder weniger erachtet. Wenn das zweite Substrat 205 auf die Oberfläche der porösen Siliciumschicht 202 gebondet wird, wenn eine ausreichende Haftfestigkeit zwischen dem zweiten Substrat 205 und der porösen Schicht 202 ausgeübt wird, wird die poröse Schicht 202 durch Anlegen einer Kompression, einer Zugkraft oder einer Scherkraft zwischen dem Siliciumwafer 201 und dem zweiten Substrat 205, auf dem die poröse Schicht gebildet ist, zerstört. Wenn die Porosität weiter erhöht wird, kann die poröse Schicht 202 mit einer schwächeren Kraft zerstört werden.
  • Das Siliciumsubstrat kann durch das Anodisierungsverfahren unter Verwendung einer HF-Lösung mit einer Konzentration von 10% oder mehr porös gemacht werden. Eine Menge Strom, die zum Zeitpunkt der Anodisierung fließt, ist geeignet in einem Bereich von etwa mehreren bis mehreren zehn mA/cm2, obwohl er geeignet abhängig von der HF-Konzentration, einer gewünschten Dicke der porösen Schicht, des Oberflächenzustandes der porösen Schicht oder dergleichen bestimmt wird. Ebenso können durch die Zugabe von Alkohol wie Ethylalkohol zu der HF-Lösung Blasen des reaktiven Gases, welches zum Zeitpunkt der Anodisierung erzeugt wird, von einer zu reagierenden Oberfläche entfernt werden, ohne gerührt zu werden, wodurch es dazu fähig ist, das poröse Silicium gleichmäßig und effizient zu bilden. Die Menge des zuzugebenden Alkohols wird geeignet abhängig von der HF-Konzentration, einer gewünschten Dicke der porösen Schicht, dem Oberflächenzustand der porösen Schicht oder dergleichen bestimmt. Insbesondere muss Aufmerksamkeit darauf gelegt werden, die HF-Konzentration vor zu großer Verringerung zu bewahren. Die Dichte des einkristallinen Siliciums ist 2,33 g/cm3, wohingegen die Dichte der porösen Siliciumschicht durch Variieren der Konzentration der HF-Lösung in einem Bereich von 50 bis 20% variiert wird, um in einem Bereich von 1,1 bis 0,6 g/cm3 zu sein. Ebenso kann die Porosität durch Variieren des Anodisierungsstroms variiert werden. Wenn der Strom ansteigt, steigt die Porosität auch mehr an.
  • Positive Löcher werden für eine anodische Reaktion bei der Bildung des porösen Siliciums durch die Anodisierung benötigt. Aus diesem Grund wird das Silicium unter Verwendung von p-Typ Silicium porös gemacht, in welchem hauptsächlich positive Löcher bestehen (T. Ungami, J. Electrochem. Soc., Vol. 127, 476 (1980)). Andererseits wurde jedoch berichtet, dass selbst ein n-Typ Silicium mit niedrigem elektrischem Widerstand porös gemacht wird (R. P Holmstrom and J. Y. Chi, Appl. Phys. Lett., Vol. 42, 386 (1983)). Daher kann das Silicium mit niedrigem elektrischem Widerstand ungeachtet der Art vnm p-Typ oder n-Typ porös gemacht werden. Ebenso kann Silicium abhängig von dem Leitfähigkeitstyp selektiv porös gemacht werden, so dass nur die p-Typ Schicht durch Durchführen der Anodisierung an einem dunklen Ort wie in dem FIPOS-Verfahren (volle Isolation durch poröses oxidiertes Silicium) porös gemacht werden kann.
  • Das durch Unterziehen des einkristallinen Siliciums der Anodisierung erhaltene poröse Silicium hat Poren mit einem Durchmesser von ungefähr mehreren nm, die gemäß der Betrachtung unter Verwendung eines Transmissionenelektronenmikroskops gebildet wurden, und seine Dichte wird die Hälfte des Einkristalls oder weniger. Selbst bei dieser Tatsache wird die Monokristallinität aufrecht erhalten, wodurch es möglich wird, eine epitaxiale Schicht auf dem porösen Silicium aufzuwachsen. Weil ebenso die poröse Schicht eine große Anzahl von Porenräumen hat, die im Inneren davon gebildet sind, ist die Oberfläche im Vergleich zu dem Volumen beträchtlich vergrößert. Als ein Ergebnis wird eine chemische Ätzrate der porösen Schicht im Vergleich mit der Ätzrate der normalen einkristallinen Schicht beträchtlich beschleunigt. Ferner war bekannt, dass eine exzellente epitaxiale Schicht durch Auslagern bei 950 bis 1100°C in einer Wasserstoffatmosphäre vor dem epitaxialen Wachstum erhalten wird. Es wird angenommen, dass dies der Fall ist, weil die äußerste Oberfläche der porösen Schicht bei einer hohen Temperatur in einer reduzierenden Atmosphäre rekonstruiert und abgeflacht wird (Nikei Micro Device, Juli 1994, S. 76).
  • In ähnlicher Weise wird die poröse Schicht durch Anodisieren erhalten, wenn einkristallines Silicium durch polykristallines Silicium ersetzt wird, und eine kristalline Siliciumschicht kann auf der porösen Schicht aus polykristallinem Silicium aufwachsen (in diesem Fall wird partielles epitaxiales Wachstum entsprechend einer Größe der Kristallkörner des polykristallinen Siliciums ermöglicht). Die genaueren Details werden unter Bezug auf verschiedene Beispiele, wie sie nachstehend beschrieben werden, beschrieben.
  • Dann wird das Flüssigphasenwachstumsverfahren zur Bildung der Dünnfilmhalbleiterschicht beschrieben. 3 ist ein schematisches Diagramm zur Erläuterung des Flüssigphasenwachstumsverfahrens in dem Herstellungsverfahren der vorliegenden Erfindung in einem thermischen Gleichgewichtszustand des Lösungsmittels M und des gelösten Stoffes S (zum Beispiel Silicium). In der Figur stellt eine horizontale Achse 501 eine mittlere Konzentration des gelösten Stoffes S in der Lösung dar (oder offensichtliche Konzentration abhängig von den Umständen), wobei ein linkes Ende davon den Zustand eines reinen Lösungsmittels darstellt, und die Konzentration des gelösten Stoffes S steigt zur rechten Seite hin an. Ebenso stellt eine vertikale Achse 502 eine Temperatur der Lösung dar und der Zustand der Lösung wird grob in zwei Bereiche mit einer Kurve 503 als seine Grenzfläche klassifiziert. Ebenso ist an der Position P in einem Bereich 504 der gelöste Stoff S gleichmäßig in dem Lösungsmittel M verteilt und seine Konzentration fällt mit der Konzentration zusammen, die durch die horizontale Achse angezeigt wird.
  • In einem Bereich 505 ist ein Teil des gelösten Stoffes S verfestigt und ausgeschieden und zum Beispiel bestehen ein Feststoff S und die Lösung mit einer Konzentration Dq zusammen an einer Position Q. Ein Substrat aus einem Material, welches bei einer Temperatur eines Zustandes RO auf der Kurve 503 nicht gelöst wird, wird in die Lösung in dem Zustand RO eingetaucht und wenn die Temperatur der Lösung graduell verringert wird, wird die Konzentration des gelösten Stoffes S in der Lösung entlang der Kurve 503 zum Beispiel bis zu R1 verringert. Der gelöste Stoff S, der einem Unterschied in der Konzentration zwischen R0 und R1 entspricht, wird auf der Oberfläche des Substrates als Feststoff abgeschieden. Insbesondere in dem Fall, in dem das Substrat kristallin ist, gibt es einen Fall, in dem der Feststoff S ebenso gemäß der Kristallinität des Substrates kristallin wird, was „epitaxiales Wachstum" genannt wird. Wenn normalerweise das Material des Substrats und der Feststoff S die gleichen sind, ist das epitaxiale Wachstum am meisten erleichtert. Selbst wenn diese jedoch im Material unterschiedlich sind, wird das epitaxiale Wachstum ermöglicht (hetero-epitaxiales Wachstum). Auf diesem Weg kann der Dünnfilmhalbleiter auf der Oberfläche des ersten kristallinen Substrats aufgewachsen werden. Im Allgemeinen beginnt das Wachstum des Kristalls, nachdem das Substrat in die Lösung eingetaucht wurde, welche in einem gesättigten Zustand hergestellt wurde, oder welche in einem leicht ungesättigtem Zustand für einen sehr kurzen Zeitraum hergestellt wurde und dann auf den gesättigten Zustand eingestellt wurde. Es wird angenommen, dass in der vorhergehenden Art und Weise die Fremdatome und die Defekte von der Oberfläche des Substrats durch den thermischen Gleichgewichtseffekt entfernt werden und der Kristall mit hoher Qualität unterliegt dem Aufwachsen. Es wurde jedoch bestätigt, dass einige Probleme auftreten, wenn der Kristall tatsächlich auf der porösen Schicht durch das Flüssigphasenwachstumsverfahren aufgewachsen wird. Hiernach wird eine Beschreibung auf der Grundlage der Experimente gegeben, welche durch die gegenwärtigen Erfinder durchgeführt wurden.
  • Das epitaxiale Wachstum wird durch andere Verfahren als die Flüssigphasenwachstumsverfahren ermöglicht, wie ein Verfahren zum Durchführen des epitaxialen Wachstums durch Zersetzen eines Gases wie Silan (SiH4), Dichlorsilan (SiH2Cl2) oder Trichlorsilan (SiHCl3) durch Wärme oder die Wirkung von Plasma (CVD-Verfahren). Da jedoch das Flüssigphasenwachstumsverfahren das Kristallwachstum in einem Zustand am nächsten zu dem thermischen Gleichgewichtszustand durchführt, wird eine hochqualitative Dunnfilmhalbleiterschicht leicht erhalten und ebenso ist ein für die Abscheidung notwendiges Material kostengünstig.
  • Zunächst zeigt 4 eine schematische strukturelle Querschnittsansicht eines geeigneten Geräts zum Aufwachsen einer Halbleiterschicht für eine Solarzelle gemäß der vorliegenden Erfindung. Dieses Gerät wird in den Experimenten 1 bis 3 und in Beispiel 1 verwendet.
  • Wie in 4 gezeigt wird, ist das gesamte Gerät grob in drei Abschnitte klassifiziert. Bezugszeichen 401 bezeichnet eine Beladungsschleusenkammer, deren Inneres durch Schließen einer Öffnungs-/Schließtüre 402 luftdicht gehalten werden kann. Bezugszeichen 403 bezeichnet eine Stickstoffeinführleitung, welche die Atmosphäre in der Kammer 401 durch Stickstoff ersetzen kann. Bezugszeichen 404 bezeichnet einen Wasserstoffauslagerungsbehälter oder einen Dampfphasenwachstumsbehälter und eine Probe kann zwischen dem Behälter 404 und der Beladungsschleusenkammer 401 durch ein Schieberventil 405 befördert werden. Wasserstoff oder Quellengas zur Bildung eines Films kann zu dem Wasserstoffauslagerungsbehälter 404 von der Wasserstoffeinführleitung 406 eingeführt werden, während die Flussrate des Wasserstoffs oder des Quellengases gesteuert wird. Bezugszeichen 408 bezeichnet einen Heizer zum Erhitzen der Substrate 416, welcher im Inneren des Behälters 404 lokalisiert ist. Die Substrate 416, die jeweils ein Paar von aneinander gebondeten Siliciumwafern aufweisen, sind so angeordnet, dass jedes einer Mehrzahl der Substrate 416 parallel zu den anderen ist, während ein gewisser Abstand zwischen den Substraten durch einen Halter eingehalten wird. Die Substrate können vertikal durch ein Schieberventil durch einen in der Zeichnung nicht gezeigten Beförderungsmechanismus befördert werden. Bezugszeichen 409 bezeichnet einen Flüssigphasenwachstumsbehälter und eine Probe kann zwischen dem Wasserstoffauslagerungsbehälter 404 und dem Flüssigphasenwachstumsbehälter 609 durch das Schieberventil 410 befördert werden. Wasserstoff wird zu dem Flüssigphasenwachstumsbehälter 409 von der Wasserstoffeinführleitung 411 so eingeführt, dass eine Atmosphäre während des Flüssigphasenwachstums in einem reduzierenden Zustand gehalten werden kann. Bezugszeichen 414 bezeichnet ein Kohlenstoffschiffchen, welches durch den Heizer 413 in einer solche Art und Weise erhitzt wird, dass Elemente zur Bildung einer Halbleiterschicht wie Silicium und Dotierungselemente, wie es die Umstände erfordern, in einem Metall mit niedrigem Schmelzpunkt wie In, welches im Inneren des Kohlenstoffschiffchens 414 besteht, gelöst werden können. Bezugszeichen 607 und 612 bezeichnen Gausauslassrohre und 615 ist ein Schmelzmaterial.
  • Experiment 1
  • Nachdem ein p-Typ Siliciumwafer als ein Substrat, auf dessen Oberfläche eine poröse Schicht durch eine Standardanodisierung gebildet worden war, in einem Wasserstoff-Luft-Fluss bei einer Substratoberflächentemperatur (Tsurf) von 1050°C für 30 Minuten (nach dem Auslagern) gehalten worden war, ging die Temperatur auf 900°C herunter. Andererseits wurde Silicium in einem metallischen Indium-Lösungsmittel bei einer Lösungsmitteltemperatur (Tm) von 900°C bis zu einer Konzentration gelöst, mit welcher das Lösungsmittel gerade gesättigt war. Danach wurde ein p-Typ Siliciumwafer, auf dessen einer Oberfläche eine poröse Schicht durch die Standardanodisierung gebildet worden war, in das Lösungsmittel bei der Oberflächentemperatur Tsurf von 900°C eingetaucht und dann wurde er graduell bei einer Kühlrate von –1°C/min abgekühlt. Als ein Ergebnis wurde eine Siliciumschicht auf der Oberfläche des Siliciumwafers abgeschieden. Eine unebene Struktur wurde jedoch auf der Oberfläche gefunden und ebenso wurde ein diskontinuierliches ringförmiges RHEED-Bild (Reflexions-Hochenergie-Elektronenstreuung) erhalten. Folglich wurde gefunden, dass das aufgewachsene Silicium irregulär polykristallin war. Wenn zusätzlich ein Versuch unternommen wurde, diesen Film abzutrennen, gab es einen Teil des Films, welcher ohne abgetrennt worden zu sein verblieb, und der Film konnte nicht für die Solarzelle verwendet werden. Wenn das Kristallwachstum jedoch auf der porösen Schicht mit der gleichen Bedingung durch das thermische CVD-Verfahren unter Verwendung von Dichlorsilan ausgeführt wurde, wird ein einkristalliner Film mit exzellenter Glätte erhalten. Ebenso kann der gesamte Film vollständig abgetrennt werden. Andererseits wird ein hochqualitativer Einkristall in ähnlicher Weise in dem Fall erhalten, in dem das Flüssigphasenwachstum auf den gleichen p-Typ Siliciumwafer unter der gleichen Bedingung ohne jegliche Bildung der porösen Schicht hergestellt wird. In anderen Worten wurde gefunden, dass ein inhärentes Problem erzeugt wird, wenn der Kristall auf der porösen Schicht in der flüssigen Phase aufgewachsen wird.
  • Experiment 2
  • Silicium wurde in dem metallischen Indium bei 900°C gelöst, bis es gerade in einem gesättigten Zustand war. In anderen Worten war die Temperatur Tsat, bei welcher die Lösung gesättigt war, 900°C.
  • Nachdem die Temperatur des Lösungsmittels auf die Werte der Tm-Spalte in Tabelle 1 festgesetzt worden war, wurde dann ein p-Typ Siliciumwafer, auf dessen einer Oberfläche eine poröse Schicht durch die Standardanodisierung gebildet worden war, in dem Wasserstoff-Luft-Fluss wie in Experiment 1 ausgelagert und wurde danach in das Lösungsmittel eingetaucht, während die Substratoberflächentemperatur so festgesetzt wurde, dass sie mit der Temperatur des Lösungsmittels gleich war (Tsurf = Tm), und wurde dann graduell mit einer Kühlrate von –1°C/min abgekühlt, um das Dünnfilmsilicium mit einer Dicke von 20 μm abzuscheiden. Als ein Ergebnis werden, wie in Tabelle 1 angezeigt, Unterschiede im RHEED-Bild und im Abtrennzustand abhängig von Tm gefunden. Tabelle 1
    Tm RHEED-Bild Abtrennung
    904°C pyramidenartiges, ungleichmäßiges Wachstum
    902°C diskontinuierlicher Film
    900°C diskontinuierliches Ringbild nicht abtrennbar
    898°C nebliges Punktbild im Wesentlichen abtrennbar
    896°C nebliges Punktbild im Wesentlichen abtrennbar
    894°C Punktbild vollständig abtrennbar
    892°C Punktbild vollständig abtrennbar
  • Wenn Tm niedriger als Tsat ist, sollte in diesem Experiment die Menge des Siliciums, welche einer Menge über der gesättigten Konzentration entspricht, augenblicklich wie in dem Punkt Q der 3 abgeschieden werden. Tatsächlich kann jedoch übersättigtes Silicium in der Lösung in einem gewissen Bereich bestehen. Der übersättigte Zustand ist instabil und es wird angenommen, dass, wenn ein Feststoff wie ein Wafer in der Lösung besteht, Silicium beginnt, sich auf dem Wafer aus der Lösung nahe seiner Oberfläche abzuscheiden.
  • Auf diesem Weg wurde bestätigt, dass der Zustand des Dünnfilmhalbleiters durch Eintauchen des Siliciumwafers, nachdem die Lösung in dem gesättigten Zustand hergestellt wurde, zu einem gewissen Grad beträchtlich verbessert wird. Als ein Ergebnis des Experiments, in dem Tsat und Tm variiert wurden, haben die gegenwärtigen Erfinder geschlossen, dass, wenn eine Beziehung von Tsat – Tm ≥ 5° im Wesentlichen erfüllt ist, Kristallinität insbesondere hoch ist und ein gut abtrennbarer Film aufgewachsen werden kann. Wenn jedoch der Grad des übersättigten Zustands beträchtlich ist, wird der gelöste Stoff augenblicklich aus der Lösung abgeschieden, wodurch keine stabile Abscheidung durchgeführt wird.
  • Der Grund, warum das vorstehende Ergebnis erhalten wird, wird durch die gegenwärtigen Erfinder wie folgt angenommen. Das heißt, es wird angenommen, dass die abzuscheidenden gelösten Stoffatome und die zu lösenden gelösten Stoffatome auf der Oberfläche des Wafers selbst in dem Zustand coexistieren, in dem der gelöste Stoff vom Mikrogesichtspunkt her abgeschieden wird, und die Abscheidung wird ausgeführt, wenn es eine große Nettomenge von abzuscheidenden gelösten Stoffatomen gibt (in diesem Punkt wird angenommen, dass dieses Verfahren von dem CVD-Verfahren unterschiedlich ist, in welchem Abscheidung im Wesentlichen auf einem Weg mit chemischer Reaktion von Molekülen aus der Dampfphase auftritt). Folglich wird angenommen, dass, wenn eine Nettoabscheidung nicht bei einem anfänglichen Wachstumszustand ausgeführt wird oder die Nettoabscheidungsrate niedrig ist, weil eine große Menge von Atomen, welche von der Oberfläche gelöst werden, besteht, die anfängliche Substratstruktur mit dem Ablauf von Zeit verändert wird. Da insbesondere die poröse Schicht eine große effektive Oberfläche und eine hohe Reaktivität hat, wird die Zulieferung von Atomen zwischen dem Substrat und dem gelösten Stoff in der Lösung häufig so gemacht, dass die poröse Schicht beträchtlicher Modifizierung unterliegt wird. Aus diesem Grund wird angenommen, dass Kristallinität verloren geht oder Poren eingebettet werden, wodurch es schwierig gemacht wird, die Abtrennung im folgenden Schritt auszuführen.
  • Ebenso wird bei dem Flüssigphasenwachstumsverfahren gesagt, dass in dem anfänglichen Substrateintauchzustand, wenn die Lösung nicht gesättigt ist, ein hochqualitativer Kristall nicht aufgewachsen werden kann. Wenn die poröse Schicht jedoch in einer reduzierenden Hochtemperaturatmosphäre lokalisiert ist, werden die Oberflächendefekte entfernt und Fremdatome wie Sauerstoff werden ebenso entfernt. Folglich wird aus den vorstehenden Umständen angenommen, dass ein hochqualitativer Kristall in dem Fall leichter erhalten werden kann, in dem die Lösung von Anfang an übersättigt ist.
  • Experiment 3
  • Silicium wurde in einem metallischen Indium-Lösungsmittel bei 900°C gelöst, bis die Lösung eine Konzentration hatte, bei welcher Silicium gerade gesättigt war. Ein p-Typ Siliciumwafer, auf dessen einer Oberfläche eine poröse Schicht durch die Standardanodisierung gebildet worden war, wurde in dem Wasserstoff-Luft-Fluss ausgelagert und danach wurde er in das Lösungsmittel eingetaucht, während die Substratoberflächentemperatur auf Werte der in Tabelle 2 gezeigten Tsurf-Spalte festgesetzt wurde, und wurde dann graduell bei einer Kühlrate von –1°C/min abgekühlt, um das Dünnfilmsilicium von 20 μm Dicke abzuscheiden. Es wird angenommen, dass die Oberflächentemperatur des Substrats mit der Temperatur Tm des Lösungsmittels, unmittelbar nachdem der Siliciumwafer in die Lösung eingetaucht wurde, zusammenfällt. Tabelle 2
    Tsurf RHEED-Bild Abtrennung
    904°C pyramidenartiges, ungleichmäßiges Wachstum
    902°C diskontinuierlicher Film teilweise abtrennbar
    900°C diskontinuierlicher Film nicht abtrennbar
    898°C nebliges Punktbild im Wesentlichen abtrennbar
    896°C nebliges Punktbild im Wesentlichen abtrennbar
    894°C Punktbild vollständig abtrennbar
    892°C Punktbild vollständig abtrennbar
  • Es wird angenommen, dass, obwohl das metallische Indium-Lösungsmittel in einem anfänglichen Wachstumszustand nicht übersättigt ist, wenn Tsurf < Tsat, bevorzugt Tsat – Tsurf ≥ 5° erfüllt ist, ein nachteiliger Einfluss auf die poröse Schicht im Wesentlichen verhindert werden kann. Tsat = Tm = 900°C ist erfüllt, bis das Abkühlen beginnt.
  • Dann wird die Bildung eines Übergangs beschrieben. In 1 können die p+-(oder n+-)Typ Schicht 104 (zur Bildung des Rückseitenoberflächenbereichs) auf der Seite des Substrats 105 und die n+-(oder p+-)Typ Schichten 106 auf der Lichteinfallsseite durch das Flüssigphasenwachstumsverfahren separat von der aktiven p–-(oder n–-)Typ Schicht 103 jeweils aufwachsen. Zum Beispiel wird in dem Fall, in dem Ga Lösungsmittel ist, Ga in dem Siliciumfilm gelöst, so dass es dotiert werden kann, um p+-Typ zu werden. In dem Fall, in dem Sb Lösungsmittel ist, wird Sb in dem Siliciumfilm gelöst, so dass es dotiert werden kann, um n+-Typ zu werden. In dem Fall, in dem In Lösungsmittel ist, da es schwierig ist, In in Silicium zu lösen, wird Ga zu In zugegeben, so dass es dotiert werden kann, um p-Typ zu werden. In ähnlicher Weise wird As zu In zugegeben, so dass es dotiert werden kann, um n-Typ zu werden.
  • Alternativ kann der Übergang durch thermische Diffusion, nachdem eine Dotierungsmitteldiffusionsquelle auf die Oberfläche der aktiven Schicht 103 beschichtet oder abgeschieden wurde, oder durch Implantieren von Dotierungsmittelatomen in die Siliciumschicht durch Innenimplantation gebildet werden.
  • Ebenso kann, wie bereits beschrieben wurde, die n+-(oder p+-)Typ Schicht 106 auf der Lichteinfallsseite separat gebildet werden, nachdem der Halbleiterdünnfilm abgetrennt wurde. In dem Fall der Verwendung eines Substrats mit niedriger Wärmebeständigkeit wie einem Harzfilm gibt es die Notwendigkeit zum Anwenden eines Abscheidungsverfahrens wie der Plasma-CVD, durch welche die Abscheidung bei einer niedrigen Temperatur ermöglicht wird. Genauere Details werden unter Bezug auf die Beispiele beschrieben.
  • Nachfolgend werden das erste kristalline Substrat und seine Wiederverwendung unter Bezug auf die 2A bis 2I beschrieben. Wie bereits beschrieben wurde, um den Dünnfilmsiliciumkristall aufzuwachsen, ist es das Beste, einen Siliciumwafer als das erste Substrat zu verwenden. Der gesamte Siliciumwafer kann dotiert sein, um p-Typ zu werden, oder nur die Oberfläche des Siliciumwafers kann zum p-Typ dotiert sein, um Anodisierung des Siliciumwafers auszuführen. Als ein Verfahren zum Erreichen desselben werden Maßnahmen wie thermische Diffusion oder Innenimplantation verwendet. Eine p-Typ Schicht wird durch Anodisierung porös hergestellt, um eine poröse Schicht 202 herzustellen.
  • Ebenso wird die poröse Schicht 202a, welche auf der aktiven Schicht 203 verbleibt, die von dem Siliciumkristallsubstrat abgetrennt wurde, selektiv entfernt. Ebenso wird die poröse Schicht 202b, welche auf der Oberfläche des kristallinen Siliciumsubstrats verbleibt, von welchem die aktive Schicht 203 abgetrennt wurde, selektiv zur Wiederverwendung entfernt. Nur poröses Silicium kann chemisch in einer elektrolosen nassen Art und Weise unter Verwendung mindestens einer Art einer normalen Siliciumätzlösung, der Fluorwasserstoffsäure, welche eine selektive Ätzlösung für poröses Silicium ist, einer gemischten Lösung, in welcher mindestens ein Alkohol und/oder Wasserstoffperoxid zu Flusssäure zugegeben wurde, gepufferte Flusssäure und einer gemischten Lösung, in welcher mindestens ein Alkohol und/oder Wasserstoffperoxid zu gepufferter Flusssäure zugegeben wurde, geätzt werden.
  • Das erste Substrat wird graduell in der Dicke verringert, wenn der Abtrennschritt wiederholt ausgeführt wird. Es gibt eine Tendenz, dass die Rauhigkeit und die Defekte auf der Oberfläche der Siliciumschicht graduell erhöht werden. Die Anzahl der Male, welche der Siliciumwafer wiederholt verwendet werden kann, ist durch diese Faktoren begrenzt. Die Anzahl der Male, welche der einkristalline Wafer aus teurem Silicium verwendet werden kann, beeinflusst in großem Umfang die Kosten. Aus den vorstehenden Gesichtspunkten können verschiedene Verbesserungen unternommen werden. Das heißt, die Dicke kann durch Ausführen von epitaxialem Wachstum wieder hergestellt werden. In diesem Fall ist es insbesondere eine Annehmlichkeit, das Flüssigphasenwachstumsverfahren zu verwenden, welches ein Wachstum zu niedrigeren Kosten ermöglicht.
  • Das vorstehende Verfahren hat verschiedene Vorteile vom Standpunkt der Verringerung der Kosten. Das heißt, wenn die epitaxiale Schicht dotiert ist, um während des Aufwachsens p-Typ zu werden, ist ein Schritt des Dotierens für den p-Typ nicht notwendig. Wenn ebenso ein Siliciumwafer mit niedriger Qualität, so dass die Konzentration der Fremdatome instabil ist, verwendet wird, wird die Reproduzierbarkeit des Anodisierungsschrittes verbessert, um die Qualität der porösen Schicht zu stabilisieren. Wenn darüber hinaus die nicht dotierte oder mit einer niedrigen Konzentration dotierte epitaxiale Schicht vor einem Dotierungsschritt der Oberfläche für den p-Typ abgeschieden wird, kann die Reproduzierbarkeit der Anodisierung weiter verbessert werden. Obwohl die Erzeugung von Rauhigkeit etc. auf der Oberfläche, wie sie wiederholt verwendet worden ist, in großem Umfang einen nachfolgenden Schritt beeinflusst, kann mechanisches Schleifen ausgeführt werden, wenn es benötigt wird.
  • Die vorhergehende Beschreibung wurde unter der Voraussetzung gegeben, dass der Dünnfilmhalbleiter ein Einkristall ist. Dies ist jedoch nicht wesentlich. In der Anwendung der vorliegenden Erfindung auf die Solarzelle, selbst wenn der Dünnfilmhalbleiter ein Polykristall ist, wird sie in die praktische Verwendung als eine Solarzelle mit ausreichend hoher Leistungsfähigkeit umgesetzt, wenn die Größe der Kristallkörner als ein Bezugspunkt etwa 1 mm ist. Selbst wenn das erste kristalline Substrat ein Polykristall ist, wird epitaxiales Wachstum lokal in einem Bereich der entsprechenden Kristallkörner ausgeführt, um dadurch eine polykristalline Dünnfilmhalbleiterschicht zu erhalten. Die genaueren Details werden unter Bezug auf die Beispiele beschrieben.
  • In der Solarzelle gemäß der vorliegenden Erfindung wird ein Polymerfilm in geeigneter Weise als ein Substratmaterial mit niedriger Wärmebeständigkeit verwendet, auf welches die kristalline Dünnfilmhalbleiterschicht übertragen wird und das repräsentative Material ist ein Polyimidfilm. Ebenso können Glas, eine Kunststoffplatte aus Harz oder dergleichen verwendet werden. In der Solarzelle gemäß der vorliegenden Erfindung wird als ein Verfahren zum Bonden des Substrats an die kristalline Dünnfilmhalbleiterschicht in geeigneter Weise ein Verfahren verwendet, in welchem eine leitfähige Metallpaste wie eine Kupferpaste oder Kupferpaste zwischen das Substrat und die kristalline Dünnfilmhalbleiterschicht eingesetzt wird, um diese in engen Kontakt miteinander zu bringen, und dann werden sie gebrannt und aufeinander gehaftet. In diesem Fall wirkt Metall wie Kupfer oder Silber nach dem Brennen ebenso als eine Rückseitenelektrode und eine Rückseitenreflexionsschicht. Ebenso kann in dem Fall eines Substrats wie der Polymerfilm das Substrat und die kristalline Dünnfilmhalbleiterschicht aufeinander in einer solchen Art und Weise gebondet werden, dass eine Temperatur bis zu einem Erweichungspunkt des Filmsubstrats in einem Zustand angehoben wird, in dem das Substrat und die kristalline Dünnfilmhalbleiterschicht in engen Kontakt miteinander gebracht werden (in diesem Fall wird die Rückseitenelektrode auf der Oberfläche der kristalline Dünnfilmhalbleiterschicht im Vorhinein gebildet). In der Solarzelle gemäß der vorliegenden Erfindung kann zum Zweck des Verringens des Reflexionsverlusts eines einfallenden Lichts die Oberfläche der Halbleiterschicht einer Texturbehandlung unterzogen werden. Im Fall von Silicium wird diese Behandlung unter Verwendung von Hydrazin, NaOH, KOH oder dergleichen ausgeführt. Die Höhe der zu bildenden Pyramide in der Texturbehandlung liegt geeigneter Weise in einem Bereich von mehreren bis mehreren zehn μm.
  • Nachfolgend wird ein Überblick der Schritte eines anderen Herstellungsverfahrens gemäß der vorliegenden Erfindung unter Bezug auf die 5A bis 5H beschrieben.
  • Zunächst wird als das erste kristalline Substrat 201 zum Beispiel ein einkristalliner Wafer verwendet. Fremdatome werden durch thermische Diffusion und Innenimplantation in die Oberfläche des einkristallinen Wafers oder in den Wafer während der Herstellung des Wafers eingeführt, so dass eine p+-(oder n+-)Typ Schicht mindestens auf der Waferoberfläche (5A) gebildet wird.
  • Dann wird die Waferoberflächenseite, in die Fremdatome eingeführt wurden, einer Anodisierung in einer HF-Lösung unterzogen, um die poröse Schicht 202 zu bilden (5B).
  • Nachfolgend wird die erste einkristalline n+-(oder p+-)Typ Halbleiterschicht 206 epitaxial auf die poröse Schicht durch das Dampfphasenwachstumsverfahren aufgewachsen. Unter Erhalten der reduzierenden Atmosphäre wird die zweite einkristalline Halbleiterschicht 203, die als die aktive p–-(oder n–-)Typ Schicht wirkt, epitaxial auf die einkristalline Halbleiterschicht 206 durch das Flüssigphasenwachstumsverfahren aufgewachsen. Danach, falls benötigt, wird die dritte einkristalline Halbleiterschicht 204 der p+-(oder n+-)Typ Schicht epitaxial aufgewachsen (5C).
  • Darüber hinaus wird das zweite Substrat 205, auf welchem die Rückseitenelektrode 209 im Vorhinein gebildet worden war, auf die p+-(oder n+-)Typ Schicht 204 gebondet, oder nachdem die p+-(oder n+-)Typ Schicht 204 gebildet wurde, wird die Rückseitenelektrode 209 auf der p+-(oder n+-)Typ Schicht 204 gebildet und danach das zweite Substrat 205 auf die p+-(oder n+-)Typ Schicht 204 gebondet (5D bis 5E).
  • Eine Kraft wird zwischen das zweite Substrat 205 und das erste kristalline Substrat 201, wie sie aufeinander gebondet wurden, ausgeübt, um dann die poröse Schicht 202 mechanisch abzutrennen, wodurch die einkristallinen Halbleiterschichten 204, 203 und 206 von dem ersten kristallinen Substrat 201 auf das zweite Substrat 205 übertragen werden (5F).
  • Nach der Übertragung wird die poröse Schicht 202a, welche auf der Oberfläche der einkristallinen Halbleiterschicht 206 verbleibt, durch Ätzen entfernt und dann werden die transparente leitfähige Schicht 207 und die Kollektorelektrode 208 gebildet, um eine Solarzelle zur Verfügung zu stellen (5G).
  • Nachdem von dem ersten kristallinen Substrat 201, wie es dem Abtrennschritt unterzogen wurde, die poröse Schicht 202b, die auf seiner Oberfläche verbleibt, entfernt wurde und durch Ätzen etc. behandelt wurde, wird es erneut dem anfänglichen Schritt (5A) unterzogen, wie vorstehend angemerkt wurde (5H).
  • Wie aus der vorstehenden Beschreibung deutlich wird, ist das in den 5A bis 5H gezeigte Beispiel von dem Beispiel der 2A bis 2I darin unterschiedlich, dass die Dünnfilmhalbleiterschicht epitaxial auf der porösen Schicht durch das Dampfphasenwachstumsverfahren aufgewachsen wird und danach das epitaxiale Wachstum durch das Flüssigphasenwachstumsverfahren durchgeführt wird, wie unter Bezug auf die 2A bis 2I beschrieben wurde.
  • Nachfolgend wird das Dampfphasenwachstumsverfahren zur Bildung der Dünnfilmhalbleiterschicht beschrieben. Als das Dampfphasenwachstumsverfahren gibt es das thermische CVD-Verfahren, das LPCVD-Verfahren, das Sputterverfahren, das Plasma-CVD-Verfahren, das Photo-CVD-Verfahren usw. Ein Quellengas, welches für das Kristallwachstum verwendet wird, wird durch Silan oder Silanhalid wie Si2H2Cl2, SiCl4, SiHCl3, SIH4, Si2H6, SiH2F2 oder Si2F6 dargestellt.
  • Ebenso wird als ein Trägergas oder für den Zweck des Erhaltens einer reduzierenden Atmosphäre, welche das Kristallwachstum fördert, Wasserstoff (H2) zusammen mit dem zuvor genannten Quellengas zugegeben. Das Mischungsverhältnis des Quellengases zu Wasserstoff wird geeignet festgesetzt, um bevorzugt 1:10 bis 1:100 zu sein (Einführungsflussverhältnis), obwohl es geeignet gemäß des Bildungsverfahrens, der Art des Quellengases und ebenso der Bildungsbedingungen bestimmt wird. Das Verhältnis wird insbesondere bevorzugt auf 1:20 bis 1:800 festgesetzt.
  • In dem Fall des Bildens der Verbindungshalbleiterschicht werden das MOCVD-Verfahren und das MBE-Verfahren verwendet. Als das für jenes Kristallwachstum verwendete Quellengas wird zum Beispiel in dem Fall der Bildung von GaAs Ga(CH3)3, AsH3, Al(CH3)3 oder dergleichen in dem MOCVD-Verfahren verwendet.
  • Als eine Temperatur, bei welcher das Wachstum ausgeführt wird, wird in dem Fall des Aufwachsens von Silicium durch das thermische CVD-Verfahren diese geeignet bei etwa 800 bis 1250°C festgesetzt, und es ist wünschenswert, dass die Temperatur insbesondere bevorzugt auf 850 bis 1200°C gesteuert wird. Ebenso ist es in dem Fall des Aufwachsens von GaAs durch das MOCVD-Verfahren wünschenswert, dass die Temperatur auf 650 bis 900°C gesteuert wird. In dem Plasma-CVD-Verfahren ist es geeigneter Weise etwa 200 bis 600°C und insbesondere bevorzugt 200 bis 500°C.
  • In ähnlicher Weise ist ein Druck geeigneter Weise etwa 1,33 Pa bis 101,3 kPa (10–2 bis 760 Torr) in den anderen Verfahren als dem MBE-Verfahren und insbesondere bevorzugt 13,33 Pa bis 101,3 kPa (10–1 bis 760 Torr). In dem Fall der Verwendung des MBE-Verfahrens ist der Druck als Gegendruck in geeigneter Weise 1,33 × 10–3 Pa (10–5 Torr) oder weniger und insbesondere bevorzugt 1,33 × 10–4 Pa (10–6 Torr) oder weniger.
  • Dann wird das Flüssigphasenwachstumsverfahren zur Bildung einer dickeren kristallinen Halbleiterschicht auf der kristallinen Halbleiterschicht, die durch das Dampfphasenwachstumsverfahren aufgewachsen wurde, beschrieben.
  • Das Flüssigphasenwachstum kann grundlegend durch das zuvor genannte Verfahren ausgeführt werden.
  • Wenn durch das Flüssigphasenverfahren jedoch der Kristall auf der kristalline Halbleiterschicht aufgewachsen wird, welche durch das Dampfphasenwachstumsverfahren aufgewachsen wurde, wird herausgefunden, dass es einen Fall gibt, in dem einige Probleme auftreten.
  • Experiment 4
  • Ein p-Typ Siliciumwafer mit einer porösen Schicht, die in einem Oberflächenbereich durch eine Standardanodisierung gebildet wurde, wurde in einem Wasserstoff-Luft-Fluss bei einer Oberflächentemperatur von Tsurf = 1050°C für 30 Minuten gehalten und dann ging die Temperatur auf 900°C hinunter.
  • Dann wurde ein kristallines n+-Typ Si von 0,5 μm Dicke auf der porösen Schicht durch das thermische CVD- Verfahren unter Verwendung von Wasserstoff als ein Trägergas, Dichlorsilan (SiH2Cl2) als ein Quellengas und Phosphin (PH3) als Dotierungsmittel für den n-Typ abgeschieden.
  • Der aus dem CVD-Gerät entnommene Siliciumwafer wurde in ein Flüssigphasenwachstumsgerät gesetzt, dessen Inneres auf eine reduzierende Atmosphäre durch einen Wasserstoff-Luft-Fluss eingestellt war, und Silicium wurde in einem metallischen Indium-Lösungsmittel von Tm = 900°C gelöst, bis die Konzentration gerade ein gesättigter Zustand wurde. Ferner wurde der Wafer mit der Oberflächentemperatur Tsurf = 900°C in eine Lösung eingetaucht, welche durch Zusetzen einer kleinen Menge von Gallium (Ga) als ein p-Typ Dotierungsmittel eingestellt worden war, und wurde dann graduell bei einer Kühlrate von –1°C/min abgekühlt. Als ein Ergebnis wurde eine p–-Typ Siliciumschicht von 25 μm Dicke auf der Oberfläche des Siliciumwafers abgeschieden. Dies wurde als Probe 1 bezeichnet.
  • Zum Vergleich wurde nachfolgend zu der Bildung der n+-Typ Siliciumschicht eine p–-Typ Siliciumschicht mit der gleichen Dicke unter Verwendung des gleichen CVD-Geräts mit Diboran (B2H6) als ein p-Typ Dotierungsgas abgeschieden. Dies wurde als Probe 2 bezeichnet.
  • Darüber hinaus wurde zum Vergleich eine p–-Typ Siliciumschicht auf dem einkristallinen n+-Typ Wafer in der gleichen Art und Weise wie die von Probe 1 abgeschieden. Dies wurde als Probe 3 bezeichnet.
  • Als ein Ergebnis der Betrachtung des RHEED-Bildes jener Probe konnte bemerkt werden, dass epitaxiales Wachstum ausgeführt wurde, weil ein Punktbild in allen Proben gefunden wurde. In Proben 2 und 3 waren die Punkte klarer und Streiflinien und Kikuchi-Linien wurden beobachtet. Daher wurde gefunden, dass die Proben einen hochqualitativen Kristall hatten. Ferner wurden die entsprechenden Proben in eine Ätzlösung eingetaucht, in welcher Kaliumdichromat in der wässrigen Lösung von Flusssäure gelöst worden war, und für fünf Minuten gehalten, wie es für das Verwirklichen von Defekten war (welches „Seco. Ätzen" genannt wird). Als ein Ergebnis wurden Defekte von etwa 108/cm2 in Probe 1 durch Betrachtung durch ein optisches Mikroskop gefunden, wohingegen nur Defekte von etwa 105/cm2 in Proben 2 und 3 beobachtet wurden. Das heißt, es wurde gefunden, dass ein inhärentes Problem auftritt, wenn der durch das Dampfphasenwachstumsverfahren gebildete Film und der durch das Flüssigphasenwachstumsverfahren gebildete Film gestapelt werden.
  • Experiment 5
  • Das CVD-Gerät und das Flüssigphasenwachstumsgerät, wie sie in Experiment 4 verwendet wurden, wurden in einer solchen Art und Weise modifiziert, dass sie miteinander durch ein Schieberventil verbunden wurden, so dass die Probe ohne Aussetzen gegenüber Atmosphäre transportiert werden konnte. Zunächst wurde eine n+-Typ Siliciumschicht auf dem p-Typ Siliciumwafer abgeschieden, auf welchem die gleiche poröse Schicht, wie sie in Experiment 4 gebildet worden war, gebildet wurde. Nachfolgend wurde das Schieberventil geöffnet, während Wasserstoff zu der CVD-Geräteseite und der Flüssigphasenwachstumsgeräteseite geflossen wurde, und der Wafer wurde von der CVD-Geräteseite zu der Flüssigphasenwachstumsgeräteseite befördert. Danach wurde eine p–-Typ Siliciumschicht durch das Flüssigphasenwachstumsverfahren wie in Experiment 4 abgeschieden. Dies wurde als Probe 4 bezeichnet.
  • Dann wurde, um den Effekt des modifizierten Gerätes zu erkennen, nachdem Kristallwachstum durch das CVD-Verfahren abgeschlossen und dann die Temperatur der Probe auf Raumtemperatur herunter gegangen war, die CVD- Geräteseite zur Atmosphäre hin geöffnet. Danach wurde die Atmosphäre durch Wasserstoff ersetzt, die Probe wurde zu der Flüssigphasenwachstumsgeräteseite befördert und eine p–-Typ Siliciumschicht wurde in der gleichen Art und Weise wie in Probe 1 abgeschieden. Dies wurde als Probe 5 bezeichnet. Die Ergebnisse des RHEED-Bildes und des Seco. Ätzens zeigten deutlich, dass Probe 4 eine höhere Kristallinität als Probe 5 hatte.
  • Die gegenwärtigen Erfinder interpretieren die Ergebnisse der Proben 4 und 5 wie folgt: Das heißt, die Oberfläche des Kristalls, deren Wachstum durch das Dampfphasenwachstum abgeschlossen wird, hat eine Kontamination wie Chlor. Wenn diese Kontamination der Atmosphäre ausgesetzt ist, um die reduzierende Atmosphäre zu brechen, tritt eine Hydrolysereaktion auf und die Oxidation der Oberfläche schreitet voran, was das Kristallwachstum nachteilig beeinflusst. Als ein Ergebnis kann ein Erhalten der reduzierenden Atmosphäre zwischen der Dampfphasenwachstumsseite und der Flüssigphasenwachstumsseite den nachteiligen Einfluss der Kontamination unterdrücken.
  • Experiment 6
  • Eine Reihe von Proben wurde unter Verwendung des gleichen Verfahrens wie das von Probe 4 in Experiment 5 hergestellt, vorausgesetzt, dass die Oberflächentemperatur Tsurf des Substrats, unmittelbar bevor das Substrat in die Lösung eingetaucht wurde, variiert wurde. Alle Proben zeigten exzellente Kristallinität. Dann wurde eine Elektrode aus gestapeltem Magnesium und Aluminium auf der Oberfläche jener Proben abgeschieden. Magnesium wurde zum Erhalten eines Ohm'schen Kontakts mit dem p–-Typ Silicium verwendet. Da jene Proben einen Übergang von n+-Typ und p–-Typ hatten, zeigten sie gleichrichtende Eigenschaften als eine Diode. Ein Verhältnis eines Stromwertes, wenn +1 V an den p–-Typ angelegt wird, zu einem Stromwert, wenn –1 V daran angelegt wird, wird als ein Gleichrichterverhältnis definiert und das Gleichrichterverhältnis der entsprechenden Proben 6 bis 10 wird in Tabelle 3 dargestellt. Tabelle 3
    Tsurf Gleichrichterverhältnis
    Probe 6 910°C 2 × 102
    Probe 7 905°C 1 × 103
    Probe 8 900°C 2 × 104
    Probe 9 895°C 5 × 105
    Probe 10 890°C 1 × 106
  • Wie in Tabelle 3 gezeigt wird, wird ein höheres Gleichrichterverhältnis erhalten, wenn Tsurf niedriger als die Lösungstemperatur (Tm = 900°C) ist. Wenn Tsurf höher ist, tritt Rückätzen, unmittelbar nachdem das Substrat in die Lösung eingetaucht wurde, auf und das n-Typ Dotierungsmittel beginnt, in die Lösung eingetaucht zu werden. Wenn die Abscheidung erneut ausgeführt wird, bevor das n-Typ Dotierungsmittel nicht ausreichend diffundiert ist, wird angenommen, dass das n-Typ Dotierungsmittel in die aktive Schicht gemischt wird, welche natürlicher Weise vom p–-Typ sein sollte, wodurch die Übergangseigenschaft nachteilig beeinflusst wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Querschnittsansicht, welche ein Beispiel der Struktur einer Solarzelle zeigt.
  • 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H und 2I sind schematische Ansichten zum Erläutern eines Beispiels von Schritten eines Verfahrens zur Bildung eines Halbleiterbauelements oder einer Halbleitervorrichtung.
  • 3 ist eine graphische Darstellung, welche eine Beziehung zwischen der Konzentration und der Temperatur eines gelösten Stoffs zeigt.
  • 4 ist eine schematische Querschnittsstrukturansicht zum Erläutern eines Beispiels eines Herstellungsgeräts.
  • 5A, 5B, 5C, 5D, 5E, 5F, 5G und 5H sind schematische Ansichten zum Erläutern eines anderen Beispiels von Schritten eines Verfahrens zur Bildung eines Halbleiterbauelements oder einer Halbleitervorrichtung.
  • 6 ist eine schematische Querschnittsstrukturansicht zum Erläutern eines anderen Beispiels eines Herstellungsgeräts.
  • 7 ist eine schematische Querschnittsstrukturansicht zum Erläutern eines anderen Beispiels eines Herstellungsgeräts.
  • 8A, 8B, 8C, 8D, 8E, 8F, 8G und 8H sind schematische Verarbeitungsansichten zum Erläutern eines anderen Beispiels von Schritten eines Verfahrens zur Bildung eines Halbleiterbauelements oder einer Halbleitervorrichtung.
  • 9 ist eine schematische Querschnittsansicht, welche ein anderes Beispiel der Struktur einer Solarzelle zeigt.
  • 10A, 10B, 10C, 10D, 10E, 10F, 10G, 10H, 10I, 10J, 10K, 10L und 10M sind schematische Verarbeitungsansichten zum Erläutern eines anderen Beispiels von Schritten eines Verfahrens zur Bildung eines Halbleiterbauelements oder einer Halbleitervorrichtung.
  • 11A, 11B, 11C, 11D, 11E, 11F, 11G, 11H, 11I und 11J sind schematische Ansichten zum Erläutern eines Beispiels von Schritten eines Verfahrens zur Bildung eines Halbleiterbauelements oder einer Halbleitervorrichtung.
  • 12A, 12B, 12C, 12D, 12E, 12F, 12G, 12H, 12I, 12J, 12K, 12L und 12M sind schematische Ansichten zur Erläuterung eines anderen Beispiels von Schritten eines Verfahrens zur Bildung eines Halbleiterbauelements oder einer Halbleitervorrichtung.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Beispiele des Herstellungsverfahrens gemäß der vorliegenden Erfindung werden nachstehend im größeren Detail unter Bezug auf die beigefügten Zeichnungen gegeben. Die vorliegende Erfindung ist im Vorstehenden beschrieben und die vorliegende Erfindung ist nicht auf die folgenden Beispiele begrenzt.
  • Beispiel 1
  • Dieses Beispiel zeigt ein Verfahren zur Bildung einer Solarzelle durch Übertragen einer einkristallinen Siliciumschicht auf einen Polyimidfilm durch die in den 2A bis 2I gezeigten Schritte.
  • Bor (B) wurde thermisch bei einer Temperatur von 1200°C in die Oberfläche von einem einkristallinen Siliciumwafer 201 von 500 μm Dicke unter Verwendung von BCl3 als eine Wärmediffusionsquelle diffundiert, um eine p+-Typ Schicht zu bilden und eine Diffusionsschicht von etwa 3 μm zu erhalten (2A). Dann wurde Anodisierung in einer HF-Lösung unter den in Tabelle 4 gezeigten Bedingungen ausgeführt, um eine poröse Siliciumschicht 202 auf dem Wafer zu bilden (2B). Tabelle 4
    Anodisierungslösung HF:H2O:C2H5OH = 1:1:1
    Stromdichte 5 mA/cm2 → 30 mA/cm2
    Anodisierungszeit 2,5 min → (30 s) → 0 s
  • Dann wurde unter Verwendung eines Verfahrens des graduellen Kühlens das Flüssigphasenepitaxialwachstum von Silicium ausgeführt. Zunächst wurde metallisches Indium (In) in dem Kohlenstoffschiffchen in einem Wasserstoff-Luft-Fluss bei 900°C geschmolzen. Ein polykristalliner Wafer wurde unter Rühren der Lösung darin gelöst, bis diese gesättigt wurde. Dann ging die Lösungstemperatur langsam auf 894°C zurück, um eine Kristallwachstumslösung bereitzustellen. Danach wurde die Atmosphärentemperatur so eingestellt, dass die Temperatur des einkristallinen Siliciumwafers, auf welchem die poröse Schicht 202 gebildet wurde, in dem Wasserstoff-Luft-Fluss auf 1030°C festgesetzt und dann für eine Stunde ausgelagert wurde. Danach wurde die Temperatur verringert und gewartet, bis sie identisch zu der Temperatur der Lösung wurde. In diesem Zustand wurde der Wafer mit der auf der Oberfläche gebildeten porösen Schicht in die Lösung eingetaucht und wurde graduell bei einer Kühlrate von –1,0°C/min abgekühlt. Eine nicht dotierte Dünnfilmsiliciumschicht 203 von 20 μm Dicke wurde auf der porösen Schicht 202 abgeschieden und wurde dann aus der Lösung herausgehoben (2C). Nachfolgend wurde metallisches Indium (In) bei 900°C in einem separat bereitgestellten Kohlenstoffschiffchen geschmolzen und wurde mit Si gesättigt. Ferner wurde Gallium (Ga), welches Si mit 0,1 Atom% enthielt, geschmolzen, um eine Kristallwachstumslösung bereitzustellen. Sequenziell wurde der Wafer, auf welchem die nicht dotierte Dünnfilmsiliciumschicht gebildet worden war, in die Lösung eingetaucht, um die p+-Typ Dünnfilmsiliciumschicht 204 mit einer Dicke von 1 μm auf dem Dünnfilmsilicium abzuscheiden und wurde dann aus der Lösung herausgehoben (2D).
  • Die Kupferpaste 209 wurde in einer Dicke von 20 μm auf eine Oberfläche des Polyimidfilms 205 mit einer Dicke von 50 μm durch Siebdruck beschichtet und diese Oberfläche wurde in engen Kontakt mit der Oberfläche der zuvor genannten p+-Typ Dünnfilmsiliciumschicht 204 des Wafers gebracht und daran gebondet. In diesem Zustand wurde er in einem Ofen gegeben, so dass die Kupferpaste unter der Bedingung von 300°C und 20 Minuten gesintert wurde und der Polyimidfilm und die Wafer wurden aufeinander gebondet (2E). Bei dem Polyimidfilm und dem Wafer, die aufeinander gebondet waren, wurde eine andere Oberfläche des Wafers, welche nicht gebondet war, durch eine Vakuumeinspannvorrichtung (in der Zeichnung nicht gezeigt) befestigt und eine Kraft wurde von einem Ende des Polyimidfilms 205 ausgeübt, um Abziehen in einer solchen Art und Weise auszuführen, dass die Siliciumschichten 203 und 204 von dem Wafer 201 abgetrennt und dann auf den Polyimidfilm 205 übertragen wurden (2F).
  • Der Rückstand (poröse Schicht 202a) der porösen Schicht 202, welche auf der Dünnfilmsiliciumschicht 203 nach dem Abtrennen von dem Wafer 201 verblieb, wurde selektiv geätzt, während er mit einer Mischungslösung bestehend aus Flusssäure, Wasserstoffperoxid-Wasser und reinem Wasser gerührt wurde. Die Dünnfilmsiliciumschicht 203 verblieb ungeätzt und nur der Rückstand der porösen Schicht 202 wurde vollständig entfernt. Bei dem nicht porösen Siliciumeinkristall war die Ätzrate unter Verwendung der zuvor genannten Ätzlösung sehr niedrig und das selektive Verhältnis der Ätzrate der porösen Schicht zu der der nicht porösen Schicht erreicht 105 oder mehr, so dass der Ätzbetrag der nicht porösen Schicht (etwa mehrere nm) in praktischer Verwendung ignoriert werden kann. Als ein Ergebnis der Betrachtung des Abschnittes der Schicht durch ein Transmissionselektronenmikroskop wurde erkannt, dass exzellente Kristallinität ohne das Einführen neuer Kristalldefekte in die Dünnfilmsiliciumschicht 203 aufrecht erhalten wurde. Nachdem die Oberfläche der erhaltenen Dünnfilmsiliciumschicht 203 auf dem Polyimidfilm 205 mit einer Ätzlösung aus Flusssäure/Salpetersäure zum Reinigen geätzt worden war, wurde eine mikrokristalline Siliciumschicht 206 (hiernach als „μc-Si" bezeichnet) des n-Typs in der Dicke von 20 nm auf der Dünnfilmsiliciumschicht 203 durch ein auf dem Markt erhältliches Plasma-CVD-Gerät unter den in Tabelle 5 gezeigten Bedingungen abgeschieden. In dieser Situation war die Dunkelleitfähigkeit der μc-Si-Schicht 5 S/cm, wobei S (Siemens) die inverse Zahl von Ohm (Ω) ist. Tabelle 5
    Gasflussmengenverhältnis SiH4/H2 = 1 cc/20 cc PH3/DiH9 = 2,0 × 10–3
    Substrattemperatur 250°C
    Druck 66,7 Pa (0,5 Torr)
    Entladungsenergie 20 W
  • Abschließend wurden ein transparenter leitfähiger ITO-Film (82 nm dick) und eine Kollektorelektrode (Ti/Pd/Ag (400 nm/200 nm/1 μm dick)) auf der μc-Si-Schicht durch EB-(Elektronenstrahl-)Dampfabscheidung gebildet, um eine Solarzelle bereitzustellen (2H).
  • Als ein Ergebnis des Messens der I-V-Eigenschaft der Solarzelle, welche unter Verwendung des einkristallinen Siliciums auf einem Polyimidfilm erhalten wurde, unter Bestrahlung mit 100 mW/cm2 (AM 1,5) Licht, wurde die Umwandlungseffizienz von 14,6% erhalten.
  • Ebenso wurde die poröse Schicht, die auf dem abgetrennten Siliciumwafer 201 verbleibt, durch Ätzen in derselben Art und Weise wie vorstehend beschrieben entfernt, um eine glatte Oberfläche herzustellen (2I). Unter Verwendung des auf diese Weise erhaltenen regenerierten Wafers wurden die zuvor genannten Schritte wiederholt, um eine Mehrzahl von einkristallinen Dünnfilmsolarzellen mit einer Halbleiterschicht mit hoher Qualität zu erhalten.
  • Beispiel 2
  • In diesem Beispiel wurde eine Solarzelle mit der gleichen Struktur wie der von Beispiel 1 hergestellt. In der gleichen Art und Weise wie der von Beispiel 1 wurde die poröse Siliciumschicht 202 auf der Oberfläche des einkristallinen Siliciumwafers 201 gebildet.
  • Dann wurde unter Verwendung eines Verfahrens, welches „Temperaturdifferenzverfahren" genannt wird, Flüssigphasenepitaxialwachstum von Silicium ausgeführt. In diesem Beispiel wurde das in 6 gezeigte Gerät verwendet, welches in der inneren Struktur des Flüssigphasenwachstumsbehälters von dem in 4 gezeigten Gerät unterschiedlich ist. In anderen Worten wird, wie in 6 gezeigt wird, ein Si-Wafer (polykristalliner Siliciumwafer) 418 auf der rechtsseitigen Innenwand des Kohlenstoffschiffchens 414 befestigt und ebenso wird eine Balance der Heizer 413 und 417 geändert und in einer solchen Art und Weise eingestellt, dass eine Temperatur der rechten Seite des Kohlenstoffschiffchens höher wird. Folglich beginnt das Silicium unter der Bedingung sich zu lösen, bei der die Lösung ungesättigt ist und gelöstes Silicium wird nach links diffundiert. An dieser Seite wird Silicium abgeschieden, weil die Temperatur niedrig ist, so dass die Lösung übersättigt ist.
  • Zunächst wurde metallisches Indium (In) bei 900°C in dem Kohlenstoffschiffchen in einem Wasserstoff-Luft-Fluss geschmolzen. Dann wurde ein polykristalliner Siliciumwafer 419 zur Auflösung in das geschmolzene Indium eingetaucht und auf einem Teil der Innenwand des Schiffchens befestigt. Dann wurde der Wafer 419 unter Rühren aufgelöst und gesättigt. Nachfolgend wurde die Temperatur der Lösung langsam auf 890°C erniedrigt, um eine Kristallwachstumslösung bereitzustellen. Danach wurde nach dem Auslagern in dem Wasserstoff-Luft-Fluss die atmosphärische Temperatur eingestellt und abgewartet, bis die Temperatur des einkristallinen Siliciumwafers 201, auf welcher die poröse Schicht 202 gebildet wurde, identisch zu der Temperatur der Lösung wurde. In diesem Zustand wurde der Wafer 201, auf dessen einer Oberfläche die poröse Schicht gebildet worden war, in die Lösung eingetaucht und die Temperatur der Wandoberfläche des Schiffchens, an welchem der Si-Wafer befestigt war, wurde auf 910°C festgesetzt, während die Umgebungstemperatur des einkristallinen Siliciumwafers 201 so eingestellt wurde, dass sie nicht geändert wurde. Danach wurde in einer unterschiedlichen Art und Weise von Beispiel 1 der Wafer ohne jegliche Änderung in der Temperatur der Lösung etc. belassen und die nicht dotierte Dünnfilmsiliciumschicht 203 in einer Dicke von 20 μm auf der porösen Schicht 202 abgeschieden und dann aus der Lösung herausgehoben. In dem Temperaturdifferenzverfahren gibt es, da die Lösung nahe des polykristallinen Wafers zur Auflösung ungesättigt ist und Silicium kontinuierlich von der Oberfläche des Wafers in einer stationären Art und Weise gelöst wird, keine Notwendigkeit zum Kühlen der gesamten Lösung. Nachfolgend wurde metallisches Indium (In) bei 900°C in einem anderen separat bereitgestellten Kohlenstoffschiffchen geschmolzen und mit Si gesättigt. Ferner wurde Gallium (Ga), welches Si mit 0,1 Atom% enthielt, geschmolzen und dann wurde die Temperatur auf 890°C erniedrigt, um eine Kristallwachstumslösung bereitzustellen. Sequentiell wurde der Wafer, auf welchem die nicht dotierte Dünnfilmsiliciumschicht gebildet worden war, in die Lösung eingetaucht, um die p+-Typ Dünnfilmsiliciumschicht 204 mit der Dicke von 1 μm auf dem Dünnfilmsilicium abzuscheiden und dann aus der Lösung herausgehoben. Weil in diesem Fall die Wachstumszeit kurz war, konnte die Dünnfilmsiliciumschicht nahezu in einer stationären Art und Weise sogar ohne graduelles Kühlen oder Verwendung des Siliciumwafers zur Auflösung abgeschieden werden.
  • In dem nachfolgenden Schritt wurde durch die gleiche Art und Weise wie in Beispiel 1 die einkristalline Dünnfilmsiliciumsolarzelle auf dem Polyimidfilm gebildet. Als ein Ergebnis des Messens der I-V-Eigenschaft der Solarzelle, welche unter Verwendung des einkristallinen Siliciums auf dem Polyimiddünnfilm erhalten wurde, unter Bestrahlung mit AM 1,5 (100 mW/cm2) Licht, wurde die Umwandlungseffizienz von 15,4% erhalten.
  • Ebenso wurde die poröse Schicht, die auf dem Siliciumwafer wie abgetrennt verblieb, durch Ätzen in der gleichen Art und Weise entfernt, wie sie vorstehend beschrieben wurde, um eine glatte Oberfläche herzustellen (2I). Unter Verwendung des auf diese Weise erhaltenen regenerierten Wafers wurden die zuvor genannten Schritte wiederholt, um eine Mehrzahl von einkristallinen Dünnfilmsolarzellen mit einer Halbleiterschicht mit hoher Qualität zu erhalten.
  • Beispiel 3
  • In diesem Beispiel wurde eine Solarzelle mit der gleichen Struktur wie der von Beispiel 1 hergestellt. In der gleichen Art und Weise wie der von Beispiel 1 wurde die poröse Siliciumschicht 202 auf der Oberfläche des einkristallinen Siliciumwafers 201 gebildet.
  • Dann wurde ein Verfahren, welches „Konstanttemperaturverfahren" genannt wird, wie es in der japanischen offengelegten Patentanmeldung Nr. 6-191987 durch die gegenwärtigen Erfinder offenbart wurde, Flüssigphasenepitaxialwachstum von Silicium ausgeführt. In diesem Beispiel wurde das in 7 gezeigte Gerät verwendet, welches in der inneren Struktur von dem Flüssigphasenwachstumsbehälter des in 4 gezeigten Gerätes unterschiedlich war. In anderen Worten werden das Substrat und der polykristalline Siliciumwafer 418 gegenüber einander angeordnet. Weil aus dem polykristallinen Silicium herausgelöstes Silicium aufgrund der Veränderung der Dichte in der Lösung Konvektion hervorruft, so dass Silicium zu der Substratseite transportiert und darauf abgeschieden wird. Um diese Konvektion effektiv zu erzeugen, muss ein Abstand zwischen dem Substrat und dem polykristallinen Silicium lang eingehalten werden.
  • Zunächst wurde metallisches Indium (In) bei 900°C in dem Kohlenstoffschiffchen in einem Wasserstoff-Luft-Fluss geschmolzen. Dann wurde ein polykristalliner Wafer zur Auflösung in das geschmolzene Indium eingetaucht und auf dem Boden des Schiffchens befestigt. Dann wurde der Wafer aufgelöst und gesättigt. Nachfolgend wurde die Temperatur der Lösung langsam auf 894°C verringert, um eine Kristallwachstumslösung bereitzustellen. Danach wurde abgewartet, bis die Temperatur des einkristallinen Siliciumwafers 401, auf welchem die ausgelagerte poröse Schicht 402 gebildet worden war, gleich der Temperatur der Lösung wurde. In diesem Zustand wurde der Wafer 201, auf dessen einer Oberfläche die poröse Schicht gebildet worden war, in die Lösung eingetaucht und die Oberfläche der porösen Schicht 202 wurde dem polykristallinen Siliciumwafer zur Auflösung bei einem Abstand von 2 cm gegenüber gestellt. Danach wurde in von Beispiel 1 unterschiedlichen Vorgehensweisen ohne jegliche Änderung der Temperatur der Lösung etc. und unterschiedlich von Beispiel 2 ohne Erzeugen der Temperaturdifferenz in der Lösung die Lösung belassen und die nicht dotierte Dünnfilmsiliciumschicht 203 wurde in eine Dicke von 20 μm auf der porösen Schicht 202 abgeschieden und dann aus der Lösung herausgehoben. In dem Konstanttemperaturverfahren wird, da die Lösung nahe dem polykristallinen Siliciumwafer zur Auflösung in der Dichte durch die Auflösung von Silicium in die Lösung verringert ist, Si aufgrund von Konvektion hin zu der Oberfläche der porösen Siliciumschicht 202 befördert. Als ein Ergebnis wird Silicium kontinuierlich von der Oberfläche des Wafers in einer stationären Art und Weise gelöst und folglich gibt es keine Notwendigkeit zum Kühlen der gesamten Lösung. Danach wurde in der selben Art und Weise wie der von Beispiel 1 die einkristalline Dünnfilmsiliciumsolarzelle auf dem Polyimidfilm gebildet. Als ein Ergebnis des Messens der I-V-Eigenschaft der erhaltenen Polyimiddünnfilm/einkristallinen Siliciumsolarzelle unter Bestrahlung mit 100 mW/cm2 (AM 1,5) Licht, wurde die Umwandlungseffizienz von 16,2% unter den Bedingungen erhalten, dass eine Zellenfläche 6 cm2 war, eine Leerlaufspannung 0,6 V war, ein Kurzschlussphotostrom 35 mA/cm2 war und ein Kurvenfaktor 0,79 war.
  • Ebenso wurde die poröse Schicht, die auf dem Siliciumwafer wie abgetrennt verblieb, durch Ätzen in der gleichen Art und Weise wie vorstehend beschrieben, entfernt, um eine glatte Oberfläche herzustellen (2I). Unter Verwendung des auf diese Weise erhaltenen regenerierten Wafers wurden die zuvor genannten Schritte wiederholt, um eine Mehrzahl von einkristallinen Dünnfilmsolarzellen mit einer Halbleiterschicht mit hoher Qualität zu erhalten.
  • Beispiel 4
  • In diesem Beispiel wurde eine einkristalline Dünnfilmsolarzelle in der gleichen Art und Weise wie in der von Beispiel 1 mit der Ausnahme hergestellt, dass die Oberflächentemperatur Tsurf des in die Lösung einzutauchenden einkristallinen Siliciumwafers 201 Tsat = Tm = 890°C war. In ähnlicher Weise wurde als ein Ergebnis des Messens der I-V-Eigenschaft der erhaltenen Polyimiddünnfilm/einkristallines Silicium verwendenden Solarzelle unter Bestrahlung mit 100 mW/cm2 (AM 1,5) Licht die Umwandlungseffizienz von 16,2% erhalten.
  • Beispiel 5
  • Die Schritte in diesem Beispiel sind gleich zu den Schritten des Beispiels 1, bis die nicht dotierte Dünnfilmsiliciumschicht 203 abgeschieden wird. Die aus der Lösung herausgehobene Probe wurde auf 1200°C in einem Wasserstoff-Luft-Fluss erhitzt und für 30 Minuten belassen. Dann wurde die Temperatur erneut auf 900°C eingestellt. Durch diese Wärmebehandlung wurde Bor (B) in der porösen p-Typ Schicht 202 thermisch in die nicht dotierte Dünnfilmsiliciumschicht 203 diffundiert, um die p+-Typ Dünnfilmsiliciumschicht 206 herzustellen. Nachfolgend wurde metallisches Indium (In) bei 900°C in einem anderen separat bereitgestellten Kohlenstoffschiffchen geschmolzen und mit Si gesättigt. Ferner wurde Antimon (Sb), welches Si mit 0,1 Atom% enthielt, geschmolzen, um eine Kristallwachstumslösung bereitzustellen. Sequentiell wurde der Wafer, auf welchem die nicht dotierte Dünnfilmsiliciumschicht 203 gebildet worden war, in die Lösung eingetaucht, um die n+-Typ Dünnfilmsiliciumschicht 204 in der Dicke von 1 μm auf dem Dünnfilmsilicium abzuscheiden, und dann aus der Lösung herausgehoben. Danach wurde die einkristalline Dünnfilmsolarzelle mit umgekehrter Abfolge der dotierten Schichten zu der von Beispiel 1 in der gleichen Art und Weise wie in Beispiel 1 mit der Ausnahme hergestellt, dass der Schritt zur Abscheidung der mikrokristallinen Silicium-(μc-Si-)n-Typ Schicht 206 durch das Plasma-CVD-Gerät unterlassen wurde. In ähnlicher Weise wurde als ein Ergebnis des Messens der I-V-Eigenschaft der erhaltenen Polyimiddünnfilm/einkristallines Silicium verwendenden Solarzelle unter Bestrahlung mit 100 mW/cm2 (AM 1,5) Licht die Umwandlungseffizienz von 15,7% erhalten.
  • Beispiel 6
  • In diesem Beispiel wurde eine Solarzelle mit der gleichen Struktur wie der von Beispiel 1 unter Verwendung der in den 8A bis 8H gezeigten Schritte hergestellt. In diesem Beispiel wurden zunächst die gleichen Schritte wie die von Beispiel 1 mit der Ausnahme ausgeführt, dass eine n+-Typ Dünnfilmsiliciumschicht auf der porösen Schicht 202 als die n+ (oder p+)-Typ Schicht 206 durch das Epitaxialverfahren gebildet wurde.
  • Das heißt, in diesem Beispiel wurde, wie in 8B gezeigt wird, durch das gleiche Verfahren wie das von Beispiel 1 die poröse Siliciumschicht 202 in dem Oberflächenbereich des einkristallinen Siliciumwafers 201 gebildet. Dann wurde metallisches Indium (In) bei 800°C in einem Kohlenstoffschiffchen in einem Wasserstoff-Luft-Fluss geschmolzen. Der polykristalline Siliciumwafer wurde unter Rühren der Lösung aufgelöst und dann gesättigt. Ferner wurde Antimon (Sb), welches Si mit 0,2 Atom% enthielt, geschmolzen, um eine Kristallwachstumslösung bereitzustellen. Dann wurde die Temperatur der Lösung langsam auf 794°C verringert, um eine Kristallwachstumslösung bereitzustellen. Danach wurde die atmosphärische Temperatur eingestellt und abgewartet, bis die Temperatur des einkristallinen Siliciumwafers 201, auf welchem die ausgelagerte poröse Schicht 202 gebildet worden war, gleich der Temperatur der Lösung wurde. In diesem Zustand wurde der Wafer, auf dessen Oberfläche die poröse Schicht gebildet worden war, in die Lösung eingetaucht und graduell bei einer Kühlrate von –1,0°C/min abgekühlt, um die n+-Typ Dünnfilmsiliciumschicht 206 mit einer Dicke von 0,5 μm auf der porösen Schicht 202 zu bilden, und aus der Lösung herausgehoben. Dann wurde in der gleichen Art und Weise wie der von Beispiel 1 die nicht dotierte Dünnfilmsiliciumschicht 203 mit einer Dicke von 20 μm und die p+-Typ Dünnfilmsiliciumschicht 204 mit einer Dicke von 1 μm abgeschieden. Danach wurde die einkristalline Dünnfilmsolarzelle mit der gleichen Abfolge der dotierten Schichten wie der von Beispiel 1 in der gleichen Art und Weise wie die von Beispiel 1 mit der Ausnahme hergestellt, dass der Schritt zur Abscheidung der mikrokristallinen Silicium-(μc-Si-)n+-Typ Schicht 206 durch das Plasma-CVD-Gerät unterlassen wurde. In ähnlicher Art und Weise wurde als ein Ergebnis des Messens der I-V-Eigenschaft der erhaltenen Polyimiddünnfilm/einkristallinen Siliciumsolarzelle unter Verwendung von 100 mW/cm2 (AM 1,5) Licht die Umwandlungseffizienz von 16,4% erhalten.
  • Beispiel 7
  • In diesem Beispiel wurde die p-Typ Schicht, welche anstatt der Wärmediffusion durch das Flüssigphasenwachstumsverfahren gebildet worden war, anodisiert. Zunächst wurde metallisches Indium (In) in dem Kohlenstoffschiffchen in einem Wasserstoff-Luft-Fluss bei 900°C geschmolzen. Dann wurde ein polykristalliner Siliciumwafer unter Rühren der Lösung aufgelöst und gesättigt. Darüber hinaus wurde Gallium (Ga), welches Si mit 0,1 Atom% enthielt, geschmolzen, um eine Kristallwachstumslösung zur Verfügung zu stellen. In diesem Zustand wurde der einkristalline Siliciumwafer 201 mit einer Dicke von 500 μm und der gleichen Temperatur in die Lösung eingetaucht und graduell bei einer Kühlrate von –1,0°C/min abgekühlt, um dadurch eine p-Typ Halbleiterschicht von 3 μm Dicke zu bilden. In den nachfolgenden Schritten wurde die einkristalline Dünnfilmsiliciumsolarzelle mit der gleichen Struktur, in der gleichen Vorgehensweise wie der von Beispiel 1 erhalten.
  • Ebenso wurde die poröse Schicht, die auf dem Siliciumwafer 201 wie abgetrennt verblieb, durch Ätzen in der gleichen Art und Weise wie vorstehend beschrieben entfernt, um eine glatte Oberfläche herzustellen (2I). Danach wurde die p-Typ Halbleiterschicht von 3 μm Dicke erneut durch das vorstehende Flüssigphasenwachstumsverfahren gebildet und die einkristalline Dünnfilmsolarzelle mit der gleichen Struktur wurde in der gleichen Vorgehensweise wie der von Beispiel 1 erhalten. Danach wurde unter Verwendung des gleichen einkristallinen Siliciumwafers 201 in der gleichen Art und Weise eine große Anzahl an einkristallinen Dünnfilmsolarzellen mit einer Halbleiterschicht mit hoher Qualität erhalten. Durch Ausführen dieser Schritte kann nicht nur der teure einkristalline Siliciumwafer 201 effizient ausgenutzt werden, sondern auch der Schritt der thermischen Diffusion von B wird nicht benötigt.
  • Beispiel 8
  • In diesem Beispiel wurde die polykristalline Dünnfilmsolarzelle unter Verwendung des auf dem Polyimidfilm gebildeten polykristallinen Dünnfilms in der gleichen Art und Weise wie der von Beispiel 1 mit der Ausnahme erhalten, dass der polykristalline Siliciumwafer von 1000 μm Dicke und hauptsächlich etwa 0,3 bis 3 cm Durchmesser der Körner als das erste Substrat anstelle des einkristallinen Siliciumwafers verwendet wurde. Bei der in dieser Art und Weise erhaltenen Solarzelle wird angenommen, dass die Kristallorientierung des polykristallinen Siliciumwafers auf die nicht dotierte Schicht in den entsprechenden Kristallkornbereichen des verwendeten polykristallinen Siliciumwafers übertragen wird und epitaxiales Wachstum lokal auftritt. Als ein Ergebnis des Messens der I-V-Eigenschaft der erhaltenen polykristallinen Dünnfilmsiliciumsolarzelle, die auf diese Weise erhalten wurde, unter Bestrahlung mit 100 mW/cm2 (AM 1,5) Licht, wurde die Umwandlungseffizienz von 13,5% erhalten.
  • Ebenso wurde die poröse Schicht, die auf dem Siliciumwafer 201 wie abgetrennt verblieb, durch Ätzen in der gleichen Art und Weise wie vorstehend beschrieben entfernt, um eine glatte Oberfläche herzustellen (2I). Unter Verwendung des auf diese Weise erhaltenen ökonomisch regenerierten Wafers wurden die zuvor genannten Schritte wiederholt, um eine Mehrzahl von polykristallinen Dünnfilmsolarzellen mit einer Halbleiterschicht mit hoher Qualität zu erhalten.
  • Beispiel 9
  • In diesem Beispiel wurde das polykristalline Siliciumsubstrat, das in einer solchen Art und Weise hergestellt wurde, dass ein Gussblock aus dem kostengünstigen als Metall eingestuften Silicium, mit 98,5% nominaler Reinheit durch das CZ-(Czochralski-)-Verfahren aufgewertet wurde, in Stücke von 1 mm Dicke geschnitten und die Oberflächen eines Wafers spiegelgeschliffen und der Wafer als das erste Substrat 201 verwendet. Das als Metall eingestufte Silicium ist kostengünstiges grobes Silicium, welches ebenso als ein Rohmaterial von Aluminiumlegierungen oder dergleichen verwendet wird. Obwohl dieses Silicium sehr kostengünstig im Vergleich mit normalem Silicium für Halbleiter ist, gibt es keinen Fall, wo es für elektrische Vorrichtungen verwendet wird, weil es Fremdatome mit hoher Konzentration enthält. Als ein Ergebnis der Analyse der Elemente nahe der Oberfläche des als Metall eingestuften Siliciumsubstrats wie hergestellt, war die Konzentration an Fremdatomen etwas mehr als 0,01% (die Reinheit von Si war etwas weniger als 99,99) im Gesamten, wie in Tabelle 6 gezeigt wird. Ebenso war der Durchmesser der Kristallkörner des als Metall eingestuften Siliciumsubstrats einige mm bis einige cm (2A). Tabelle 6
    Fremdatom Konzentration
    Ca 42 ppm
    B 38 ppm
    Al 22 ppm
    Ni < 5 ppm
    Fe 10 ppm
    Cr 0,6 ppm
    Mn < 0,2 ppm
    Ti < 1 ppm
  • Auf diesem Wafer wurden die nicht dotierte Schicht von 1 μm Dicke und die p-Typ Schicht von 3 μm Dicke in dieser Abfolge durch das Flüssigphasenwachstumsverfahren gebildet, wie es in Beispiel 7 beschrieben ist, und dann wurde diese p-Typ Schicht analysiert. Wie hier gezeigt wird, gibt es viele Fälle, in denen das als Metall eingestufte Silicium vom p-Typ ist, aber weil der Grad der Dotierung instabil ist, unterliegt die Reproduzierbarkeit der Anodisierung einer Verschlechterung. Die durch das Flüssigphasenwachstumsverfahren gesteuerte p-Typ Schicht wird gebildet und der Anodisierung unterzogen, wodurch sie dazu fähig ist, die Reproduzierbarkeit der Anodisierung zu verbessern. Ferner wird durch Einlegen einer nicht dotierten Schicht zwischen das polykristalline Silicium und die durch das Flüssigphasenwachstumsverfahren gebildete p-Typ Schicht die Steuerbarkeit der Tiefe der Anodisierung verbessert. Die nachfolgenden Schritte wurden in der gleichen Vorgehensweise wie der von Beispiel 1 ausgeführt, um die polykristalline Dünnfilmsiliciumsolarzelle mit der gleichen Struktur zu erhalten.
  • Ebenso wurde die poröse Schicht, die auf dem Siliciumwafer 201 wie abgetrennt verblieb, durch Ätzen in der gleichen Art und Weise wie vorstehend beschrieben entfernt, um eine glatte Oberfläche herzustellen (2I). Danach wurden die nicht dotierte Schicht von 1 μm Dicke und die p-Typ Schicht von 3 μm Dicke erneut durch das vorstehende Flüssigphasenwachstumsverfahren gebildet, um die polykristalline Dünnfilmsolarzelle mit der gleichen Struktur in der gleichen Vorgehensweise wie der von Beispiel 1 zu erhalten. Danach wurde die gleiche Vorgehensweise unter Verwendung des gleichen als Metall eingestuften polykristallinen Siliciumwafers wiederholt, um eine noch höhere Anzahl von polykristallinen Dünnfilmsolarzellen mit einer Halbleiterschicht mit hoher Qualität zu erhalten. Durch Ausführen dieser Schritte konnte nicht nur der als niedrig eingestufte polykristalline Siliciumwafer verwendet werden, sondern ebenso wurde der Schritt des thermischen Diffundierens von B nicht benötigt.
  • Beispiel 10
  • In diesem Beispiel wird ein Verfahren gezeigt, in welchem die Verbindungshalbleiterschicht mit der in 9 gezeigten Struktur auf ein Acrylharz übertragen wird, um eine superhocheffiziente Solarzelle vom Tandemtyp zu bilden.
  • In 9 bezeichnet Bezugszeichen 901 ein Substrat, 902 eine poröse Schicht, 903 eine n+-Typ Schicht, 904 eine n+-Typ Schicht, 905 eine n-Typ Schicht, 906 eine p-Typ Schicht, 907 eine p+-Typ Schicht, 908 eine p-Typ Schicht, 909 eine n+-Typ Schicht, 910 eine n-Typ Schicht, 911 eine n+-Typ Schicht, 912 eine n-Typ Schicht und 913 eine p-Typ Schicht. Folglich sind die entsprechenden leitfähigen Halbleiterschichten auf der porösen Schicht 902 in der Abfolge n+/n+/n/p/p+/p/n+/n/n+/n/p gebildet.
  • In diesem Beispiel wird der Verbindungshalbleiter verwendet und die Zusammensetzung der entsprechenden Schichten wird folgend angegeben.
  • Die n+-Typ Schicht 903 ist n+-Typ GaAs, die n+-Typ Schicht 904 ist n+-Typ AlxGa1-xAs, die n-Typ Schicht 905 ist n-Typ Al0,37Ga0,63As, die p-Typ Schicht 906 ist p-Typ Al0,37Ga0,63As, die p+-Typ Schicht 907 ist p+-Typ Al0,37Ga0,63As, die p-Typ Schicht 908 ist p-Typ Al0,37Ga0,63As, die n+-Typ Schicht 909 ist n+-Typ AlxGa1-xAs, die n-Typ Schicht 410 ist n-Typ Al0,37Ga0,63As, die n+-Typ Schicht 411 ist n+-Typ Al0,9Ga0,1As, die n-Typ Schicht 412 ist n-Typ GaAs und die p-Typ Schicht 403 ist p-Typ GaAs.
  • Dann wird ein spezifisches Herstellungsbeispiel beschrieben.
  • Zunächst wurde B (Bor) thermisch in die Oberfläche des einkristallinen Siliciumwafers von 500 μm Dicke als das Substrat 901 unter Verwendung von BCl3 als eine Wärmediffusionsquelle bei einer Temperatur von 1200°C diffundiert, um eine p+-Typ Schicht zu bilden und eine Diffusionsschicht von etwa 3 μm zu erhalten. Dann wurde Anodisierung in einer HF-Lösung unter der in Tabelle 7 gezeigten Bedingung ausgeführt, um auf dem Wafer eine poröse Siliciumschicht als die poröse Schicht 902 zu bilden. Tabelle 7
    Anodisierungslösung HF:H2O: C2H5O = 1:1:1
    Stromdichte 1 mA/cm2 → 5 mA/cm2 → 40 mA/cm2
    Anodisierungszeit 2 min → 2,5 min → (30 s) → 0 s
  • Dann wurde durch das graduelle Kühlverfahren Flüssigphasenheteroepitaxialwachstum von Silicium ausgeführt. Zunächst wurde metallisches Gallium (Ga) in dem Kohlenstoffschiffchen in einem Wasserstoff-Luft-Fluss bei 810°C geschmolzen. Arsen (As) wurde in dem geschmolzenen Indium gelöst, bis es gesättigt wurde. Andererseits wurde, nachdem die poröse Schicht 902 bei 1050°C in einer Wasserstoffatmosphäre für 7 Minuten ausgelagert wurde, die Temperatur auf 800°C verringert. Danach wurde die Lösungstemperatur auf 800°C eingestellt und der einkristalline Siliciumwafer, auf welchem die poröse Siliciumschicht 902 gebildet worden war, wurde in die Lösung eingetaucht und die Lösungstemperatur wurde langsam bei einer Rate von –0,1°C/min verringert, um die n+-Typ GaAs-Schicht 903 aufzuwachsen. Dann wurde Aluminium (Al) in Kontakt mit der Galliumlösung gebracht und graduell in der Lösung aufgelöst, um das Kristallwachstum fortzusetzen, wodurch eine Übergangsschicht 904 (als AlxGa1-xAs bezeichnet) vom n+-Typ aufgewachsen wurde, in welcher die Konzentration von Al graduell variiert wurde. Beim Erreichen von x = 0,37 wurde der Kontakt von Al mit der Galliumlösung ausgesetzt und während die Konzentration von Al konstant gehalten wurde, wurde die n-Typ Al0,37Ga0,63As-Schicht aufgewachsen. Dann wurde das Substrat, auf welchem die n-Typ Al0,37Ga0,63As-Schicht gebildet worden war, in eine andere Ga-Lösung von 800°C eingetaucht, welche Al und As mit p-Typ Dotierungsmittel enthielt, die separat hergestellt worden war. Dann wurde die Lösung bei –0,1°C/min abgekühlt, um das p-Typ Al0,37Ga0,63As aufzuwachsen. Ferner wurde die Menge des Dotierungsmittels erhöht, um die p+-Typ Al0,37Ga0,63As-Schicht aufzuwachsen. Durch die gleiche Vorgehensweise wie zuvor genannt, wurden die p-Typ Al0,37Ga0,63As-Schicht, die n+-Typ AlxGax-1As-Schicht, die n-Typ Al0,37Ga0,63As-Schicht, die n+-Typ Al0,9Ga0,1As-Schicht, die n-Typ GaAs-Schicht und die p-Typ GaAs-Schicht aufgewachsen.
  • Nachdem Pd/Au auf der p-Typ GaAs-Schicht gebildet worden war, welches die durch die EB-Dampfabscheidung gebildete äußerste Schicht war, wurde eine Kupferpaste in der Dicke von 10 bis 30 μm auf einer Oberfläche einer Acrylplatte mit einer Dicke von 1 μm durch Siebdruck beschichtet und die beschichtete Oberfläche wurde in engen Kontakt mit dem zuvor genannten p+-Typ GaAs-Schicht Waferseite gebracht und daran gebondet. In diesem Zustand wurde sie in einen Ofen gegeben, so dass die Kupferpaste unter der Bedingung von 300°C und 20 Minuten gesintert wurde und die Acrylharzplatte und der Wafer wurden aneinander gebondet. Bei der Acrylharzplatte und dem Wafer, wie sie zusammen gebondet waren, wurden eine andere nicht gebondete Oberfläche des Wafers und eine andere nicht gebondete Oberfläche der Acrylharzplatte jeweils durch eine Vakuumeinspannvorrichtung (in der Zeichnung nicht gezeigt) befestigt und ein Zug wurde gleichmäßig auf jene Einspannvorrichtungen in rechtem Winkel zu den gebondeten Oberflächen ausgeübt, so dass die poröse Schicht 902 zerstört wurde, um die Wachstumsschicht von dem Wafer abzutrennen und auf die Acrylharzplatte zu übertragen. Die poröse Schicht, die auf der n+-Typ GaAs-Schicht verblieb, welche von dem Siliciumwafer abgetrennt worden war, wurde selektiv mit einer gemischten Lösung von Ethylendiamin, Pyrocatechol und reinem Wasser bei 110°C geätzt. Die n+-Typ GaAs-Schicht verblieb ungeätzt und nur die poröse Schicht wurde komplett entfernt. Die Ätzrate des einkristallinen GaAs unter Verwendung der zuvor genannten Ätzlösung ist sehr niedrig, so dass die Verringerung der Dicke in der praktischen Verwendung ignoriert werden kann. Als ein Ergebnis der Betrachtung des Abschnittes der Schicht durch ein Transmissionselektronenmikroskop wurde bemerkt, dass eine exzellente Kristallinität so aufrecht erhalten wird, so dass ein neuer Kristalldefekt nicht in die Wachstumsschicht eingeführt wird.
  • Dann wurde die n+-Typ GaAs-Schicht, welche die äußerste Oberfläche war, in der Form eines Gitters durch Ätzen anderer Abschnitte als des Gitters belassen, so dass die n+-Typ AlxGa1-xAs-Schicht freilag, und dann wurde die Oberflächenelektrode (Au/Ge/Ni/Au) nur auf der gitterförmigen n+-Typ GaAs-Schicht durch die EB-Dampfabscheidung und die Photolithographie gebildet. Danach wurde TiO2/MgO als eine Reflexionsverhinderungsschicht durch das Plasma-CVD-Verfahren abgeschieden, um eine Solarzelle bereitzustellen.
  • Als ein Ergebnis des Messens der I-V-Eigenschaft der erhaltenen Dünnfilmverbindungshalbleiter-Siliciumsolarzelle unter Verwendung der Acrylharzplatte unter Bestrahlung mit 100 mV/cm2 Licht (AM 1,5), wurde die Umwandlungseffizienz von 23,8% erhalten.
  • Ebenso wurde die poröse Schicht, die auf dem Siliciumwafer wie abgetrennt verblieb, durch Ätzen in der gleichen Art und Weise wie in Beispiel 1 und 2 beschrieben entfernt, um eine glatte Oberfläche herzustellen. Unter Verwendung des auf diese Weise erhaltenen regenerierten Wafers wurden die zuvor genannten Schritte wiederholt, um eine Mehrzahl von Dünnfilmverbindungshalbleitersolarzellen mit einer Halbleiterschicht mit hoher Qualität zu erhalten.
  • Beispiel 11
  • In diesem Beispiel wird ein Beispiel zur Herstellung eines Feldeffektransistors vom Staffeltyp unter Verwendung des einkristallinen Siliciums unter Bezug auf die in den 10A bis 10M gezeigten Schritte beschrieben.
  • Als ein Substrat wurde der einkristalline Siliciumwafer mit einer Dicke von 500 μm präpariert (10A). Dann wurde B thermisch auf die Oberfläche des einkristallinen Siliciumwafers 601 mit BCl3 als die thermische Diffusionsquelle bei einer Temperatur von 1200°C diffundiert, um eine p+-Typ Schicht zu bilden, wodurch eine Diffusionsschicht von etwa 3 μm erhalten wurde. Nachfolgend wurde in der gleichen Art und Weise wie der von Beispiel 1 die poröse Schicht 602 erhalten (10B). Dann wurde das Flüssigphasenepitaxialwachstum von Silicium durch das graduelle Kühlverfahren ausgeführt. Das heißt, zunächst wurde eine gesättigte Lösung von 900°C in dem Kohlenstoffschiffchen in einen Wasserstoff-Luft-Fluss präpariert und Arsen (As) wurde als das n-Typ Dotierungsmittel aufgelöst und dann wurde die Temperatur der Lösung langsam auf 894°C verringert, um eine Kristallwachstumslösung zur Verfügung zu stellen. Dann wurde die atmosphärische Temperatur so eingestellt, dass die Temperatur des einkristallinen Siliciumwafers 601, auf welchem die poröse Schicht 602 gebildet worden war, in dem Wasserstoff-Luft-Fluss auf 1030°C festgesetzt und dann für eine Stunde ausgelagert wurde. Danach wurde die Temperatur verringert und abgewartet, bis sie gleich der Temperatur der Lösung wurde. In diesem Zustand wurde der Wafer, auf dessen einer Oberfläche die poröse Schicht gebildet worden war, in die Lösung eingetaucht, so dass die Dünnfilmsiliciumschicht 603 von 0,1 μm Dicke auf der porösen Schicht 602 abgeschieden wurde (10C). Nachfolgend wurde eine gesättigte Lösung von 900°C in einem anderen Kohlenstoffschiffchen präpariert und die Temperatur der Lösung in dem anderen Kohlenstoffschiffchen wurde langsam auf 894°C verringert. Der Wafer, auf welchem die n+-Typ Dünnfilmsiliciumschicht 603 gebildet worden war, wurde in die Lösung eingetaucht, um die p–-Typ Dünnfilmsiliciumsschicht 604 mit einer Dicke von 0,3 μm darauf zu bilden, und dann aus der Lösung herausgehoben (10D). Dann wurde die Oberflächenseite der p–-Typ Dünnfilmsiliciumschicht 604 auf 0,1 μm Tiefe durch die Wärmebehandlung in einem Dampf oxidiert, um einen isolierten Gate-Film zur Verfügung zu stellen (10E). Auf dem Film wurde ein Aluminiumfilm durch das Sputterverfahren abgeschieden und eine Gate-Elektrode/Gate-Leiterbahn 606 wurde durch das Photolithographieverfahren gebildet (10F). Auf dem Film wurde das Glassubstrat 608 durch den SiO2-Film 607 durch das Sol/Gel-Verfahren befestigt (10G). Danach wurde der Wafer 601 an dem Abschnitt der porösen Schicht 602 abgetrennt (10H) und nachdem der Rückstand der porösen Schicht 602 entfernt worden war (10I), wurde die n+-Typ Dünnfilmsiliciumschicht 603, wie durch die Bezugszeichen 603' und 603'' angezeigt, durch das Photolithographieverfahren gemustert (10J). Darüber hinaus wurde auf dem Film ein Siliciumnitridfilm 609 abgeschieden und Kontaktlöcher für Source-/Drain-Elektroden (Quelle-/Senke-Elektroden) wurden durch das Photolithographieverfahren gemustert (10K). Ferner wurde eine Aluminiumschicht abgeschieden und durch das Photolithographieverfahren gemustert, um dadurch die Drain-Elektrode/Drain-Leiterbahn 610' und die Source-Elektrode/Source-Leiterbahn 610'' zu bilden (10L).
  • Da der auf diese Weise hergestellte Transistor eine dünne einkristallline p–-Typ Schicht hatte, erreichte er ein sehr hohes An/Aus-Verhältnis des Drain-Stroms durch das An/Aus der Gate-Spannung und erhielt ebenso einen großen Drain-Strom. Selbst wenn folglich die Fläche des Transistors klein ist, wird eine große Betriebsleistungsfähigkeit zur Verfügung gestellt. Da er ebenso vom Staffeltyp ist, obwohl ein Einkristall verwendet wird, ist der freie Grad der Drain/Gate-Leiterbahn so groß wie der des Transistors unter Verwendung von amorphem Silicium und wenn der Transistor für den Matrixbetrieb von Flüssigkristallen verwendet wird, können der hohe Kontrast, die Hochgeschwindigkeitsoperation und der hohe Öffnungsgrad leicht realisiert werden. In ähnlicher Weise wird die verbleibende poröse Schicht 602 von dem einkristallinen Siliciumwafer 601 wie abgetrennt entfernt und sie wird wie es die Umstände erfordern wiederverwendet.
  • Beispiel 12
  • In diesem Beispiel wird ein Beispiel der Herstellung einer LED vom GaAlAs-Typ unter Verwendung der in den 11A bis 11J gezeigten Schritte beschrieben. Zunächst wurde ein GaAlAs-Wafer 701 präpariert (11A). Dann wurde der einkristalline p-Typ GaAs-Wafer 701 mit einer Dicke von 800 μm unter den in Tabelle 8 gezeigten Bedingungen anodisiert, um eine poröse Schicht 702 zu bilden, wobei der „Report by P. Schmuki, et al. (P. Schmuki, J. Fraser, C. M. Vitus, M. J. Graham, H. S. Issacs J. Electrochem. Soc. 143 (1996) Seite 3316)" berücksichtigt wurde (11B). Tabelle 8
    Anodisierungslösung HCl:H2SO4:NH4H2PO4 = 1:1:3
    Angelegte Spannung 300V → 1000 mA/cm2
    Anodisierungszeit 1 min → 5 s
  • Dann wurde das Flüssigphasenheteroepitaxialwachstum des Verbindungshalbleiters ausgeführt. Zunächst wurde metallisches Gallium (Ga) in dem Kohlenstoffschiffchen in einem Wasserstoff-Luft-Fluss bei 810°C geschmolzen. Arsen (As) wurde in dem geschmolzenen Indium aufgelöst, bis es gesättigt wurde. Danach wurde die Lösungstemperatur auf 800°C eingestellt und während der einkristalline Siliciumwafer 701, auf welchem die poröse Siliciumschicht 702 gebildet worden war, in die Lösung eingetaucht wurde, wurde Aluminium (Al) in Kontakt mit der Lösung gebracht und graduell in der Lösung aufgelöst, um das Kristallwachstum fortzusetzen, wodurch die Übergangsschicht (A1xGa1-xAs), bei der die Konzentration an Al graduell variiert worden war, aufgewachsen wurde (11C). Das Wachstum der Übergangsschicht 703 wurde während des Eintauchens in die Lösung bei der Oberflächentemperatur von 800°C ausgeführt. Die graduelle Kühlbedingung wurde auf –0,1°C/min festgesetzt. Beim Erreichen von x = 0,37 wurde der Kontakt von Al mit der Galliumlösung ausgesetzt und während die Konzentration an Al konstant gehalten wurde, wurde die Al0,37Ga0,63As-Schicht 704 aufgewachsen (11D). Dann wurde unter Verwendung einer anderen separat präparierten Lösung eine Licht emittierende Schicht Al0,5Ga0,5As-Schicht 705 aufgewachsen (11E). Erneut wurde als die Barriereschicht eine Al0,37Ga0,63As-Schicht 706 aufgewachsen (11F). Nachfolgend wurde ein Glas 709, das mit einer transparenten leitfähigen SnO2-Schicht 708 beschichtet wurde, an den Sol/Gel-Film 708 aus In2O3 gebondet (11G) und dann wurde der Wafer 701 abgetrennt (11H). Darüber hinaus wurde ein Glas 711 an die Seite des abgetrennten Glases 709 durch eine Kupferpastenschicht 710 gebondet und eine Anschlussleitung 712 wurde aus der transparenten leitfähigen SnO2-Schicht 708 und der Kupferpastenschicht 710 herausgezogen (11I). Auf diesem Wege wurden die Seitenflächen mit einem Harz 713 verschlossen (11J). Auf diesem Weg konnte die aus der Fläche emittierende rote LED mit hoher Leuchtkraft erhalten werden. Auf diesem Weg wird insbesondere ein emittiertes Licht effektiv auf der Oberfläche der Kupferpastenschicht 710 reflektiert und weil die transparente leitfähige SnO2-Schicht 708 und der Sol/Gel-Film 707 aus In2O3 einen Reflexionsverlust aufgrund eines großen Unterschiedes in dem Brechungsverhältnis zwischen dem Glas 711 und der Al0,37Ga0,63As-Schicht 706 verringern, wird die Lumineszenz hoch.
  • Beispiel 13
  • Dieses Beispiel zeigt ein Beispiel eines Verfahrens zur Bildung einer Solarzelle durch Übertragen einer einkristallinen Siliciumschicht auf einen Polyimidfilm durch die in den 5A bis 5H gezeigten Schritte unter Verwendung eines in 4 gezeigten Gerätes.
  • Zunächst wurde als ein Substrat 201 der einkristalline Siliciumwafer mit einer Dicke von 500 μm präpariert (5A). Dann wurde B thermisch auf die Oberfläche des einkristallinen Siliciumwafers mit BCl3 als die thermische Diffusionsquelle bei einer Temperatur von 1200°C diffundiert, um eine p+-Typ Schicht zu bilden, wodurch eine Diffusionsschicht von etwa 3 μm Dicke erhalten wurde.
  • Dann wurde die Anodisierung unter den in Tabelle 9 gezeigten Bedingungen in einer HF-Lösung ausgeführt, um eine poröse Siliciumschicht auf dem Wafer als eine poröse Schicht 202 zu bilden (5B). Tabelle 9
    Anodisierungslösung HF:H2O:C2H5OH = 1:1:1
    Stromdichte 5 mA/cm2 → 30 mA/cm2
    Anodisierungszeit 2,5 min → (30 s) → 0 s
  • Die zwei auf diese Weise hergestellten Substrate wurden in einer solchen Art und Weise gepaart, dass die porösen Schichten nach Außen gerichtet wurden, das heißt Rücken zu Rücken, und fünf Paare wurden in einen aus Quarz hergestellten Halter gesetzt, so dass fünf Paare bei Abständen von 1 cm gehalten wurden. Dieses wurde in eine Beladungsschleusenkammer des in 4 gezeigten Gerätes gegeben und nachdem die Tür geschlossen worden war, wurde die Atmosphäre im Inneren davon durch Stickstoff ersetzt.
  • Dann wurde das Schieberventil 405 geöffnet und das Substrat 416, welches durch den Substrathalter gehalten wurde, wurde zu dem Dampfphasenwachstumsbehälter 404 transportiert. Nach dem Transport wurde das Schieberventil 405 geschlossen, das Innere wurde durch Wasserstoff ersetzt und die Temperatur des Substrates begann, anzuheben, während Wasserstoff in den Behälter geflossen wurde. Wenn die Temperatur auf 1000°C angehoben worden war, wurde dieser Zustand für 30 Minuten gehalten, währenddessen die Glättung der porösen Schichtoberfläche voranschritt.
  • Dann wurde die erste kristalline n+-Typ Siliciumschicht von 2 μm Dicke unter der in Tabelle 10 gezeigten Bedingung abgeschieden. Während des Abschließens des Wachstums, während das Innere des Dampfphasenwachstumsbehälters 404 durch Wasserstoff ersetzt wurde, wurde die Temperatur des Substrathalters auf 900°C verringert. Tabelle 10
    Gasflussmenge/min SiH2Cl2/PH3/H = 0,5 l/0,2 cc/100 l
    Substrattemperatur 1000°C
    Druck atmosphärischer Druck
    Wachstumszeit 1 Minute
  • Andererseits wurde nach dem Abschluss des Wachstums das Innere des Dampfphasenwachstumsbehälters 404 durch Wasserstoff ersetzt. In einem Flüssigphasenwachstumsbehälter 409 wurde Silicium bei 900°C in ein metallisches Indium-Lösungsmittel in einem Schiffchen 414 zu einer Konzentration aufgelöst, bei welcher das Lösungsmittel gerade gesättigt war, und so gerührt, dass die Lösung gleichmäßig war. Bis zum Abschluss der Einstellung des Schmelzens wurde ein Schieberventil 410 geöffnet und ein Substrathalter 416 wurde in das geschmolzene Material 415 eingetaucht. Dann wurde graduell Kühlen bei einer Kühlrate von –1°C/min ausgeführt. Nach 25 Minuten wurde das Schieberventil 410 geöffnet und der Substrathalter 416 wurde herausgehoben. Die aktive Schicht mit einer Dicke von 20 μm wurde abgeschieden. Der Substrathalter 416 wurde in dem Dampfphasenwachstumsbehälter 404 aufgenommen und das Schieberventil wurde geschlossen. Hier wurde die dritte kristalline p+-Typ Siliciumschicht von 0,5 μm Dicke erneut in dem Dampfphasenwachstumsverfahren unter der in Tabelle 11 gezeigten Bedingung abgeschieden (5C). Tabelle 11
    Gasflussmenge/min SiH2Cl2/B2H6/H2 = 1 l/0,5 cc/ 100 l
    Substrattemperatur 1000°C
    Druck atmosphärischer Druck
    Wachstumszeit 2 Minuten
  • Bis zum Abschluss des Wachstums wurde Wasserstoff geflossen, um das Abkühlen des Substrathalters 416 abzuwarten. Wenn die Temperatur des Substrathalters 416 auf 200°C verringert worden war, wurde das Schieberventil 405 geöffnet, um den Substrathalter 416 zu der Beladungsschleusenkammer 401 zu transportieren. Nachdem die Tür geschlossen worden war, wurde die Atmosphäre im Inneren davon durch Stickstoff ersetzt und dann wurde der Substrathalter 416 aus dem Gerät herausgenommen.
  • Die Kupferpaste wurde in einer Dicke von 20 μm auf einer Oberfläche des Polyimidfilms, welcher das zweite Substrat war, mit einer Dicke von 50 μm durch Siebdruck beschichtet und diese Oberfläche wurde in engen Kontakt mit der Oberfläche des zuvor genannten Wafers mit p+-Typ Dünnfilmsiliciumschicht gebracht und daran gebondet. In diesem Zustand wurde es zu einem Ofen befördert, so dass die Kupferpaste unter der Bedingung von 300°C und 20 Minuten gesintert wurde, und der Polyimidfilm und der Wafer wurden aneinander gebondet (5D).
  • Bei dem Polyimidfilm und dem Wafer, die aneinander gebondet waren, wurde eine andere Oberfläche des Wafers, welche nicht gebondet worden war, durch eine Vakuumeinspannvorrichtung (in der Zeichnung nicht gezeigt) befestigt und eine Kraft wurde von einem Ende des Polyimidfilms ausgeübt, um ein Ablösen in einer solchen Art und Weise auszuführen, dass die n+-Typ Siliciumschicht, die aktive Siliciumschicht und die p+-Typ Siliciumschicht von dem Wafer abgetrennt und dann auf den Polyimidfilm übertragen wurden (5E).
  • Der Rückstand der porösen Schicht, welcher auf der von dem Wafer abgetrennten Dünnfilmsiliciumschicht verblieb, wurde selektiv unter Rühren mit einer Mischungslösung geätzt, welche aus Flusssäure, Wasserstoffperoxid und reinem Wasser bestand. Die Dünnfilmsiliciumschicht verblieb ungeätzt, und nur der Rückstand der porösen Schicht wurde vollständig entfernt (5F). Bei dem nicht porösen Siliciumeinkristall ist die Ätzrate unter Verwendung der zuvor genannten Ätzlösung sehr niedrig und das selektive Verhältnis durch die Ätzrate von poröser Siliciumschicht zu der von nicht poröser Siliciumschicht erreicht 105 oder mehr, so dass die Ätzmenge der porösen Schicht (etwa mehrere zehn Å) in der praktischen Verwendung ignoriert werden kann. Als ein Ergebnis der Betrachtung des Abschnitts der Schicht durch ein Transmissionselektronenmikroskop wurde erkannt, dass die exzellente Kristallinität aufrecht erhalten wird, so dass ein neuer Kristalldefekt nicht in die Dünnfilmsiliciumschicht eingebracht wird.
  • Abschließend wurden ein transparenter leitfähiger ITO-Film (82 nm dick) und eine Kollektorelektrode (Ti/Pd/Ag (400 nm/200 nm/1 μm dick) auf der n+-Typ Siliciumschicht durch die EB-(Elektronenstrahl-)Dampfabscheidung gebildet, um eine Solarzelle bereitzustellen (5G).
  • Als ein Ergebnis des Messens der I-V-Eigenschaft der erhaltenen Polyimiddünnfilm/einkristallines Silicium verwendenden Solarzelle unter Bestrahlung mit 100 mW/cm2 (AM 1,5) Licht, wurde die Umwandlungseffizienz von 14,9% erhalten.
  • Ebenso wurde die poröse Schicht, die auf dem Siliciumwafer wie abgetrennt verblieb, durch Ätzen in der gleichen Art und Weise wie vorstehend beschrieben entfernt, um eine glatte Oberfläche herzustellen (5H). Unter Verwendung des auf diese Weise erhaltenen regenerierten Wafers wurden die zuvor genannten Schritte wiederholt, um eine Mehrzahl von einkristallinen Dünnfilmsolarzellen mit einer Halbleiterschicht mit hoher Qualität zu erhalten.
  • Beispiel 14
  • Eine Solarzelle wurde durch die in den 12A bis 12M gezeigten Schritte unter Verwendung eines in 4 gezeigten Gerätes gebildet.
  • Zunächst wurde ein p+-Typ Bereich 1201 in der Oberfläche von als ein Substrat gebildet, B wurde thermisch auf der Oberfläche des einkristallinen Siliciumwafers mit einer Dicke von 500 μm unter Verwendung von BCl3 als die thermische Diffusionsquelle bei einer Temperatur von 1200°C diffundiert, um eine p+-Typ Schicht zu bilden, wodurch eine Diffusionsschicht von etwa 3 μm Tiefe erhalten wurde.
  • Dann wurde Anodisierung unter der gleichen Bedingung wie in Beispiel 13 in einer HF-Lösung ausgeführt, um eine poröse Siliciumschicht 202 auf dem Wafer zu bilden (12B).
  • Nachfolgend wurde die kristalline p+-Typ Dünnfilmsiliciumschicht 206 epitaxial unter den gleichen Bedingungen wie in Beispiel 13 durch das Dampfphasenwachstumsverfahren aufgewachsen (12C).
  • Nachfolgend wurde in ähnlicher Art und Weise zu Beispiel 13 unter Erhalten der reduzierenden Atmosphäre die aktive Schicht 203 aus einem kristallinen p–-Typ Dünnfilmsilicium epitaxial durch das Flüssigphasenwachstumsverfahren aufgewachsen (12D).
  • Erneut wurde die kristalline n+-Typ Dünnfilmsiliciumschicht 204 epitaxial unter der gleichen Bedingung wie in Beispiel 13 durch das Dampfphasenwachstumsverfahren aufgewachsen (12E).
  • In diesem Stadium wurde der Wafer aus dem in 4 gezeigten Gerät herausgenommen, eine transparente ITO-Elektrode 706 wurde durch das kommerziell erhältliche Sputtergerät abgeschieden (12F).
  • Unter Erhalten des Zustandes wurde ein wasserlöslicher Kleber 707 zum Buchbinden (AGX-5137, hergestellt von Nitta Gelatine Co.) auf die Oberfläche beschichtet und ein wasserdurchlässiges Substrat wie ein kommerziell erhältlicher Karton 708 (das zweite Substrat) wurde darauf gebondet und getrocknet (12G).
  • In diesem Zustand wurde der Siliciumwafer 201 unter Vakuum eingespannt und eine Kraft wurde auf den Karton 708 ausgeübt. Als ein Ergebnis wurde die poröse Schicht 202 zerstört und die Halbleiterschicht wurde zusammen mit dem Karton 708 von dem Wafer 201 abgezogen (12H).
  • Die abgezogene Probe wurde dann auf eine rostfreie Stahlplatte 710 (das dritte Substrat) gebondet, welches mit einer Kupferpaste 709 beschichtet war, und wurde dann vorläufig bei 150°C gesintert (12I). Danach wurde heißes Wasser bei 80°C von der Rückseite des Kartons 708 her durchgedrungen, um dadurch den Kleber 707 aufzulösen und die Halbleiterschicht von dem Karton 708 abzulösen (12J).
  • Danach wurde der Rückstand des Klebers 707, welcher auf der Oberfläche der transparenten Elektrode 706 verblieb, abgewaschen und ferner wurde eine Kollektorelektrode 711 auf die Oberfläche der Halbleiterschicht mit einer Kupferpaste aufgedruckt. Nach dem Durchführen eines vorläufigen Sinterns wurde dieses vollständig bei 500°C gesintert (12K). Kupfer hat ein hohes Reflexionsvermögen in Bezug auf Sonnenlicht, welches die Halbleiterschicht durchdringt, ohne absorbiert zu werden, wodurch es dazu fähig ist, das Licht erneut durch die Halbleiterschicht zu absorbieren. Selbst wenn demzufolge die Solarzelle unter Verwendung einer relativ dünnen Halbleiterschicht verwendet wird, kann eine hohe Effizienz erhalten werden.
  • Ferner wird in dem Schritt, wie er in 12H gezeigt wird, die poröse Schicht 202, welche nach dem Ablösen verblieb, nicht notwendigerweise entfernt, weil es keine funktionellen Hürden hervorruft, was ein Merkmal dieser Struktur ist.
  • Andererseits wurde der Rückstand der porösen Schicht 702, der auf dem Wafer 201 wie abgetrennt verblieb, in dem in 12H gezeigten Schritt durch Ätzen entfernt, um eine glatte Oberfläche (12L) herzustellen. Danach wurde die p+-Typ Schicht 1201' von etwa 3 μm Dicke erneut durch das Flüssigphasenwachstumsverfahren gebildet (13M). Die vorstehenden Schritte wurden erneut unter Verwendung des Siliciumwafers 201 wiederholt, die Solarzelle wurde hergestellt.
  • Als ein Ergebnis des Messens der I-V-Eigenschaft der erhaltenen einkristallinen Dünnfilmsiliciumsolarzelle unter Verwendung der rostfreien Stahlplatte unter Bestrahlung mit AM 1,5 (100 mW/cm2) Licht, wurde die Energieumwandlungseffizienz von 15% oder mehr in Bezug auf die durch entweder den ersten oder zweiten Zyklus erhaltenen Solarzellen erhalten.
  • Ferner können gemäß der vorliegenden Erfindung nicht nur das Verfahren, in welchem die Haftkraft durch Durchdringen mit Wasser verringert wird, sondern ebenso durch andere Mittel von zum Beispiel Enthalten von Lösungsmitteln oder jegliche Mittel, welche die Haftkraft erniedrigen können, angewendet werden, um die gleichen funktionellen Effekte zu erhalten.
  • Beispiel 15
  • Eine Solarzelle wurde in der gleichen Art und Weise wie in Beispiel 14 durch die in den 12A bis 12M gezeigten Schritte mit der Ausnahme gebildet, dass die Dotierung auf der Halbleiterschicht 206 nicht ausgeführt wurde, die auf der porösen Schicht 202 in der Dampfphase aufgewachsen wurde. Wenn ferner die aktive Schicht 203 aufgewachsen wurde, wurde das Wachstum von Silicium beendet. In dem in 4 gezeigten Dampfphasenwachstumsbehälter 404 wurde die Oberfläche der Siliciumschicht bei 1200°C für eine Stunde durch das Dampfphasendiffusionsverfahren unter Verwendung von POC3 wärmebehandelt, um P thermisch in der Nähe der Oberfläche von Silicium zu diffundieren. Als ein Ergebnis wurde eine n+-Typ Schicht 204 gebildet. Zum gleichen Zeitpunkt wurde B in der porösen p+-Typ Schicht thermisch diffundiert. Als ein Ergebnis wurde die Halbleiterschicht 206 vom p+-Typ.
  • Danach wurde die Solarzelle in der gleichen Vorgehensweise wie in Beispiel 14 nach der Bildung der transparenten Elektrode 706 gebildet (12F). Ferner wurde der verwendete Wafer der gleichen Behandlung unterzogen und wurde wiederverwendet, wodurch er dazu fähig ist, die Solarzelle von neuem herzustellen.
  • Als ein Ergebnis des Messens der I-V-Eigenschaft der erhaltenen einkristallinen Dünnfilmsiliciumsolarzelle auf der rostfreien Stahlplatte unter Bestrahlung von AM 1,5 (100 mW/cm2) Licht, wurde die Energieumwandlungseffizienz von 15% oder mehr in Bezug auf die durch jede der ersten und der zweiten Zyklen erhaltenen Solarzellen erhalten.
  • Beispiel 16
  • In diesem Beispiel wird ein Feldeffekttransistor vom Staffeltyp in der gleichen Art und Weise wie in Beispiel 13 hergestellt.
  • In der gleichen Art und Weise wie in Beispiel 13 wurde B thermisch in die Oberfläche des einkristallinen Siliciumwafers 601 mit einer Dicke von 500 μm unter Verwendung von BCl3 als eine Wärmediffusionsquelle bei einer Temperatur von 1200°C diffundiert, um eine p+-Typ Schicht zu bilden und eine Diffusionsschicht von etwa 3 μm Dicke zu erhalten. Dann wurde eine poröse Schicht 802 in der gleichen Art und Weise wie in Beispiel 1 gebildet (10A und 10B).
  • Nachfolgend wurde die Probe in das in 4 gezeigte Gerät gesetzt. Zunächst wurde in dem Dampfphasenbehälter 404 eine n+-Typ Dünnfilmsiliciumschicht 603 mit einer Dicke von 0,1 μm auf der porösen Schicht 602 abgeschieden (10C).
  • Dann wurde unter Erhalten der reduzierenden Atmosphäre die Probe in das Flüssigphasenwachstumsbehälter transportiert, um eine p–-Typ Dünnfilmsiliciumschicht 604 abzuscheiden, und dann wurde sie aus dem in 4 gezeigten Gerät herausgehoben (10D).
  • Nachfolgend wurde die Oberflächenseite der p–-Typ Dünnfilmsiliciumschicht 604 auf 0,1 μm Tiefe durch die Wärmebehandlung in einem Dampf oxidiert, um einen isolierten Gate-Film 605 zur Verfügung zu stellen (10E).
  • Auf dem Film wurde ein Aluminiumfilm durch das Sputterverfahren abgeschieden und eine Gate-Elektrode/Gate-Leiterbahn 606 wurde durch das Photolithographieverfahren gebildet (10F). Auf dem Film wurde das Glassubstrat 608 durch den SiO2-Film 607 durch das Sol/Gel-Verfahren befestigt (10G).
  • Danach wurde der Wafer 601 abgezogen und nachdem der Rückstand der porösen Schicht 602 entfernt worden war, wurde die n+-Typ Dünnfilmsiliciumschicht 603, wie durch Bezugszeichen 603' und 603'' angezeigt, durch das Photolithographieverfahren gemustert. Darüber hinaus wurde auf dem Film eine Siliciumnitridschicht abgeschieden und durch das Photolithographieverfahren, wie durch das Bezugszeichen 609 angezeigt, gemustert. Darüber hinaus wurde eine Aluminiumschicht abgeschieden und durch das Photolithographieverfahren gemustert, um dadurch die Drain-Elektrode/Drain-Leiterbahn 610' und die Source-Elektrode/Source-Leiterbahn 610'' zu bilden (10H bis 10L).
  • Da der auf diese Weise hergestellte Transistor eine einkristalline p–-Typ Schicht hatte und gedünnt worden war, erhielt er ein sehr hohes An/Aus-Verhältnis des Drain-Stroms als das An/Aus-Verhältnis der Gate-Spannung und erhielt ebenso einen großen Strom. Selbst wenn folglich die Fläche des Transistors klein ist, wird eine große Betriebsleistungsfähigkeit bereitgestellt. Da er ebenso vom Staffeltyp unter Verwendung eines Einkristalls ist, ist der Grad der Freiheit der Drain-/Gate-Leiterbahn so groß wie der des Transistors unter Verwendung von amorphem Silicium und wenn der Transistor für den Matrixbetrieb von Flüssigkristallen oder dergleichen verwendet wird, können der hohe Kontrast, die Hochgeschwindigkeitsoperation und der hohe Öffnungsgrad leicht realisiert werden.
  • Wie vorstehend beschrieben wurde, kann gemäß der vorliegenden Erfindung die Halbleiterschicht einkristallin, welches exzellent in ihrer Kristallinität ist, polykristallin oder dergleichen auf dem zweiten Substrat zu niedrigen Kosten hergestellt werden. Ebenso kann das Halbleiterbauelement, welches verschiedenartig verwendet werden kann, durch Bilden der Halbleiterschicht auf dem kostengünstigen und flexiblen Substrat erhalten werden.
  • Ebenso kann gemäß der vorliegenden Erfindung die kristalline Dünnfilmsolarzelle mit hoher Umwandlungseffizienz auf dem Substrat mit niedriger Wärmebeständigkeit erhalten werden, wodurch sie dazu fähig ist, die Solarzellen mit exzellenter Massenherstellung und hoher Qualität auf dem Markt bereitzustellen.
  • Ebenso kann gemäß der vorliegenden Erfindung ein Verfahren zur Herstellung eines Halbleiterbauelements, in welchem ein kristalliner Halbleiter mit exzellenten verschiedenen Eigenschaften selbst auf einem Substrat gebildet werden kann, welches nicht hochtemperaturbeständig ist und ein Verfahren zur Herstellung einer Solarzelle unter Verwendung des Halbleiterbauelements zur Verfügung gestellt werden.
  • Ferner kann gemäß der vorliegenden Erfindung ein Verfahren zur Herstellung eines Halbleiterbauelements, in welchem ein kristalliner Halbleiter mit exzellenten verschiedenen Eigenschaften selbst auf einem flexiblen Substrat gebildet werden kann, und ein Verfahren zur Herstellung einer Solarzelle unter Verwendung des Halbleiterbauelements zur Verfügung gestellt werden.
  • Ferner kann hier gemäß der vorliegenden Erfindung ein Verfahren zur Herstellung eines Halbleiterbauelements, welches verschiedenartig angewendet, verwendet und angeordnet werden kann, und ein Verfahren zur Herstellung einer Solarzelle unter Verwendung des Halbleiterbauelements zur Verfügung gestellt werden.
  • Ferner kann hier gemäß der vorliegenden Erfindung ein Verfahren zur Herstellung eines Halbleiterbauelements mit exzellenten Halbleitereigenschaften zu niedrigen Kosten und ein Verfahren zur Herstellung einer Solarzelle zu niedrigen Kosten zur Verfügung gestellt werden, welche verschiedene Eigenschaften wie exzellente photoelektrische Umwandlungseigenschaften oder Verwendungseigenschaften unter Verwendung des Halbleiterbauelements zeigt.
  • Ferner kann hier gemäß der vorliegenden Erfindung ein Verfahren zur Herstellung einer Solarzelle zur Verfügung gestellt werden, welche hohe Umwandlungseffizienz zeigt.
  • Ferner kann hier gemäß der vorliegenden Erfindung ein Halbleiterbauelement, welches durch Abziehen einer auf einem Kristallsubstrat gebildeten epitaxialen Schicht erhalten werden kann, von dem kristallinen Substrat und dem wiederverwendeten kristalline Substrat, und ein Halbleiterbauelement mit höherer Leistungsfähigkeit, welches bei niedrigen Kosten unter Verwendung eines kostengünstigen Rohmaterials produziert wird, zur Verfügung gestellt werden.
  • Ferner kann hier gemäß der vorliegenden Erfindung eine Solarzelle, welche unter Verwendung eines Halbleiterbauelements und des wiederzuverwendenden Kristallsubstrats gebildet wird, und eines Halbleiterbauelements mit höherer Leistungsfähigkeit, und welches bei niedrigen Kosten durch Verwendung eines kostengünstigen Rohmaterials hergestellt wird, zur Verfügung gestellt werden.
  • Wie ebenso vorstehend beschrieben wurde, wird gemäß der vorliegenden Erfindung die dünne Halbleiterschicht auf dem einkristallinen Substrat durch das Dampfphasenwachstumsverfahren aufgewachsen, in welchem das Kristallwachstum leicht gesteuert wird und die Beförderungsbedingung strikt gesteuert werden. Sequentiell kann die kristalline Halbleiterschicht mit der mindestens notwendigen Dicke zum Absorbieren von Sonnenlicht epitaxial durch das Flüssigphasenverfahren aufgewachsen werden, welches in den Rohmaterialkosten verringert ist, vor dem Abtrennen und das teure Substrat kann wiederholt verwendet werden, wodurch es dazu fähig ist, eine flexible Solarzelle mit hoher Effizienz zu niedrigen Kosten zur Verfügung zu stellen.
  • Da ferner die reduzierende Atmosphäre immer aufrecht erhalten wird, kann die Dünnfilmhalbleiterschicht mit einer hochqualitativen Verbindung leicht erhalten werden.
  • Ferner kann das polykristalline Substrat oder das Substrat mit hoher Fremdatomkonzentration ebenfalls als das Substrat verwendet werden, wodurch es dazu fähig ist, die Kosten weiter zu verringern.
  • Ferner kann die kristalline Dünnfilmsolarzelle mit hoher Umwandlungseffizienz auf dem Substrat mit niedriger Wärmebeständigkeit erhalten werden, wodurch es dazu fähig ist, die Solarzellen mit exzellenter Massenherstellung und hoher Qualität auf dem Markt zur Verfügung zu stellen. Um ferner eine Verringerung der Dicke des ersten Substrats zu kompensieren, welches durch die Bildung und Abtrennung der porösen Schicht begleitet wird, wird die Kristallschicht auf der Oberfläche des ersten Substrats durch das Flüssigphasenwachstumsverfahren aufgewachsen, wodurch es dazu fähig ist, das erste Substrat effektiv ausnutzen und ebenso die poröse Schicht ohne direkte Beeinflussung durch die Qualität des Substrats zu optimieren.
  • Ferner kann der Transistor erhalten werden, welcher exzellent in seinen Eigenschaften ist, so dass er eine große Betriebsleistungsfähigkeit bereitstellt, obwohl die Fläche des Transistors klein ist, in dem Fall des Präparierens des Transistors und der Verwendung des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der vorliegenden Erfindung. Da ebenso der Feldeffekttransistor vom Staffeltyp unter Verwendung des zuvor beschriebenen Einkristalls, wie es in den vorstehenden Beispielen beschrieben ist, leicht hergestellt werden kann, wird der Grad der Freiheit der Drain-/Gate-Leiterbahn so stark angehoben wie bei dem Transistor unter Verwendung von amorphem Silicium. In dem Fall der Verwendung des Transistors für den Flüssigkristallmatrixbetrieb etc. können hoher Kontrast, Hochgeschwindigkeitsoperation und hohes Öffnungsverhältnis leicht realisiert werden.
  • Zusätzlich können unter Verwendung des Halbleiterbauelements, das gemäß des Verfahrens der vorliegenden Erfindung erhalten wird, andere Halbleitervorrichtungen wie eine LED (Licht emittierende Vorrichtung) als der Transistor und die Solarzelle auf einem flexiblen Substrat oder einem isolierenden Substrat gebildet werden. Das Halbleiterbauelement der vorliegenden Erfindung ist ein sogenannter SOI (Halbleiter auf Isolator) mit der Halbleiterschicht, die exzellent in verschiedenen Eigenschaften ist, und ist sehr nützlich.
  • Um sowohl höhere Leistungsvfähigkeit eines Kristalls als auch niedrigere Kosten in einem Halbleiterbauelement zu erreichen und eine Solarzelle mit einer hohen Effizienz und einer flexiblen Form zu niedrigen Kosten herzustellen, wird das Halbleiterbauelement durch die folgenden Schritte hergestellt (a) Bilden einer porösen Schicht in dem Oberflächenbereich eines Substrats, (b) Eintauchen der porösen Schicht in eine Schmelzlösung, in welcher Elemente zur Bildung der aufzuwachsenden Halbleiterschicht gelöst sind, unter einer reduzierenden Atmosphäre bei einer hohen Temperatur, um eine kristalline Halbleiterschicht auf der Oberfläche der porösen Schicht aufzuwachsen, (c) Bonden eines anderen Substrats auf die Oberfläche des Substrats, auf welcher die poröse Schicht und die Halbleiterschicht gebildet wurden, und (d) Abtrennen des Substrats von dem anderen Substrat an der porösen Schicht.

Claims (50)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, das die folgenden Schritte umfasst: (a) Bildung einer porösen Schicht (202) in einem Oberflächenbereich eines ersten Substrats (201); (b) Bildung einer Halbleiterschicht (203) auf der porösen Schicht (202) durch Flüssigphasenepitaxie; (c) Bonden eines zweiten Substrats (205) auf eine Oberfläche der Halbleiterschicht (203), die einer mit dem ersten Substrat verbundenen Halbleiterschichtoberfläche entgegengesetzt ist; und (d) Abtrennung des ersten Substrats (201) von der Halbleiterschicht (203) durch Ausnutzung der porösen Schicht (202) zur Übertragung der Halbleiterschicht (203) auf das zweite Substrat (205), dadurch gekennzeichnet, dass die Flüssigphasenepitaxie unter einer reduzierenden Atmosphäre erfolgt.
  2. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche, bei dem die Flüssigphasenepitaxie einschließt, dass eine Schmelzlösung verwendet wird, in der Elemente für die Bildung der aufwachsen zu lassenden Halbleiterschicht (203) bis zu einer gewünschten Konzentration gelöst sind, und die Schmelzlösung mit einer Oberfläche der porösen Schicht (202) in Kontakt gebracht wird, während die Oberflächentemperatur der porösen Schicht (202) niedriger gemacht wird als eine Temperatur, bei der die Elemente in der Schmelzlösung mit der gewünschten Konzentration gesättigt sind.
  3. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterschicht einen durch Dampfphasenepitaxie gebildeten Bereich und einen durch die Flüssigphasenepitaxie gebildeten Bereich in dieser Reihenfolge umfasst, wobei die Dampfphasenepitaxie erfolgt, indem ein Ausgangsgas zersetzt wird, während ein Gas für die Bildung einer reduzierenden Atmosphäre zugeführt wird, und die Halbleiterschicht (203) auf der porösen Schicht (202) gebildet wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Bondens des zweiten Substrats (205) unter Verwendung eines Klebers, der durch Flüssigkeit verschlechtert werden kann, durchgeführt wird.
  5. Verfahren nach Anspruch 4, bei dem der Kleber einen wasserlöslichen Kleber umfasst.
  6. Verfahren nach Anspruch 5, das ferner einen Schritt umfasst, bei dem auf der Oberfläche der von dem ersten Substrat (201) abgetrennten Halbleiterschicht (203) ein drittes Substrat bereitgestellt wird.
  7. Verfahren nach Anspruch 6, das ferner einen Schritt umfasst, bei dem das zweite Substrat (205) abgetrennt wird, um die Halbleiterschicht (203) auf das dritte Substrat zu übertragen.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das zweite Substrat (205) Wasserdurchlässigkeit zeigt.
  9. Verfahren nach Ansprüchen 4 bis 8, bei dem die Abtrennung des zweiten Substrats (205) durch eine Verschlechterung der Haftfestigkeit des Klebers, der zum Bonden des zweiten Substrats (205) verwendet wird, erfolgt.
  10. Verfahren nach Anspruch 9, bei dem die Verschlechterung der Haftfestigkeit durch eine Flüssigkeit, die durch das zweite Substrat (205) hindurchgegangen ist, erfolgt.
  11. Verfahren nach Ansprüchen 4 bis 10, bei dem der Kleber wasserlöslich ist und die Verschlechterung der Haftfestigkeit durch Wasser, das durch das zweite Substrat (205) hindurchdringt, erfolgt.
  12. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche, bei dem in der porösen Schicht (202) enthaltene Fremdatome in die Halbleiterschicht (203) eindiffundiert werden.
  13. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche, bei dem die Flüssigphasenepitaxie unter Verwendung einer Schmelzlösung durchgeführt wird, in der Elemente für die Bildung der aufwachsen zu lassenden Halbleiterschicht (203) bis zu einem übersättigten Zustand oder einem im Wesentlichen übersättigten Zustand gelöst sind.
  14. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 13, bei dem die Flüssigphasenepitaxie mit Indium als Lösungsmittel durchgeführt wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche, bei dem in die Halbleiterschicht (203) vor dem Bonden des zweiten Substrats Fremdatome eingeführt werden.
  16. Verfahren nach einem der vorhergehenden Ansprüche, bei dem in die Halbleiterschicht (203) vor dem Bonden des zweiten Substrats (205) Fremdatome eingeführt werden, um einen pn-Übergang zu bilden.
  17. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das zweite Substrat (205) eine elektrisch leitende Oberfläche hat.
  18. Verfahren nach einem der vorhergehenden Ansprüche, das ferner einen Schritt umfasst, bei dem auf der übertragenen Halbleiterschicht (203) eine Elektrode (209) gebildet wird.
  19. Verfahren nach einem der vorhergehenden Ansprüche, das ferner einen Schritt umfasst, bei dem in die übertragene Halbleiterschicht (203) Fremdatome eingeführt werden.
  20. Verfahren nach einem der vorhergehenden Ansprüche, das ferner einen Schritt umfasst, bei dem auf der übertragenen Halbleiterschicht (203) eine Fremdatome enthaltende Halbleiterschicht (204) gebildet wird.
  21. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche, das ferner einen Schritt umfasst, bei dem die poröse Schicht (202), die nach der Abtrennung des ersten Substrats (201) von der Halbleiterschicht (203) auf der Oberfläche des ersten Substrats (201) zurückgeblieben ist, entfernt wird.
  22. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche, das ferner einen Schritt umfasst, bei dem eine Halbleiterschicht (204) gebildet wird, indem ein epitaxiales Aufwachsen auf das Substrat, von dem die poröse Schicht (202) entfernt worden ist, erfolgt.
  23. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die durch epitaxiales Aufwachsen gebildete Halbleiterschicht (204) p- oder n-Leitfähigkeit zeigt.
  24. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterschicht (203) auf der porösen Schicht (202) durch mindestens einen Schritt gebildet wird, bei dem die poröse Schicht (202) unter einer reduzierenden Atmosphäre in eine Schmelzlösung, in der Elemente für die Bildung einer aufwachsen zu lassenden Halbleiterschicht (203) bis zu einem übersättigten Zustand gelöst sind, eingetaucht wird, um auf einer Oberfläche der porösen Schicht eine Halbleiterschicht (203) aufwachsen zu lassen.
  25. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 24, bei dem eine Oberfläche des in dem Schritt (d) abgetrennten ersten Substrats (201) behandelt und dann als erstes Substrat (201) wieder dem Schritt (a) unterzogen wird.
  26. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 24, bei dem man nach der Behandlung einer Oberfläche des in dem Schritt (d) abgetrennten ersten Substrats (201) eine Halbleiterschicht, in die durch Flüssigphasenwachstum Fremdatome eingeführt werden, auf die Oberfläche des ersten Substrats aufwachsen lässt und dann als erstes Substrat (201) wieder dem Schritt (a) unterzogen wird.
  27. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 24, bei dem vor der Bildung der Halbleiterschicht (203), in die die Fremdatome eingeführt werden, eine Halbleiterschicht, in die keine Fremdatome eingeführt werden oder Fremdatome mit einer geringen Konzentration eingeführt werden, auf der Oberfläche des ersten Substrats gebildet wird, nachdem es der Oberflächenbehandlung unterzogen worden ist.
  28. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 24, bei dem Halbleiter, der eine Reinheit von 99,99% oder weniger hat, als erstes Substrat (201) verwendet wird.
  29. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterschicht auf der porösen Schicht (202) durch mindestens einen Schritt gebildet wird, bei dem die poröse Schicht in eine Schmelzlösung, in der Elemente für die Bildung einer aufwachsen zu lassenden Halbleiterschicht bis zu einer gewünschten Konzentration gelöst sind, eingetaucht wird, wobei die Oberflächentemperatur der porösen Schicht niedriger gemacht wird als eine Temperatur, bei der die Schmelzlösung mit der gewünschten Konzentration gesättigt ist, um auf eine Oberfläche der porösen Schicht (202) eine Halbleiterschicht (203) aufwachsen zu lassen.
  30. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 29, bei dem eine Oberfläche des in dem Schritt (d) abgetrennten ersten Substrats (201) behandelt und dann als erstes Substrat (201) wieder dem Schritt (a) unterzogen wird.
  31. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 29, bei dem man nach der Behandlung einer Oberfläche des in dem Schritt (d) abgetrennten ersten Substrats (201) eine Halbleiterschicht (203), in die durch Flüssigphasenepitaxie Fremdatome eingeführt werden, auf die Oberfläche des ersten Substrats (201) aufwachsen lässt und dann als erstes Substrat (201) wieder dem Schritt (a) unterzogen wird.
  32. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 29, bei dem vor der Bildung der Halbleiterschicht (203), in die die Fremdatome eingeführt werden, eine Halbleiterschicht, in die keine Fremdatome eingeführt werden oder Fremdatome mit einer geringen Konzentration eingeführt werden, auf der Oberfläche des ersten Substrats (201) gebildet wird, nachdem es der Oberflächenbehandlung unterzogen worden ist.
  33. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 29, bei dem Silicium, das eine Reinheit von etwas weniger als 99,99% hat, als erstes Substrat (201) verwendet wird.
  34. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche, bei dem das erste Substrat (201) kristallin ist.
  35. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 34, bei dem das erste Substrat (201) aus Siliciumeinkristall hergestellt ist.
  36. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren die folgenden Schritte umfasst: (a) Bildung einer porösen Schicht (202) in einem Oberflächenbereich eines ersten kristallinen Substrats (201); (b) Züchtung einer ersten Halbleiterdünnschicht (203) auf einer Oberfläche der porösen Schicht (202) in der Dampfphase durch Zersetzung eines Ausgangsgases; (c) Eintauchen der ersten Halbleiterdünnnschicht (203) in eine Schmelzlösung, in der Elemente für die Bildung einer zweiten Halbleiterdünnschicht bis zu einem gesättigten Zustand oder einem übersättigten Zustand gelöst sind, unter einer reduzierenden Atmosphäre zur Züchtung einer zweiten Halbleiterdünnschicht (204), deren Leitfähigkeitstyp sich von dem der ersten Halbleiterdünnschicht unterscheidet, auf einer Oberfläche der ersten Halbleiterdünnschicht (203) in flüssiger Phase; (d) Bonden eines zweiten Substrats (205) auf eine Oberfläche der zweiten Halbleiterdünnschicht (204) oder auf eine Oberfläche einer Schicht, die ferner auf der zweiten Halbleiterdünnschicht (204) gebildet worden ist; (e) Abtrennung der ersten Halbleiterdünnschicht (203) von dem ersten Substrat (201) durch Ausüben einer Kraft auf die poröse Schicht (202) zur Übertragung der ersten Halbleiterdünnschicht (203) auf das zweite Substrat (205).
  37. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 36, bei dem der Schritt des Bondens des zweiten Substrats unter Verwendung eines Klebers durchgeführt wird.
  38. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 37, bei dem der Kleber ein wasserlöslicher Kleber ist.
  39. Verfahren zur Herstellung eines Halbleiterbauelements nach Ansprüchen 36 bis 38, das ferner die folgenden Schritte umfasst: Bonden eines dritten Substrats auf eine Trennungsfläche des Substrats (201) und Abtrennung der Halbleiterdünnschicht (203) von dem zweiten Substrat (205) zur Übertragung der Halbleiterdünnschicht (203) auf das dritte Substrat.
  40. Verfahren zur Herstellung eines Halbleiterbauelements nach Ansprüchen 36 bis 39, bei dem das zweite Substrat (205) Wasserdurchlässigkeit zeigt.
  41. Verfahren zur Herstellung eines Halbleiterbauelements nach Ansprüchen 37 bis 38, bei dem der Schritt der Abtrennung der mit einem Kleber gebondeten Halbleiterdünnschicht (203) von dem zweiten Substrat (205) zur Übertragung der Halbleiterdünnschicht (203) auf das dritte Substrat durch Verschlechterung der Haftfestigkeit des Klebers erfolgt.
  42. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 41, bei dem der Schritt der Abtrennung der mit einem Kleber gebondeten Halbleiterdünnschicht (203) von dem zweiten Substrat (205) zur Übertragung der Halbleiterdünnschicht (203) auf das dritte Substrat durch Verschlechterung der Haftfestigkeit des Klebers durch das zweite Substrat (205) hindurch erfolgt.
  43. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 42, bei dem der Schritt der Abtrennung der Halbleiterdünnschicht (203) von dem zweiten Substrat (205) zur Übertragung der Halbleiterdünnschicht (203) auf das dritte Substrat erfolgt, indem dem zweiten Substrat (205), das Wasserdurchlässigkeit zeigt, Wasser zugesetzt wird, um die Haftfestigkeit des Klebers zu verschlechtern.
  44. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 42, bei dem der Schritt der Abtrennung der mit einem wasserlöslichen Kleber gebondeten Halbleiterdünnschicht (203) von dem zweiten Substrat (205) zur Übertragung der Halbleiterdünnschicht (203) auf das dritte Substrat erfolgt, indem dem wasserlöslichen Kleber Wasser zugesetzt wird, um die Haftfestigkeit des Klebers zu verschlechtern.
  45. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 42, bei dem der Schritt der Abtrennung der mit einem wasserlöslichen Kleber gebondeten Halbleiterdünnschicht (203) von dem zweiten Substrat (205), das Wasserdurchlässigkeit zeigt, zur Übertragung der Halbleiterdünnschicht (203) auf das dritte Substrat erfolgt, indem dem wasserlöslichen Kleber durch das zweite Substrat (205), das Wasserdurchlässigkeit zeigt, hindurch Wasser zugesetzt wird, um die Haftfestigkeit des Klebers zu verschlechtern.
  46. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 36, das ferner einen Schritt umfasst, bei dem eine Oberfläche des ersten Substrats (201) nach seiner Abtrennung behandelt wird und das behandelte erste Substrat (201) dann wiederverwendet wird.
  47. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 46, das ferner nach der Behandlung der Oberfläche des ersten Substrats (201), von dem die erste Halbleiterdünnschicht (203) abgetrennt worden ist, einen Schritt umfasst, bei dem auf der Oberfläche des ersten Substrats (201) in flüssiger Phase eine Halbleiterschicht gezüchtet wird, die dieselbe Zusammensetzung wie die des ersten Substrats hat und mit Fremdatomen dotiert ist, wobei dann die Schritte (a) bis (e) wiederholt werden.
  48. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 47, das ferner vor der Bildung der mit den Fremdatomen dotierten Halbleiterschicht (203) einen Schritt umfasst, bei dem auf der behandelten Oberfläche des ersten Substrats durch Flüssigphasenwachstum eine Halbleiterschicht gebildet wird, die nicht mit Fremdatomen dotiert ist oder mit einem geringen Fremdatomgehalt dotiert ist, und dann die Schritte (a) bis (e) wiederholt werden.
  49. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 36, bei dem Silicium, das eine Reinheit von etwas weniger als 99,99% hat, als erstes Substrat (201) verwendet wird.
  50. Verfahren zur Herstellung einer Solarzelle, bei dem unter Anwendung des Verfahrens nach einem der Ansprüche 1 bis 49 ein Halbleiterbauelement hergestellt wird und aus dem erwähnten Halbleiterbauelement eine Solarzelle gebildet wird.
DE69738307T 1996-12-27 1997-12-23 Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle Expired - Lifetime DE69738307T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP35013396 1996-12-27
JP35013296A JP3501606B2 (ja) 1996-12-27 1996-12-27 半導体基材の製造方法、および太陽電池の製造方法
JP35013396A JP3647176B2 (ja) 1996-12-27 1996-12-27 半導体基材及び太陽電池の製造方法及びその製造装置
JP35013296 1996-12-27

Publications (2)

Publication Number Publication Date
DE69738307D1 DE69738307D1 (de) 2008-01-03
DE69738307T2 true DE69738307T2 (de) 2008-10-02

Family

ID=26579128

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69738307T Expired - Lifetime DE69738307T2 (de) 1996-12-27 1997-12-23 Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle

Country Status (6)

Country Link
US (1) US6190937B1 (de)
EP (1) EP0851513B1 (de)
KR (1) KR100345624B1 (de)
CN (2) CN1312781C (de)
AU (1) AU739882B2 (de)
DE (1) DE69738307T2 (de)

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
EP0926709A3 (de) 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Herstellungsmethode einer SOI Struktur
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3144387B2 (ja) * 1998-08-17 2001-03-12 日本電気株式会社 半導体装置の製造方法
JP2000124341A (ja) * 1998-10-21 2000-04-28 Sony Corp 半導体装置およびその製造方法
DE19851873A1 (de) * 1998-11-10 2000-05-11 Zae Bayern Verfahren zum Aufwachsen einer kristallinen Struktur
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
EP1024523A1 (de) * 1999-01-27 2000-08-02 Imec (Interuniversity Microelectronics Center) VZW Herstellungsverfahren von Dünnschicht-Halbleiterbauelementen
JP2000223683A (ja) * 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6465809B1 (en) 1999-06-09 2002-10-15 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof
JP2001007362A (ja) 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
EP1200995A1 (de) * 1999-07-13 2002-05-02 Eidgenössische Technische Hochschule (ETH) Flexible dünnschicht-solarzelle
US6452091B1 (en) * 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP2001160540A (ja) * 1999-09-22 2001-06-12 Canon Inc 半導体装置の製造方法、液相成長法及び液相成長装置、太陽電池
JP4329183B2 (ja) * 1999-10-14 2009-09-09 ソニー株式会社 単一セル型薄膜単結晶シリコン太陽電池の製造方法、バックコンタクト型薄膜単結晶シリコン太陽電池の製造方法および集積型薄膜単結晶シリコン太陽電池の製造方法
FR2802340B1 (fr) * 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
US6992334B1 (en) * 1999-12-22 2006-01-31 Lumileds Lighting U.S., Llc Multi-layer highly reflective ohmic contacts for semiconductor devices
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
JP2002043566A (ja) 2000-07-27 2002-02-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3513592B2 (ja) * 2000-09-25 2004-03-31 独立行政法人産業技術総合研究所 太陽電池の製造方法
US6953506B2 (en) * 2000-10-30 2005-10-11 Canon Kabushiki Kaisha Wafer cassette, and liquid phase growth system and liquid-phase growth process which make use of the same
JP2002187791A (ja) * 2000-12-15 2002-07-05 Canon Inc 液相成長方法および液相成長装置
JP2002203799A (ja) 2000-12-28 2002-07-19 Canon Inc 液相成長方法および液相成長装置
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004002135A (ja) * 2001-08-28 2004-01-08 Canon Inc 液相成長方法及び液相成長装置
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
US6886234B2 (en) * 2002-01-22 2005-05-03 Seagate Technology Llc Top cover removal machine for disc drives
JP2003292398A (ja) * 2002-03-29 2003-10-15 Canon Inc 単結晶シリコンウェファの製造方法
JP2004140120A (ja) * 2002-10-16 2004-05-13 Canon Inc 多結晶シリコン基板
DE10255964A1 (de) 2002-11-29 2004-07-01 Siemens Ag Photovoltaisches Bauelement und Herstellungsverfahren dazu
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
TWI244774B (en) * 2003-05-06 2005-12-01 Canon Kk Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
JP2004349540A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
US20050066881A1 (en) * 2003-09-25 2005-03-31 Canon Kabushiki Kaisha Continuous production method for crystalline silicon and production apparatus for the same
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
JP2005135942A (ja) * 2003-10-28 2005-05-26 Canon Inc 電極配設方法
JP2005142268A (ja) * 2003-11-05 2005-06-02 Canon Inc 光起電力素子およびその製造方法
CN1322594C (zh) * 2003-12-09 2007-06-20 清华大学 一种薄膜太阳能电池衬底制备工艺
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
DE102004003761A1 (de) * 2004-01-23 2005-08-25 Forschungszentrum Jülich GmbH Herstellungsverfahren für Siliziumsolarzellen umfassend µc-Siliziumschichten
KR101023146B1 (ko) * 2004-04-01 2011-03-18 삼성에스디아이 주식회사 태양전지 및 그 제조방법
EP1589548A1 (de) * 2004-04-23 2005-10-26 Sony Deutschland GmbH Verfahren zur Herstellung eines porösen Halbleiterfilmes auf einem Substrat.
FR2870989B1 (fr) * 2004-05-27 2006-08-04 Commissariat Energie Atomique Substrat pour application electronique, comprenant un support flexible et son procede de fabrication
JP2005336008A (ja) 2004-05-27 2005-12-08 Canon Inc シリコン膜の製造方法および太陽電池の製造方法
KR101429098B1 (ko) 2004-06-04 2014-09-22 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP4950047B2 (ja) * 2004-07-22 2012-06-13 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ ゲルマニウムの成長方法及び半導体基板の製造方法
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US7687372B2 (en) * 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
JP2006344618A (ja) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法
JP2008544555A (ja) 2005-06-24 2008-12-04 コナルカ テクノロジーズ インコーポレイテッド 電極の調製方法
US20070017568A1 (en) * 2005-07-12 2007-01-25 Howard Berke Methods of transferring photovoltaic cells
KR100677374B1 (ko) * 2005-11-14 2007-02-02 준 신 이 박판 실리콘 기판을 이용한 다공성 실리콘 태양전지 및 그제조방법
US7800117B2 (en) * 2005-12-28 2010-09-21 Group Iv Semiconductor, Inc. Pixel structure for a solid state light emitting device
EP2002484A4 (de) * 2006-04-05 2016-06-08 Silicon Genesis Corp Verfahren und struktur für die herstellung von solarzellen mittels schichtübertragungsverfahren
EP1903157A3 (de) * 2006-09-19 2008-05-14 Integrated Dynamics Engineering GmbH Umgebungslärmabschirmvorrichtung
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP5110593B2 (ja) * 2007-08-30 2012-12-26 国立大学法人 筑波大学 半導体材料、それを用いた太陽電池、およびそれらの製造方法
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
WO2009060808A1 (en) * 2007-11-09 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US8323408B2 (en) * 2007-12-10 2012-12-04 Solopower, Inc. Methods and apparatus to provide group VIA materials to reactors for group IBIIIAVIA film formation
US8163090B2 (en) * 2007-12-10 2012-04-24 Solopower, Inc. Methods structures and apparatus to provide group VIA and IA materials for solar cell absorber formation
EP2075850A3 (de) * 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelektrische Umwandlungsvorrichtung und Verfahren zu ihrer Herstellung
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5025508B2 (ja) * 2008-01-30 2012-09-12 東京エレクトロン株式会社 ポリシリコン膜の除去方法および記憶媒体
US8129613B2 (en) * 2008-02-05 2012-03-06 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having low base resistivity and method of making
US8563352B2 (en) * 2008-02-05 2013-10-22 Gtat Corporation Creation and translation of low-relief texture for a photovoltaic cell
US8481845B2 (en) * 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
WO2009114108A2 (en) 2008-03-08 2009-09-17 Crystal Solar, Inc. Integrated method and system for manufacturing monolithic panels of crystalline solar cells
US8481357B2 (en) * 2008-03-08 2013-07-09 Crystal Solar Incorporated Thin film solar cell with ceramic handling layer
EP2105972A3 (de) 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelektrische Umwandlungsvorrichtung und Verfahren zu deren Herstellung
US20100108130A1 (en) * 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin Interdigitated backside contact solar cell and manufacturing process thereof
US20100253902A1 (en) * 2009-04-07 2010-10-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP2010283339A (ja) 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
US20100330731A1 (en) * 2009-06-27 2010-12-30 Twin Creeks Technologies, Inc. Method to form a thin semiconductor lamina adhered to a flexible substrate
US20100326510A1 (en) * 2009-06-27 2010-12-30 Twin Creeks Technologies, Inc. Thin semiconductor lamina adhered to a flexible substrate
US20110056532A1 (en) * 2009-09-09 2011-03-10 Crystal Solar, Inc. Method for manufacturing thin crystalline solar cells pre-assembled on a panel
KR101084940B1 (ko) 2009-09-28 2011-11-17 삼성전기주식회사 실리콘 광전자 증배관
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2957456B1 (fr) * 2010-03-10 2013-01-04 Commissariat Energie Atomique Procede de fabrication d'un substrat comprenant une etape d'amincissement avec arret a detection d'une zone poreuse
US8349626B2 (en) * 2010-03-23 2013-01-08 Gtat Corporation Creation of low-relief texture for a photovoltaic cell
US8697541B1 (en) * 2010-12-24 2014-04-15 Ananda H. Kumar Methods and structures for preparing single crystal silicon wafers for use as substrates for epitaxial growth of crack-free gallium nitride films and devices
CN102249553B (zh) * 2011-04-28 2013-12-25 中国科学院宁波材料技术与工程研究所 一种多晶硅薄膜的制备方法
FR2978600B1 (fr) * 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
CN103094411A (zh) * 2011-11-01 2013-05-08 智盛全球股份有限公司 复合式太阳能电池的多晶硅基板的制作方法
US9257284B2 (en) * 2012-01-13 2016-02-09 Crystal Solar, Incorporated Silicon heterojunction solar cells
US20130337601A1 (en) * 2012-02-29 2013-12-19 Solexel, Inc. Structures and methods for high efficiency compound semiconductor solar cells
FR2987626B1 (fr) * 2012-03-05 2015-04-03 Commissariat Energie Atomique Procede de collage direct utilisant une couche poreuse compressible
MX2015001081A (es) 2012-07-24 2015-10-14 Pharmacyclics Inc Mutaciones asociadas a resistencia a inhibidores de la tirosina cinasa de bruton (btk).
CN102800726B (zh) * 2012-09-04 2015-04-29 天津三安光电有限公司 一种倒装太阳能电池芯片及其制备方法
US20140199854A1 (en) * 2013-01-16 2014-07-17 United Microelectronics Corp. Method of forming film on different surfaces
KR20150120376A (ko) 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
CN103426976B (zh) * 2013-08-07 2015-12-23 华北电力大学 一种利用可重复使用的衬底制备多晶硅薄膜的方法
US20150155407A1 (en) * 2013-12-02 2015-06-04 Applied Materials, Inc. Methods for substrate processing
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
CN104078336B (zh) * 2014-07-02 2018-01-09 上海朕芯微电子科技有限公司 无衬底结构的功率器件制造工艺
US9755015B1 (en) 2016-05-10 2017-09-05 Globalfoundries Inc. Air gaps formed by porous silicon removal
DE102019108754A1 (de) 2019-03-06 2020-09-10 Infineon Technologies Ag Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
CN112885938B (zh) * 2019-11-29 2022-06-14 山东浪潮华光光电子股份有限公司 一种银基键合的反极性GaAs基AlGaInP红光LED芯片的制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058418A (en) * 1974-04-01 1977-11-15 Solarex Corporation Fabrication of thin film solar cells utilizing epitaxial deposition onto a liquid surface to obtain lateral growth
EP0194495B1 (de) 1980-04-10 1998-07-15 Massachusetts Institute Of Technology Verfahren zur Herstellung von Blättern aus kristallinem Material
US4778478A (en) * 1981-11-16 1988-10-18 University Of Delaware Method of making thin film photovoltaic solar cell
JPS62171167A (ja) * 1986-01-23 1987-07-28 Mitsubishi Electric Corp 太陽電池の製造方法
JPS63160384A (ja) * 1986-12-24 1988-07-04 Mitsubishi Electric Corp ＧａＡｓ太陽電池の製造方法
JPS63233564A (ja) * 1987-03-23 1988-09-29 Canon Inc 接合型トランジスタの製造法
EP0747935B1 (de) * 1990-08-03 2004-02-04 Canon Kabushiki Kaisha Verfahren zur Herstellung eines SOI-Substrats
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
JPH0521388A (ja) * 1991-07-12 1993-01-29 Fujitsu Ltd 半導体装置の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP2943126B2 (ja) 1992-07-23 1999-08-30 キヤノン株式会社 太陽電池及びその製造方法
JP3212725B2 (ja) 1992-12-28 2001-09-25 キヤノン株式会社 液相成長法および液相成長装置
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5840610A (en) * 1997-01-16 1998-11-24 Advanced Micro Devices, Inc. Enhanced oxynitride gate dielectrics using NF3 gas

Also Published As

Publication number Publication date
CN1156027C (zh) 2004-06-30
CN1312781C (zh) 2007-04-25
EP0851513A2 (de) 1998-07-01
EP0851513B1 (de) 2007-11-21
AU739882B2 (en) 2001-10-25
EP0851513A3 (de) 1999-11-03
CN1192055A (zh) 1998-09-02
KR19980064747A (ko) 1998-10-07
KR100345624B1 (ko) 2002-09-18
DE69738307D1 (de) 2008-01-03
AU4926897A (en) 1998-07-02
CN1516293A (zh) 2004-07-28
US6190937B1 (en) 2001-02-20

Similar Documents

Publication Publication Date Title
DE69738307T2 (de) Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
DE69825517T2 (de) Herstellungsverfahren eines Halbleiter-Substrats
DE69728022T2 (de) Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
US6756289B1 (en) Method of producing semiconductor member and method of producing solar cell
DE4019209C2 (de)
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE102006012920B3 (de) Verfahren zum Herstellen eines Photovoltaikelements mit stabilisiertem Wirkungsgrad
DE102012209887B4 (de) Abplatzverfahren zur Bildung einer Mehrfach-Photovoltaikstruktur
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE69811511T2 (de) Herstellungsverfahren für ein photovoltaisches bauelement
EP1875523B1 (de) Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
DE69827319T2 (de) Solarzelle und Verfahren zu deren Herstellung
DE69628505T2 (de) Halbleitendes Substrat und dessen Herstellungsverfahren
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE4302396A1 (de) Verfahren zur Herstellung von Dünnschicht-Solarzellen
DE4134261A1 (de) Verfahren zur herstellung von halbleiterschichten und photovoltaischen einrichtungen
DE112014007334B3 (de) Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots
DE102012212447A1 (de) Photovoltaikeinheit mit mehreren Grenzschichten und Verfahren zu dessen Herstellung
DE112012003057T5 (de) Verfahren zum Stabilisieren von hydriertem, amorphem Silicium und amorphen, hydrierten Siliciumlegierungen
DE3426338C2 (de)
DE112008003144T5 (de) Schichtstruktur von CIS Solarzelle, integrierte Struktur von CIS Dünnschichtsolarzelle sowie deren Herstellungsverfahren
DE4138121A1 (de) Solarzelle und verfahren zu ihrer herstellung
DE112014001192B4 (de) Verfahren zur Herstellung photoaktiver Bauelemente mit aktiven Schichten mit kleiner Bandlücke, gestaltet für verbesserten Wirkungsgrad
DE69825928T2 (de) Verfahren und Herstellung einer dünnen Schicht
DE112016005313T5 (de) Doppelübergangs-Dünnschicht-Solarzellenmodul und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
8364 No opposition during term of opposition