JP5171016B2 - 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ - Google Patents

半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ Download PDF

Info

Publication number
JP5171016B2
JP5171016B2 JP2006311625A JP2006311625A JP5171016B2 JP 5171016 B2 JP5171016 B2 JP 5171016B2 JP 2006311625 A JP2006311625 A JP 2006311625A JP 2006311625 A JP2006311625 A JP 2006311625A JP 5171016 B2 JP5171016 B2 JP 5171016B2
Authority
JP
Japan
Prior art keywords
substrate
layer
groove
compound semiconductor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006311625A
Other languages
English (en)
Other versions
JP2008135419A5 (ja
JP2008135419A (ja
Inventor
隆夫 米原
憲二 山方
芳信 関口
康二郎 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006311625A priority Critical patent/JP5171016B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to BRPI0718418-2A2A priority patent/BRPI0718418A2/pt
Priority to EP07831001.8A priority patent/EP2082439B1/en
Priority to US12/442,902 priority patent/US8237761B2/en
Priority to RU2009120060/28A priority patent/RU2416135C2/ru
Priority to CN2007800399024A priority patent/CN101529605B/zh
Priority to KR1020097010704A priority patent/KR101243522B1/ko
Priority to PCT/JP2007/071267 priority patent/WO2008050901A1/en
Priority to TW096140470A priority patent/TWI387129B/zh
Publication of JP2008135419A publication Critical patent/JP2008135419A/ja
Publication of JP2008135419A5 publication Critical patent/JP2008135419A5/ja
Priority to US13/550,512 priority patent/US8670015B2/en
Application granted granted Critical
Publication of JP5171016B2 publication Critical patent/JP5171016B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Description

本発明は、半導体部材、半導体物品の製造方法に関する。また、本発明は、当該方法を用いて作製される発光素子などの光素子や、ＬＥＤアレイチップ、ＬＥＤプリンタヘッド、及びＬＥＤプリンタに関する。
ＧａＡｓ基板上に、エッチング犠牲層を介して、成膜された発光ダイオード構成層を、シリコン基板上に移設する技術が知られている。
特許文献１には、シリコン基板上に、発光ダイオード構成層を移設する技術が記載されている。
具体的には、まず、ＧａＡｓ基板上に犠牲層を介して形成した発光ダイオード構成層を、その発光領域毎に分割するための溝を設ける。当該溝の直下には、前記犠牲層が露出している。
次に、ドライフィルムレジストを前記発光ダイオード構成層に貼り付けて、そして、さらに、このドライフィルムレジストにメタルワイヤからなるメッシュ状の支持部材を貼り合わせる。
その後、前記レジストの内、前記メタルワイヤの直下に位置する部分以外を除去する。そして、メッシュ状の支持部材を介して、エッチング液と犠牲層とを接触させて、当該犠牲層のエッチングを行うことで、ＧａＡｓ基板を前記貼り合わせ構造体から分離する。
さらに、ＧａＡｓ基板の分離した後に、今度はシリコン基板と前記発光ダイオード構成層とを貼り合わせる。
こうして、シリコン基板上に発光ダイオード構成層が移設される。
特開２００５−０１２０３４号公報
しかしながら、本発明者らは、前記特許文献１に記載の技術では、多くの貼り合わせ工程が必要であり、量産することを意識した場合、更なる工夫が必要であるという認識に至った。
そして、本発明者らは、貼り合わせ工程を少なくし、前記犠牲層をエッチングする際には、前記発光ダイオード構成層をシリコン基板上へ移設しておいた方が望ましいという考えに至り、後述するような画期的な本発明を成し得た。
本発明の目的は、以下の通りである。
すなわち、なるべく少ない回数の貼り合わせ工程により実現される新規な製造方法や新規部材を提供することにある。
第１の本発明に係る半導体基板上に化合物半導体多層膜を有する半導体物品の製造方法は、第１の基板（代表的には化合物半導体基板）上に、エッチング犠牲層と、化合物半導体多層膜と、第２の基板（代表的には半導体基板）とを、前記第１の基板側からこの順に備え、且つ前記化合物半導体多層膜に設けられた第１の溝と、前記第１の溝に連結するように前記半導体基板を貫通するように設けられた第２の溝とを有する部材を用意する工程と、及び前記第１の溝と前記第２の溝と、を通して、エッチング液と前記エッチング犠牲層とを接触させて、該エッチング犠牲層をエッチングして前記部材から前記化合物半導体基板を分離する工程と、を含むことを特徴とする。
ここで、前記部材は、前記化合物半導体基板に前記エッチング犠牲層を形成する工程、前記エッチング犠牲層上に前記化合物半導体多層膜を形成する工程、
前記化合物半導体多層膜に前記第１の溝を、前記エッチング犠牲層が露出するように形成する工程、前記第２の溝を備え、且つ前記絶縁膜を有する前記半導体基板を用意する工程、及び前記化合物半導体基板と前記半導体基板とを、前記第１の溝と前記第２の溝とが連結するように貼り合わせる工程を経て用意することができる。
あるいは、前記部材は、前記化合物半導体基板に前記エッチング犠牲層を形成する工程、前記エッチング犠牲層上に前記化合物半導体多層膜を形成する工程、前記絶縁膜を有する前記半導体基板を用意する工程、前記化合物半導体基板と前記半導体基板とを貼り合わせる工程、前記半導体基板に前記第２の溝を形成する工程、前記絶縁膜に前記第３の溝を形成する工程、及び前記エッチング犠牲層が露出するように、前記化合物半導体多層膜に前記第１の溝を形成する工程、を経て用意することができる。
前記半導体基板には、前記化合物半導体多層膜を含み構成される発光ダイオードを駆動するためのドライバ回路を備えていることもできる。
また、第２の本発明は、化合物半導体基板と半導体基板とを貼り合わせる工程と、を含み形成される半導体物品の製造方法であって、化合物半導体基板と半導体基板とを用意する工程と、前記化合物半導体基板上にエッチング・ストップ層と、エッチング犠牲層と、活性層と、を含む化合物半導体多層膜と、ミラー層と、を、該化合物半導体基板側からこの順に形成する工程と、前記化合物半導体多層膜に、前記エッチング犠牲層が露出するように第１の溝を設けて、該化合物半導体多層膜を島状に分割する工程と、前記半導体基板を貫通する第２の溝を形成する工程と、前記半導体基板に設けられた前記第２の溝と、前記第１の溝とが連結するように、有機材料膜を介して前記化合物半導体基板と前記半導体基板とを貼り合わせて、部材を形成する工程と、前記エッチング犠牲層とエッチング液とを接触させて該エッチング犠牲層をエッチングして前記部材から前記化合物半導体基板を分離する工程と、前記半導体基板上の前記化合物半導体多層膜を用いて、ＬＥＤ素子を形成する工程と、を含むことを特徴とする。
第３の本発明は、前述した半導体物品の製造方法を用いて製造されたＬＥＤアレイである。
このＬＥＤアレイに、ロッドレンズアレイが実装してＬＥＤプリンタヘッドを構成できる。
さらにまた、別の本発明は、前記ＬＥＤプリンタヘッドと、感光ドラムと、帯電器とを備え、前記ＬＥＤプリンタヘッドを光源として、前記感光ドラムに静電潜像を書き込む作像ユニットを含むことを特徴とするＬＥＤプリンタである。
特に前記作像ユニットを複数含むことにより、カラーＬＥＤプリンタを構成することもできる。
また、第４の本発明は、半導体基板上に化合物半導体多層膜を有する半導体部材であって、化合物半導体基板上に、エッチング犠牲層と、化合物半導体多層膜と、絶縁膜と、シリコン基板とを、該化合物半導体基板側からこの順に備え、前記化合物半導体多層膜には、前記エッチング犠牲層が露出するための溝が設けられており、且つ前記半導体基板と前記絶縁膜には、前記溝に連結する貫通溝が設けられていることを特徴とする。
また、第５の本発明は、基板上に化合物半導体多層膜を有する半導体物品の製造方法であって、第１の基板上に、エッチング犠牲層と、化合物半導体多層膜と、第２の基板とを、該第１の基板側からこの順に備え、且つ前記化合物半導体多層膜に設けられている第１の溝と、前記第２の基板を貫通し、前記第１の溝に連結するように設けられている第２の溝とを有する部材を用意する工程、及び前記第１の溝と前記第２の溝を通して、エッチング液と前記エッチング犠牲層とを接触させて、該エッチング犠牲層をエッチングし、前記部材から前記第１の基板を分離する工程とを有することを特徴とする。
また、第６の本発明は、第１の基板上に該第１の基板側から分離層と、発光層とをこの順に成膜し、該発光層が内側に位置するように、前記第１の基板と第２の基板に貼り合わせて貼り合わせ部材を形成し、前記分離層をエッチング除去することにより前記発光層を前記第２の基板に転写する発光素子の製造方法であって、前記第１の基板上の前記分離層と前記発光層とからなる組を１対として、この組をｎ回（ｎは２以上の自然数である。）繰り返して成膜する工程と、最表面の発光層のみを複数の島状にパターニングした後で、前記第１の基板と前記第２の基板とを貼り合わせて貼り合わせ構造体を形成する工程と、前記島状のパターニングが行われていることによって前記貼り合わせ構造体に形成されている空間に、エッチング液を浸透させて、前記分離層と前記エッチング液とを接触させて、前記島状の発光層を選択的に前記第２の基板に転写する工程と、を含むことを特徴とする。
また、第７の本発明は、シリコン基板上に、ＤＢＲミラーを介して発光素子が設けられていることを特徴とする発光デバイスである。
また、第８の本発明は、半導体部材であって、第１の基板上に、分離層と、化合物半導体多層膜と、絶縁膜と、第２の基板とを、該第１の基板側からこの順に備え、前記化合物半導体多層膜には、該化合物半導体多層膜を複数の領域に分け、且つ前記分離層を露出させるための溝が設けられており、且つ前記第２の基板と前記絶縁膜には、前記溝に連結する貫通溝が設けられていることを特徴とする。
また、第９の本発明は、基板上に化合物半導体多層膜を有する半導体物品の製造方法であって、第１の基板上に、分離層と、化合物半導体多層膜と、第２の基板とを、該第１の基板側からこの順に備え、且つ前記化合物半導体多層膜に設けられている第１の溝と、前記第２の基板を貫通し、前記第１の溝に連結するように設けられている第２の溝とを有する部材を用意し、前記部材から前記第１の基板を分離することを有することを特徴とする。
さらにまた、別の本発明は、第１の半導体基板の表面に分離層と、発光層と、ＤＢＲ層と、をこの順に成膜し、これを半導体回路が形成された第２の基板に絶縁膜を介して貼り合わせる工程と、前記分離層をエッチング除去することにより前記第１の基板の発光層及びＤＢＲ層を前記第２の基板に転写する工程と、転写された前記発光層を複数の発光部にアレイ化する工程と、複数の前記発光部と、該発光部の点灯を制御するための前記半導体回路の電極部分とを電気的に接続する工程と、を含むことを特徴とするＬＥＤアレイの製造方法である。
また、別の本発明は、前記第１の本発明において、前記化合物半導体基板上の前記第１の溝で囲まれた島状の前記化合物半導体多層膜は長辺と短辺をもった矩形形状であり、その長辺（長手）方向に平行に、前記半導体基板を貫通する複数の前記第２の溝が、断続的にアレイ状に配置されていることを特徴とする。
また、別の本発明は、前記第１の本発明において、前記部材から前記化合物半導体基板を分離した後、島状の前記化合物半導体多層膜上に絶縁部材を介して、電極を形成して、長辺方向と短辺方向を持つ発光素子アレイチップにした後、前記第２の基板に設けられて、前記短辺方向に並んでいる、互いに平行な第２の貫通溝が互いに繋がるように、前記第２の基板を、前記長辺方向に切断していくことを特徴とする。
また、別の本発明は、前記第５の本発明において、前記第１の溝により島状にパターニングされている前記化合物半導体多層膜は、その上面から見た形状が、長辺方向と短辺方向を有する四角形であり、前記第２の基板を貫通している前記第２の溝は、前記長辺方向に沿って平行に、断続的に複数個設けられることで、長辺方向貫通溝群をなしており、前記長辺方向貫通溝群が、島状の前記化合物半導体多層膜の短辺方向の長さと等しいか、それ以上の距離隔てて、互いに平行に複数並んでいることを特徴とする。
また、別の本発明は、第１の基板と第２の基板とを貼り合わせて構成される貼り合わせ構造体であって、前記第１の基板上には、分離層を介して、島状にパターニングされている化合物半導体多層膜領域が設けられており、該化合物半導体多層膜領域同士の間には第１の溝があり、前記化合物半導体多層膜領域は、その上面から見た形状が、長辺方向と短辺方向を有する四角形であり、前記第２の基板には、該第２の基板を貫通している前記第２の溝が設けられており、該第２の溝は、前記長辺方向に沿って平行に、断続的に複数個設けられることで、長辺方向貫通溝群をなしており、前記長辺方向貫通溝群が、島状の前記化合物半導体多層膜領域の短辺方向の長さと等しいか、それ以上の距離隔てて、互いに平行に複数並んでいることを特徴とする。
さらに、別の本発明は、前述した半導体物品の製造方法を用いて製造されたＬＥＤアレイチップが、複数連結されており、かつロッドアレイレンズが実装されていないことを特徴とする。
なお、上述の記載において、「この順に」という意味は、登場している構成要件に関しては、この順にという意味であり、登場している層と層の間に、他の層が介在することを排除するものではない。
本発明によれば、特許文献１における技術よりも貼り合わせ工程を減らすことができる。
また、第１の基板（例えば、化合物半導体基板）と第２の基板（例えば、シリコン基板）とを貼り合わせて形成される部材に対して、エッチング液は、第２の基板に形成されている貫通溝を通じて、前記犠牲層と接触する。
そのため、部材の最外周側面からのみエッチング液を基板の面内方向に浸透させる場合に比して、犠牲層のエッチング時間の短縮化が可能となる。
（第１の実施形態）
本実施形態に係る発明について図１から図３を用いて説明する。
図１において、１０００は第１の基板（化合物半導体基板又はＧｅなどの基板）である。１００９はエッチング・ストップ層、１０１０はエッチング犠牲層、１０２０は化合物半導体多層膜（ここでは、多層膜の層構成の詳細は省略している。）である。また、１０２５は化合物半導体多層膜１０２０を化合物半導体基板上に島状に分割するための第１の溝である。１００９は必要に応じて設けられるエッチング・ストップ層である。１００は、本発明に係る部材を示している。
２０００は第２の基板（例えばシリコン基板である。）、２００５は第２の基板に設けられている第２の溝、２０１０は絶縁膜（例えば有機材料膜）である。絶縁膜２０１０にも前記第２の溝に連結する第３の溝２００６が設けられている。本図においては、第１の溝と第２の溝の幅と間隔は等しく記載されているが、第１溝の幅は第２溝の幅より、大きくすることもできる。但し、第１の溝１０２５と、第２の溝である半導体基板溝２００５が連結されていることが必要のため、化合物半導体層の島の幅（後述する短辺方向の長さ）は第２の基板に貫通する溝と溝の間隔よりも小さくすることが望ましい。ここでは第２の基板としてシリコン基板を用いたが特にシリコン基板に限定されるものではない。
なお、図１において、第１の溝１０２５の幅は例えば、数μｍから数１００μｍである。また、第２の溝２００５の幅は、例えば、数μｍから数１００μｍである。なお、第２の溝（貫通溝）から、エッチング液や浸透しやすいように、５０μｍ以上、より好ましくは１００μｍ以上、さらに好ましくは２００μｍ以上の幅があった方がよい。但し、第２の基板の厚さにも依存する場合がある。なお、化合物半導体層の島の幅はシリコン基板に貫通する溝と溝の間隔よりも小さくしておくことが好ましい。また、絶縁膜２０１０も、必要に応じて適宜省略することができる。
図２は、図１におけるａ１−ｂ１間での切断面一部を示している。図２から明らかなように第１の基板１０００上に島状に化合物半導体多層膜１０２０が分割（パターニング）されている。
島の部分１０２０は、その周囲に比して凸形状となっている。もちろん、化合物半導体多層膜１０２０は、所望の形状にパターニングされていればよく、必ずしも図のような矩形状の島となっていなくてもよい。また、以下では、矩形の島の長辺の方向を長手方向といい、短辺方向を短手方向という場合がある。なお、図２において図１と同じものを指す場合には同じ符号を付しており、以下の図面でも同様である。
第１の溝１０２５は島状の化合物半導体多層膜１０２０の間の空間（間隙）である。なお、図１と同一構成部材を指す場合には同じ符号を付している。
また、図３は、図１におけるａ２−ｂ２間での切断面を示している。図３から明らかなように、第２の基板２０００には、第２の溝２００５が設けられている。なお、第２の溝２００５は、断続的に溝が形成されている。このように、貫通溝を断続的に設けることで、例えばシリコンウェハの場合にはその剛性を著しく損なうことがないので、その後のプロセスにおけるハンドリングが困難になる事態を避けることができる。
なお、図１２（ｂ）のように、第２の溝（貫通溝）の長手方向は、後工程においてチップ状に分離する際に使用するチップ・スクライブラインに沿って、その機械的強度も考慮して、分離して（断続的に）貫通溝を形成するのがよい。
図４は第１の溝１０２５と半導体基板溝２００５との位置関係を示すとともに、島状の化合物半導体多層膜１０２０が半導体基板溝２００５間に配置される様子を示す一部分解斜視図である。なお、図４は絶縁膜２０１０、エッチング・ストップ層１００９、エッチング犠牲層１０１０は簡易化のため省略されている。
また、図２と図３とを重ね合わせた場合に、ちょうど、貫通溝２００５ａと２００５ｂとの間に凸形状の島１０２０ａが位置することが好ましい。
もちろん、凸形状の島１０２０ａを支持することができるのであれば、必ずしも、図２、３のように、パターニングされている化合物半導体多層膜１０２０の長手方向に平行に位置するように、前記貫通溝２００５を設ける必要はない。例えば、（上面から見た場合に）前記長手方向に直交する、あるいは交差するように前記貫通溝２００５を設けることもできる。なお、貫通溝は、貫通していることからも、貫通孔ということもできる。
第１の基板（例えば化合物半導体基板）１０００と、エッチング犠牲層１０１０と、化合物半導体多層膜１０２０と、絶縁膜（例えば有機絶縁材料膜）２０１０と、第２の基板２０００（例えばシリコン基板）２０００とを含み構成される部材１００を用意する。
エッチング・ストップ層１００９は必要に応じて設ければよく必須ではない。
そして、図１に示されるように、前記第２の基板２０００（例えばシリコン基板）と絶縁膜２０１０をそれぞれ貫通している第２の溝２００５と第３の溝２００６とを通して、エッチング液を前記部材内部に浸透させる。
そして、エッチング液とエッチング犠牲層１０１０とを接触させることによってエッチング処理を行い、前記部材から第１の基板１０００を分離する。
なお、図１において、第１の溝１０２５は、エッチング犠牲層１０１０を貫通しているが、エッチング犠牲層１０１０を貫通させなくてもよい。前記部材１００から第１の基板１０００を除去する際、あるいはその時までに、エッチング犠牲層を露出し得ることが必要である。
また、図１に示しているエッチング・ストップ層１００９は必要に応じて設けておけばよく、時間的にエッチングの進行の程度を厳密に管理する場合には、必ずしも、このエッチング・ストップ層は設ける必要はない。但し、この層は、ウェハ全体で均一に前記エッチング犠牲層を露出させる効果がある。
（部材）
前記部材は、例えば以下の２つの方法により用意することができる。もちろん、図１の部材が実現できるのであれば、本発明は、以下の２つの方法に限られるものではない。
第１の方法は次のＡ１）からＥ１）の工程を含み実現される。
Ａ１）化合物半導体基板などの第１の基板１０００に前記エッチング犠牲層１０１０をエピタキシャル成長して成膜する工程
Ｂ１）前記エッチング犠牲層１０１０上に前記化合物半導体多層膜１０２０を形成する工程
Ｃ１）前記エッチング犠牲層１０１０が露出するように、前記化合物半導体多層膜１０２０に前記第１の溝１０２５を形成する工程
Ｄ１）前記第２の溝２０００を備え、且つ前記絶縁膜２０１０を有する前記第２の基板２０００を用意する工程
Ｅ１）前記第１の基板１０００と前記第２の基板２０００とを、前記第１の溝１０２５と前記第２の溝２００５とが連結するように貼り合わせる工程
なお、工程Ｃ１においては、前記化合物半導体多層膜を所望のパターン形状に分割することになるが、例えば図２のように凸形状の島が残るようにパターニングすることになる。なお、Ｃ１においては、前記エッチング犠牲層は、その最表面の少なくとも一部が露出していてもよいし、前記第１の溝がエッチング犠牲層の方向に延びて、当該第１の溝直下部におけるエッチング犠牲層は完全に除去されていてもよい。また、エッチング犠牲層の下の領域（例えば第１の基板やエッチング・ストップ層やバッファ層）が露出していてもよい。なお、貼り合わせ工程であるＥ１工程後に、前述の第３の溝を設けることもできる。
また、前記部材が作製できるのであれば、上記工程の順番は特に制限されるものではなく、例えば工程Ａ１）から工程Ｃ１）を行う前に、工程Ｄ１）を先に行ってもよい。
さらにまた、前記エッチング犠牲層をエピタキシャル成長させる前に、前記化合物半導体基板上に、エッチング・ストップ層をエピタキシャル成長させるとさらに制御性が高まる。具体的には、基板全域におけるエッチング均一性が向上する。図１には、エッチング・ストップ層を形成した例を示しているが、本発明においては必ずしも必要な層ではない。
また、シリコン基板などの第２の基板２０００に形成されている第２の貫通溝２００５の間隔と、島状に分離されている化合物半導体多層膜の幅とは実質的に同じか、あるいは化合物半導体多層膜の幅の方を小さくしておくのがよい。
さらにまた、なお、前記第２の溝２００５の形成は、例えば、図１に示す第２の溝の深さ方向（図面上では深さ方向とは上向きになる。）途中まで、すなわち、絶縁膜２０１０側の第２の基板の構成材料を部分的に残すように、ドライエッチング（ＲＩＥ）などで溝を形成しておく。ＲＩＥ時のマスクは特に限定されるものではないが、例えばＳｉＮ等である。その後、第１の基板１０００と第２の基板と貼り合わせる。その後、前記第２の基板に形成されている溝を、ウエットエッチングなどにより、溝を深さ方向に延ばして、当該溝が第２の基板２０００を貫通するようにしてもよい。
もちろん、前記第２の溝２００５の形成は、例えば、図１に示す第２の溝の深さ方向（図面上では深さ方向とは左向きになる。）途中まで、すなわち、絶縁膜２０１０側の第２の基板の構成材料を部分的に残すように、ドライエッチング（ＲＩＥ）などで溝を形成しておく。そして、前記第２の基板に形成されている溝を、ウエットエッチングなどにより延ばして、当該溝が第２の基板２０００を貫通させた後、第１の基板１０００と第２の基板と貼り合わせてもよい。
また、前記Ｄ１の工程においては、第２の基板に絶縁膜２０１０を設けている場合を示したが、所望の形状にパターニングされた化合物半導体多層膜１０２０上に、前記絶縁膜を設けた後、第２の基板と貼り合わせてもよい。もちろん、前記第２の基板がシリコン基板あるいはシリコン領域を有する基板である場合には、その表面に形成されている酸化層を前記絶縁膜として用いることもできる。なお、部材１００に配置されている絶縁膜２０１０は、予め第１の基板側の設けていても、第２の基板側に設けていても、あるいはその両方に設けていてもよい。なお、この絶縁膜２０１０は省略することもできる。例えば、第２の基板が石英やガラス基板などの絶縁基板の場合である。
前記部材を用意する第２の方法は、以下のように行う。
Ａ２）第１の基板１０００に前記エッチング犠牲層１０１０を成膜する工程
Ｂ２）前記エッチング犠牲層１０１０上に前記化合物半導体多層膜１０２０を形成する工程
Ｃ２）前記絶縁膜２０１０を有する前記第２の基板２０００を用意する工程
Ｄ２）前記第１の基板１０００と前記第２の基板２０００とを貼り合わせる工程
Ｅ２）前記シリコン基板２０００に前記第２の溝２００５を形成する工程
Ｆ２）前記第２の溝２００５の形成後、前記絶縁膜２０１０に第３の溝２００６を形成する工程
Ｇ２）前記エッチング犠牲層１０１０が露出するように前記化合物半導体多層膜１０２０に、前記第１の溝１０２５を形成する工程
なお、前記第２の溝２００５の形成は、例えば、図１に示す第２の溝の深さ方向（図面上では深さ方向とは左向きになる。）途中まで、すなわち、絶縁膜２０１０側の第２の基板の構成材料を部分的に残すように、ドライエッチング（ＲＩＥ）などで溝を形成しておく。その後、ウエットエッチングにより、当該溝が第２の基板２０００を貫通するようにしてもよい。
以上、図１に記載の部材を実現する方法を例示したが、本発明は、上記の各構成基板あるいは各構成層や各構成膜の間に、別な層や膜や領域を介在させること、または介在するように成膜したり、貼り合わせることを除外するものではない。例えば、絶縁膜２０１０と第２の基板２０００との間に、金属膜が部分的あるいは全面に設けられていてもよいし、前記第２の基板に、あるいは前記第２の基板と前記絶縁膜とを利用して、配線領域や回路領域が設けられていてもよい。ここでいう回路領域とは、前記化合物半導体多層膜を利用して、発光素子や受光素子を作製した場合の駆動回路やスイッチング回路、あるいは単に通電するため、または電圧を印加するための配線を含む回路である。
（第２の基板）
前記第２の基板２０００は、例えば半導体基板やシリコン基板や、表面に酸化層が形成されているシリコンウェハや、所望の電気回路（例えば、駆動ドライバ）が設けられているシリコンウェハなどの含むものである。図１のように、絶縁膜を有するシリコン基板は、例えば以下のようにして形成される。
すなわち、シリコン基板上に絶縁膜としての有機材料膜を一方の表面に形成した後、他方の面側に、半導体基板溝である第２の溝２００５を形成するためのマスク層をレジストを用いて形成し、マスクを利用してシリコン基板に半導体基板溝２００５を形成する。ＲＩＥなどのドライエッチングや、ウエットエッチングを用いてもよいし、露出箇所に石英の微粒子などをぶつけて物理的にシリコン基板を破壊しながら溝を掘っていくサンドブラスタなども用いることができる。もちろん、これらを組み合わせて利用することもできる。例えば、深さ方向にある程度、ＲＩＥやサンドブラスタにより溝を形成し、その後第１の基板と貼り合わせる前（あるいは後）に、ウエットエッチングによりシリコンなどからなる第１の基板に貫通孔を形成することができる。或いは、第一の基板の裏面から研削、研磨によって、前記の溝を表出させてもよい。
また、別な例としては、まずシリコン基板を貫通する第２の溝２００５を形成した後、一方の面に有機材料膜（例えば、ポジ型感光性のポリイミド膜である。）を塗布し、他方の面側から、シリコン基板をマスクとしてＵＶ光を照射する。そして、第２の溝２００５の上方に位置する部分の有機材料膜だけ現像し、除去する。もちろん、貫通溝が設けられているシリコン基板をマスクに有機材料膜を感光し、除去する工程は、第１の基板とシリコン基板とを貼り合わせた状態で行うこともできる。なお、貼り合わせ工程後に、第２の基板側から紫外線照射を行い、前記第２の溝の直上の有機材料膜を除去して、第３の溝を構成することもできる。
この手法の第２の基板の溝形成に応用する利点は、以下の通りである。
すなわち、デバイスプロセスではなく、シリコン基板上への溝形成のためのレジスト整形であるため、マスク合わせが必要で無い最初の層形成であること。又、溝のサイズが数百ミクロン以上であり、比較的大きな形状をもつことからレジスト中の気体の脱気が必要でないこと。そのためから、減圧機構が不要の安価でかつ生産性の高い装置が使用できることである。
なお、シリコン基板や絶縁膜に形成される貫通溝の作製方法は特に制限されるものではなく、所定のパターンを有するモールド（スタンパ）を用いたインプリント法によって行うこともできる。
なお、シリコン基板に異方性の溝を形成することに関しては、例えば、Ａｙｏｎらの文献（Ｓｅｎｓｓｅｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ９１（２００１）３８１−３８５）に記載されている。
このような溝は例えば、側壁を保護しながらアスペクト比を劣化させずに、数百ミクロンもの厚いシリコンウェハに深堀ＲＩＥによって貫通溝を形成することが可能となる。また、化学的なエッチングにより溝を形成するのではなく、流体エネルギーやサンドブラスト法のように固体粒子をぶつけることによって貫通溝を形成することもできる。
また、シリコン基板２０００には、ドライバ回路を設けておくこともできる。ここでいうドライバ回路とは、例えば、発光ダイオード（ＬＥＤ）が、化合物半導体多層膜を含み構成される場合に、そのＬＥＤを駆動・制御するための回路のことである。
なお、シリコン基板は、いわゆるＣＺウェハは、もちろん、表面にエピタキシャルシリコン層を有する基板であってもよく、またシリコン基板の代替としてＳＯＩ基板を用いることもできる。
なお、シリコン基板などの第２の基板が有する貫通溝を通して（エッチング犠牲層を除去するための）エッチング液が進入し易いように、シリコン基板の貫通溝の側壁表面を、オゾンアッシングや、硫酸と過酸化水素水を混ぜたピラニア溶液等を利用することもできる。
また、第１の基板とシリコン基板などの第２の基板とを貼り合わせる際には、その間、あるいはシリコン基板上の絶縁膜と第１の基板との間に金属膜を介在させてもよい。ＬＥＤ素子を作製する場合には、反射層として機能し得る。もちろん、金属膜に替えて、ＤＢＲミラーでもよい。なお、反射用のミラーとして機能させるためには、金属膜（例えば、ＴｉやＡｕやＰｔなど）は、前記絶縁膜と第２の基板（例えばシリコン）との間に設けることもできる。なお、ＤＢＲ、すなわちいわゆるブラッグ反射ミラーを用いる場合は、このＤＢＲ層は、化合物半導体多層膜１０２０と絶縁膜２０１０との間に配置されることになる。
第２の基板としては、シリコン基板のほかにも、ガラス基板、石英基板、金属基板、セラミック基板、絶縁膜をコーティングした基板、などが適用できる。
第２の基板の厚さは、特に制限されるものではないが、５２５μｍ（４インチ）、６２５μｍ（６インチ）、７２５μｍ（８インチ）、７７５μｍ（１２インチ）程度のものを使用できる。第２の基板の厚さとしては、例えば、３００μｍから１０００μｍの範囲、強度の確保やプロセス上の観点からは、好ましくは、４００μｍから８００μｍの範囲である。
なお、第２の基板にあける貫通した溝（貫通孔）は、矩形状のスリットであってもよいし、図３のようにスリットが断続的に特定の間隔をもって配置されたものであってもよい。
さらにまた、第１の基板と第２の基板の貼り合わせには、ダイボンディングフィルム（日立化成工業株式会社）を利用することができる。例えば、シリコン基板などの第２の基板上に、ダイシング・テープとダイボンディングフィルムの機能を併せ持つ前述の日立化成社製のダイボンディングフィルムを貼り、ハンドリング性を高める。その後、アライメント等を行い、貼り合わせの際には、ダイシング・テープの方を除去し（例えば、ＵＶ光の照射などにより剥がす。）、第１の基板側との貼り合わせを行う。なお、第２の基板を貫通している第２の溝上にダイボンディングフィルムが残っている場合にはエッチング等により除去して、第１の溝と連結させる。
なお、第２の基板に形成されている貫通溝は、長辺と短辺をもった矩形（長方形、短冊形）あるいは四角形の貫通溝が、断続的に、あるいは不連続的に複数設けられているのがよい。特に、貫通溝の長辺（長手）方向には、当該複数の貫通溝が整列して（アレイ状に）断続的に配置するのがよい。ここで、断続的にとは、溝と溝との間に、間隙がある、すなわち、つながっていないということである。このことは、その後のデバイスプロセスへ投入する際に重要である基板の強度確保の点からも好ましい。この間隙の幅は、例えば数μｍから数百μｍの範囲である。
また、断続的に設けられているアレイ状の溝は、図３のように各アレイ状溝が、平行になるように設けられているのがよい。
（第１の基板）
第１の基板１０００の例としては、ＧａＡｓ基板、ｐ型ＧａＡｓ基板、ｎ型ＧａＡｓ基板、ＩｎＰ基板、ＳｉＣ基板、ＧａＮ基板、などを適用することができる。なお、化合物半導体基板以外にもサファイア基板、Ｇｅ基板を用いることもできる。好ましくは、ＧａＡｓ基板やＧａＮ基板などの化合物半導体基板である。
（エッチング犠牲層）
ここでいうエッチング犠牲層とは、前記化合物半導体多層膜のエッチング速度よりも早くエッチングされる層のことであり、分離層ということもできる。その上の多層膜に対して、エッチングレート比は、５倍以上がよく、好ましくは１０倍以上、さらに好ましくは、１００倍以上である。
例えば、ＡｌＡｓ層やＡｌＧａＡｓ層（例：Ａｌ０．７Ｇａ０．３Ａｓ）である。
ＡｌＧａＡｓ層をＡｌｘＧａｘ−１Ａｓ（１≧ｘ≧０．７）で示した場合、ｘが０．７以上でエッチング選択性が顕著となり、エッチング犠牲層にＡｌＡｓ層を用いる場合は、エッチング液として２〜１０％に希釈したＨＦ溶液を用いることができる。エッチング液としては、例えば１０％弗酸である。
なお、第１の基板としてサファイア基板を用いて、その上にエッチング犠牲層として、窒化クロム（ＣｒＮ）などの金属窒化膜を用いることができる。
青色や紫外光用のデバイス（ＬＥＤやレーザ）を実現するための機能層としての多層膜を窒化クロム上にエピタキシャル成長させる。この多層膜は、活性層としてＧａＩｎＮ、さらにスペーサ層としてＡｌＧａＮやＧａＮを用いることができる。
なお、この犠牲層のエッチャントとしては、一般的なＣｒエッチャント（クロムエッチング液など）を用いることができる。このようなエッチング液は、三菱化学株式会社から提供されている。
（第２の基板への貫通溝の作製）
第２の基板がシリコン基板である場合の貫通溝の作製は、ＳＦ６などの雰囲気の下、フッ素を利用したＲＩＥ（リアクティブイオンエッチング）を用いて行うことができる。もちろん、ラジカル種はフッ素に限られるものではない。ウエットエッチングで行う場合には、ＮａＯＨやＫＯＨ，ＴＭＡＨなどが利用できる。
なお、本発明においてエッチング犠牲層の露出は、エッチング液と当該犠牲層とが図１のように貼り合わせた状態で接触できるのであれば、いつの時点で、前記犠牲層が露出しても構わない。
シリコン基板への貫通溝の作製は、ＲＩＥ（リアクティブイオンエッチング）を用いて行うことができる。ウエットで行う場合には、エッチング液として、シリコン酸化物がフッ化水素酸に溶解することを利用して、ＨＮＯ３等の酸化剤とフッ化水素素溶液からなるものと用いることができる。添加剤としてＣＨ３ＣＯＯＨ、Ｂｒ２等が用いられる。（マルチエピタキシャル層）
第１の基板２０００上には、エッチング犠牲層１０１０と化合物半導体多層膜１０２０とを交互に繰り返して積層しておくこともできる。かかる場合、繰り返して、シリコン基板への前記化合物半導体多層膜の移設を行うことができる。もちろん、エッチング・ストップ層、エッチング犠牲層１０１０と化合物半導体多層膜１０２０とを交互に繰り返して積層しておくこともできる。また、第１の基板上へ予め交互に繰り返して積層しておくことで、犠牲層と多層膜１０２０とのペアを１対ずつ複数回の移設を行う場合にも、基板上でのエピタキシャル成長のための熱履歴が複数回にならないのでよい。この複数回の基板利用は著しい経済効果が期待できる。なぜならば、一般に化合物半導体基板はシリコンに比べて十倍以上高価であるからである。
（化合物半導体多層膜）
化合物半導体多層膜の層構成や材料は、半導体物品としてどのような素子を提供するかに依存する。半導体物品としては、発光素子として、発光ダイオード素子（ＬＥＤ素子）や発光レーザダイオード（ＬＤ素子）や受光素子などが挙げられる。
例えば、半導体物品としてＬＥＤ素子を提供する場合は、以下のような材料を用いた層構成とする。
すなわち、ｐ型ＧａＡｓ基板上に、ｐ−ＡｌＡｓ層（エッチング犠牲層）を形成し、その上に化合物半導体多層膜として、以下の層を設ける。
ｐ型ＧａＡｓコンタクト層、ｐ型ＡｌＧａＡｓクラッド層、ｐ型ＡｌＧａＡｓ活性層、ｎ型ＡｌＧａＡｓクラッド層、ｎ型ＧａＡｓコンタクト層を設ける。
なお、犠牲層と化合物半導体基板間には、エッチング・ストップ層としてＧａＩｎＰを用いることもできる。
硫酸でＧａＡｓ、ＡｌＧａＡｓ層をエッチングする場合、ＧａＩｎＰ層でストップする。その後ＧａＩｎＰ層は塩酸で除去する。アンモニア過水でＧａＡｓ、ＡｌＧａＡｓ層をエッチングする場合は、ＡｌＡｓがストップ層として望ましい。
また、化合物半導体多層膜の材料としては、ＧａＡｓ以外の系の化合物半導体材料、例えば、ＡｌＧａＩｎＰ系、ＩｎＧａＡｓＰ系、ＧａＮ系、ＡｌＧａＮ系、ＩｎＡｌＧａＮ系が本実施形態に適用され得る。
さらに、化合物半導体多層膜１０２０と前記有機材料などからなる絶縁膜２０１０との間には、金属膜あるいはＤＢＲミラーの少なくとも一方を設けておくこともできる。
ここで、金属膜とは、例えば、Ａｕ、Ａｇ，Ｔｉ、Ａｌ、ＡｌＳｉや、これらの材料からなる多層膜である。好ましい金属膜材料は、ＬＥＤの発光波長により選択される。例えば７００−８００ｎｍの赤色系ＬＥＤを作るのであれば、Ａｕ，Ａｇなどが反射率が高い。３６０ｎｍ付近の青色系ＬＥＤであればＡｌが好ましい。
ＤＢＲミラー（ブラッグ反射ミラー）とは、例えばＧａＡｓ系の化合物半導体材料に対しては、ＡｌＡｓ層とＡｌＧａＡｓ層とを交互に複数回積層して構成されたり、Ａｌ酸化物層とＡｌ０．２Ｇａ０．８Ａｓとが交互に積層されてなるものである。アルミ酸化物をエピタキシャル成長で形成するのは難しいので、実際にはＡｌｘＧａ１-ｘＡｓでｘの値を０．２と０．８を交互にするなどで屈折率を制御することが好ましい。もちろん、低屈折率側にあたる層におけるＡｌの組成比率を高くしておき、積層後に酸化することでＡｌ酸化物にすることもできる。
また、化合物半導体多層膜を利用してＬＥＤ素子を形成する場合には、ヘテロ接合型のＬＥＤに替えて、特許文献１にも記載されているようなホモ接合型のＬＥＤを構成することもできる。この場合、各層をそれぞれエピタキシャル成長させた後、固相拡散法により不純物拡散を行って活性層内にｐｎ接合を形成する。
なお、コンタクト層とはｐ型又はｎ型電極とのオーミックコンタクトを取るために活性層を挟むクラッド層よりも高い不純物濃度を有するのがよい。
なお、図１では、化合物半導体多層膜の層構成の詳細は、図面では省略している。
第１の基板上のパターニングされた島状の領域は、その矩形の長辺方向の間隔（長辺方向に沿った島と島との間隔）は、あとの工程でのダイシング用の間隔に実質的に対応した配置になっているのがよい。なお、図２の２９０１が長辺方向、２９０２が短辺方向である。
なお、部材からエッチング犠牲層を除去後に、さらに、前記化合物半導体多層膜をドット状の発光点が形成できるようにマスク等を利用して素子分離を行うことができる。
（絶縁膜）
本実施形態に係る発明における、絶縁膜２０１０とは、例えば有機材料からなる膜である。有機材料からなる膜とは、例えばポリイミド系あるいは、他の有機絶縁膜、または絶縁フィルムである。このように、有機材料からなる膜としては、ポリイミドなどの有機絶縁膜である。具体的には、絶縁膜は、ポジ型の感光性ポリイミドからなるである。もちろん、感光した後、当該露光部分は実質的には、更なる感光性は有さない。なお、ポジ型ではなくネガ型の感光性ポリイミドはもちろん、非感光性のポリイミドも、別途マスクなどを利用して、第３の貫通溝を形成できるのであれば本発明に適用できる。なお、このポリイミドに関しては、たとえば 日立化成 デュポン マイクロシステムズ株式会社から提供されている。
感光性を有するポリイミドについて、特開２００５−０１２０３４号公報に詳しく記載されている。具体的には、芳香族無水物に二重結合を持ったアルコール（例えばメタクリル酸ヒドロキシエチル）を反応させジカルボン酸を形成し、これにジアミンを反応させて、側鎖に二重結合をもったポリアミドを形成する。これはポリアミック酸のカルボキシル基を重合性の二重結合を持った構造に置換した構造に相当する。このポリマーを光開始剤や増感剤、接着助剤と一緒にＮＭＰ（ｎ−メチルピロリドン）のような極性溶媒に溶かしたものが、感光性ポリイミドである。
なお、このポリイミドに関しては、感光性又は非感光性のものを使用することができる。
また、その他の有機材料膜は、化合物半導体基板とシリコン基板とを貼り合せるために用いることができる。上述のポリイミド以外にも、エポキシ系接着層などを採用できる。
光感光性を有する有機材料膜を貫通溝の上に被覆した後に、貫通溝を透してＵＶ光を照射することにより、シリコンの貫通溝上部の有機絶縁層を自己整合的に除去することが可能となる。
また、絶縁膜としては、上述のように有機材料膜のみならず、酸化シリコン膜などの無機系の絶縁性の酸化膜を用いることもできる。また、シロキサン系の樹脂なども使用できる。
なお、例えば第２の基板としてのシリコン基板上及び／またはその内部を利用して、回路領域を有する場合には、スピンオングラス（ＳＯＧ）を利用して、当該回路領域上の平坦性をあげるために酸化シリコン絶縁膜を形成してもよい。もちろん、複数種類の絶縁膜を積層して利用することもできる。
また、ポリイミドなど有機系材料を用いて絶縁膜を形成することもできる。特に、スピン塗布により有機材料を塗布し、溶媒を揮発させるプリベーク工程を経て接着性を挙げながら第１の基板に貼り合わせ、その後密着性をあげることは、生産性の面からも有効である。
また、図１における部材において、前記絶縁膜は、必要に応じて省略することもできる。さらに、絶縁膜を複数の層で構成することもできる。第１の基板側と第２の基板側の両側に、それぞれ絶縁膜を設けておき、貼り合わせる事もできるし、いずれかの基板側にのみ当該絶縁膜を設けておくこともできる。
なお、第２の基板であるシリコン基板上やその内部に駆動回路などを設けられている場合は、絶縁膜２０１０は設けた方が好ましいが、本発明においては省略することもできる。
また、本発明においては、絶縁膜として感光性のポリマーシートを利用できる。それ自体が接着性を有することがより好ましい。なお、第２の基板上に絶縁膜を形成する場合や、第１の基板側に絶縁膜を形成する場合には、加熱、圧着工程を経て形成してもよい。もちろん、溶液状の有機系材料（感光性のポリイミドなど）をスピン塗布によって成膜してもよい。あるいは、感光性のポリイミドをドライフィルムのようなシート状に形成した感光性ポリイミドシートを利用することもできる。
（半導体物品の製造方法の一例）
以下に、半導体物品の製造方法の一例を示す。具体的には以下の工程を含み実現される。
１） 化合物半導体基板（第１の基板）とシリコン基板（第２の基板）とを用意する工程
２） 前記化合物半導体基板上にエッチング・ストップ層、エッチング犠牲層、活性層を含む化合物半導体多層膜、ミラー層を、該化合物半導体基板側からこの順に形成する工程
（なお、エッチング・ストップ層は必要に応じて利用すれば良く、本発明に必須の層ではない。）
３） 前記化合物半導体多層膜に、前記エッチング犠牲層が露出するように第１の溝を設けて、該化合物半導体多層膜を島状に分割する工程
４） 前記シリコン基板を貫通する第２の溝を形成する工程
５） 表面に有機材料膜を有する前記シリコン基板に設けられている前記第２の溝と、前記第１の溝とが連結するように、前記化合物半導体基板と前記シリコン基板とを貼り合わせて、貼り合わせ部材を形成する工程
６） 前記第１及び第２の溝を通して、前記エッチング犠牲層とエッチング液とを接触させて、前記部材から前記化合物半導体基板を分離する工程
７） 前記シリコン基板上の前記化合物半導体多層膜を用いて、ＬＥＤ素子を形成する工程
詳細な製造方法に関しては、後述する実施例において説明する。なお、２）の工程において、記載した層以外の層が含まれることを本発明は排除するものではなく、必要に応じて、上述した層や膜以外の材料が介在する場合も、当然に本発明に含まれる。
また、本発明に係る貼り合わせによって構成される部材は以下の特徴を有する。
すなわち、シリコン基板上に化合物半導体多層膜を有する半導体部材であって、化合物半導体基板上に、ＡｌＡｓ層と、化合物半導体多層膜と、有機絶縁膜と、シリコン基板とを、該化合物半導体基板側からこの順に備え、前記化合物半導体多層膜には、前記犠牲層が露出するように第１の溝が設けられており、且つ前記シリコン基板と前記有機材料膜には、前記第１の溝に連結する第２の溝が設けられていることを特徴とする。
（その他）
なお、第１の溝１０２０や第２の溝２００５が深い場合には、ＡｌＡｓなどからなるエッチング犠牲層のエッチングにより発生したガス（水素）の泡が、その出口を塞いでしまうことがある。斯かる場合には、エッチングのための溶液や化合物半導体基板などのウェハに、連続的あるいは断続的に超音波を印加（間欠でも可）することが好ましい。また、エッチャント中に（例えば、フッ酸の中に）アルコールを添加しておくことも好ましい。
（ミラー層）
化合物半導体発光層と有機材料膜などの絶縁膜との間には、金属膜あるいはＤＢＲミラーの少なくとも一方を設けておくこともできる。なお、このミラーがＴｉやＡｕやＰｔやＡｌＳｉなどからなるミラーの場合は、当該有機材料膜と第２の基板との間に介在させることもできる。たとえば、図７の如くである。図７では、詳細は後述するが、７０１０が絶縁層、７０８１がミラーである。
ここで、ＤＢＲミラーは前記エピタキシャル成長された化合物半導体層上、連続してエピタキシャル成長することもできる。斯かる場合は、詳細は後述するが、図２０の７０２１がミラー層である。金属ミラーは成長された化合物半導体多層膜の上部に堆積形成されているか、あるいは、有機絶縁層上に堆積形成されているか、あるいは両者が同時に形成されていてもよい。
以下に、ミラーとしてのＤＢＲに関して詳述する。
ＤＢＲ層は、第１の基板上にエッチング犠牲層（分離層）を介して、活性層を含み構成される発光層を形成し、そして、このＤＢＲ層を形成することになる。
ここで、第１の基板は、ＬＥＤ（発光ダイオード）を形成するための基板であり、ここではＬＥＤ用の化合物半導体膜が成長可能な基板が用いられる。第１の基板の材料としては、ＧａＡｓを基本とするIII‐Ｖ属化合物系を成長する場合には、ＧａＡｓ基板、または格子定数が近いＧｅ基板などが挙げられる。ＧａＡｓ基板の場合、当該基板にＡｌ、Ｐなどの同属系元素を含むものでも構わない。また、デバイスの構成に応じて、Ｐ型、Ｎ型を形成するための不純物を含んでいても構わない。
この第１の基板上に、ＭＯＣＶＤ法、ＭＢＥ法などの手法により、犠牲層、発光層、ＤＢＲ層を順次エピタキシャル成長する。ここで、犠牲層とは、発光層に対して選択的にエッチング可能な材料からなる層のことであり、例えばＡｌＡｓ、あるいはＡｌｘＧａ１‐ｘＡｓ（１≧ｘ≧０．７）からなる。このような組成からなる犠牲層は、フッ酸溶液により選択的にエッチングされる。
発光層は、発光素子として機能する化合物半導体層からなり、例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＰ、ＩｎＧａＰ、ＡｌＩｎＧａＰなどが可能であり、前記層中にｐｎ接合を有している。また、発光層１１０２の具体的な構成としては、例えば、クラッド層間に挟まれた活性層とからなる。
ＤＢＲ層は、第１の基板に対してエピタキシャル成長可能なものであり、目的とするＬＥＤの波長に対して、屈折率の異なる層のペアを複数段重ねた構造からなる。
このペアは屈折率の高い高屈折率層と低屈折率層からなる。そして、このペアを複数回積層したものが、ブラッグ反射膜、あるいはＤＢＲミラー（ＤＢＲ層）と呼ばれる。
このブラッグ反射膜は、屈折率の異なる２種類の膜の膜厚ｄ１，ｄ２を、光学膜厚ｎ×ｄがそれぞれ１／４波長になるように設定し、その２種類の膜のｍ組倍（ｍは２以上の自然数）にすることで、組数ｍに対応した反射率が得られるものである。その場合に、ブラッグ反射膜を構成する層の屈折率の差が大きいほど、組数が小さくても高反射率が得られるものである。なお、本発明においては、上記ＤＢＲを構成する際の条件を最適化して、特定波長の光を７０％以上、好ましくは８０％以上、より好ましくは９０％以上の効率で反射できるように設計するのがよい。
例えばＡｌＧａＡｓのＡｌ含有量の異なる層を交互に積層することによりＤＢＲ層が得られる。このとき、前述のエッチング犠牲層を選択的に除去する際に、ＤＢＲ層へのダメージを抑制するため、ＡｌｘＧａ１‐ｘＡｓと記載される場合の、Ａｌの含有量、すなわち、ｘは０．８以下にするのがよい。ｘは、好ましくは０．７以下、より好ましくは０．６以下、さらに好ましくは、０．４以下にするのがよい。ｘの下限値としては例えば、ゼロである。
いずれにせよ、前記ＤＢＲ層を構成する屈折率が他方よりも低い低屈折率層は、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦０．８）、ＡｌＩｎＧａＰ系材料、あるいはＡｌＧａＰ系材料から選択する。そして、前記エッチング犠牲層を、ＡｌＡｓあるいはＡｌｘＧａ１−ｘＡｓ（０．７≦ｘ≦１．０）から選択しておき、該分離層を選択的にエッチング除去する際に、前記低屈折率層にダメージが入り難い材料の組わせとしておくことが重要である。なお、犠牲層として、ＡｌＡｓ層を選択し、低屈折率層として、ＡｌＩｎＧａＰ系材料、あるいはＡｌＧａＰ系材料を用いる場合には、Ａｌの含有量に大きく依存せず、選択的な分離層の除去が可能である。
なお、ＤＢＲ層の構成としては、（高屈折率層／低屈折率層）の組み合わせとして、特に、フッ酸耐性の高いＤＢＲ構成として、下記の３例が挙げられる。
１）Ａｌ0.6Ｇａ0.4Ａｓ／Ａｌ0.2Ｇａ0.8Ａｓ
２）ＡｌＩｎＧａＰ／Ａｌ0.2Ｇａ0.8Ａｓ
３）ＡｌＧａＰ／Ａｌ0.2Ｇａ0.8Ａｓ
なお、ペア数はレーザ（ＬＤ）を作製する場合では、９９．９％以上の反射率を求めるために３０層、４０層、或いはそれ以上の形成が必要となるが、例えば９０％以上の反射率で足りるＬＥＤの場合は、数層から１０層程度でも構わない。
例えば、４インチＧａＡｓ基板１００上に、分離層であるｐ−ＡｌＡｓ層を１００ｎｍ、発光層を約２０００ｎｍ、ｎ−ＤＢＲ層をＭＯＣＶＤ法により成長する。発光層の詳細は、以下の通りである。クラッド層となるｐ−Ａｌ0.4Ｇａ0.6Ａｓ：３５０ｎｍ、活性層となるｐ−Ａｌ0.13Ｇａ0.87Ａｓ：３００ｎｍ、そしてＤＢＲ層側に位置するクラッドとなるｎ−Ａｌ0.23Ｇａ0.77Ａｓ：１３００ｎｍ、からなる。そして、ｎ−ＤＢＲ層の詳細は、Ａｌ0.2Ｇａ0.8Ａｓ：６３３Å／Ａｌ0.8Ｇａ0.2Ａｓ：５６５Åの組を２０ペア積層して構成することができる。なお、ＤＢＲを構成する材料の抵効率を低くしておけば、図２０のように７０２１のＤＢＲミラーから、電気的な接続を確保することができる。
もちろん、活性層の両側にＤＢＲを設ける構成にすることもできる。後述するようにプリンタヘッドにおいて、ロッドレンズアレイを省略する場合には、必須ではないものの好適ではある。
（エッチング・ストップ層）
必ずしも本発明においては必要ないが、エッチング犠牲層としてＡｌＡｓ層を使用する場合には、エッチストップ層として例えばＧａＩｎＰを利用することができる。
（バッファ層）
なお、第１の基板、例えばＧａＡｓなどの化合物半導体基板やＧｅ基板やＧａＮ基板などの上にエッチング犠牲層を成長する前に、バッファ層を形成しておくことで、欠陥が少ない良好なエピタキシャル層を得ることができる。例えば、ＧａＡｓ基板上にはバッファ層としてＧａＡｓの薄膜を形成しておくことができる。Ｇｅ基板の場合には、ＧａＩｎＡｓなどが格子歪緩和に適している。
（アライメント）
なお、第１の基板と第２の基板とのアライメントは、ウェハボンディングにおいて用いられる両面アライナーなどを用いて位置合わせを行うことができる。特に、第２の基板がシリコン基板である場合には、当該基板に設けられた貫通溝をアライメントマークに利用することもできる。又、該貫通溝はスクライブライン上に形成することができる。シリコン上に移設される発光層はチップサイズに相当する数百ミクロン以上の大面積であり、個別の数十ミクロンの発光素子の素子分離等は移設後のプロセスで確定される。したがって、島状活性層と貫通溝とのはり合わせ精度はデバイスプロセスで要求される数ミクロンは必要なく、数十ミクロンの精度で十分である。この観点から、ウェハのオリエンテーションフラットをアライメント基準としても可能である。
（貼り合わせと分離工程）
貼り合わせに関して述べる。図１における絶縁膜２０１０としての有機絶縁層のガラス転移温度の数百度以上に加熱して、タック性をもたせ、シリコンウェハを加圧接合することにより、容易に行なわれる。接合強度も十分とれ、その後のプロセスにも問題が無い。タック性の無い接着層を用いない直接接合時に際して発生し易い、はり合わせ空隙（ボイド）は島状に分離して活性層が存在している。そのため、空気の取り込みも加圧接合される際に容易に島間の分離溝に沿って解消される。減圧にして接合すれば気体自体の量が減少し、空隙自体の形成が激減する。貼り合せた二枚のウェハを移設、分離するために、エッチング液が貫通溝を通して、犠牲層により均一に染み込むように、エッチング液槽を真空中に配置し、減圧下で、部材をエッチング液に浸漬することもできる。さらには超音波などの振動や加温、ウェハ自身の自転、公転などの回転運動も液循環速度を促進し、均一で短時間に移設・分離工程が完結する。
なお、以下に、ＧａＡｓなどの第１の基板上に、エッチング犠牲層（分離層ともいう。）を介して、化合物半導体多層膜を形成し、この２つの層のペアを複数回形成して、プロセス上の低コスト化が期待できる方法について説明する。
（マルチエピについて）
図２１を用いて説明する。
図２１（ａ）において、１０００は、第１の基板（例えばＧａＡｓ）、２１０１はバッファ層である。
分離層２１０２としては、高選択エッチング特性のあるＡｌＡｓ（ＡｌＧａＡｓ）を用いるので、これらの層をエピタキシャル成長できる基板が第１の基板ということになる。例として、結晶格子定数が近いＧａＡｓ基板又はＧｅ基板があげられる。ＳｉはＧａＡｓに対して格子定数差が４％程度あるが、直接成長させることは可能である。したがって、Ｓｉ基板上にＧａＡｓ膜を成長させたものを第１の基板１０００とすることも可能である。また、これらの基板に不純物がドーピングされていてもかまわない。
図２１（ａ）において、第１の基板１０００以外の箇所について説明する。
第１の基板１０００上に分離層２１０２及び活性層を含む発光層２１０３をこの順で連続してエピタキシャル成長させる。
分離層２１０２の材料は、ＡｌＡｓ又はＡｌ（ｘ）Ｇａ（１−ｘ）Ａｓ（ｘ≧０．７）であり、膜厚としては数十〜数百ｎｍが好ましい。
発光層２１０３の材料は、発光素子として化合物半導体層多層膜からなり、例えば、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＰ、ＩｎＧａＰ、ＡｌＩｎＧａＰなどが利用される。また、発光層２１０３中にｐｎ接合を有している。
なお、分離層２１０２を形成する前段階として、バッファ層２１０１を形成する場合があるが、これは任意である。バッファ層２１０１は、結晶欠陥を低減させるなどの目的である。
成長方法は均一に成長できる方法であれば、特に限定されることはなく、ＭＯＣＶＤ法、ＭＢＥ法、ＬＰＥ法等のいずれの方法でもかまわない。
さらに、分離層２１０２及び発光層２１０３を一組として、複数組の分離層３１０２、４１０２及び発光層３１０３、４１０３を、連続的にｎ組まで成長させる。この際、分離層２１０２の厚みを一定にする必要はない。上層になるに従って薄くすることも可能である。
これは分離層２１０２をサイドエッチングする際に、膜厚が薄いほど、エッチング速度が大きいという特徴を考慮して、第１の基板１０００外周部の下層部において無駄なエッチングを極力避けるための一手法である。
次に、図２１（ｂ）に示すように、最上部の発光層４１０３上に、光反射層４１０４を形成する。
そして、光反射層４１０４を島状に残すようなレジストパターニング２１０５を形成する。
光反射層４１０４の材料は形成する発光素子の波長に対する反射率が高い材料が好ましい。例えば、発光素子の材料がＧａＡｓ系で、発光波長が７５０〜８００ｎｍ程度であれば、Ａｕ（金）、Ａｇ（銀）、Ａｌ（アルミ）などが好ましい。もちろん、その他の光反射物質でもかまわない。
発光波長が３６０ｎｍ程度の青色系であれば、光反射層４１０４の材料は、Ａｌなどが好ましい。なお、この光反射層に替えて、既述のＤＢＲ層を利用してもよいし、特に設けなくてもよい。すなわち、この光反射層４１０４は省略することもできる。
また、島状にした発光層４１０３は、一つの島状の発光層４１０３が一つの発光素子の発光層を構成するようにしてもよいし、複数の発光素子がアレイ状に含まれる領域になるようにしてもよい。その際、島状の発光層４１０３の大きさは、後記する第２の基板１１０をダイシングする際のチップサイズと一致しているのが好ましい。
光反射層４１０４は必須ではなく、後記する第２の基板２０００側に形成されてもよい。また全く無くてもよい。
次いで、図２１（ｃ）に示すように、光反射層４１０４と最上部の発光層４１０３を島状にエッチングし、最上部の分離層２１０２の一部を露出させる。なお、この発光層を島状に、既述の第１の溝が取り囲んでいることになる。
図２１（ｄ）に示すように、第１の基板１０００と第２の基板２０００とを貼り合わせる。
第２の基板２０００の材質は任意であり、Ｓｉ基板のような半導体基板、導電性基板、絶縁性基板などどのような材質でもかまわない。既述のように、発光層を駆動するための駆動ドライバ回路などが設けられていてもよい。また、表面に有機材料膜などの絶縁膜を設けてあってもよい。
また、第２の基板２０００の表面に光反射層４１０４を形成しておいてもかまわない。また、第１の基板１０００及び第２の基板２０００の双方の表面に反射層４１０４を形成しておき、反射層４１０４同士を接合しても構わない。
第１の基板１０００と第２の基板２０００の貼り合わせの方法としては、接合後に加熱する方法、加圧する方法、両方を使う方法などがある。減圧雰囲気中で貼り合わせるのも有効である。
なお、第２の基板２０００には、既に説明したように、本実施形態でいうところの第２の溝（貫通溝）が設けられているが、図では省略している。
貼り合わせの結果、その界面近傍にパターニング溝による空間２１０６ができる。第１の溝と第２の溝もこの空間２１０６に連結していることになる。
図２１（ｅ）は、各々の基板を分離した状態を示す図である。
この分離は、最上層の分離層４１０２をエッチングすることによって行われる。
この際、エッチング液は島状の分離領域によってできた空間２１０６に流入する。
そして、最上層の分離層４１０２をエッチングし、結果として第１の基板１０００と第２の基板２０００とが分離される。この際のエッチング液には、フッ酸溶液又は塩酸溶液などが使用可能である。
結果として、島状領域の発光層４１０３が第２の基板２０００に転写される。
発光層４１０３が転写された第２の基板２０００は、デバイスプロセスに移り、発光素子が形成される。
一方、最上層の発光層４１０３及び分離層４１０２を転写とエッチングにより失った第１の基板１０００は、最表面が発光層４１０３となり、図２１（ａ）に示す工程に戻る。
発光層４１０３及び分離層４１０２を一対とした場合、これらが形成される数であるｎ回、以上の工程を繰り返すことにより、ｎ枚の発光素子が形成される基板が形成できることになる。なお、分離層と発光層の２つを一組として説明したが、これに反射層も加え、３層一組として、これを複数回積層してもよい。
以上説明したように本発明によれば、新規な半導体物品の製造方法、及び新規な部材が提供される。ＬＥＤに代表される発光素子をチップ状に作製する際には、更に素子分離工程や配線工程、更に第２の基板のダイシング工程などを適宜行う。チップ上に複数の発光点を有するＬＥＤを作製するための素子分離は、例えば、化合物半導体多層膜の表面側における導電型がｐの場合には、その下のｎ型まで、あるいは活性層付近までパターニングして除去する。こうして、素子分離ができる。なお、ダイシング方向と第２の貫通溝に関しては、図３のケースとは反対にしてもよい。すなわち、チップの長辺方向に沿った、図３のような貫通溝ではなく、それと直交する短辺方向に沿って、貫通溝を設けておくのである。かかる場合、上面形が四角形あるいは矩形の長辺方向にそって、アレイ状に並べる際に、チップ同士の間は、ダイシングではなく、予め設けてあった貫通溝（例えばＲＩＥで作製。）に起因する側面を有する。このことは、密に詰めて配置する場合を考慮すると好ましい。もちろん、チップの長辺方向と短辺方向にいずれの方向にも沿って、断続的に設けられている溝の形成も好ましい。かかる場合、島状の化合物半導体多層膜の下面には、その長辺方向に沿った貫通溝と、短辺方向に沿った貫通溝が、断続的に設けられていることになる。
（第２の実施形態）
第１の実施形態において説明した製造方法を用いることにより、図６に示すようなＬＥＤアレイが提供される。図６は、配線基板上で駆動回路とＬＥＤアレイとを接続した一例の構成を示す断面図である。ＬＥＤアレイは前述した半導体物品の製造方法の工程（７））で、シリコン基板上の島状の化合物半導体多層膜に複数のＬＥＤ素子を形成し、シリコン基板をダイシングにより分割して得ることができる。各ＬＥＤ素子の断面構成は後述する図７や図１５の左部のＬＥＤ発光領域を含むＬＥＤ素子と同じである。図６では複数のＬＥＤアレイチップ４０００を配線基板５０００上にライン状に並べ、複数のＬＥＤアレイチップ４０００の両側に同じくライン状に配置した複数のドライバＩＣ３０５０とＬＥＤアレイ４０００をワイヤ・ボンディングで電気的接続する。ＬＥＤアレイチップ４０００の各ＬＥＤ素子は交互に両側に配置されたドライバＩＣ３０５０の駆動素子とワイヤ・ボンディングで電気的接続される。ここでは、ライン状に配置した複数のＬＥＤアレイチップ４０００の両側にライン状に配置した複数のドライバＩＣ３０５０を配置している。もちろん、実装が可能ならば複数のＬＥＤアレイチップ４０００の片側に複数のドライバＩＣ３０５０を配置してよいことはもちろんである。
さらに、必要に応じて、ライン状に配されたＬＥＤアレイチップ４０００に、ロッドレンズアレイ（例えば、ＳＬＡ：セルフォックレンズアレイ）３０００を実装することにより、ＬＥＤプリンタヘッド（図５）とすることもできる。ライン状に配されたＬＥＤアレイ４０００から放出された光はロッドレンズアレイ３０００で集光され、ＬＥＤアレイ結像３０６０が得られる。
なお、既述のように、シリコン基板上に金属膜かＤＢＲミラーを介してＬＥＤ素子構成層が設けられている場合には、その指向性の向上と輝度増加により、素子寸法を微細加工しても、十分な輝度のデバイス発光点が実現される。したがって、ロッドレンズアレイは省略して、ＬＥＤプリントヘッドから直接、感光体に潜像形成することが可能となり、部品点数の少なく、経済効果も高い図５の構成のＬＥＤプリンタヘッドとすることもできる。
なお、図６は、ワイヤ・ボンディングによりドライバＩＣ（駆動回路）とＬＥＤ素子とを接続する場合を示しているが、Ｓｉ基板側に直接ドライバ回路を作りこんでおき、ＬＥＤ素子と接続することもできる（図７［反射層を有機絶縁層上、デバイス直下に設置］）。
図７において、ドライバＩＣを構成するＭＯＳトランジスタ７０６０を含むシリコン基板７０００上に有機材料からなる絶縁膜７０１０が設けられる。そして、絶縁膜７０１０上に化合物半導体多層膜からなるＬＥＤ発光領域７０７０が設けられる。７０８０は絶縁膜（ＳｉＯ２やＳｉＮ）、７０５０はＭＯＳトランジスタ７０６０のソース又はドレイン領域となるワイヤパッドである。７０８１は、ミラーとして機能する層（例えば、ＴｉやＡｕなどの金属ミラー）である。７０８３、７０８４は配線あるいは埋め込み配線あるいは電極パッドである。
このように、貼り合わせる第２の基板側に駆動用のドライバＩＣを含ませておけば、図１９に示すように、ダイシング方向１６２５にダイシングすることで、図７に示すチップ１９６０を切り出すことができる。なお、図１９において、切り出したチップアレイ１９６０をプリント基板１９３０に並べていく様子を示している。１９１１は第２の基板である。なお、第２の基板には、貫通溝である第２の溝が、チップの長辺方向に沿って、断続的に、図３のように設けてあるが、図１９では省略している。
なお、マトリックス駆動する際の一例を、図８に示す。図８は電極数を減らすための時分割駆動可能な発光素子アレイ回路８５００を示す図である。図８において、８０１１はｎ側電極、８０１７はｐ型電極、８０２１はｎ型ＡｌＧａＡｓ上絶縁膜、８０２２はｐ型ＧａＡｓコンタクト層上絶縁膜、８０２３は発光領域である。
なお、本実施形態においては、発光素子としてＬＥＤを用いたＬＥＤアレイチップ挙げたが、もちろん、ＬＤ（Laser Diode）アレイチップとしてもよい。
また、図２０には、図７の形態を変更した例を示している。図７と同じ機能を有する部分には同じ符号を付している。図７では有機絶縁膜７０１０とシリコン基板７０００側にミラー７０８１を設けていた。図２０では、化合物半導体多層膜１０２０に直接、ミラー層７０２１（金属ミラーであったり、ＤＢＲ層であったりする。）が設けられている。斯かる場合、発光領域となる１０２０で基板向きに生じる光を有機絶縁膜７０１０を介することなく反射できるので極めて性能が高くなる。図７では、ミラー層７０２１を利用して、駆動回路７０６０と電気的に接続している。なお、ミラー層が、低抵抗（ｎ＋）ＤＢＲである場合にも同様に、当該ミラーを利用して駆動回路との電気的接続ができる。
（第３の実施形態）
第２の実施形態で説明したＬＥＤプリンタヘッドを用いて、ＬＥＤプリンタを構成した例を図９（ａ）に示す。
図９（ａ）は、本発明に係わるＬＥＤプリンタの構成例を示す概略断面図である。
図９（ａ）において、プリンタ本体８１００の内部には、時計廻りに回転する感光ドラム８１０６が収納されている。感光ドラム８１０６の上方には、感光ドラムを露光するためのＬＥＤプリンタヘッド８１０４が設けられている。ＬＥＤプリンタヘッド８１０４は、画像信号に応じて発光する複数の発光ダイオードが配列されたＬＥＤアレイ８１０５と、各々の発光ダイオードの発光パターンを感光ドラム８１０６上に結像させるロッドレンズアレイ８１０１とから構成される。ここで、ロッドレンズアレイ８１０１は、先に説明した実施形態に示す構成を有している。ロッドレンズアレイ８１０１による発光ダイオードの結像面と感光ドラム８１０６の位置は一致するように配置されている。つまり、発光ダイオードの発光面と感光ドラムの感光面とは、ロッドレンズアレイによって光学的に共役関係とされている。
感光ドラム８１０６の周囲には、感光ドラム８１０６の表面を一様に帯電させる帯電器８１０３及びプリンタヘッド８１０４による露光パターンに応じて感光ドラム８１０６にトナーを付着させ、トナー像を形成する現像器８１０２が設けられている。感光ドラム８１０６の周囲には、感光ドラム８１０６上に形成されたトナー像をコピー用紙等の不図示の被転写材上に転写する転写帯電器８１０７及び転写後に感光ドラム８１０６上に残留しているトナーを回収するクリーニング手段８１０８が設けられている。こうして作像ユニットが構成される。
さらに、プリンタ本体８１００には、上記被転写材を積載する用紙カセット８１０９、用紙カセット８１０９内の被転写材を感光ドラム８１０６と転写帯電器８１０７との間に供給する給紙手段８１１０が設けられている。また、転写されたトナー像を被転写材に定着させるための定着器８１１２、被転写材を定着器８１１２に導く搬送手段８１１１及び定着後に排出された被転写材を保持する排紙トレイ８１１３が設けられている。
図９（ｂ）に本発明に係るカラープリンタの一構成例の機構部の概要構成図を示す。複数（図の場合は４つ）の作像ユニットを有することになる。図９（ｂ）において、９００１，９００２，９００３，９００４はそれぞれマゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）、ブラック（Ｋ）の各感光体ドラム、９００５，９００６，９００７，９００８は各ＬＥＤプリンタヘッドである。９００９は、転写紙を搬送すると共に各感光体ドラム９００１，９００２，９００３，９００４に接触するための搬送ベルトである。９０１０は給紙用のレジストローラ、９０１１は定着ローラである。９０１２は搬送ベルト９００９に転写紙を吸着保持するためのチャージャー、９０１３は除電チャージャー、９０１４は転写紙の先端検出用センサを示す。
（第４の実施形態）
なお、第１の実施形態において説明した半導体物品の製造方法を用いて、ＬＥＤ素子を作製し、それを用いてディスプレイなどの表示装置を作製することもできる。かかる場合は、複数の波長を有するＬＥＤを用意するのがよい。
（第５の実施形態：貼り合わせ構造体）
本実施形態に係る発明は、第１の基板と第２の基板とを貼り合わせて構成される貼り合わせ構造体である。
そして、前記第１の基板上には、分離層を介して、島状にパターニングされている化合物半導体多層膜を含む領域（図２における１０２０）が設けられており、該化合物半導体多層膜領域同士の間には第１の溝（図１における１０２５）がある。
そして、この前記化合物半導体多層膜領域は、その上面から見た形状が、長辺方向２９０１と短辺方向２９０２を有する四角形である。
前記第２の基板２０００には、該第２の基板を貫通している前記第２の溝２００５が設けられており、該第２の溝は、前記長辺方向に沿って平行に、断続的に複数個設けられることで、長辺方向貫通溝群（図３の３９９８）をなしている。
前記長辺方向貫通溝群３９９８が、島状の前記化合物半導体多層膜領域の短辺方向の長さと等しいか、それ以上の距離隔てて、互いに平行に複数並んでいることを特徴とする。ここでいう距離とは、図３における矢印３９９９である。２つの基板を貼り合わせた状態では、領域１０２０が、２つの第２の溝間に位置するようになる。このようにしておけば、この貼り合わせ構造体を、短辺方向に沿ってダイシングすることで、チップ化することができるのである。
なお、本実施形態における説明に登場した、分離層や、第１、第２の基板、化合物半導体多層膜を含む領域などについては、既述の実施形態において説明したことが矛盾しない限り、全て適用される。特に第２の基板は、シリコンウェハに駆動回路などのドライバを設けておくことも好ましい。
なお、領域１０２０の長さは、その長辺方向の長さは、前記第２の貫通溝の長辺方向の長さに等しいか、それより短くすることもできる。もちろん、例えば、領域１０２０の長辺方向の長さを、４つの貫通溝分の長さに相当する長さにしておくこともできる。
（第６の実施形態）
また、別の本発明は以下の特徴を有する。
第１の基板上に該第１の基板側から分離層と、発光層とをこの順に成膜し、該発光層が内側に位置するように、前記第１の基板と第２の基板に貼り合わせて貼り合わせ部材を形成し、前記分離層をエッチング除去することにより前記発光層を前記第２の基板に転写する発光素子の製造方法であって、前記第１の基板上の前記分離層と前記発光層とからなる組を１対として、この組をｎ回（ｎは２以上の自然数である。）繰り返して成膜し、最表面の発光層のみを複数の島状にパターニングした後で、前記第１の基板と前記第２の基板とを貼り合わせて貼り合わせ構造体を形成し、前記島状のパターニングが行われていることによって前記貼り合わせ構造体に形成されている空間に、エッチング液を浸透させて、前記分離層と前記エッチング液とを接触させて、前記島状の発光層を選択的に前記第２の基板に転写することを特徴とする発光素子の製造方法。
（第７の実施形態）
また、別の本発明は以下の特徴を有する。
すなわち、シリコン基板上に、ＤＢＲミラーを介して発光素子が設けられていることを特徴とする発光デバイスである。
ＤＢＲを設けたいわゆるマイクロキャビティＬＥＤ構成にした後、これをシリコン基板に移設し、より指向性の高いスポットを実現して、ロッドレンズを必須としない、密着型プリンタヘッドを得ることができる。
また、ＬＥＤアレイの製造方法は、以下の特徴を有する。すなわち、第１の半導体基板の表面に分離層、発光層、ＤＢＲ層の順に成膜し、これを半導体回路が形成された第２の基板に絶縁膜を介して貼り合わせる工程、前記分離層をエッチング除去することにより前記第１の基板の発光層及びＤＢＲ層を前記第２の基板に転写する工程、転写された前記発光層を複数の発光部にアレイ化する工程、複数の前記発光部と、該発光部の点灯を制御するための前記半導体回路の電極部分とを電気的に接続する工程である。
以下に、本発明について、実施例を用いて説明する。
図１０から図１８を用いて実施例を説明する。
まず、ｐ−ＧａＡｓ基板１０００を用意する。必要に応じて不図示のバッファ層を形成した後、エッチング・ストップ層１００９として、ＧａＩｎＰ層を成膜する。その上に、エッチング犠牲層１０１０として、ｐ−ＡｌＡｓ層を形成する。さらに、化合物半導体多層膜１０２０を形成する。この多層膜は、上から順に、ｎ型ＧａＡｓコンタクト層、ｎ型クラッド層、ｐ型活性層、ｐ型クラッド層、ｐ型コンタクト層である。
さらに、その上に、ＡｌＧａＡｓ多層膜（Ａｌ0.8ＧａＡｓ／Ａｌ0.2ＧａＡの１０ペア）１０２２を形成し、これをＤＢＲミラーとして機能させる（図１０）。
なお、エッチング・ストップ層と犠牲層と化合物半導体多層膜は繰り返して形成（マルチエピタキシャル）しておいてもよく、そのようにした例が図１１に示してある。ＡｌＧａＡｓ多層膜１０２２上には、エッチング・ストップ層１１０９として、ＧａＩｎＰ層を成膜する。その上に、エッチング犠牲層１１１０として、ｐ−ＡｌＡｓ層を形成する。さらに、化合物半導体多層膜１１２０を形成する。さらに、その上に、ＡｌＧａＡｓ多層膜（Ａｌ0.8ＧａＡｓ／Ａｌ0.2ＧａＡの１０ペア）１０２２を形成する。これをＤＢＲミラーとして機能させる。
図１１に示すように、第１の溝１１２５を、レジストをマスクとして、エッチングして形成する。エピタキシャル層１１２０をチップ状に分離する。例えば、２５０μｍ ｘ ８ｍｍ,分離幅は８０μｍほどで、スクライブラインに相当するのがよい。あるいは、エッチングを促進するために、チップ幅２５０μｍを短縮してもよい、最短長はＬＥＤ個別素子の大きさである数十ミクロンまで縮小することができる。
図１２に示すように、シリコン基板２０００にスクライブライン状に貫通溝（半導体基板溝）２００５を形成する。シリコン基板には、上記のスクライブラインに長手方向に８０μｍ×８ｍｍの矩形形状の溝をウェハを貫通して形成する。手法はＭＥＭＳに実用化されている深堀ＲＩＥ又はサンドブラスト法などが適用される。なお、溝が形成されたシリコン基板には、駆動回路が形成されていてもよいし、そのまま、熱伝導が約三倍向上し、価格が十分の一以下であるシリコン本来の特性を利用してデバイス層が無くとも良い。
そして、ポジ型の感光性有機絶縁膜ポリイミドをスピン塗布して、光感光性を有する有機絶縁膜（有機材料膜）２０１０を貫通溝の上に被覆した後に、貫通溝を通してＵＶ光を照射する。こうすることにより、シリコンの貫通溝上部の有機絶縁膜を自己整合的に除去することが可能となる。こうして、有機絶縁膜にも第３の貫通溝２００６を設ける。溝つきのシリコン基板の表面に永久接着層として用いられるポジ型感光ポリイミド・有機絶縁層を塗布し、基板裏面よりＵＶ光照射により溝上に被覆したポリイミドを露光、現像して除去する。
図１２（ｂ）は、４又は６インチのウェハを上面からみた場合の前記貫通溝を示している。
図１３に示すように、両基板を貼り合わせる。貼り合わせは、有機絶縁膜２０１０をガラス転移温度以上に予備加熱して接着性を高めた上で、加圧、加熱することによって行う。なお、マルチエピタキシャル層を用いて、マルチ転写する場合には、チップサイズ毎にＤＢＲ反射層、デバイス層をＡｌＡｓ犠牲層までエッチングしてから貼り合わせる。溝にエッチング液を浸透させるためである。エッチング液を進入させたり、ジェット流を用いてエッチング液の進入を補助することが効果的である。又、はり合わせたウェハ対を減圧下に置くか、あるいは、その間隙を減圧にして、エッチング液の侵入を促進することも効果的である。
有機絶縁膜の存在する溝の間に分離されたエピタキシャル層の表面をタック性（接着性）のあるポリイミド表面に押し当て、密着し、接着しボイドの無い接合が実現される。ポリイミド層は接着層として素子分離のための永久絶縁層として用いられる。貼り付けるエピタキシャル層側には、光反射層として金属ミラーあるいは、ＤＢＲミラーが直接、付与されているのがよい。その場合、有機絶縁膜の下部に反射ミラー層を埋設する場合と比較して、光吸収による光損失を回避し、２倍か、界面の全反射率を考慮すれば、それ以上の光増幅が可能となる。
次に、２〜１０％に希釈したＨＦ溶液に前記貼り合わせ部材を浸潤し、ＡｌＡｓ犠牲層１１１０を選択的にエッチング除去する。希ＨＦに上記はり合わせ基板を浸潤することによって、約十万倍の選択エッチがエピ・ＧａＡｓ基板界面に設けられた分離層を効率良く、溶解し、短時間で分離が完了する。島状分離が無い場合には、ウェハのサイズにもよるが、ウェハ全域を分離するのに一週間以上かかる場合もある。
なお、エッチング液が浸透し難い場合は、エッチング液に、超音波を印加したり、圧力をかけてエッチング液を進入させたり、ジェット流を用いてエッチング液の進入を補助することが効果的である。又、はり合わせたウェハ対を減圧下に置くか、あるいは、その間隙を減圧にして、エッチング液の侵入を促進することも効果的である。
すると図１４に示すように、ＧａＡｓ基板１０００が部材から分離する。
その後、メサエッチングでエピタキシャル層のｎ層を露出させる。具体的には、図１５に示すように、カソード電極をクラッド層下に形成したコンタクト層あるいは、反射ＤＢＲミラーにＮ型不純物をドーピングすることによって低抵抗層を形成しておく。そして、その直上にエッチング・ストップ層ＧａＩｎＰなどを設置してメサエッチで、図示するように、ＬＥＤ断面を台形に整形すると同時にカソードコンタクト層を露出させる。その後、パッシベーション膜を形成し、コンタクトホールを作製し、そこにメタルを充填して、ＬＥＤデバイスが形成される。
９０００はシリコン基板である。必要に応じてドライバ回路が組み込まれていてもよい。９０１０は絶縁膜であり、例えば有機材料である。９０１５はワイヤ・ボンディングパッドである。絶縁膜９０１０は必要に応じて設ければよい。９０４０はメタルなどのミラーとして機能する部分である。この層も必要に応じて設ければよい。９０５０は配線である。９０３０はエピタキシャル層であり、多層膜構成から例えば成る。９０２０は絶縁膜である。９０３０は、メサ状にエッチングしたり、点発光のために、必要に応じて素子分離する。この分離は、多層膜構成を上面側から見た場合に、表面の導電型（ｐ又はｎ）が例えば、ｐ型の場合には、活性層が露出するか、ｎ型の層が露出するまで除去することで、発光点毎に分離（アレイ化）できる。
９０４１の部分は、必要に応じて設けられる部分であり、例えば９０３０の多層膜に連続的に形成された低抵抗層である。すなわち、９０４１は省略可能である。なお、９０４０が金属メタルである場合は、引出し配線９０１５と電気的接続しないようにしておく。但し、配線９０１５と等電位に保つように電気的に９０１５と９０４０を接続しておいてもよい。
図１６のようにダイシング・ソーを行う方向１６２５により、チップ１６００の短手方向に、ソーイングすることにより、ウェハを切断すると同時に、チップ長手方向に整列された貫通溝２００５の端部がこのソーイングによって連結される。こうして、チップ１６００に個別に分断される。もちろん、ウェハはダイシング・テープ上に貼付しておけば、チップ分離に際して、飛散することを防止できる。なお、図１６において、１６１１は第２の基板（例えばシリコンウェハ）であり、１６０５と１７０５は第２の基板に設けられている第２の貫通溝を示している。チップ１６００の小さな四角は発光領域を模式的に示している。
なお、高密度チップをチップ端面を接合して繋ぎ合わせて長尺アレイを実現するために、端面のチッピングが問題となる場合には、チップの長手方向と直角な方向のチップ間に分離溝を形成し、長手方向にダイシング・ソーを走行させればよい。そもそも、脆弱な化合物半導体基板を切断するよりも、シリコン基板の方がチッピングは少ない。特に、２４００ＤＰＩのような、素子間距離が１０μｍほどであり、その精度でチップ間を接続せざるを得ない場合には、ＲＩＥで整形した溝端面の平滑性が有効となる。また、チップ四隅にシリコンを残して周囲に貫通溝を形成してもよい。その場合には、ダイシング・テープを伸展するだけでチップ分離が可能となる。貫通溝を形成する際には、機械的研削によって半導体基板を切断せず、化学的反応によるエッチングであるため、切断面の面精度は格段に向上する。図１６において太線でしめしたように貫通溝のアレイ状の配列方向に直交する方向にダイシング・ソーをおこなうと、個々のチップ分割されることになる。なお、図１６の拡大図におけるＣ１とＣ２間の断面図が、例えば、図１５のチップということになる。
図１７（ａ）は、シリコン基板上にドライバ回路を形成した構成を示している。図１７（ｂ）はウェハ面内にこのシフトレジスタ、ラッチなどの駆動回路チップを配列して形成した平面図を示している。図１７（ａ）、（ｂ）において、１７００はシリコン基板、１７０１はＳｉＯ２からなる絶縁膜、１７０２はワイヤ・ボンディングパッド、１７０３は駆動回路を構成するＭＯＳトランジスタ、１７０４はシリコンウェハ、１７０５は駆動回路チップである。
そして、図１８に示すように、まず、シリコンウェハ１８００からシリコン駆動回路チップ１８２２をダイシング・ソーにより切り出し、シリコンウェハ１８２０からＬＥＤチップ１８２１をダイシング・ソーにより切り出す。ダイシングの際には、第２の基板裏面にダイシング・テープを貼った状態でダイシングするのが好ましい。
次にプリント基板１８３０へ、シリコン駆動回路チップ１８２２とＬＥＤチップ１８２１のダイボンディングを行い、シリコン駆動回路チップ１８２２とＬＥＤチップ１８２１とをワイヤ・ボンディングによって、電気的接続を行なう。その後、プリント基板１８３０とシリコン駆動回路チップ１８２２のドライバ回路とをワイヤ・ボンディングにより接続する。さらに、光量バラツキ補正回路ＩＣを付与して、ＬＥＤアレイが得られる。
以上、本発明の代表的な実施形態及び実施例について説明したが、本実施形態及び本実施例は種々の変形が可能であり、本願の請求の範囲によって規定される本発明の精神及び範囲から逸脱しないかぎり、種々の置換、変更が可能である。
本実施例によれば、貫通溝を有するシリコン基板を用いることにより、シリコン基板上へ化合物半導体多層膜を移設するための貼り合わせ回数も、既述の特許文献１に比して格段に減らすことができる。そして、デバイス歩留まりの向上と工程低減による著しい効果が期待される。
本発明は、半導体基板上にアレイ状に半導体素子を形成するアレイ素子、特に半導体基板上に形成されたＬＥＤ素子を用いたＬＥＤプリンタやディスプレイ、あるいは、光送受信用素子や受光素子などに利用することができる。受光素子に利用すれば、スキャナーを構成することもできる。また、ＬＥＤアレイヘッドとこの受光素子を組み合わせれば、照明系一体型のスキャナーが作製される。
本発明の第１の実施形態の半導体物品の製造方法に係わる部材の断面図である。 図１のａ１−ｂ１断面を下方から見た図である。 図１のａ２−ｂ２断面を示す図である。 第１の溝と半導体基板溝との位置関係を示すとともに、島状の化合物半導体多層膜が半導体基板溝間に配置される様子を示す一部分解斜視図である。 配線基板上で駆動回路とＬＥＤアレイとを接続した一例の構成を示す断面図である。 ＬＥＤプリンタヘッドを示す図である。 Ｓｉ基板側に直接ドライバ回路を作りこみ、ＬＥＤ素子と接続した状態を示す断面図である。 電極数を減らすための時分割駆動可能な発光素子アレイ回路８５００を示す図である。 （ａ）はＬＥＤプリンタの一構成例を示す概念図、（ｂ）はカラープリンタの一構成例を示す概念図である。 本発明の半導体物品の製造方法の一実施例を示す図である。 本発明の半導体物品の製造方法の一実施例を示す図である。 本発明の半導体物品の製造方法の一実施例を示す図である。 本発明の半導体物品の製造方法の一実施例を示す図である。 本発明の半導体物品の製造方法の一実施例を示す図である。 ＬＥＤアレイの断面図である。 本発明の半導体物品の製造方法の一実施例を示す図である。 本発明の半導体物品の製造方法の一実施例を示す図である。 本発明の半導体物品の製造方法の一実施例を示す図である。 本発明の半導体物品の製造方法の一実施例を示す図である。 Ｓｉ基板側に直接ドライバ回路を作りこみ、ＬＥＤ素子と接続した状態を示す断面図である。 第１の基板上に分離層と発光層とからなる組を複数積層した場合を示す工程図である。
符号の説明
１０００ 化合物半導体基板
１００９ エッチング・ストップ層
１０１０ エッチング犠牲層
１０２０ 化合物半導体多層膜
１０２５ 第１の溝
２０００ シリコン基板
２００５ 第２の溝
２００６ 第３の溝
２０１０ 絶縁膜（有機材料膜）

Claims (8)

  1. 半導体基板上に化合物半導体多層膜を有する半導体物品の製造方法であって、
    第１の基板上に、エッチング犠牲層と、化合物半導体多層膜と、第２の基板とを、前記第１の基板側からこの順に備え、且つ前記化合物半導体多層膜に設けられた第１の溝と、前記第１の溝に連結するように前記半導体基板を貫通するように設けられた第２の溝とを有する部材を用意する工程と、
    前記第１の溝と前記第２の溝と、を通して、エッチング液と前記エッチング犠牲層とを接触させて、該エッチング犠牲層をエッチングして前記部材から前記化合物半導体基板を分離する工程と、を含むことを特徴とする半導体物品の製造方法。
  2. 前記部材は、前記第１の基板である化合物半導体基板に前記エッチング犠牲層を形成する工程と、
    前記エッチング犠牲層上に前記化合物半導体多層膜を形成する工程と、
    前記化合物半導体多層膜に前記第１の溝を、前記エッチング犠牲層が露出するように形成する工程と、
    前記第２の溝を備え、且つ前記絶縁膜を有する前記第２の基板である半導体基板を用意する工程と、
    前記化合物半導体基板と前記半導体基板とを、前記第１の溝と前記第２の溝とが連結するように貼り合わせる工程と、を経て用意されることを特徴とする請求項１記載の半導体物品の製造方法。
  3. 前記第１の基板である化合物半導体基板と前記エッチング犠牲層との間に、前記エッチング液による前記化合物半導体基板のエッチングをストップするための層であるエッチング・ストップ層を有する請求項１又は２に記載の半導体物品の製造方法。
  4. 前記絶縁膜には、前記第１及び第２の溝に連結する第３の溝が設けられている請求項２又は３に記載の半導体物品の製造方法。
  5. 前記部材は、
    前記第１の基板である化合物半導体基板に前記エッチング犠牲層を形成する工程と、前記エッチング犠牲層上に前記化合物半導体多層膜を形成する工程と、
    前記絶縁膜を有する前記第２の基板である半導体基板を用意する工程と、前記化合物半導体基板と前記半導体基板とを貼り合わせる工程と、
    前記半導体基板に前記第２の溝を形成する工程と、
    前記絶縁膜に前記第３の溝を形成する工程と、
    前記エッチング犠牲層が露出するように、前記化合物半導体多層膜に前記第１の溝を形成する工程と、を経て用意されることを特徴とする請求項１記載の半導体物品の製造方法。
  6. 化合物半導体基板と半導体基板とを貼り合わせる工程と、を含み形成される半導体物品の製造方法であって、
    化合物半導体基板と半導体基板とを用意する工程と、
    前記化合物半導体基板上にエッチング・ストップ層と、エッチング犠牲層と、活性層と、を含む化合物半導体多層膜と、ミラー層と、を、該化合物半導体基板側からこの順に形成する工程と、
    前記化合物半導体多層膜に、前記エッチング犠牲層が露出するように第１の溝を設けて、該化合物半導体多層膜を島状に分割する工程と、
    前記半導体基板を貫通する第２の溝を形成する工程と、
    前記半導体基板に設けられた前記第２の溝と、前記第１の溝とが連結するように、有機材料膜を介して前記化合物半導体基板と前記半導体基板とを貼り合わせて、部材を形成する工程と、
    前記エッチング犠牲層とエッチング液とを接触させて、該エッチング犠牲層をエッチングして前記部材から前記化合物半導体基板を分離する工程と、
    前記半導体基板上の前記化合物半導体多層膜を用いて、発光素子を形成する工程と、を含むことを特徴とする半導体物品の製造方法。
  7. 第１の基板上に該第１の基板側から分離層と、発光層とをこの順に成膜し、該発光層が内側に位置するように、前記第１の基板と第２の基板に貼り合わせて貼り合わせ部材を形成し、前記分離層をエッチング除去することにより前記発光層を前記第２の基板に転写する発光素子の製造方法であって、
    前記第１の基板上の前記分離層と前記発光層とからなる組を１対として、この組をｎ回（ｎは２以上の自然数である。）繰り返して成膜する工程と、
    最表面の発光層のみを複数の島状にパターニングした後で、前記第１の基板と前記第２の基板とを貼り合わせて貼り合わせ構造体を形成する工程と、
    前記島状のパターニングが行われていることによって前記貼り合わせ構造体に形成されている空間に、エッチング液を浸透させて、前記分離層と前記エッチング液とを接触させて、前記島状の発光層を選択的に前記第２の基板に転写する工程と、を含むことを特徴とする発光素子の製造方法。
  8. 第１の半導体基板の表面に分離層と、発光層と、ＤＢＲ層と、をこの順に成膜し、これを半導体回路が形成された第２の基板に絶縁膜を介して貼り合わせる工程と、
    前記分離層をエッチング除去することにより前記第１の基板の発光層及びＤＢＲ層を前記第２の基板に転写する工程と、
    転写された前記発光層を複数の発光部にアレイ化する工程と、
    複数の前記発光部と、該発光部の点灯を制御するための前記半導体回路の電極部分とを電気的に接続する工程と、を含むことを特徴とするＬＥＤアレイの製造方法。
JP2006311625A 2006-10-27 2006-11-17 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ Expired - Fee Related JP5171016B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2006311625A JP5171016B2 (ja) 2006-10-27 2006-11-17 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
PCT/JP2007/071267 WO2008050901A1 (en) 2006-10-27 2007-10-25 Semiconductor member, semiconductor article manufacturing method, and led array using the manufacturing method
US12/442,902 US8237761B2 (en) 2006-10-27 2007-10-25 Semiconductor member, semiconductor article manufacturing method, and LED array using the manufacturing method
RU2009120060/28A RU2416135C2 (ru) 2006-10-27 2007-10-25 Полупроводниковый элемент, способ изготовления полупроводникового изделия и матрица светоизлучающих диодов, полученная с использованием этого способа изготовления
CN2007800399024A CN101529605B (zh) 2006-10-27 2007-10-25 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列
KR1020097010704A KR101243522B1 (ko) 2006-10-27 2007-10-25 반도체 부재, 반도체 물품의 제조방법, 및 그 제조방법을 사용한 ｌｅｄ 어레이
BRPI0718418-2A2A BRPI0718418A2 (pt) 2006-10-27 2007-10-25 Método de fabricação de um artigo semicondutor, chip de rede, cabeça de impressora de led, impressora de led, elemento semicondutor, método de fabricação de um dispositivo emissor de luz,, dispositivo emissor de luz, método de fabricação de uma rede de led, e, estrutura ligada
EP07831001.8A EP2082439B1 (en) 2006-10-27 2007-10-25 Semiconductor member and semiconductor device manufacturing method
TW096140470A TWI387129B (zh) 2006-10-27 2007-10-26 半導體構件、半導體物件製造方法以及使用該製造方法之發光二極體陣列
US13/550,512 US8670015B2 (en) 2006-10-27 2012-07-16 Semiconductor member, semiconductor article manufacturing method, and LED array using the manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006293306 2006-10-27
JP2006293306 2006-10-27
JP2006311625A JP5171016B2 (ja) 2006-10-27 2006-11-17 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ

Publications (3)

Publication Number Publication Date
JP2008135419A JP2008135419A (ja) 2008-06-12
JP2008135419A5 JP2008135419A5 (ja) 2009-12-24
JP5171016B2 true JP5171016B2 (ja) 2013-03-27

Family

ID=39324679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006311625A Expired - Fee Related JP5171016B2 (ja) 2006-10-27 2006-11-17 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ

Country Status (9)

Country Link
US (2) US8237761B2 (ja)
EP (1) EP2082439B1 (ja)
JP (1) JP5171016B2 (ja)
KR (1) KR101243522B1 (ja)
CN (1) CN101529605B (ja)
BR (1) BRPI0718418A2 (ja)
RU (1) RU2416135C2 (ja)
TW (1) TWI387129B (ja)
WO (1) WO2008050901A1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
KR101001666B1 (ko) * 2008-07-08 2010-12-15 광주과학기술원 마이크로 수직 구조체의 제조 방법
CA2739327A1 (en) * 2008-10-10 2010-04-15 Alta Devices, Inc. Mesa etch method and composition for epitaxial lift off
JP5390832B2 (ja) 2008-11-04 2014-01-15 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5132524B2 (ja) * 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
JP5276412B2 (ja) * 2008-11-04 2013-08-28 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP2010205943A (ja) * 2009-03-04 2010-09-16 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP2010238845A (ja) * 2009-03-31 2010-10-21 Oki Data Corp 半導体装置の製造方法、半導体装置、及び、半導体複合装置
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
JP5590837B2 (ja) 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
KR101047486B1 (ko) * 2009-11-12 2011-07-08 삼성전기주식회사 Ｓｏｉ 기판 가공방법
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
CN102130221B (zh) * 2010-01-13 2013-03-27 晶元光电股份有限公司 发光二极管的形成方法
WO2011093405A1 (ja) * 2010-02-01 2011-08-04 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
US8828138B2 (en) 2010-05-17 2014-09-09 International Business Machines Corporation FET nanopore sensor
KR101372852B1 (ko) * 2010-10-05 2014-03-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103238271B (zh) * 2010-12-01 2015-08-26 株式会社村田制作所 压电发电装置及其制造方法
CN102157633B (zh) * 2011-01-17 2013-01-16 苏州纳方科技发展有限公司 Led外延芯片的分离方法
US8518829B2 (en) 2011-04-22 2013-08-27 International Business Machines Corporation Self-sealed fluidic channels for nanopore array
US9269858B2 (en) * 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
JP2013080897A (ja) * 2011-09-22 2013-05-02 Sumitomo Chemical Co Ltd 複合基板の製造方法
US8445361B1 (en) * 2011-09-28 2013-05-21 Paul C. Lindsey, Jr. Method of dividing a semiconductor wafer having semiconductor and metal layers into separate devices
JP2013093412A (ja) 2011-10-25 2013-05-16 Showa Denko Kk 発光ダイオード、発光ダイオードの製造方法、発光ダイオードランプ及び照明装置
CN102956552B (zh) * 2012-08-21 2016-03-16 王伟明 薄膜光伏电池的制备方法
CN103794488B (zh) * 2012-11-02 2018-01-09 北京北方华创微电子装备有限公司 一种衬底的刻蚀方法
DE102013105035A1 (de) * 2013-05-16 2014-11-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
US9690042B2 (en) * 2013-05-23 2017-06-27 Electronics And Telecommunications Research Institute Optical input/output device, optical electronic system including the same, and method of manufacturing the same
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
RU2546719C1 (ru) * 2013-12-05 2015-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Сибирская государственная геодезическая академия" (ФГБОУ ВПО "СГГА") Способ получения рельефа на поверхности
CN110010750B (zh) * 2014-06-18 2021-11-09 艾克斯展示公司技术有限公司 微组装led显示器
US10644187B2 (en) 2015-07-24 2020-05-05 Artilux, Inc. Multi-wafer based light absorption apparatus and applications thereof
WO2017019632A1 (en) 2015-07-24 2017-02-02 Artilux Corporation Multi-wafer based light absorption apparatus and applications thereof
FR3041364B1 (fr) * 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
CN105206716B (zh) * 2015-09-18 2019-02-05 华灿光电(苏州）有限公司 一种垂直结构发光二极管的制作方法
CN105529382B (zh) * 2016-01-20 2019-04-12 华灿光电(苏州）有限公司 一种红黄光的发光二极管外延片及芯片的制备方法
CN110504338A (zh) * 2018-05-18 2019-11-26 睿明科技股份有限公司 微元件工艺及制作显示器面板的方法
CN109148368B (zh) * 2018-07-11 2021-09-14 西安电子科技大学 AlGaN/GaN HEMT器件的外延层转移方法
CN109103091B (zh) * 2018-07-11 2021-11-09 西安电子科技大学 Ga2O3基MOSFET器件的外延层转移方法
CN109244026B (zh) * 2018-07-23 2022-02-18 西安电子科技大学 一种半导体器件外延层的转移方法
KR102568353B1 (ko) 2018-08-16 2023-08-18 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102652501B1 (ko) * 2018-09-13 2024-03-29 삼성디스플레이 주식회사 발광 소자의 제조방법 및 발광 소자를 포함하는 표시 장치
CN111081827B (zh) * 2018-10-19 2022-03-01 成都辰显光电有限公司 一种半导体器件剥离方法
KR102590984B1 (ko) 2018-10-30 2023-10-18 삼성디스플레이 주식회사 발광 소자 구조물 및 발광 소자의 제조방법
CN111525013A (zh) * 2019-02-01 2020-08-11 隆达电子股份有限公司 发光二极管及其制造方法
JP7457255B2 (ja) 2019-05-08 2024-03-28 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
WO2020230668A1 (ja) * 2019-05-10 2020-11-19 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
CN110164322A (zh) * 2019-05-22 2019-08-23 深圳市华星光电半导体显示技术有限公司 一种显示面板及电子装置
KR20210008206A (ko) * 2019-07-10 2021-01-21 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
JP7463662B2 (ja) 2019-07-10 2024-04-09 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
JPWO2021095603A1 (ja) * 2019-11-11 2021-05-20
RU196426U1 (ru) * 2019-12-27 2020-02-28 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет ИТМО" (Университет ИТМО) Прозрачный гетеропереход на основе оксидов
WO2021226945A1 (zh) * 2020-05-14 2021-11-18 重庆康佳光电技术研究院有限公司 一种转移方法及显示装置
CN112992720B (zh) * 2020-07-22 2022-04-29 重庆康佳光电技术研究院有限公司 微发光二极管芯片巨量转移方法及系统
US11830733B2 (en) * 2021-03-26 2023-11-28 Alliance For Sustainable Energy, Llc Patterned nanochannel sacrificial layer for semiconductor substrate reuse
CN115939269B (zh) * 2022-11-11 2023-11-17 江苏第三代半导体研究院有限公司 自分离式氮化镓基光电子器件及其制作方法和应用

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
SG59963A1 (en) * 1990-08-03 1999-02-22 Canon Kk Semiconductor member and process for preparing semiconductor member
JP2693032B2 (ja) * 1990-10-16 1997-12-17 キヤノン株式会社 半導体層の形成方法及びこれを用いる太陽電池の製造方法
DE69126949T2 (de) * 1990-11-15 1998-02-12 Canon Kk Verfahren zur Herstellung einer einkristallinen Schicht
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
EP0534474B1 (en) * 1991-09-27 2002-01-16 Canon Kabushiki Kaisha Method of processing a silicon substrate
JP3352118B2 (ja) * 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
JP3192000B2 (ja) * 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
JPH06244389A (ja) * 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JP3265493B2 (ja) * 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
JPH09293930A (ja) 1996-04-26 1997-11-11 Matsushita Electric Works Ltd 半導体発光素子
DE69738307T2 (de) * 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
US6756289B1 (en) * 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
CA2231625C (en) * 1997-03-17 2002-04-02 Canon Kabushiki Kaisha Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
CA2232796C (en) * 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
CA2233127C (en) * 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
CA2233115C (en) * 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3647191B2 (ja) * 1997-03-27 2005-05-11 キヤノン株式会社 半導体装置の製造方法
JP3492142B2 (ja) * 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6391743B1 (en) * 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP3488098B2 (ja) * 1998-10-06 2004-01-19 株式会社東芝 光半導体素子及びその製造方法
US6320206B1 (en) * 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
US6452091B1 (en) * 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP4465745B2 (ja) * 1999-07-23 2010-05-19 ソニー株式会社 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP3981797B2 (ja) 2000-04-05 2007-09-26 サンケン電気株式会社 半導体発光素子
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP2002151734A (ja) * 2000-09-04 2002-05-24 Sharp Corp 発光ダイオード
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4058590B2 (ja) 2001-06-29 2008-03-12 サンケン電気株式会社 半導体発光素子
JP4061062B2 (ja) * 2001-12-13 2008-03-12 ローム株式会社 半導体発光素子の製法および酸化炉
JP4211256B2 (ja) 2001-12-28 2009-01-21 セイコーエプソン株式会社 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器
JP4097510B2 (ja) 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
JP2004200209A (ja) * 2002-12-16 2004-07-15 Fuji Xerox Co Ltd 電極等の導電パターンの形成方法およびこれを用いた面発光型半導体レーザ並びにその製造方法
TWI244774B (en) * 2003-05-06 2005-12-01 Canon Kk Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
JP2005005509A (ja) * 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
JP4488702B2 (ja) 2003-07-30 2010-06-23 株式会社沖データ 半導体装置の製造方法
JP4315742B2 (ja) * 2003-06-20 2009-08-19 株式会社沖データ 半導体薄膜の製造方法及び半導体装置の製造方法
JP4315744B2 (ja) 2003-06-25 2009-08-19 株式会社沖データ 積層体及び半導体装置の製造方法
JP3801160B2 (ja) * 2003-09-11 2006-07-26 セイコーエプソン株式会社 半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器
JP4672329B2 (ja) * 2003-10-22 2011-04-20 株式会社沖データ 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
US7408566B2 (en) 2003-10-22 2008-08-05 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
JP2005159071A (ja) 2003-11-27 2005-06-16 Ricoh Co Ltd 半導体デバイスおよびその製造方法および光伝送システム
KR100576718B1 (ko) * 2003-12-24 2006-05-03 한국전자통신연구원 실리콘 발광 소자
JP2005311072A (ja) 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 発光素子および照明装置
CN102097458B (zh) * 2004-06-04 2013-10-30 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
US7495313B2 (en) * 2004-07-22 2009-02-24 Board Of Trustees Of The Leland Stanford Junior University Germanium substrate-type materials and approach therefor
JP2006216832A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006237061A (ja) * 2005-02-22 2006-09-07 Matsushita Electric Ind Co Ltd 光半導体装置の製造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置

Also Published As

Publication number Publication date
US20100026779A1 (en) 2010-02-04
US8670015B2 (en) 2014-03-11
JP2008135419A (ja) 2008-06-12
KR20090074091A (ko) 2009-07-03
US20120282716A1 (en) 2012-11-08
TWI387129B (zh) 2013-02-21
TW200834988A (en) 2008-08-16
EP2082439A1 (en) 2009-07-29
EP2082439B1 (en) 2013-12-11
US8237761B2 (en) 2012-08-07
KR101243522B1 (ko) 2013-03-21
CN101529605A (zh) 2009-09-09
RU2416135C2 (ru) 2011-04-10
BRPI0718418A2 (pt) 2013-11-12
WO2008050901A1 (en) 2008-05-02
CN101529605B (zh) 2011-05-11
RU2009120060A (ru) 2011-01-10
EP2082439A4 (en) 2011-08-03

Similar Documents

Publication Publication Date Title
JP5171016B2 (ja) 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP5276412B2 (ja) 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5390832B2 (ja) 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5599916B2 (ja) 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置
JP2008147608A (ja) Ｌｅｄアレイの製造方法とｌｅｄアレイ、及びｌｅｄプリンタ
US8415230B2 (en) Method for transferring functional regions, LED array, LED printer head, and LED printer
US7943488B2 (en) Transfer method of functional region, LED array, LED printer head, and LED printer
US8513093B2 (en) Substrate structure including functional region and method for transferring functional region
WO2008053907A1 (en) Led array manufacturing method, led array and led printer

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees