JP2008147608A - Ledアレイの製造方法とledアレイ、及びledプリンタ - Google Patents
Ledアレイの製造方法とledアレイ、及びledプリンタ Download PDFInfo
- Publication number
- JP2008147608A JP2008147608A JP2007060362A JP2007060362A JP2008147608A JP 2008147608 A JP2008147608 A JP 2008147608A JP 2007060362 A JP2007060362 A JP 2007060362A JP 2007060362 A JP2007060362 A JP 2007060362A JP 2008147608 A JP2008147608 A JP 2008147608A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- substrate
- led array
- dbr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
【課題】 本発明は、LED構造と反射ミラーとの間に、有機絶縁膜が介在しない新規なLEDアレイ、その製造方法、及び該LEDアレイを用いたLEDプリンタを提供する。
【解決手段】 第1の基板100上に、分離層1101を介して、発光層1102とDBR層1103とを形成する発光層形成工程、前記DBR層と発光層とを島状にパターニングするパターニング工程、前記DBR層と第2の基板110とを絶縁層1111を介して貼り合わせる工程、及び前記第1の基板と前記発光層とを分離する分離工程とを備えていることを特徴とするLEDアレイの製造方法である。
【選択図】 図1
【解決手段】 第1の基板100上に、分離層1101を介して、発光層1102とDBR層1103とを形成する発光層形成工程、前記DBR層と発光層とを島状にパターニングするパターニング工程、前記DBR層と第2の基板110とを絶縁層1111を介して貼り合わせる工程、及び前記第1の基板と前記発光層とを分離する分離工程とを備えていることを特徴とするLEDアレイの製造方法である。
【選択図】 図1
Description
本発明は、発光ダイオードの製造方法、及び、発光ダイオードを光源に用いたLEDプリンタに関する。特に、発光素子層を移設する工程を伴う、発光ダイオードの製造方法に関する。
LEDアレイの製造方法として、以下に示す方法が知られている。
すなわち、GaAs基板上に、発光領域として機能するLED構造をAlAsエッチング犠牲層を介して形成し、その後、当該犠牲層を選択的に除去することにより、当該LED構造をGaAs基板から分離して、シリコン基板上に移設する方法である。
すなわち、GaAs基板上に、発光領域として機能するLED構造をAlAsエッチング犠牲層を介して形成し、その後、当該犠牲層を選択的に除去することにより、当該LED構造をGaAs基板から分離して、シリコン基板上に移設する方法である。
そして、非特許文献1においては、予めシリコン基板側にメタル層を形成し、更に該メタル層上に、有機絶縁膜を設けて平坦化した後、前記LED構造を貼り合わせる技術が開示されている。
通常のLEDでは、基板側へ放射される光は基板に吸収されて外に出力されないが、メタル層を利用することにより、基板側へ放射される光を反射することで、光出力が高まることが記載されている。つまり、メタル層を反射ミラーとして用いることにより、光出力を高めている。
imaging Conference Japan 2006論文集、11頁から14頁(藤原ら)
imaging Conference Japan 2006論文集、11頁から14頁(藤原ら)
しかしながら、本発明者らが検討したところ、上記のようにLED構造とメタル層との間に有機絶縁膜が介在する場合には、基板側に放射された光は、当該有機絶縁膜で散乱等されており、高出力化のためには、更なる改良の必要があるという認識に至った。
そこで、本発明は、LED構造と反射ミラーとの間に、有機絶縁膜が介在しない新規なLEDアレイ、その製造方法、及び該LEDアレイを用いたLEDプリンタを提供することを目的とする。
第1の本発明は、LEDアレイの製造方法であって、
第1の基板上に、分離層を介して、発光層とDBR層とを形成する発光層形成工程、
前記DBR層と発光層とを島状にパターニングするパターニング工程、
前記DBR層と第2の基板とを絶縁層を介して貼り合わせる貼り合わせ工程、及び
前記分離層をエッチングにより除去することにより、前記第1の基板と前記発光層とを分離する分離工程とを備えていることを特徴とする。
第1の基板上に、分離層を介して、発光層とDBR層とを形成する発光層形成工程、
前記DBR層と発光層とを島状にパターニングするパターニング工程、
前記DBR層と第2の基板とを絶縁層を介して貼り合わせる貼り合わせ工程、及び
前記分離層をエッチングにより除去することにより、前記第1の基板と前記発光層とを分離する分離工程とを備えていることを特徴とする。
第2の本発明は、LEDアレイの製造方法であって、
第1の半導体基板の表面に分離層、発光層、DBR層の順に成膜し、該第1の半導体基板を、半導体回路が形成された第2の基板に絶縁膜を介して貼り合わせる工程、
前記分離層をエッチング除去することにより、前記発光層及びDBR層を前記第2の基板に転写する工程、
転写された前記発光層を複数の発光部にアレイ化する工程、及び
複数の前記発光部と、該発光部の点灯を制御するための前記半導体回路の電極部分とを電気的に接続する工程を有することを特徴とする。
第1の半導体基板の表面に分離層、発光層、DBR層の順に成膜し、該第1の半導体基板を、半導体回路が形成された第2の基板に絶縁膜を介して貼り合わせる工程、
前記分離層をエッチング除去することにより、前記発光層及びDBR層を前記第2の基板に転写する工程、
転写された前記発光層を複数の発光部にアレイ化する工程、及び
複数の前記発光部と、該発光部の点灯を制御するための前記半導体回路の電極部分とを電気的に接続する工程を有することを特徴とする。
第3の本発明は、
前記第1あるいは第2の本発明に係るLEDアレイの製造方法により作製されているLEDアレイと、該LEDアレイを光源として静電潜像を書き込むための感光ドラムと、帯電器とを備え、
前記感光ドラムと前記LEDアレイとの間に、ロッドレンズアレイが設けられていないことを特徴とするLEDプリンタである。
前記第1あるいは第2の本発明に係るLEDアレイの製造方法により作製されているLEDアレイと、該LEDアレイを光源として静電潜像を書き込むための感光ドラムと、帯電器とを備え、
前記感光ドラムと前記LEDアレイとの間に、ロッドレンズアレイが設けられていないことを特徴とするLEDプリンタである。
第4の本発明に関するLEDプリンタは、
シリコン基板上に化合物半導体を発光層として含み、且つ該シリコン基板と該発光層との間にDBR層が設けられているLEDアレイと、該LEDアレイを光源として静電潜像を書き込むための感光ドラムと、帯電器とを備え、且つ
前記感光ドラムと前記LEDアレイとの間に、ロッドレンズアレイが設けられていないことを特徴とする。
シリコン基板上に化合物半導体を発光層として含み、且つ該シリコン基板と該発光層との間にDBR層が設けられているLEDアレイと、該LEDアレイを光源として静電潜像を書き込むための感光ドラムと、帯電器とを備え、且つ
前記感光ドラムと前記LEDアレイとの間に、ロッドレンズアレイが設けられていないことを特徴とする。
第5の本発明は、LEDアレイであって、駆動回路を有するシリコン基板上に絶縁層を介して、DBR層と発光層とをこの順に備え、
前記発光層と、反射ミラーとして機能する前記DBR層との間には有機絶縁膜が介在せず、且つ前記駆動回路と前記発光層とは、直接的に、あるいは前記DBR層を介して間接的に電気的接続がなされていることを特徴とする。
前記発光層と、反射ミラーとして機能する前記DBR層との間には有機絶縁膜が介在せず、且つ前記駆動回路と前記発光層とは、直接的に、あるいは前記DBR層を介して間接的に電気的接続がなされていることを特徴とする。
第6の本発明に係るLEDプリンタは、
前記第5の本発明に記載のLEDアレイと、該LEDアレイを光源として静電潜像を書き込むための感光ドラムと、帯電器とを備え、前記感光ドラムと前記LEDアレイとの間に、ロッドレンズアレイが設けられていないことを特徴とする。
また、第7の本発明に係る発光デバイスは、シリコン基板上に、DBRミラーを介して発光素子が設けられていることを特徴とする。
前記第5の本発明に記載のLEDアレイと、該LEDアレイを光源として静電潜像を書き込むための感光ドラムと、帯電器とを備え、前記感光ドラムと前記LEDアレイとの間に、ロッドレンズアレイが設けられていないことを特徴とする。
また、第7の本発明に係る発光デバイスは、シリコン基板上に、DBRミラーを介して発光素子が設けられていることを特徴とする。
更にまた、第8の本発明に係る発光素子は、
発光素子であって、
基板上に半導体多層膜を含み構成されるDBR層と、発光層とをこの順に備え、
前記DBR層上には、前記発光層が設けられていない領域が存在し、
前記発光層に駆動電流を流すための第1の電極が、前記発光層の前記DBR層とは反対側で電気的に接続しており、
前記発光層に駆動電流を流すための第2の電極が、前記発光層側の前記半導体多層膜に、前記領域において、電気的に接続されていることを特徴とする。
発光素子であって、
基板上に半導体多層膜を含み構成されるDBR層と、発光層とをこの順に備え、
前記DBR層上には、前記発光層が設けられていない領域が存在し、
前記発光層に駆動電流を流すための第1の電極が、前記発光層の前記DBR層とは反対側で電気的に接続しており、
前記発光層に駆動電流を流すための第2の電極が、前記発光層側の前記半導体多層膜に、前記領域において、電気的に接続されていることを特徴とする。
更にまた、第8の本発明に係る発光素子は、
基板上に半導体膜を含み構成されるDBR層と、発光層とをこの順に備え、
前記発光層の前記DBR層とは反対側には、前記発光層に駆動電流を流すための第1の電極が設けられており、
前記発光層に駆動電流を流すための第2の電極が、前記DBR層を構成する、前記発光層側の前記半導体膜と電気的に接続していることを特徴とする。
基板上に半導体膜を含み構成されるDBR層と、発光層とをこの順に備え、
前記発光層の前記DBR層とは反対側には、前記発光層に駆動電流を流すための第1の電極が設けられており、
前記発光層に駆動電流を流すための第2の電極が、前記DBR層を構成する、前記発光層側の前記半導体膜と電気的に接続していることを特徴とする。
本発明によれば、反射ミラーとして機能するDBR層と、発光層との間に、有機絶縁膜が介在しない構成からなる、新規なLEDアレイ、その製造方法、及び当該LEDアレイを用いたLEDプリンタが提供される。
(第1の実施形態:LEDアレイの製造方法)
本実施形態に係る発明について、図1から図5を用いて説明する。
図1(a)、(b)に示したように、まずLED形成用の第1の基板と、発光層の移設先である第2の基板について説明する。
本実施形態に係る発明について、図1から図5を用いて説明する。
図1(a)、(b)に示したように、まずLED形成用の第1の基板と、発光層の移設先である第2の基板について説明する。
まず、図1(a)に示すように、第1の基板100上に分離層1101を介して、活性層を含み構成される発光層1102、DBR層1103を形成する。
ここで、第1の基板100は、LED(発光ダイオード)を形成するための基板であり、ここではLED用の化合物半導体膜が成長可能な基板が用いられる。第1の基板の材料としては、GaAsを基本とするIII−V属化合物系を成長する場合には、GaAs基板、または格子定数が近いGe基板などが挙げられる。GaAs基板の場合、当該基板にAl、Pなどの同属系元素を含むものでも構わない。また、デバイスの構成に応じて、P型、N型を形成するための不純物を含んでいても構わない。
ここで、第1の基板100は、LED(発光ダイオード)を形成するための基板であり、ここではLED用の化合物半導体膜が成長可能な基板が用いられる。第1の基板の材料としては、GaAsを基本とするIII−V属化合物系を成長する場合には、GaAs基板、または格子定数が近いGe基板などが挙げられる。GaAs基板の場合、当該基板にAl、Pなどの同属系元素を含むものでも構わない。また、デバイスの構成に応じて、P型、N型を形成するための不純物を含んでいても構わない。
この第1の基板100上に、MOCVD法、MBE法などの手法により、分離層1101、発光層1102、DBR層1103を順次エピタキシャル成長する。ここで、分離層1101とは、発光層1102に対して選択的にエッチング可能な材料からなる層のことであり、例えばAlAs、あるいはAlxGa1‐xAs(1≧x≧0.7)からなる。このような組成からなる分離層は、フッ酸溶液により選択的にエッチングされる。
発光層1102は、発光素子として機能する化合物半導体層からなり、例えばGaAs、AlGaAs、InGaAs、GaP、InGaP、AlInGaPなどが可能であり、前記層中にpn接合を有している。また、発光層1102の具体的な構成としては、例えば、図2に示すようにクラッド層1502、1503に挟まれた活性層1501からなる。
DBR層1103は、第1の基板100に対してエピタキシャル成長可能なものであり、目的とするLEDの波長に対して、屈折率の異なる層のペアを複数段重ねた構造からなる。
このペアは屈折率の高い高屈折率層と低屈折率層からなる。そして、このペアを複数回積層したものが、ブラッグ反射膜、あるいはDBRミラー(DBR層)と呼ばれる。
このペアは屈折率の高い高屈折率層と低屈折率層からなる。そして、このペアを複数回積層したものが、ブラッグ反射膜、あるいはDBRミラー(DBR層)と呼ばれる。
このブラッグ反射膜は、屈折率の異なる2種類の膜の膜厚d1,d2を、光学膜厚n×dがそれぞれ1/4波長になるように設定し、その2種類の膜のm組倍(mは2以上の自然数)にすることで、組数mに対応した反射率が得られるものである。その場合に、ブラッグ反射膜を構成する層の屈折率の差が大きいほど、組数が小さくても高反射率が得られるものである。なお、本発明においては、上記DBRを構成する際の条件を最適化して、特定波長の光を70%以上、好ましくは80%以上、より好ましくは90%以上の効率で反射できるように設計するのがよい。
例えばAlGaAsのAl含有量の異なる層を交互に積層することによりDBR層が得られる。このとき、前述の分離層を選択的に除去する際に、DBR層へのダメージを抑制するため、AlxGa1‐xAsと記載される場合の、Alの含有量、即ち、xは0.8以下にするのがよい。xは、好ましくは0.7以下、より好ましくは0.6以下、更に好ましくは、0.4以下にするのがよい。xの下限値としては例えば、ゼロである。
いずれにせよ、前記DBR層を構成する屈折率が他方よりも低い低屈折率層は、AlxGa1−xAs(0≦x≦0.8)、AlInGaP系材料、あるいはAlGaP系材料から選択する。そして、前記分離層が、AlAsあるいはAlxGa1−xAs(0.7≦x≦1.0)から選択しておき、該分離層を選択的にエッチング除去する際に、前記低屈折率層にダメージが入り難い材料の組わせとしておくことが重要である。なお、分離層として、AlAs層を選択し、低屈折率層として、AlInGaP系材料、あるいはAlGaP系材料を用いる場合には、Alの含有量に大きく依存せず、選択的な分離層の除去が可能である。
なお、DBR層の構成としては、(高屈折率層/低屈折率層)の組み合わせとして、特に、フッ酸耐性の高いDBR構成として、下記の3例が挙げられる。
1)Al0.6Ga0.4As/Al0.2Ga0.8As2)AlInGaP/Al0.2Ga0.8As
3)AlGaP/Al0.2Ga0.8As
1)Al0.6Ga0.4As/Al0.2Ga0.8As2)AlInGaP/Al0.2Ga0.8As
3)AlGaP/Al0.2Ga0.8As
なお、ペア数はレーザーを作製する場合では、99.9%以上の反射率を求めるために30層、40層、或いはそれ以上の形成が必要となるが、例えば90%以上の反射率で足りるLEDの場合は、数層から10層程度でも構わない。
図1(b)に示すように、発光層1102の移設先の基板である第2の基板110は、シリコン基板、或いはLEDを駆動するための半導体駆動回路1800が形成されたシリコン基板を示す。ここでは駆動回路1800が形成されたシリコン基板を基本として示すこととする。
この基板110の表面には、LEDと電気的に接続するための電極パッド1900、1901が形成されている。そして、移設されてくるLED部と、駆動回路とを電気的に分離するために、有機絶縁膜1111が形成されている。
なお、駆動回路がない、単なるシリコン基板を用いる場合には、図中の「駆動回路1800」と「電極パッド1900、1901」を省略して考えればよい。
有機絶縁膜1111は、第1基板100と第2基板110とを接着するための接着剤を兼ね、そして粘着性があり且つ平坦な膜であることが好ましい。
例えば、この有機絶縁膜としては、ポリイミドなどの有機物をスピンコート形成した膜が用いられる。勿論、ポリイミド以外の材料であっても、絶縁性、粘着性、熱可塑性などの条件が整っていれば使用可能である。なお、有機絶縁膜を例に挙げたが、無機系(SOGなど)の絶縁膜も発明に適用できる。
例えば、この有機絶縁膜としては、ポリイミドなどの有機物をスピンコート形成した膜が用いられる。勿論、ポリイミド以外の材料であっても、絶縁性、粘着性、熱可塑性などの条件が整っていれば使用可能である。なお、有機絶縁膜を例に挙げたが、無機系(SOGなど)の絶縁膜も発明に適用できる。
図3では、前記第1の基板100と第2の基板110とのの貼り合わせ工程について説明する。
第1の基板100の表面に形成されている前記DBR層1103と発光層1102とを島状領域に分かれるように溝を形成することでパターニングする。具体的には、DBR層と発光層とをエッチングして分離層1104を露出させる。エッチングは分離層が露出したところでストップするのが好ましいが、分離層を貫通して基板に達しても後のプロセスは可能である。分離層中でエッチングがストップできれば、分離した後の(第1の)基板は再利用可能となる。なお、第1の基板110と分離層1101との間にエッチングストップ層として機能する層を設けておいてもよい。
第1の基板100の表面に形成されている前記DBR層1103と発光層1102とを島状領域に分かれるように溝を形成することでパターニングする。具体的には、DBR層と発光層とをエッチングして分離層1104を露出させる。エッチングは分離層が露出したところでストップするのが好ましいが、分離層を貫通して基板に達しても後のプロセスは可能である。分離層中でエッチングがストップできれば、分離した後の(第1の)基板は再利用可能となる。なお、第1の基板110と分離層1101との間にエッチングストップ層として機能する層を設けておいてもよい。
図3のように、DBR層1103、発光層1102が島状にパターニングされた面を、第2の基板の有機絶縁膜1111と接着する。この際、後にLEDと駆動回路とを電気的に接続するためにアライメントしてから貼り合わせるのがよい。貼り合わせ工程は、互いの面を接触させた後、加熱をして接着強度を高めることが好ましい。加熱温度に関しては絶縁膜の材料によって異なるが、有機絶縁膜の場合は概ね数十℃から300℃程度である。貼り合わせの結果、その貼り合わせ界面に表層を島状に分離した溝による空間が形成される。
図4では、分離層1101のエッチングによる転写工程を説明する。
上記貼り合わせにより形成された空間(溝)がエッチング液を導入する流路となる。この流路にエッチング液であるフッ酸溶液を注入する。溶液の注入方法としては、基板全体を溶液の中に浸漬するだけでも構わないが、より溶液の浸透を促進するためには貼り合わせ界面に向けて溶液のジェットを照射したり、超音波をかけるのが好ましい。
上記貼り合わせにより形成された空間(溝)がエッチング液を導入する流路となる。この流路にエッチング液であるフッ酸溶液を注入する。溶液の注入方法としては、基板全体を溶液の中に浸漬するだけでも構わないが、より溶液の浸透を促進するためには貼り合わせ界面に向けて溶液のジェットを照射したり、超音波をかけるのが好ましい。
流路に入ったフッ酸溶液により、流路内部に露出している分離層が選択的にエッチングされ、図4に示すようにDBR層1103と発光層1102が第2の基板110に転写(あるいは移設)される。
こうして、本実施形態に係るLEDアレイが製造されることになる。
以下では、第2の基板110に駆動回路1800が設けられている場合に、発光層と当該駆動回路とを電気的に接続する方法の一例を述べる。
こうして、本実施形態に係るLEDアレイが製造されることになる。
以下では、第2の基板110に駆動回路1800が設けられている場合に、発光層と当該駆動回路とを電気的に接続する方法の一例を述べる。
図5は、LEDと駆動回路1900とを電気的に接続する工程を説明するための図である。
転写された発光層1102は、P層とN層で構成されている(P、Nは導電型を示す)。表面の導電型と反対の導電型の層が露出するまで発光層の一部をエッチングし、その後絶縁膜で全体を覆う。そして電極コンタクトを取る部分にコンタクトホールを形成する。この際、駆動回路の電極パッドとLEDを接続するために、有機絶縁膜を貫通するビアホールを形成し、電極材料をデポジション及びパターニングすることにより、LEDと駆動回路を接続する。
転写された発光層1102は、P層とN層で構成されている(P、Nは導電型を示す)。表面の導電型と反対の導電型の層が露出するまで発光層の一部をエッチングし、その後絶縁膜で全体を覆う。そして電極コンタクトを取る部分にコンタクトホールを形成する。この際、駆動回路の電極パッドとLEDを接続するために、有機絶縁膜を貫通するビアホールを形成し、電極材料をデポジション及びパターニングすることにより、LEDと駆動回路を接続する。
この際、LEDを複数個パターニングしておくことで、駆動回路により制御されるLEDアレイが出来上がる。
なお、図5では、発光層と駆動回路とをDBR層1103を介して、電気的に接続する様子を示しているが、勿論、発光層の表面側に位置する導電型と反対の導電型からなる層を露出させて、当該露出部と、駆動回路とを電気的に直接接続することもできる。
なお、図5では、発光層と駆動回路とをDBR層1103を介して、電気的に接続する様子を示しているが、勿論、発光層の表面側に位置する導電型と反対の導電型からなる層を露出させて、当該露出部と、駆動回路とを電気的に直接接続することもできる。
(第1の基板上の層構成)
なお、図1においては、前記第1の基板100上には、前記分離層を介して、該分離層側から前記発光層と前記DBR層とがこの順番で形成されている場合を示したが、該分離層側から前記DBR層と前記発光層とをこの順番で形成しておくこともできる。斯かる場合は、後述するように、一旦、別な仮基板に貼り合わせた後、更に、第2の基板に貼り合わせる工程が必要となる。仮基板を用いない場合には、前記貼り合わせ工程(前記DBR層と第2の基板との貼りあわせ工程)を経た後、前記分離工程を行うことになる。また、仮基板を用いる場合には、前記パターニング工程後、前記発光層と仮貼り合わせ基板とを貼り合わせた後、前記分離工程を行い、その後、前記貼り合わせ工程(前記DBR層と第2の基板との貼りあわせ工程)を行うことになる。
なお、図1において、第1の基板110と分離層1101との間に、あるいは、分離層と発光層1102との間に別な層が介在する場合も本発明に含まれる。
なお、図1においては、前記第1の基板100上には、前記分離層を介して、該分離層側から前記発光層と前記DBR層とがこの順番で形成されている場合を示したが、該分離層側から前記DBR層と前記発光層とをこの順番で形成しておくこともできる。斯かる場合は、後述するように、一旦、別な仮基板に貼り合わせた後、更に、第2の基板に貼り合わせる工程が必要となる。仮基板を用いない場合には、前記貼り合わせ工程(前記DBR層と第2の基板との貼りあわせ工程)を経た後、前記分離工程を行うことになる。また、仮基板を用いる場合には、前記パターニング工程後、前記発光層と仮貼り合わせ基板とを貼り合わせた後、前記分離工程を行い、その後、前記貼り合わせ工程(前記DBR層と第2の基板との貼りあわせ工程)を行うことになる。
なお、図1において、第1の基板110と分離層1101との間に、あるいは、分離層と発光層1102との間に別な層が介在する場合も本発明に含まれる。
(島状パターニング)
前記パターニング工程は、島状に素子分離された前記発光層が、複数の発光部を含むようにパターニングする工程であり、前記分離工程後に、前記複数の発光部を、個々の発光点に対応する素子分離を行うこともできる。
前記パターニング工程は、島状に素子分離された前記発光層が、複数の発光部を含むようにパターニングする工程であり、前記分離工程後に、前記複数の発光部を、個々の発光点に対応する素子分離を行うこともできる。
また、前記パターニング工程において、島状に素子分離された前記発光層のそれぞれが、一つの発光点に対応するようにパターニングしておくこともできる。
更にまた、前記DBR層と発光層とを島状にパターニングするパターニング工程は、複数の発光素子がアレイ状に配列する領域を形成する工程であり、該領域のサイズは、前記第2の基板をダイシングする際のチップサイズと一致さることも好ましい。
更にまた、前記DBR層と発光層とを島状にパターニングするパターニング工程は、複数の発光素子がアレイ状に配列する領域を形成する工程であり、該領域のサイズは、前記第2の基板をダイシングする際のチップサイズと一致さることも好ましい。
また、前記DBR層と発光層とを島状にパターニングするパターニング工程は、複数の発光素子がアレイ状に配列する領域を形成する工程である。該領域のサイズは、前記第2の基板をダイシングする際のチップサイズよりも小さく、且つ該領域同士の間隔は、該チップサイズの間隔と等しくなるようにしてもよい。
(DBR/発光層/DBR)
なお、前記第1の基板100上の前記発光層は、前記DBR層1103と、該DBR層とは別のDBR層とで上下を挟むように構成することもできる。
なお、前記第1の基板100上の前記発光層は、前記DBR層1103と、該DBR層とは別のDBR層とで上下を挟むように構成することもできる。
以上、本実施形態1において説明した発明によれば、DBR反射層を有するLED薄膜を基板(必要に応じて駆動回路を有する。)に転写するため、通常のLEDに対して輝度増大する。
また、背景技術として説明したように、有機絶縁膜を介してメタル反射層付きのLEDに対して、発光層直下にDBR層があるので反射ロスが少ない為、輝度も増大する。
更に、反射界面に貼りあわせにおけるボイドが存在し難くなるので、製造プロセス上の信頼性も向上する。なお、シリコン基板に転写することにより、GaAs基板上のLED等に比して、熱放散効果も向上する結果、熱による基板の歪や輝度低下を避けることができる。
以上説明したように、本実施形態に係る発明では、発光素子基板として化合物半導体基板(あるいはGe基板)を用い、これに分離層、発光層、DBR層の順に成長する。
そして、表面のDBR層を絶縁膜を介してシリコン基板、或いは駆動回路が形成されたシリコン基板に貼り合わせ、分離層をエッチング分離することで発光層とDBR層をシリコン基板或いは駆動回路が形成されたシリコン基板に転写する構成をとる。
これにより従来の化合物半導体基板をそのまま使用するDBR法よりも熱放散特性の改善が可能になる。さらに、駆動回路が形成されたシリコン基板に発光層及びDBR層を転写する場合には、LEDアレイを実装する際の化合物半導体基板と駆動回路間のワイヤーボンディング実装を大幅に軽減できる。
更に転写する化合物半導体膜をDBR層、発光層、DBR層のように、発光層を反射膜で挟み込む構造をとることでLEDの放射角が狭小化できる。このLEDアレイを光源として用いた電子写真装置(プリンタ)においては、従来のようなLED放射光を感光体表面に集光するためのロットレンズを省略することもできる。
また、非特許文献1に示した、金属反射層を利用した発光素子層転写と比しても、従来の工程である金属反射層、その上の接着層を介しての貼り合わせよりも直接発光層の直下にDBR反射層がある分反射効果が高くなる。また、放出光が接合ボイドの影響を受け難いので信頼性が高い。更に、金属反射膜の形成工程がないということは、即ち金属反射膜の段差を埋めて絶縁膜で平坦化する工程がないということであり、その結果トータルの接着層を薄くできるので熱放散特性の改善効果が大きい。
トータルコストの改善に関しては、以下のように考えられる。
トータルコストの改善に関しては、以下のように考えられる。
化合物半導体基板上に分離層、発光層、DBR層の構造を1対として複数対の層を連続的にエピタキシャル成長し、表層の1対を駆動回路に転写する工程を複数回繰り返すことが可能である。そして、一回のエピタキシャル成長で複数枚の発光素子層転写基板を得ることができる。このためトータルコストの改善が可能となる。
尚、化合物半導体基板上に成長する膜が分離層、発光層、DBR層の順番である場合には、最表面のDBR層を直接駆動回路基板上の絶縁膜に接着すれば良い。但し、分離層、DBR層、発光層の順番にエピタキシャル成長した場合でも、以下の構成により転写可能である。すなわち、最表面の発光層を一旦仮基板に接着して分離層より分離することで仮基板に転写し、更にもう一度仮基板から駆動回路基板に発光層及びDBR層を転写する、2回転写でも同等の発光素子が作製可能である。
また、ロッドレンズを介さずに、小スポットサイズを感光体表面に形成する際については、以下のように考えられる。すなわち、DBRを基板側界面、及び/又は基板表面に設置して、指向性を向上させるだけでは、高解像度プリンタのスポットサイズ(20μmφ@1200DPI)を実現するためには、不十分である場合がある。その際には、デバイス発光面積の縮小化、即ちLED素子自身の縮小化を行えばよい。例えば、所望の潜像形成のための感光体層表面におけるスポットサイズの半分以下のデバイスの発光面積となるように設計するのが望ましい。
(第2の実施形態:マルチエピ)
次に図6を用いて、上記図1から図5に示したプロセスを発展させたもので、コスト低減を目的とした第2の実施形態例を説明する。
図6は、第2の実施形態における第1基板上の層構成の説明図である。
第1実施形態例では第1の基板上に分離層、発光層、DBR層を順次積層したが、第2の実施形態では、この3層を1対として、複数対のエピタキシャル成長を行なったものを示している。すなわち、前記3層を1対とする部材を複数組積層するのである。
次に図6を用いて、上記図1から図5に示したプロセスを発展させたもので、コスト低減を目的とした第2の実施形態例を説明する。
図6は、第2の実施形態における第1基板上の層構成の説明図である。
第1実施形態例では第1の基板上に分離層、発光層、DBR層を順次積層したが、第2の実施形態では、この3層を1対として、複数対のエピタキシャル成長を行なったものを示している。すなわち、前記3層を1対とする部材を複数組積層するのである。
図6では分離層3101、発光層3102、DBR層3103の組を3対成長した例が示されている。4101、5101は分離層を、4102、5102は発光層を、4103、5103はDBR層をそれぞれ示している。
本実施形態の目的は、一度に複数組の転写層を形成し、これを第2の基板に1対ずつ転写することで複数の膜転写基板を作成し、コスト低減を図るものである。
図7では、転写プロセスの工程を説明する。
第1の基板200上に、複数対成長した分離層、発光層、DBR層の表面1対のDBR層5103、発光層5102を第1実施形態と同じ要領でパターニング及びエッチングして分離層5101を露出する。この後の貼り合わせ工程、分離工程、膜転写後のデバイス作成工程は第1の実施形態と同じである。
第1の基板200上に、複数対成長した分離層、発光層、DBR層の表面1対のDBR層5103、発光層5102を第1実施形態と同じ要領でパターニング及びエッチングして分離層5101を露出する。この後の貼り合わせ工程、分離工程、膜転写後のデバイス作成工程は第1の実施形態と同じである。
但し、膜転写後に分離した第1の基板200は、基板表面から分離層4101、発光層4102、DBR層4103が残されており、再び最初の工程に基板を投入できる。
このようにして1枚の第1基板から複数枚の膜転写された第2基板を形成することが可能となる。
このようにして1枚の第1基板から複数枚の膜転写された第2基板を形成することが可能となる。
(第3の実施形態:仮基板利用)
次に図8を用いて、膜転写方法の更なるバリエーションである第3の実施形態例を説明する。
次に図8を用いて、膜転写方法の更なるバリエーションである第3の実施形態例を説明する。
図8は第1基板300の説明図である。
第1実施形態と異なり、基板表面から分離層8301、DBR層8303、発光層8302の順番でエピタキシャル成長する。
第1実施形態と異なり、基板表面から分離層8301、DBR層8303、発光層8302の順番でエピタキシャル成長する。
図9は、仮基板320への貼り合わせ工程の説明図である。
第1及び第2実施形態と同様に、島状領域にパターニングした後、発光層8302、DBR層8303までエッチングして分離層8301を露出させる。
次いでこの表面を仮接着機能を有する仮基板320と貼り合せる。そして前記実施形態と同じ要領で分離層をエッチングすることで、発光層及びDBR層を仮基板に一旦転写する。
第1及び第2実施形態と同様に、島状領域にパターニングした後、発光層8302、DBR層8303までエッチングして分離層8301を露出させる。
次いでこの表面を仮接着機能を有する仮基板320と貼り合せる。そして前記実施形態と同じ要領で分離層をエッチングすることで、発光層及びDBR層を仮基板に一旦転写する。
図10は、仮基板320から本基板への再転写工程の説明図である。
第1及び第2実施形態と同様に、駆動回路が形成され、更にその表面に有機絶縁膜8311が塗布された第2の基板310を用意する。これと仮基板320に転写された膜の分離面を貼り合わせ、加熱等により第2基板との貼り合わせ強度を確保した後に仮基板を分離する。仮基板の分離方法に関しては、仮基板の接着剤を選択的に溶解して分離する方法や、紫外線を照射することで粘着性を失活する接着剤を予め用いるなどの方法がある。
第1及び第2実施形態と同様に、駆動回路が形成され、更にその表面に有機絶縁膜8311が塗布された第2の基板310を用意する。これと仮基板320に転写された膜の分離面を貼り合わせ、加熱等により第2基板との貼り合わせ強度を確保した後に仮基板を分離する。仮基板の分離方法に関しては、仮基板の接着剤を選択的に溶解して分離する方法や、紫外線を照射することで粘着性を失活する接着剤を予め用いるなどの方法がある。
図11及び図12は第1、第2の実施形態と同じ工程となるため、説明を省略する。また第3の実施形態に第2実施形態と同様の複数対エピ層転写を応用することも勿論可能である。なお、図11において、310は第2の基板、2800は駆動回路、8900と8901は電極パッド、8311は有機絶縁膜、8303はDBR層、8302は発光層である。図12において、8597は絶縁膜(SiO2やSiNなど)、8598はメタル配線である。図の9599は、p−コンタクト層との接続を、9598はn−コンタクト層との接続を示している。
(第4の実施形態:第2の本発明について)
また、上述の第2の本発明は、シリコン基板上に、DBRミラーを介して発光素子が設けられていることを特徴とする発光デバイスである。
また、上述の第2の本発明は、シリコン基板上に、DBRミラーを介して発光素子が設けられていることを特徴とする発光デバイスである。
DBRを設けたいわゆるマイクロキャビティLED構成にした後、これをシリコン基板に移設し、より指向性の高いスポットを実現して、ロッドレンズを必須としない、密着型プリンタヘッドを得ることができる。このようなLEDアレイの製造方法は、以下のようにして行うことができる。
(工程1)まず、第1の半導体基板の表面に分離層、発光層、DBR層の順に成膜し、これを半導体回路が形成された第2の基板に絶縁膜を介して貼り合わせる。
(工程2)前記分離層をエッチング除去することにより前記第1の基板の発光層及びDBR層を前記第2の基板に転写する。
(工程3)転写された前記発光層を複数の発光部にアレイ化する工程、
複数の前記発光部と、該発光部の点灯を制御するための前記半導体回路の電極部分とを電気的に接続する。
(工程1)まず、第1の半導体基板の表面に分離層、発光層、DBR層の順に成膜し、これを半導体回路が形成された第2の基板に絶縁膜を介して貼り合わせる。
(工程2)前記分離層をエッチング除去することにより前記第1の基板の発光層及びDBR層を前記第2の基板に転写する。
(工程3)転写された前記発光層を複数の発光部にアレイ化する工程、
複数の前記発光部と、該発光部の点灯を制御するための前記半導体回路の電極部分とを電気的に接続する。
なお、工程1において、発光層とDBR層とを予め島状にパターニングしておくことが好ましい。このパターニングは、発光層とDBR層とに溝を形成することにより行われる。この溝は、分離層に到達するまでの深さを有する溝であることが好ましい。また、工程3おける複数の発光部にアレイ化する工程は、前記島状にパターニングされている発光層を、通常のプロセスを用いて、複数の発光部にアレイ化する工程である。例えば、発光点に対応する箇所(例えば上面図で20μm×20μmの矩形)の回りに溝を形成する。斯かる溝の深さは、表面側に存在する導電型の領域を面内方向に実質的に分断できればよい。勿論、活性層に到達するまで溝を深くしてもよい。
(第5の実施形態:DBR層を利用して、電気的接続)
本実施形態に係る発光素子について、図18を利用して説明する。
図18において、2810は基板(例えばシリコン基板や透明基板やSOI基板である。)であり、2811は絶縁層、2812は発光層、2813はDBR層である。DBR層は、複数の半導体膜(具体的には、互いに異なる屈折率からなるペアが複数積層されている。)からなる。
そして、2877、2897、2887は絶縁層であり、2898は第1の電極、2888は第2の電極である。
本実施形態に係る発光素子について、図18を利用して説明する。
図18において、2810は基板(例えばシリコン基板や透明基板やSOI基板である。)であり、2811は絶縁層、2812は発光層、2813はDBR層である。DBR層は、複数の半導体膜(具体的には、互いに異なる屈折率からなるペアが複数積層されている。)からなる。
そして、2877、2897、2887は絶縁層であり、2898は第1の電極、2888は第2の電極である。
前記発光層の前記DBR層とは反対側に、前記発光層に駆動電流を流すための第1の電極2888が設けられている。
前記発光層2812に駆動電流を流すための第2の電極が、前記DBR層を構成する、前記発光層側の前記半導体膜と電気的に接続しているのが特徴である。
前記発光層2812に駆動電流を流すための第2の電極が、前記DBR層を構成する、前記発光層側の前記半導体膜と電気的に接続しているのが特徴である。
ここで、発光層側の半導体膜とは、DBR層を第1及び第2の半導体膜からなるぺアをn組(例えば10組)積層している場合に、DBR層の層厚に関して、n/2ペア分よりも発光層側にある半導体膜という意味である。換言すれば、発光層との界面側からDBR層の層厚の2分の1までにある半導体膜(DBRを構成している膜である。)に、第2の電極が接触していることを意味する。勿論、前記発光層と界面を形成している、DBR層を構成している半導体膜や、DBR層内部の半導体膜と、前記第2の電極とを直接、電気的に接触させることもできる。
図18においては、基板2810上に半導体多層膜を含み構成されるDBR層2813と、発光層2812とをこの順に備え、前記DBR層上には、前記発光層が設けられていない領域3800が存在する場合が示してある。DBR層2813と絶縁膜2811との間には金属層などを介在させることもできる。
そして、前記発光層2812に駆動電流を流すための第1電極2898が、前記発光層2812の前記DBR層2813とは反対側で電気的に接続している。更に、前記発光層2812に駆動電流を流すための第2電極2888が、前記発光層2812側の前記半導体多層膜2813に、前記領域3800において、電気的に接続されている。
このような構成を採用すれば、DBR層2813の前記発光層2812とは反対側に電極を設けて駆動電流を流す場合よりも、DBR層の積層方向に対する高抵抗化の影響を低減できる。
前記発光層の膜構成や転写プロセスの形態に応じて、前記DBR層はn型でもp型でもよい。
特に、前記DBR層が、n型DBR層である場合、上記の高抵抗化の影響はより低減することができる。
特に、前記DBR層が、n型DBR層である場合、上記の高抵抗化の影響はより低減することができる。
なお、前記発光層2812と前記DBR層との界面を構成する半導体膜(前記半導体多層膜の一部)と、第2の電極2898とを物理的に接触させることができる。また、前記界面と前記第2の電極との直接接触では界面の影響が強い場合には、積極的に前記界面から数層分深い位置にある半導体膜と前記第2の電極とを接触させることもできる。また、図18のようにDBR層2813を機能を分けて使用することは好ましい。すなわち、領域3800の部分では、電極との接続用にDBR層を用い、領域3800以外の部分(発光層の直下の部分)では、発光層からの光の取り出し量を上げるために用いることは非常に好ましい。
光学的反射層として働く前記DBR層を、発光活性層、或いは、クラッド層に直接設けた場合は、自らの発光波長を吸収してしまうコンタクト層(DBR層上部に設置される接続抵抗を低減させる目的で設ける場合がある。)による光吸収を回避できる。勿論、本実施形態に係る発明は、発光層2812とDBR層との間にコンタクト層を設けることを何ら排除するものではない。
また、発光層を含むデバイス領域と反射金属層との間に絶縁物を介在させる場合には、当該絶縁物による光吸収の影響が大きいが、光学的反射層として働く前記DBR層を、発光活性層、或いは、クラッド層に直接設けておくことにより、それを抑制できる。
また、マトリックス駆動を行う場合のように、各素子毎に第一、第二電極を独立に引き出すことが必要となる場合も、本形態のように、発光活性層直下のDBR層を電極に用い、更に該電極は基板とは電気的に絶縁層を介して、独立分離しているので好適である。
即ち、DBR層は発光強度増倍効果を発揮するミラー反射効果と不純物添加によって、キャリヤ密度を増やし、低抵抗化して、LED素子の独立した下部電極として用いることが可能となる二つの効能が同時に達成される。
また、LEDなどの発光素子を載置する基板として、化合物半導体基板を用いる従来のデバイスに比較して、シリコン基板を用いることによって、数倍の熱伝導特性の向上が計られる。
「基板2810」は、シリコン基板のほかにも、ガラス基板、石英基板、金属基板、セラミック基板、絶縁膜をコーティングした基板、などが適用できる。その基板の厚さとしては、例えば、300μmから1000μmの範囲、強度の確保やプロセス上の観点からは、好ましくは、400μmから800μmの範囲である。なお、基板2810となるシリコン基板上やその内部に駆動回路(図5の1800)を設けておくこともできる。斯かる場合は、図5のように、第2電極と2888と、駆動回路側の電極1900(図5)を電気的に接続することになる。
「絶縁層2811」は、例えば有機材料からなる膜である。有機材料からなる膜とは、例えばポリイミド系あるいは、他の有機絶縁膜、または絶縁フィルムである。このように、有機材料からなる膜としては、ポリイミドなどの有機絶縁膜である。具体的には、絶縁膜は、ポジ型の感光性ポリイミドを採用できる。もちろん、感光した後、当該露光部分は実質的には、更なる感光性は有さない。なお、ポジ型ではなくネガ型の感光性ポリイミドはもちろん、非感光性のポリイミドも、別途マスクなどを利用できる。なお、このポリイミドに関しては、たとえば、日立化成 デュポン マイクロシステムズ株式会社から提供されている。
また、感光性を有するポリイミドについて、特開2005−012034号公報に詳しく記載されている。具体的には、芳香族無水物に二重結合を持ったアルコール(例えばメタクリル酸ヒドロキシエチル)を反応させジカルボン酸を形成し、これにジアミンを反応させて、側鎖に二重結合をもったポリアミドを形成する。これはポリアミック酸のカルボキシル基を重合性の二重結合を持った構造に置換した構造に相当する。このポリマーを光開始剤や増感剤、接着助剤と一緒にNMP(n−メチルピロリドン)のような極性溶媒に溶かしたものが、感光性ポリイミドである。また、その他の有機材料膜は、化合物半導体基板とシリコン基板とを貼り合せるために用いることができる。上述のポリイミド以外にも、エポキシ系接着層などを採用できる。
また、絶縁層2811としては、上述のように有機材料膜のみならず、酸化シリコン膜などの無機系の絶縁性の酸化膜を用いることもできる。また、シロキサン系の樹脂なども使用できる。
なお、例えば基板2810としてのシリコン基板上及び/またはその内部を利用して、回路領域を有する場合には、スピンオングラス(SOG)を利用して、当該回路領域上の平坦性をあげるために酸化シリコン絶縁膜を形成してもよい。もちろん、複数種類の絶縁膜を積層して利用することもできる。また、ポリイミドなど有機系材料を用いて絶縁膜を形成することもできる。特に、スピン塗布により有機材料を塗布し、溶媒を揮発させるプリベーク工程を経て接着性を挙げながら第1の基板に貼り合わせ、その後密着性をあげることは、生産性の面からも有効である。
また、本発明においては、絶縁膜として感光性のポリマーシートを利用できる。それ自体が接着性を有することがより好ましい。なお、第2の基板上に絶縁膜を形成する場合や、第1の基板側に絶縁膜を形成する場合には、加熱、圧着工程を経て形成してもよい。もちろん、溶液状の有機系材料(感光性のポリイミドなど)をスピン塗布によって成膜してもよい。あるいは、感光性のポリイミドをドライフィルムのようなシート状に形成した感光性ポリイミドシートを利用することもできる。
勿論、基板2810がガラスなどの絶縁基板である場合には、当該絶縁層は省略できる。なお、絶縁層2811と基板2810との間に金属や合金などからなる領域を介在させることもできる。このような金属などを放熱性をあげるために用いることもできる。また、DBR層2813を用いることにより、放熱性が悪くなるような場合には、DBR層2813と絶縁層2811との間に熱伝導性の良い金属層などを介在させることもできる。斯かる場合、貼りあわせ工程による接合界面は、DBR層2813と金属層との間でも、あるいはDBR層2813上に金属層まで形成した後、絶縁層2811と貼りあわせることもできる。なお、DBR層2813と絶縁層との間に金属層を設けることにより、DBR層へのメタルの拡散によりDBR層内の屈折率が変化を抑制できる。
「発光層2812」は、特に制限されるものではなく、既述の、あるいは後述する材料を適用でき、例えばAlGaAsを用いたダブルへテロ接合型や、GaAsPを用いたホモ接合型などを採用できる。発光層をダブルヘテロ型構造にする場合、クラッド層とDBR層との間には、コンタクト層を設けてもよい。
「DBR層2813」は、既述の、あるいは後述する材料を適用できる。前記DBR層を構成する屈折率が他方よりも低い低屈折率層は、AlxGa1−xAs(0≦x≦0.8)、AlInGaP系材料、あるいはAlGaP系材料から選択することができる。そして、成長基板からの分離時に寄与するエッチング犠牲層を、AlAsあるいはAlxGa1−xAs(0.7≦x≦1.0)から選択しておく。そして、この分離層を選択的にエッチング除去する際に、前記低屈折率層にダメージが入り難い材料の組わせとしておくことが好ましい。なお、犠牲層として、AlAs層を選択し、低屈折率層として、AlInGaP系材料、あるいはAlGaP系材料を用いる場合には、Alの含有量に大きく依存せず、選択的な分離層の除去が可能である。なお、DBR層の構成としては、(高屈折率層/低屈折率層)の組み合わせとして、特に、フッ酸耐性の高いDBR構成として、下記の3例が挙げられるがこれに限定されるものではない。
1)Al0.6Ga0.4As/Al0.2Ga0.8As
2)AlInGaP/Al0.2Ga0.8As
3)AlGaP/Al0.2Ga0.8As
なお、ペア数はレーザ(LD)を作製する場合では、99.9%以上の反射率を求めるために30層、40層、或いはそれ以上の形成が必要となるが、例えば90%以上の反射率で足りるLEDの場合は、数層から10層程度でも構わない。
1)Al0.6Ga0.4As/Al0.2Ga0.8As
2)AlInGaP/Al0.2Ga0.8As
3)AlGaP/Al0.2Ga0.8As
なお、ペア数はレーザ(LD)を作製する場合では、99.9%以上の反射率を求めるために30層、40層、或いはそれ以上の形成が必要となるが、例えば90%以上の反射率で足りるLEDの場合は、数層から10層程度でも構わない。
例えば、発光層2812を、ダブルへテロ型の構造(クラッド層:p−Al0.4Ga0.6As、活性層:p−Al0.13Ga0.87As、DBR層側に位置するクラッド層:n−Al0.23Ga0.77As)にする。そして、n型のDBR層2813として、Al0.2Ga0.8As:633Å/Al0.8Ga0.2As:565Åの組を20ペア積層して構成することができる。斯かる場合、n型のDBR層におけるSiのドープ量は、0.5×1018/cm3以上5×1018/cm3の範囲、例えば、1×1018/cm3から2×1018/cm3の範囲にするのが好ましい。n型クラッド層のSiのドープ量は、n−AlxGa1−xAs(x=0.23)0.5umに対して2e18/cm3程度にするのがよい。
n型DBR層の電気抵抗率が、約0.2×10−3Ωcm以上8×10−3Ωcm以下の範囲、好ましくは、1×10−3Ωcm程度にするのがよい。
なお、過剰な不純物添加によりDBR層の結晶性を著しく損なわないようにすることが好ましい。
なお、過剰な不純物添加によりDBR層の結晶性を著しく損なわないようにすることが好ましい。
発光層をダブルへテロ型構造で構成している場合は、互いに近接するn型クラッド層とn型DBR層(なお、両者の間にコンタクト層が介在する場合もある)とに関して、以下のような関係にするのがよい。すなわち、n型DBR層の抵抗率を10%以上、好ましくは20%以上、更に好ましくは35%以上、n型クラッド層に比して同等か、或いは低減させるのがよい。なお、駆動電流に対して、抵抗値の問題が大きくなければ、クラッド層とn−DBR層との抵抗率は、同等にすることもできる。
p型DBRの場合は、カーボンなどのドープ量をあまりに多くしすぎると、フリーキャリア吸収による発光効率への影響があることから、好ましい構成としては、n型DBR層を用いるのが好ましい。
絶縁層2877、2887、2897は、例えば酸化シリコンなどである。
絶縁層2877、2887、2897は、例えば酸化シリコンなどである。
第1電極2898や第2電極2888は、金、白金、Al、Cu、銀、あるいはこれらの合金などを適宜採用できる。
前記第2の電極2898は、前記DBR層2813を構成する前記半導体多層膜に直接接続されていることが好ましい。
前記第2の電極2898は、前記DBR層2813を構成する前記半導体多層膜に直接接続されていることが好ましい。
前記基板2810は、シリコン基板を含み構成され、該シリコン基板上に絶縁領域2811を介して、前記DBR層2813を設けることもできる。絶縁領域は、酸化シリコンや、有機絶縁膜を用いて構成できる。
また、前記基板2810と前記絶縁領域2811を含み構成される部材3850の内部に前記発光素子2812を駆動するための駆動回路を有している構成にすることもできる。
本実施形態において、2897は絶縁膜である。駆動用の回路は、前記部材3850の内部に設けてもよいし、該部材の内部ではない、別の部分に設けることもできる。
本実施形態にて説明した前記発光素子を、アレイ状に配置してLEDプリンタヘッドを構成したり、当該ヘッドを用いてLEDプリンタを提供できる。更に、当該プリンタヘッドを複数備えていることによりLEDプリンタやカラーLEDプリンタを構成してもよい。
(第6の実施形態:LEDプリンタ)
本実施形態に係るLEDプリンタは、以下の特徴を有する。すなわち、シリコン基板上に化合物半導体を発光層として含み、且つ該シリコン基板と該発光層との間にDBR層が設けられているLEDアレイ(図17の7300)を有する。そして、該LEDアレイを光源として静電潜像を書き込むための感光ドラム(同図の7200)と、帯電器(不図示)とを備え、前記感光ドラムと前記LEDアレイとの間に、ロッドレンズアレイが設けられていないことを特徴とする。ここでいう、ロッドレンズアレイとは、図15に示すように、感光ドラムとLEDアレイとの間に介在するものであるが、DBR層を利用していることにより、ロッドレンズアレイを省略することができる。
なお、LEDアレイ自体は、上記第1から第3の実施形態において説明した製造方法により作製されたLEDアレイでもよいし、他の方法により作製されていてもよい。
本実施形態に係るLEDプリンタは、以下の特徴を有する。すなわち、シリコン基板上に化合物半導体を発光層として含み、且つ該シリコン基板と該発光層との間にDBR層が設けられているLEDアレイ(図17の7300)を有する。そして、該LEDアレイを光源として静電潜像を書き込むための感光ドラム(同図の7200)と、帯電器(不図示)とを備え、前記感光ドラムと前記LEDアレイとの間に、ロッドレンズアレイが設けられていないことを特徴とする。ここでいう、ロッドレンズアレイとは、図15に示すように、感光ドラムとLEDアレイとの間に介在するものであるが、DBR層を利用していることにより、ロッドレンズアレイを省略することができる。
なお、LEDアレイ自体は、上記第1から第3の実施形態において説明した製造方法により作製されたLEDアレイでもよいし、他の方法により作製されていてもよい。
勿論、上記第1から第3の実施形態に係る発明を用いて、LEDプリンタを作製する場合に、本発明は、前述のロッドレンズアレイを使用しない場合は勿論、使用する場合も包含する。
(第7の実施形態:LEDアレイ、LEDプリンタ)
本実施形態に係るLEDアレイは、以下の3つの特徴を有する。
まず、駆動回路を有するシリコン基板上に絶縁層を介して、DBR層と発光層とをこの順に備えていること。そして、前記発光層と、反射ミラーとして機能する前記DBR層との間には有機絶縁膜が介在していないこと。更に前記駆動回路と前記発光層とは、直接的に、あるいは前記DBR層を介して間接的に電気的接続がなされていること。
本実施形態に係るLEDアレイは、以下の3つの特徴を有する。
まず、駆動回路を有するシリコン基板上に絶縁層を介して、DBR層と発光層とをこの順に備えていること。そして、前記発光層と、反射ミラーとして機能する前記DBR層との間には有機絶縁膜が介在していないこと。更に前記駆動回路と前記発光層とは、直接的に、あるいは前記DBR層を介して間接的に電気的接続がなされていること。
この3つの特徴を有するLEDアレイと、該LEDアレイを光源として静電潜像を書き込むための感光ドラムと、帯電器とを設けて、LEDプリンタを構成することもできる。
なお、上記した本発明に係るLEDアレイと、そのLEDプリンタヘッドは、カラーのLEDプリンタに適用される。カラープリンタの一構成例について簡単に述べる。マゼンタ(M)、シアン(C)、イエロー(Y)、ブラック(K)のそれぞれに対応した各感光体ドラムを有する。そして、各ドラムに対応したLEDプリンタヘッドを備えることになる。そして、転写紙を搬送すると共に各感光体ドラムに接触させるための搬送ベルトや、給紙用のレジストローラ、定着ローラを有する。更に、必要に応じて、除電用のチャージャーや転写紙の先端検出用センサも設ける。
なお、上記した本発明に係るLEDアレイと、そのLEDプリンタヘッドは、カラーのLEDプリンタに適用される。カラープリンタの一構成例について簡単に述べる。マゼンタ(M)、シアン(C)、イエロー(Y)、ブラック(K)のそれぞれに対応した各感光体ドラムを有する。そして、各ドラムに対応したLEDプリンタヘッドを備えることになる。そして、転写紙を搬送すると共に各感光体ドラムに接触させるための搬送ベルトや、給紙用のレジストローラ、定着ローラを有する。更に、必要に応じて、除電用のチャージャーや転写紙の先端検出用センサも設ける。
(実施例1)
図1から図5を用いて第1実施例を説明する。
4インチGaAs基板100上に、分離層1101であるp−AlAs層を100nm、発光層1102を約2000nm、n−DBR層1103をMOCVD法により成長する。発光層1102の詳細は、以下の通りである。
図1から図5を用いて第1実施例を説明する。
4インチGaAs基板100上に、分離層1101であるp−AlAs層を100nm、発光層1102を約2000nm、n−DBR層1103をMOCVD法により成長する。発光層1102の詳細は、以下の通りである。
すなわち、クラッド層となるp−Al0.4Ga0.6As:350nm、活性層となるp−Al0.13Ga0.87As:300nm、そしてDBR層側に位置するクラッドとなるn−Al0.23Ga0.77As:1300nm、からなっている。
また、n−DBR層1103の詳細は、Al0.2Ga0.8As:633Å/Al0.8Ga0.2As:565Åの組を20ペア積層して構成している。
次に、図3に示すように、最表面のDBR層1103にフォトリソ技術により350μm×8mmの島状領域を、前後左右100μm間隔をもって形成する。
次に、図3に示すように、最表面のDBR層1103にフォトリソ技術により350μm×8mmの島状領域を、前後左右100μm間隔をもって形成する。
次いで、前記100μmのパターニング領域を分離層1101が露出するまでエッチングし、溝1104を形成する。エッチング条件は30℃のNH4OH:H2O2=1:50溶液とする。約4分間でDBR層1103と発光層1102がエッチングされ、分離層1101が露出する。
次に、図2に示すように、駆動回路1800が形成されたシリコン基板110を用意し、その表面に溶剤に融解したポリイミドをスピンコートし、溶剤を蒸発させることで2μmの厚みのポリイミド膜1111を形成する。そして、図3に示すように、このポリイミド膜と前記GaAs基板100のDBR層1103側の面とを貼り合わせ、280℃、2時間の熱処理を行う。
そして、貼り合わせた基板を5%フッ酸溶液に浸し、超音波を印加する。これによりフッ酸溶液が貼り合わせ界面の溝1104に浸透し、分離層1101を溶かす。その結果、DBR層1103と発光層1102が、ポリイミド層(111)を介して駆動回路を有するシリコン基板110に転写される。
シリコン基板110上に転写された発光層1102に、図5に示すように、通常のLED作製プロセスを用いて発光領域20×20μm、間隔42μのアレイ状に発光素子を形成する。
この際、発光層1102の基板表面側にP型コンタクト層を、基板下側にn型コンタクト層を予め設けておくのがよい。また、n型コンタクト層は、DBR層1103に兼用させることもできる。更にLEDのn型コンタクトは、ポリイミド層1111のビアホールを介して駆動回路の電極パッド1900と接続される。
この結果幅350μm、長さ8mmのチップ上に、約190個のLEDアレイが駆動回路に接続された形で形成される。なお、駆動回路1800と発光層との電気的接続は、DBR層を介して、あるいはDBR層上に予めコンタクト層を設けておく、当該コンタクト層と接続させることもできる。かかる場合、図5において、DBR層と絶縁膜1111との間にコンタクト層が存在することになる。また、図5の発光層のうち、DBR層側に位置する導電型の領域と、駆動回路とを接続してもよい。
なお、本実施例のように、分離層を除去する際に、DBR層へのダメージが入り難いように、DBR層を構成する低屈折率側の層として、AlAs層自体やAlの酸化物は使用しない方が好ましい。勿論、DBR層へのダメージが十分に低ければ、特に、DBR構成層の材料は限定されるものではない。
なお、従来のDBR法を用いたLEDとしては、GaAs発光素子基板上にDBR層、発光素子を順次成長しただけのものであり、当該発光素子基板をそのまま製品に実装していた。素子(LED)の密度が大きくなるほど、LEDを駆動するドライバ回路とLEDとのワイヤー接続本数が増し、コスト増の原因となる。また通常のLEDは化合物半導体基板を発光素子基板として用いるが、化合物半導体基板は熱放散特性が悪く、素子に電流を流す際に発光に寄与しないエネルギーが熱として蓄積され、発光特性を悪化する原因ともなってしまう。
本実施例により駆動素子回路と発光素子との電気的接続をワイヤー接続でなくフォトリソグラフィーで配線することが可能となる。つまりコスト的に有利になる可能性を含んでいる。また転写する基板がシリコン基板である場合には、基板の熱放散特性が良好なことから、特性劣化のない安定な強度の発光が得られる。
また、前述の非特許文献1で示した技術のように、金属反射膜が発光素子と連続構造でないということは、そこに貼り合わせ界面が介在するということである。このように、貼り合わせ面に発生するミクロ或いはマクロなボイド(空隙)のために、反射効率が更に悪化する場合があるが、本実施例においては、反射膜であるDBRと発光層とが連続構造であるので、上記ボイドによる影響も避けることができる。
このように本実施例によれば、本発明はLEDアレイの輝度特性を改善しつつ、上記DBR法や金属反射法の欠点、即ちDBR法におけるバルク基板の実装時のワイヤボンディングコスト増大、バルク基板の熱放散特性の改善が図られる。また金属反射法におけるボイドや接着剤による反射効率劣化の改善を行ない、更にトータルコストの増加を抑えるプロセスを提供する。更には、指向性の向上により、金属ミラーの反射光の拡散よりも、散乱光の減少が見られる。そのため、素子サイズを縮小することにより、より狭小なスポットサイズを得ることが可能となる。
更に、発光デバイスアレイとプリンタの感光体との距離を短縮させることにより、レンズ系のないプリントヘッドが実現される。
シリコン基板側の界面、そして表面側にもDBRを設けたマイクロキャビティLEDも本発明に含まれる。かかる場合、シリコン基板に移設し、より指向性の高いスポットを実現できる。そのため、感光体表面の位置調整が必要で、部品点数の増加するロッドレンズを必要としない、より好適な密着型プリンタヘッドを提供することができる。勿論、必ずしも、発光層の両側にDBRがある場合にのみ、ロッドレンズアレイを省略できるのではなく、一方側にのみDBR層がある場合にも省略することができる。
(実施例2)
図6を用いて第2実施例を説明する。
4インチGaAs基板200上に分離層であるp−AlAs層3101を100nm、発光層3102を約2000nm、n−DBR層3103を約2400nm形成する。更に連続して、前記3つの層を1対とする成長を2回繰り返す(分離層4101、5101)、(発光層4102、5102)、(DBR層4103、5103)。尚各層の詳細な構成は、実施例1と同じものとする。なお、本実施例では分離層、発光層、DBR層からなるペアを3回積層していることになるが、勿論、この回数は本発明において何ら限定されるものではない。4回以上繰り返すことも可能である。
図6を用いて第2実施例を説明する。
4インチGaAs基板200上に分離層であるp−AlAs層3101を100nm、発光層3102を約2000nm、n−DBR層3103を約2400nm形成する。更に連続して、前記3つの層を1対とする成長を2回繰り返す(分離層4101、5101)、(発光層4102、5102)、(DBR層4103、5103)。尚各層の詳細な構成は、実施例1と同じものとする。なお、本実施例では分離層、発光層、DBR層からなるペアを3回積層していることになるが、勿論、この回数は本発明において何ら限定されるものではない。4回以上繰り返すことも可能である。
図7のように、実施例1と同様にパターニングを行ない、DBR層5103、発光層5102の層厚に対応する深さまでエッチングして分離層5101を露出させる。このとき、分離層5101の下側にある層(DBR層、発光層、分離層)はパターニングしない。
この後、実施例1と同様に駆動回路が形成された第2の基板に、接着層を介して貼り合わせ、続いて分離層をエッチングしてDBR層及び発光層を駆動回路上に転写する。更に転写された発光層に通常のLEDプロセスを施し、LEDアレイを形成する。
分離されたGaAs基板(200)は、最表面にDBR層4103が現れるので、この後、上記プロセスをあと2回繰り返し、合計3枚の転写基板を得る。
(実施例3)
図8を用いて実施例3を説明する。
4インチGaAs基板300上に分離層8301であるp−AlAs層を100nm、n−DBR層8303を約2400nm、発光層8302を約2000nm、順次MOCVD法により成長する。尚各層の詳細な構成は、実施例1と同じものとする。
図8を用いて実施例3を説明する。
4インチGaAs基板300上に分離層8301であるp−AlAs層を100nm、n−DBR層8303を約2400nm、発光層8302を約2000nm、順次MOCVD法により成長する。尚各層の詳細な構成は、実施例1と同じものとする。
図9に示すように、実施例1と同様にパターニングを行ない、発光層8302、DBR層8303の深さまでエッチングして分離層8301を露出させる。
一方で、仮接着剤8321を表面に有する仮基板8320を用意し、発光層8302と仮接着剤8321面を接着する。
このときの仮接着剤(321)としては、アクリル系有機溶剤に溶解するもの(例えば、東京応化工業(株)製TZNR−Aシリーズ(製品名)である。)を用いる。また、仮基板8302としては、特に制限されるものではないが、上記接着剤を溶解させる際に使用する有機溶剤に対して耐性がある、例えば、石英基板を使用できる。勿論、シリコン基板でも構わないし、通常のガラス基板でもよい。
そして、図9に示すように貼り合わせた基板の接合界面に形成される溝8304に5%フッ酸溶液を注入し、分離層8301をエッチングする。その結果、発光層8302及びDBR層8303が仮基板8320に転写される。
一方で、駆動回路が形成されたシリコン基板310を用意し、この表面に有機絶縁膜であるポリイミド8311をスピンコートして接着層8311を形成する。次いで、上記仮基板8320に転写され、露出したDBR層8301面と有機絶縁膜8311とを接着する。有機絶縁膜の溶媒を蒸発させた後、更に280℃で2時間熱処理を行ない貼り合わせ強度を高める。
続いて貼り合わせ界面に形成された溝8304にアセトンを注入し、仮基板8320に施されていた仮接着剤8321を溶解する。この際のアセトンの注入は、貼り合わせ基板をアセトン中に浸漬し、超音波を印加することでなされる。
その結果仮基板8320が分離し、駆動回路が形成されたシリコン基板310上にDBR層8302及び発光層8302が転写される。
そして、図12に示すように、実施例1と同様にLEDプロセスを行ないアレイ化した後、駆動回路と接続することによって、LEDアレイを形成する。
(実施例4)
実施例3で用いたGaAs基板上の成長層、即ち分離層、DBR層、発光層の対を3対成長する。更に実施例3で行なった仮基板転写、シリコン駆動回路基板転写の工程を、実施例2と同様に合計3回行ない、3枚のLEDアレイ基板を得る。
実施例3で用いたGaAs基板上の成長層、即ち分離層、DBR層、発光層の対を3対成長する。更に実施例3で行なった仮基板転写、シリコン駆動回路基板転写の工程を、実施例2と同様に合計3回行ない、3枚のLEDアレイ基板を得る。
(実施例5)
実施例1乃至4作製したLEDアレイは、チップサイズが350μm×8mmサイズであり、4インチ基板上で前後左右100μmの間隔をもって図13のように形成される。図13において、9360はLEDチップ、9350はプリント基板、9370は基板、9380と9390はスクライブラインを示している。
実施例1乃至4作製したLEDアレイは、チップサイズが350μm×8mmサイズであり、4インチ基板上で前後左右100μmの間隔をもって図13のように形成される。図13において、9360はLEDチップ、9350はプリント基板、9370は基板、9380と9390はスクライブラインを示している。
これを前記100μmの間隔部分でダイシングしてチップ状とし、図13に示すように、プリント基板9350上に26チップ直列に配置することにより、A4サイズのLEDアレイを形成する。
更に図15に示すようにA4サイズLEDアレイ7300、ロットレンズアレイ7100、感光ドラム7200を配置することにより、LEDプリンタの一部を構成する。なお、ロッドレンズアレイは、セルフォックレンズアレイ(SLA)、あるいは正立等倍ロッドレンズアレイとも呼ばれる。このレンズは、屈折率分布型レンズ(Selfoc)を多数配列し、全体で1個の連続した像を形成する光学系からなる短冊状のレンズアレイとして一般に知られている。
(実施例6)
実施例1と同様にGaAs基板上の成長エピ成長を行ない、駆動回路の形成されていないシリコン基板と貼り合わせる。分離層のエッチングプロセスは実施例1と同様に行ない、更にLED形成プロセスは、駆動回路との接続部分を除いて実施例1と同様に行なう。
実施例1と同様にGaAs基板上の成長エピ成長を行ない、駆動回路の形成されていないシリコン基板と貼り合わせる。分離層のエッチングプロセスは実施例1と同様に行ない、更にLED形成プロセスは、駆動回路との接続部分を除いて実施例1と同様に行なう。
これを100μmの間隔部分でダイシングしてチップ状(LEDチップ5400)とし、図14に示すように、プリント基板9350上に26チップ直列に配置することにより、A4サイズのLEDアレイを形成する。
このとき駆動回路は、通常のICプロセスにより別に作製されたものを同様のサイズのチップ(6400)にダイシングして形成し、図14に示すようにLEDアレイに平行にプリント基板上に配置される。LEDチップと駆動回路チップはワイヤーボンディングで接続されることになる(不図示)。なお、図において、5380、5381m5382、5383はダイシング方向を示している。
(実施例7)
図7に示すようにGaAs基板700上のエピタキシャル成長を、分離層1701、DBR層1703、発光層1702、DBR層2703の順に成長する。
図7に示すようにGaAs基板700上のエピタキシャル成長を、分離層1701、DBR層1703、発光層1702、DBR層2703の順に成長する。
このあと実施例1と同様のプロセスを行なうが、エッチング分離用の溝は分離層1701が露出するまで行なう。
その結果得られたLEDをアレイ化し、これを実施例5と同様にプリンタヘッド(LEDアレイ7300、プリント基板7000)として用いる。この際本実施例のLEDの光放射角度は、従来より狭小化することができるため、図17に示すように、LEDプリンタを構成するに際して、放射光を集光するためのロッドレンズアレイが不要とすることができる。
なお、図17の構成において、ロッドレンズアレイを省略する場合に、感光ドラム7200とLEDアレイとの間隔を調整あるいは維持するために、プリント基板側に間隔調整用の凸構造を設けておくこともできる。当該凸部は例えば、プリント基板上のアレイの長軸方向の両端側に設けておくことができる。勿論、感光ドラムと、LEDアレイとの間における磨耗などの問題が小さければ、実質的に、両者を密着させることもできる。
100 第1の基板
1101 分離層
1102 発光層
1103 DBR層
110 第2の基板
1800 駆動回路
1111 絶縁膜
1101 分離層
1102 発光層
1103 DBR層
110 第2の基板
1800 駆動回路
1111 絶縁膜
Claims (30)
- LEDアレイの製造方法であって、
第1の基板上に、分離層を介して、発光層とDBR層とを形成する工程、
前記DBR層と発光層とを島状にパターニングするパターニング工程、
前記DBR層と第2の基板とを絶縁層を介して貼り合わせる貼り合わせ工程、及び
前記分離層をエッチングにより除去することにより、前記第1の基板と前記発光層とを分離する分離工程とを備えていることを特徴とするLEDアレイの製造方法。 - 前記分離層が、AlAsあるいはAlxGa1−xAs(0.7≦x≦1.0)であることを特徴とする請求項1記載のLEDアレイの製造方法。
- 前記DBR層を構成する屈折率が他方よりも低い低屈折率層は、AlxGa1−xAs(0≦x≦0.8)、AlInGaP系材料、あるいはAlGaP系材料から選ばれることを特徴とする請求項1あるいは2に記載のLEDアレイの製造方法。
- 前記第2の基板がシリコン基板であることを特徴とする請求項1から3のいずれか1項に記載のLEDアレイの製造方法。
- 前記第1の基板上には、前記分離層を介して、該分離層側から前記発光層と前記DBR層とがこの順番で、あるいは該分離層側から前記DBR層と前記発光層とがこの順番で形成されていることを特徴とする請求項1から4のいずれか1項に記載のLEDアレイの製造方法。
- 前記貼り合わせ工程を経た後、前記分離工程を行うことを特徴とする請求項1から5のいずれか1項に記載のLEDアレイの製造方法。
- 前記パターニング工程後、前記発光層と仮貼り合わせ基板とを貼り合わせた後、前記分離工程を行い、その後、前記貼り合わせ工程を行うことを特徴とする請求項1から5のいずれか1項に記載のLEDアレイの製造方法。
- 前記パターニング工程は、島状に素子分離された前記発光層が、複数の発光部を含むようにパターニングする工程であり、前記分離工程後に、前記複数の発光部を、個々の発光点に対応する素子分離を行うことを特徴とする請求項1から7のいずれか1項に記載のLEDアレイの製造方法。
- 前記パターニング工程は、島状に素子分離された前記発光層のそれぞれが、一つの発光点に対応していることを特徴とする請求項1から7のいずれか1項に記載のLEDアレイの製造方法。
- 前記DBR層と発光層とを島状にパターニングするパターニング工程は、複数の発光素子がアレイ状に配列する領域を形成する工程であり、該領域のサイズは、前記第2の基板をダイシングする際のチップサイズと一致していることを特徴とする請求項1から7のいずれか1項に記載のLEDアレイの製造方法。
- 前記DBR層と発光層とを島状にパターニングするパターニング工程は、複数の発光素子がアレイ状に配列する領域を形成する工程であり、該領域のサイズは、前記第2の基板をダイシングする際のチップサイズよりも小さく、且つ該領域同士の間隔は、該チップサイズの間隔と等しいことを特徴とする請求項1から7のいずれか1項に記載のLEDアレイの製造方法。
- 前記第2の基板には、前記発光層及び前記DBR層が島状に分離されてなる複数の発光部を駆動するための半導体回路が形成されており、前記貼り合わせ工程と前記分離工程とを経た後、前記発光部と、前記半導体回路の電極部分とを電気的に接続する接続工程を有することを特徴とする請求項1から11のいずれか1項に記載のLEDアレイの製造方法。
- 前記接続工程は、前記発光部を構成する、島状に分離されているDBR層と、前記電極部分とを電気的に接続することで行われる請求項12記載のLEDアレイの製造方法。
- 前記発光層は、前記DBR層と、該DBR層とは別のDBR層とにより、挟まれていることを特徴とする請求項1から13のいずれか1項に記載のLEDアレイの製造方法。
- 前記第1の基板上には、前記分離層と前記発光層と前記DBR層からなる組が、複数組積層されていることを特徴とする請求項1から14のいずれか1項に記載のLEDアレイの製造方法。
- 前記絶縁膜は、有機絶縁膜であることを特徴とする請求項1から15のいずれか1項に記載のLEDアレイの製造方法。
- 第1の半導体基板の表面に分離層、発光層、DBR層の順に成膜し、該第1の半導体基板を、半導体回路が形成された第2の基板に絶縁膜を介して貼り合わせる工程、
前記分離層をエッチング除去することにより、前記発光層及びDBR層を前記第2の基板に転写する工程、
転写された前記発光層を複数の発光部にアレイ化する工程、及び
複数の前記発光部と、該発光部の点灯を制御するための前記半導体回路の電極部分とを電気的に接続する工程、を有することを特徴とするLEDアレイの製造方法。 - 請求項1から17のいずれか1項に記載のLEDアレイの製造方法により作製されているLEDアレイと、該LEDアレイを光源として静電潜像を書き込むための感光ドラムと、帯電器とを備え、前記感光ドラムと前記LEDアレイとの間に、ロッドレンズアレイが設けられていないことを特徴とするLEDプリンタ。
- シリコン基板上に化合物半導体を発光層として含み、且つ該シリコン基板と該発光層との間にDBR層が設けられているLEDアレイと、該LEDアレイを光源として静電潜像を書き込むための感光ドラムと、帯電器とを備え、前記感光ドラムと前記LEDアレイとの間に、ロッドレンズアレイが設けられていないことを特徴とするLEDプリンタ。
- LEDアレイであって、駆動回路を有するシリコン基板上に絶縁層を介して、DBR層と発光層とをこの順に備え、前記発光層と、反射ミラーとして機能する前記DBR層との間には有機絶縁膜が介在せず、且つ前記駆動回路と前記発光層とは、直接的に、あるいは前記DBR層を介して間接的に電気的接続がなされていることを特徴とするLEDアレイ。
- 請求項20に記載のLEDアレイと、該LEDアレイを光源として静電潜像を書き込むための感光ドラムと、帯電器とを備え、前記感光ドラムと前記LEDアレイとの間に、ロッドレンズアレイが設けられていないことを特徴とするLEDプリンタ。
- 発光素子であって、
基板上に半導体膜を含み構成されるDBR層と、発光層とをこの順に備え、
前記発光層の前記DBR層とは反対側には、前記発光層に駆動電流を流すための第1の電極が設けられており、
前記発光層に駆動電流を流すための第2の電極が、前記DBR層を構成する、前記発光層側の前記半導体膜と電気的に接続していることを特徴とする発光素子。 - 前記DBR層上には、前記発光層が設けられていない領域が存在し、該領域における前記DBR層と前記第2の電極とが電気的に接続していることを特徴とする請求項22に記載の発光素子。
- 前記DBR層が、n型DBR層であることを特徴とする請求項22あるいは23に記載の発光素子。
- 前記第2の電極は、前記DBR層を構成する前記半導体多層膜に直接接続されていることを特徴とする請求項22から24のいずれか1項に記載の発光素子。
- 前記基板は、シリコン基板を含み構成され、該シリコン基板上に絶縁領域を介して、前記DBR層が設けられている請求項22から25のいずれか1項に記載の発光素子。
- 前記シリコン基板と前記絶縁領域を含み構成される部材の内部に前記発光素子を駆動するための駆動回路を有していることを特徴とする請求項26記載の発光素子。
- 請求項22から27のいずれか1項に記載の前記発光素子が、アレイ状に配置されているLEDプリンタヘッド。
- 請求項22から26のいずれか1項に記載の発光素子がアレイ状に配置されて構成されるプリンタヘッドを複数備えていることを特徴とするLEDプリンタ。
- 請求項22から26のいずれか1項に記載の発光素子がアレイ状に配置されて構成されるプリンタヘッドを複数備えていることを特徴とするカラーLEDプリンタ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007060362A JP2008147608A (ja) | 2006-10-27 | 2007-03-09 | Ledアレイの製造方法とledアレイ、及びledプリンタ |
US12/373,626 US20090315965A1 (en) | 2006-10-27 | 2007-10-24 | Led array manufacturing method, led array and led printer |
PCT/JP2007/071171 WO2008053907A1 (en) | 2006-10-27 | 2007-10-24 | Led array manufacturing method, led array and led printer |
TW096140476A TW200834989A (en) | 2006-10-27 | 2007-10-26 | LED array manufacturing method, LED array and LED printer |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006293306 | 2006-10-27 | ||
JP2006310384 | 2006-11-16 | ||
JP2007060362A JP2008147608A (ja) | 2006-10-27 | 2007-03-09 | Ledアレイの製造方法とledアレイ、及びledプリンタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008147608A true JP2008147608A (ja) | 2008-06-26 |
Family
ID=39607404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007060362A Pending JP2008147608A (ja) | 2006-10-27 | 2007-03-09 | Ledアレイの製造方法とledアレイ、及びledプリンタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090315965A1 (ja) |
JP (1) | JP2008147608A (ja) |
TW (1) | TW200834989A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135418A (ja) * | 2006-10-27 | 2008-06-12 | Canon Inc | 発光素子の形成方法 |
WO2013042382A1 (ja) * | 2011-09-22 | 2013-03-28 | 住友化学株式会社 | 複合基板の製造方法 |
WO2014017063A1 (ja) * | 2012-07-24 | 2014-01-30 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法及び複合基板の製造方法 |
KR101372852B1 (ko) * | 2010-10-05 | 2014-03-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
US11476308B2 (en) | 2019-03-22 | 2022-10-18 | Nichia Corporation | Method for manufacturing image display device and image display device |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9404197B2 (en) | 2008-07-07 | 2016-08-02 | Soraa, Inc. | Large area, low-defect gallium-containing nitride crystals, method of making, and method of use |
US8143148B1 (en) | 2008-07-14 | 2012-03-27 | Soraa, Inc. | Self-aligned multi-dielectric-layer lift off process for laser diode stripes |
JP2010238845A (ja) * | 2009-03-31 | 2010-10-21 | Oki Data Corp | 半導体装置の製造方法、半導体装置、及び、半導体複合装置 |
US8153475B1 (en) * | 2009-08-18 | 2012-04-10 | Sorra, Inc. | Back-end processes for substrates re-use |
US8207554B2 (en) * | 2009-09-11 | 2012-06-26 | Soraa, Inc. | System and method for LED packaging |
JP5590837B2 (ja) * | 2009-09-15 | 2014-09-17 | キヤノン株式会社 | 機能性領域の移設方法 |
US9583678B2 (en) | 2009-09-18 | 2017-02-28 | Soraa, Inc. | High-performance LED fabrication |
KR101608868B1 (ko) * | 2009-10-22 | 2016-04-04 | 삼성전자주식회사 | 조리개를 포함하는 발광다이오드 어레이, 이를 이용한 라인 프린터 헤드 및 발광다이오드 어레이의 제조방법 |
US8269245B1 (en) | 2009-10-30 | 2012-09-18 | Soraa, Inc. | Optical device with wavelength selective reflector |
US10147850B1 (en) | 2010-02-03 | 2018-12-04 | Soraa, Inc. | System and method for providing color light sources in proximity to predetermined wavelength conversion structures |
US8905588B2 (en) | 2010-02-03 | 2014-12-09 | Sorra, Inc. | System and method for providing color light sources in proximity to predetermined wavelength conversion structures |
US8313964B2 (en) | 2010-06-18 | 2012-11-20 | Soraa, Inc. | Singulation method and resulting device of thick gallium and nitrogen containing substrates |
US8803452B2 (en) | 2010-10-08 | 2014-08-12 | Soraa, Inc. | High intensity light source |
US8541951B1 (en) | 2010-11-17 | 2013-09-24 | Soraa, Inc. | High temperature LED system using an AC power source |
US8597967B1 (en) | 2010-11-17 | 2013-12-03 | Soraa, Inc. | Method and system for dicing substrates containing gallium and nitrogen material |
US8896235B1 (en) | 2010-11-17 | 2014-11-25 | Soraa, Inc. | High temperature LED system using an AC power source |
US8618742B2 (en) * | 2011-02-11 | 2013-12-31 | Soraa, Inc. | Illumination source and manufacturing methods |
US8643257B2 (en) | 2011-02-11 | 2014-02-04 | Soraa, Inc. | Illumination source with reduced inner core size |
US8324835B2 (en) * | 2011-02-11 | 2012-12-04 | Soraa, Inc. | Modular LED lamp and manufacturing methods |
US10036544B1 (en) | 2011-02-11 | 2018-07-31 | Soraa, Inc. | Illumination source with reduced weight |
US8525396B2 (en) * | 2011-02-11 | 2013-09-03 | Soraa, Inc. | Illumination source with direct die placement |
WO2012164431A1 (en) | 2011-06-01 | 2012-12-06 | Koninklijke Philips Electronics N.V. | Method of attaching a light emitting device to a support substrate |
US8686431B2 (en) | 2011-08-22 | 2014-04-01 | Soraa, Inc. | Gallium and nitrogen containing trilateral configuration for optical devices |
US9646827B1 (en) | 2011-08-23 | 2017-05-09 | Soraa, Inc. | Method for smoothing surface of a substrate containing gallium and nitrogen |
US8884517B1 (en) | 2011-10-17 | 2014-11-11 | Soraa, Inc. | Illumination sources with thermally-isolated electronics |
KR102020001B1 (ko) | 2011-10-21 | 2019-09-09 | 루미리즈 홀딩 비.브이. | 슬롯을 낸 기판들을 사용한 저 뒤틀림의 웨이퍼 접합 |
US8912025B2 (en) | 2011-11-23 | 2014-12-16 | Soraa, Inc. | Method for manufacture of bright GaN LEDs using a selective removal process |
JP2014172296A (ja) * | 2013-03-08 | 2014-09-22 | Toshiba Tec Corp | インクジェットヘッドおよびインクジェット記録装置 |
KR102139681B1 (ko) | 2014-01-29 | 2020-07-30 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법 |
CN110010750B (zh) * | 2014-06-18 | 2021-11-09 | 艾克斯展示公司技术有限公司 | 微组装led显示器 |
US10295927B2 (en) * | 2016-09-13 | 2019-05-21 | Kabushiki Kaisha Toshiba | Print head, image forming apparatus and light emitting device |
KR102587215B1 (ko) | 2016-12-21 | 2023-10-12 | 삼성디스플레이 주식회사 | 발광 장치 및 이를 구비한 표시 장치 |
US11515299B2 (en) | 2018-05-16 | 2022-11-29 | Industrial Technology Research Institute | Method for manufacturing display array |
US11837628B2 (en) | 2018-05-16 | 2023-12-05 | Industrial Technology Research Institute | Display array |
CN108878600A (zh) * | 2018-06-21 | 2018-11-23 | 厦门乾照光电股份有限公司 | 发光二极管的倒装芯片及其制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3095545B2 (ja) * | 1992-09-29 | 2000-10-03 | 株式会社東芝 | 面発光型半導体発光装置およびその製造方法 |
GB2344458B (en) * | 1998-12-02 | 2000-12-27 | Arima Optoelectronics Corp | Light-emitting diodes |
JP3990846B2 (ja) * | 1999-08-27 | 2007-10-17 | キヤノン株式会社 | 面型光素子、その製造方法、およびこれを用いた装置 |
US6214733B1 (en) * | 1999-11-17 | 2001-04-10 | Elo Technologies, Inc. | Process for lift off and handling of thin film materials |
JP3870848B2 (ja) * | 2002-06-10 | 2007-01-24 | セイコーエプソン株式会社 | 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法 |
JP3723177B2 (ja) * | 2002-12-24 | 2005-12-07 | 株式会社東芝 | 光素子アレイの製造方法 |
US6913985B2 (en) * | 2003-06-20 | 2005-07-05 | Oki Data Corporation | Method of manufacturing a semiconductor device |
US20050079642A1 (en) * | 2003-10-14 | 2005-04-14 | Matsushita Elec. Ind. Co. Ltd. | Manufacturing method of nitride semiconductor device |
-
2007
- 2007-03-09 JP JP2007060362A patent/JP2008147608A/ja active Pending
- 2007-10-24 US US12/373,626 patent/US20090315965A1/en not_active Abandoned
- 2007-10-26 TW TW096140476A patent/TW200834989A/zh unknown
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135418A (ja) * | 2006-10-27 | 2008-06-12 | Canon Inc | 発光素子の形成方法 |
KR101372852B1 (ko) * | 2010-10-05 | 2014-03-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
WO2013042382A1 (ja) * | 2011-09-22 | 2013-03-28 | 住友化学株式会社 | 複合基板の製造方法 |
WO2013042381A1 (ja) * | 2011-09-22 | 2013-03-28 | 住友化学株式会社 | 複合基板の製造方法および複合基板 |
WO2014017063A1 (ja) * | 2012-07-24 | 2014-01-30 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法及び複合基板の製造方法 |
US20150137187A1 (en) * | 2012-07-24 | 2015-05-21 | Sumitomo Chemical Company, Limited | Semiconductor wafer, manufacturing method of semiconductor wafer and method for maunfacturing composite wafer |
US11476308B2 (en) | 2019-03-22 | 2022-10-18 | Nichia Corporation | Method for manufacturing image display device and image display device |
Also Published As
Publication number | Publication date |
---|---|
US20090315965A1 (en) | 2009-12-24 |
TW200834989A (en) | 2008-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008147608A (ja) | Ledアレイの製造方法とledアレイ、及びledプリンタ | |
JP5171016B2 (ja) | 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ | |
JP5599916B2 (ja) | 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置 | |
JP5415191B2 (ja) | 半導体複合装置、光プリントヘッド、及び画像形成装置 | |
JP4837295B2 (ja) | 半導体装置、led装置、ledヘッド、及び画像形成装置 | |
JP5132725B2 (ja) | 半導体装置の製造方法 | |
US8664668B2 (en) | Combined semiconductor apparatus with semiconductor thin film | |
KR100954051B1 (ko) | 발광 소자 어레이 및 화상형성장치 | |
JP4601464B2 (ja) | 半導体装置、プリントヘッド、及びそれを用いた画像形成装置 | |
US8415230B2 (en) | Method for transferring functional regions, LED array, LED printer head, and LED printer | |
JP2005093649A (ja) | 半導体複合装置、ledプリントヘッド、及び、それを用いた画像形成装置 | |
JP2004179641A (ja) | 半導体装置、光プリントヘッド、及び画像形成装置 | |
JP2009238893A (ja) | 半導体装置、光プリントヘッドおよび画像形成装置 | |
JP4731949B2 (ja) | 半導体装置、ledヘッド、及びこれを用いた画像形成装置 | |
JP4871378B2 (ja) | 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置 | |
JP2004179646A (ja) | 半導体複合装置、光プリントヘッド、及び画像形成装置 | |
JP4662798B2 (ja) | 半導体複合装置、プリントヘッド、及び画像形成装置 | |
WO2008053907A1 (en) | Led array manufacturing method, led array and led printer | |
JP4916120B2 (ja) | 半導体複合装置、半導体複合装置の製造方法、ledヘッド、及び画像形成装置 | |
JP2010056194A (ja) | 半導体装置及び光プリントヘッド | |
JP5404709B2 (ja) | 半導体装置、led装置、ledヘッド、及び画像形成装置 | |
JP2010034100A (ja) | 半導体装置、プリントヘッド及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |