JP2005093649A - 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置 - Google Patents

半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置 Download PDF

Info

Publication number
JP2005093649A
JP2005093649A JP2003324200A JP2003324200A JP2005093649A JP 2005093649 A JP2005093649 A JP 2005093649A JP 2003324200 A JP2003324200 A JP 2003324200A JP 2003324200 A JP2003324200 A JP 2003324200A JP 2005093649 A JP2005093649 A JP 2005093649A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
light
semiconductor
lens
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003324200A
Other languages
English (en)
Inventor
Mitsuhiko Ogiwara
光彦 荻原
Ichimatsu Abiko
一松 安孫子
Masaaki Sakuta
昌明 佐久田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP2003324200A priority Critical patent/JP2005093649A/ja
Priority to US10/936,515 priority patent/US7880190B2/en
Publication of JP2005093649A publication Critical patent/JP2005093649A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】 半導体装置を小型化することで材料コストを低減でき、発光部とレンズの位置合わせが高精度で簡便であるＬＥＤプリントヘッドを提供する。
【解決手段】 半導体からなる発光素子３３と、半導体からなり発光素子３３の発光を制御する駆動素子３２と、発光素子３３から放出される光を所定位置に収束させるレンズ３４と、発光素子３３の発光波長に対して透明である材料が用いられ、第１の面には、少なくとも一つの光取り出し面が対向するように発光素子３３が配置されると共に駆動素子３２が配置され、第１の面と平行な第２の面には、レンズ３４が、その光軸上に発光素子３３の発光部が配置されるように接合される実装基板３１とを備える。
【選択図】 図３

Description

本発明は、例えば、電子写真方式を利用するプリンタあるいはコピー装置等で、画像を形成するために発光ダイオード（ＬＥＤ）が配列されるＬＥＤプリントヘッドに関する。
電子写真方式を利用するプリンタあるいはコピー装置等で、画像を形成（露光）する際の光源としては、複数のＬＥＤアレイチップを直線状に配置すると共にそのドライバチップも設けたＬＥＤユニットが知られており、露光装置としては、ＬＥＤユニットの各発光部から出力される光束を電子写真方式の感光ドラム上の所定の位置に各々収束させる直線状のロッドレンズアレイを一体化した長尺の半導体複合装置であるＬＥＤプリントヘッドが知られている。
図３４は、従来のＬＥＤプリントヘッドの概略構成の一例を示す断面図である。ＬＥＤプリントヘッド３１０の実装基板３１１上には、ＬＥＤアレイチップ３１２とドライバＩＣチップ３１３が形成され、両チップ間が接続ワイヤ３１４で接続され、ドライバＩＣチップ３１３と実装基板３１１間が接続ワイヤ３１５により接続されている。接続ワイヤ３１５は、外部の制御系からの信号あるいは電源電圧をドライバＩＣチップ３１３に供給するためのものである。レンズ支持部３１７は、複数のレンズ（ロッドレンズアレイ）３１８を、ＬＥＤアレイチップ３１２の発光部３１２ａの配列方向に対してその垂直方向の上空に所定距離ｈだけ離れた位置となるように支持すると共に、ＬＥＤアレイチップ３１２とドライバＩＣチップ３１３の上部空間をカバーする。レンズ３１８は、レンズ支持部３１７に支持された位置で接着剤等の固定材料３１９により固定される。ＬＥＤアレイチップ３１２で発生した多数の光は、ロッドレンズアレイ３１８を介して、電子写真方式の感光ドラム上の所定の位置に各々収束される。
また、等倍光学レンズである集束性のロッドレンズアレイおよび実装基板を用いる代わりに、多数の光ファイバがガラス基板の厚み方向に貫通させて埋め込まれた光ファイバアレイ基板を用いる方法が知られている。この方法では、複数の発光ダイオードアレイチップが透光ファイバ基板上に透光性絶縁樹脂で直線状に埋設されると共に回路導体層も透光性絶縁樹脂で埋設されるが、その際に、発光ダイオードアレイチップは、チップ上に形成された電極部もしくは電極部に形成された金属突起部が回路導体層と接するように埋設される（例えば、特許文献１参照）。
特許第３１５６３９９号公報（ｐ．３−５、図１）
しかしながら、例えば、図３４に示された従来のＬＥＤプリントヘッド３１０のＬＥＤアレイチップ３１２では、接続ワイヤ３１４でドライバＩＣチップ３１３と接続するために、図３５に示すように各発光部３１２ａに対応する個別の電極パッド３１２ｃを設ける必要があり、各発光部３１２ａに接して設けられた各個別電極３１２ｂと対応する各個別電極パッド３１２ｃが配線により接続されている。各個別電極パッド３１２ｃは発光部３１２ａと比較した場合、ワイヤボンディングに用いられるために比較的広い面積（例えば、１００μｍ×１００μｍ）が必要である。つまり、ＬＥＤアレイチップ３１２に個別電極パッド３１２ｃを設ける場合には、個別電極パッド３１２ｃに多くの面積が必要となる。また、個別電極パッド３１２ｃは、図３６に示すように、両チップ間の接続ワイヤ３１４に対応する数だけ必要になるので、ＬＥＤアレイチップ３１２の表面面積を小さくし、ＬＥＤアレイチップ３１２を小型化することは困難であった。
同様に、ドライバＩＣチップ３１３の表面にも、接続ワイヤ３１４でＬＥＤアレイチップ３１２と接続するための個別電極パッドと、接続ワイヤ３１５で実装基板３１１と接続するための電極パッドを設ける必要があり、各個別電極パッドは、図３６に示すように、両チップ間が接続ワイヤ３１４に対応する数だけ必要になり、また、およびドライバＩＣチップ３１３と実装基板３１１間が接続ワイヤ３１５に対応する数だけ必要になるので、ドライバＩＣチップ３１３の表面面積を小さし、ドライバＩＣチップ３１３を小型化することは困難であった。
また、光ファイバアレイ基板を用いる方法でも、複数の発光ダイオードアレイチップ上に電極部が形成され、回路導体部にも対応する電極部が形成されるので、ダイオードアレイチップおよび回路導体部の表面面積を小さし、小型化することは困難であった。
また、上記した理由から、チップ幅を減少させて材料コストを削減しようとしても、電極パッドを設ける限りチップ幅の減少量には限界があり、ＬＥＤアレイチップ３１２とドライバＩＣチップ３１３の材料コストを大幅に低減させることは難しかった。
また、ＬＥＤアレイチップ３１２およびドライバＩＣチップ３１３を形成する際に発光領域とその他の領域の割合を考える場合には、個別電極パッド３１２ｃについては発光部３１２ａよりも広い領域が必要であることから、非発光領域である個別電極パッド３１２ｃ等の電極パッドを形成するために必要となる材料を用いる割合が多くなり、発光領域として機能している面積に材料を用いる割合が極めて少なくなるので、材料の利用効率の観点から極めて効率が悪かった。また、材料の利用効率を改善しようとしても、各チップ上に電極パッドを設ける限りその領域を設けるための材料が必要になるので、材料の利用効率の大幅な改善は困難であった。
また、ＬＥＤアレイチップ３１２の厚さは、ダイボンドの際のチップハンドリングのし易さのためと、ワイヤボンドの際のワイヤとチップ間のショート等の不具合の防止のため及びワイヤループの形成し易さのため、ドライバＩＣチップ３１３と同等の厚さ（例えば、約３００μｍ〜３５０μｍ）に調整する必要があった。例えば、図３７の断面図に示すように、ＧａＡｓ基板３２５上にＧａＡｓＰエピタキシャル層３２４（以下、ＧａＡｓＰエピ層３２４と記載する）が形成され、さらに、ＧａＡｓＰエピ層３２４の一部にＺｎ拡散領域３２１が形成されている場合について説明する。図３７では、Ｚｎ拡散領域３２１上には個別電極３２２が設けられ、ＧａＡｓＰエピ層３２４上には、個別電極３２２近辺を除いて層間絶縁膜３２３が形成され、ＧａＡｓ基板３２５の下側には裏面電極３２６が形成されている。ｐｎ接合を形成するＺｎ拡散領域３２１は、ＧａＡｓＰエピ層３２４の表面から約３μｍ〜５μｍの深さを有するが、ＧａＡｓＰエピ層３２４は、ｐｎ接合を形成する領域の欠陥密度を低減するために厚さを約５０μｍ〜１００μｍに厚く形成されており、ＧａＡｓ基板３２５は、チップハンドリングのし易さを確保するために約２５０μｍ〜３００μｍの厚さに形成されている。
しかし、発光領域として機能する領域は、Ｚｎ拡散領域３２１の約３μｍ〜５μｍであり、ＬＥＤアレイチップ３１２の約３００μｍ〜３５０μｍという厚さに対して非常に小さい比率の領域であるので、ＬＥＤアレイチップ３１２の厚みをドライバＩＣチップ３１３と同等にすることは、材料の有効利用の観点から極めて不経済であった。また、発光機能の観点で判断する場合、ＬＥＤアレイチップ３１２の基材となるＧａＡｓ基板３２５は、発光機能を担うＧａＡｓＰエピ層３２４を支持するのみで発光機能には無関係であるにもかかわらず、支持躯体およびワイヤボンドの歩留まりを確保するために数百μｍの厚さを必要としており、厚さの低減は困難なため、材料の低減も困難で、材料コストの削減が困難であった。
また、発光部３１２ａに対するレンズ３１８の位置合わせ（３次元のｘ、ｙ、ｚ各方向について）がプリントヘッド３１０の機能及び特性に大きく影響を与えることから、例えば、図３４に示したＬＥＤプリントヘッド３１０のように、ＬＥＤアレイチップ３１２の発光部３１２ａに対してレンズ３１８を設ける場合、この発光部３１２ａに対してレンズ３１８を高精度に位置合わせする必要がある。しかし、レンズ３１８をレンズ支持部３１７へ固定し、さらに、レンズ支持部３１７を実装基板３１１に固定する作業において、距離ｈおよび発光部３１２ａとの平行度を確保しながら発光部３１２ａの中心をレンズ３１８の光軸に高精度に一致させるという作業は、容易ではなく多くの工数が必要であった。
本発明は上記したような従来の課題を解決するためになされたものであって、半導体装置を小型化することで材料コストを低減でき、発光部とレンズの位置合わせが高精度で簡便であるＬＥＤプリントヘッドを提供することを目的とする。
上述の目的を達成するため、本発明の半導体複合装置は、半導体からなる発光素子と、半導体からなり発光素子の発光を制御する駆動素子と、発光素子から放出される光を所定位置に収束させるレンズと、発光素子の発光波長に対して透明である材料が用いられ、第１の面には、少なくとも一つの光取り出し面が対向するように発光素子が配置されると共に駆動素子が配置され、第１の面と平行な第２の面には、レンズが、その光軸上に発光素子の発光部が配置されるように接合される実装基板とを備える。
本発明では、発光素子及びその発光素子の駆動を制御する素子を搭載する実装基板を発光素子の発光波長に対して透明な材料で形成し、その透明な実装基板の一方の面に発光素子を含む薄膜を形成し、透明基板の他方の面の発光素子に対向する位置にレンズを配置するので、ワイヤボンド用の電極パッドや、レンズを支持する部材等が不要になり半導体装置を小型化することができるので、材料コストを低減できる。また、発光部とレンズの位置合わせについては、一定の厚みである透明基板の発光素子の配置されない面上にレンズを配置するだけで、発光素子からの距離が一定の安定した平面上にレンズが位置するので、発光部とレンズの位置合わせを高精度で簡便に実施することができる。
以下、本発明を図示した実施形態に基づいて説明する。
＜実施の形態１＞
図１は、本発明の実施の形態１の画像形成装置の概略構成を示す断面図である。
図に示されるように、画像形成装置１内には、イエロー、マゼンタ、シアン及びブラックの各色の画像をそれぞれに形成する四つのプロセスユニット１１ａ〜１１ｄが記録媒体１０の搬送経路に沿ってタンデムに配設されている。そして、各プロセスユニット１１ａ〜１１ｄには、像担持体としての感光体ドラム１２、該感光体ドラム１２の周囲に配設され、感光体ドラム１２の表面に電気を供給し、帯電させる帯電装置１３、帯電された感光体ドラム１２の表面に選択的に光を照射して静電潜像を形成する露光装置１４が配設される。さらに、静電潜像が形成された感光体ドラム１２の表面にトナーを搬送する現像装置１５、及び、感光体ドラム１２の表面に残留したトナーを除去するクリーニング装置１６が配設される。なお、感光体ドラム１２は、図示されない駆動源及びギヤによって回転させられる。
また、用紙カセット１７は、紙等の記録媒体１０が堆積した状態で収納され、その上方には記録媒体１０を１枚ずつ分離させて搬送するホッピングローラ１８が配設される。更に、該ホッピングローラ１８の記録媒体１０の搬送方向における下流側には、ピンチローラ２０ａ、２０ｂとともに記録媒体１０を挟持することによって、該記録媒体１０の斜行を修正して、プロセスユニット１１ａ〜１１ｄに搬送するレジストローラ１９ａ〜１９ｂが配設される。ホッピングローラ１８及びレジストローラ１９ａ、１９ｂは図示されない駆動源によって連動して回転する。また、レジストローラ１９ｂと定着装置２３との間には、記録媒体１０が各プロセスユニット１１ａ〜１１ｄ間を滑らかに搬送できるように用紙ガイド２２が配設される。
転写ローラ２１は、前記感光体ドラム１２にそれぞれ対向させて配設され、半導電性のゴム等によって形成されている。なお、感光体ドラム１２上のトナーを記録媒体１０に付着させるために、感光体ドラム１２の表面と転写ローラ２１の表面との間には電位差が生じるようになっている。
定着装置２３は、加熱ローラとバックアップローラとを有し、記録媒体１０上に転写されたトナーを加圧・加熱することによって定着させる。また、排出ローラ２４ａ、２４ｂは、定着装置２３から排出された記録媒体１０を排出部のピンチローラ２５ａ、２５ｂと共に挟持し、記録媒体スタッカ部２６に記録媒体１０を搬送する。排出ローラ２４ａ、２４ｂは図示されない駆動源によって回転させられる。本実施の形態の画像形成装置は、上記した露光装置１４内のＬＥＤプリントヘッドとして用いられる半導体複合装置に主な特徴を有する。
次に、前記構成の画像形成装置の動作について説明する。
まず、用紙カセット１７にたい積した状態で収納されている記録媒体１０がホッピングローラ１８によって、上から１枚ずつ分離されて搬送される。続いて、記録媒体１０は、レジストローラ１９ａ、１９及びピンチローラ２０ａ、２０ｂに挟持されて、プロセスユニット１１ａの感光体ドラム１２及び転写ローラ２１に搬送される。その後、記録媒体１０は感光体ドラム１２及び転写ローラ２１に挟持され、感光体ドラム１２の回転によって搬送される。
同様に、記録媒体１０はプロセスユニット１１ｃ、１１ｄを通過する。このとき、記録媒体１０は、順次各色のプロセスユニット１１ａ〜１１ｄを通過する時に、露光装置１４により形成された静電潜像を現像装置１５によって現像した各色のトナー像が記録媒体１０上に重ね合わせられる。
記録媒体１０上に各色のトナー像が重ね合わせられた後、定着装置２３によってトナー像が定着され、記録媒体１０は、排出ローラ２４ａ、２４ｂ及びピンチローラ２５ａ、２５ｂに挟持されて、画像形成装置の外部の記録媒体スタッカ部２６に排出される。これにより、カラー画像が記録媒体１０上に形成される。
図２は、本発明の半導体複合装置の第１の実施形態の概略構成を示す斜視図である。
半導体複合装置３０において、透明基板３１は、使用される発光素子の発光波長に対して透明である例えばガラス等の材料により厚みが均等な平行板形状に形成され、後述する駆動素子群３２や発光素子群３３等が表面に実装される実装基板（以後、透明基板と記載）である。実装基板である透明基板３１の第１の面（図２で上側の面）には、発光素子群３３の発光素子を、少なくともその光取り出し面の一つが対向する位置に設置し、その第１の面と平行な第２の面（図２で下側の面）には、後述するレンズを、発光素子からの放射光が後述する所定位置に収束される位置に設置する。
駆動素子群３２は、例えば、ポリＳｉＴＦＴ（ポリシリコン薄膜トランジスタ）で形成され、後述する発光素子群３３の各発光部を個別に駆動するための複数の駆動回路部を含む駆動素子がアレイ状に配列され、透明基板３１の第１の面に、後述する発光素子群３３が接着される前に予め形成される。言い換えれば、駆動素子群３２は、複数の駆動素子がアレイ状に配列されて透明基板３１上に半導体薄膜で平板状に形成されたものであり、その各駆動素子の少なくとも一部は、対応する発光素子の発光を制御するための駆動回路部を有している。
発光素子群３３は、複数の発光素子が直線状に配列されてアレイ状に形成されたもので、透明基板３１の第１の面に接着されている。発光素子群３３の各発光素子は、半導体薄膜の少なくとも一部に発光部を有するものである。発光素子群３３が半導体薄膜により平板状に形成される場合、各発光素子における発光部からの光の取り出し面は上面と下面の２面となる。また、発光素子群３３を半導体薄膜で形成する場合、その膜厚は、約０．５−１０μｍ程度の薄い半導体薄膜となる。なお、本実施の形態では、各発光素子は、各々１個の発光部を備え、アレイ状の発光素子あるいは各発光部の配列は１列の場合について記載する。
レンズ群３４は、発光素子群３３から放射された各光束を、例えば、図１に示した画像形成装置における感光体ドラム１２上等の所定位置に収束させるためのものであり、例えば、発光素子群３３がアレイ形状であれば、同様にアレイ形状のロッドレンズアレイ等となる。上記した各発光素子からの光を収束させるレンズがロッドレンズアレイである場合は、アレイ状の各発光素子の配列に対応して複数のロッド形状のレンズが配列される。従って、アレイ状の発光素子の配列が複数である場合には、アレイ状のレンズの配列も複数となる。
図３は、図２に示した半導体複合装置３０の領域４０について拡大して示した構成図である。
透明基板３１の厚さは、構成材料であるガラスの屈折率を考慮した上で、レンズ群３４の焦点距離と一致するようにする。駆動素子群３２は、透明基板３１の第１の面上に、例えば、駆動素子がポリＳｉＴＦＴで薄膜状に形成されたものである。発光素子群３３は、透明基板３１の第１の面上に、例えば、半導体の発光素子が薄膜状に形成され、その光取り出し面を透明基板３１側に向けて接着したものである。レンズ群３４は、透明基板３１の第１の面と反対側の第２の面上に、例えば、ロッドレンズアレイを密着させて固定したものである。配線パターン３６は、薄膜状の発光素子群３３の各発光素子とそれに対応する薄膜状の駆動素子群３２中の駆動素子とを導電接続しており、本実施の形態では透明基板３１上にはボンディング用のパッド（電極）等を形成していない。
透明導電膜３５は、例えば、透明で導電性を備えるＩＴＯ(Indium Tin Oxide)の層であり、半導体の発光素子の共通電位（接地電位、ＧＮＤ）の電極として形成されるため、透明基板３１の第１の面上の全面に形成しても良いし、各発光素子群３３および各駆動素子群３２の配置される領域にのみ形成しても良い。従って、発光素子群３３を透明基板３１上に接着する際には、発光素子３３はこの透明導電膜３５に接着される。
なお、図３では、発光素子群３３の各発光部に対するレンズ群３４における各レンズの配置は一致していないが、実際には、例えば、各レンズ１個に各々１個の発光素子（発光部）が対応する場合には、各レンズの光軸が各発光部に一致するようにレンズ群３４が配置される。また、レンズ１個でカバーする発光素子の数が複数の場合には、例えば、その複数の発光素子の中心位置がレンズの光軸に一致するようにレンズ群３４が配置される。レンズ群３４がロッドレンズアレイの場合には、上記したように厚さを構成材料（ガラス）の屈折率を考慮した上でレンズ群３４の焦点距離と一致させた透明基板３１にレンズ群３４を接着することで、ロッドレンズの光軸方向（例えば、３次元ｘｙｚ方向におけるｚ方向）の調整を不要にすることができる。また、透明基板３１の第２の面の平面上の位置（例えば、３次元ｘｙｚ方向におけるｘ方向およびｙ方向）の調整については、例えば、透明基板３１の第２の面にレンズ群３４の幅寸法の溝あるいは凹部等を設ける等により調整を容易あるいは不要にすることができる。
図２および図３に示す半導体複合装置の製造方法の一例を図を用いて以下に説明する。
図４は、図２および図３に示す半導体複合装置の一例の製造方法における製造途中の構造体を示す斜視図であり、図５は、図４の構造体を形成する際のガラス基板上おける配置例を示す図である。
まず、図４に示すように、透明基板３１に透明導電膜３５および駆動素子群３２が形成された構造体を形成する。このような構造体を形成するためには、図５に示すように分割により複数の透明基板３１が得られる大面積の透明基板３１ａを用意し、全面に透明導電膜３５を形成し、更に複数の所定の領域に駆動素子群３２を形成する。駆動素子群３２が形成された領域に隣接して、発光素子群形成予定領域３７が形成されている。このような大面積の透明基板３１ａを、その分割領域（切りしろ）３８をダイシングにより分割（切断）することにより、一つの面に透明導電膜３５を有し、その上に一つの駆動素子群３２と、それに隣接した発光素子群形成予定領域３７とを有する透明基板３１を得る。
大面積の透明基板３１ａに駆動素子群を形成するためには、透明基板３１ａ上に形成された透明導電膜３５上の全面にアモルファスシリコン層を設けた後、エキシマレーザあるいは連続発振レーザを照射して再結晶化させて多結晶状態のシリコン層を形成し、その後、トランジスタを含む駆動素子群３２を図５に示した所定の位置に一括形成し、不要の部分（分割領域３８および発光素子群形成予定領域３７内の部分）を除去する。
発光素子群形成予定領域３７には、以下のようにして形成される発光素子群が接着される。
図６は、発光素子群３４を含む半導体薄膜を得るために形成される半導体エピタキシャル層の構成の一例を示す断面図である。
半導体基板５１は、例えば、ＧａＡｓ基板である。バッファ層５２は、例えば、ＧａＡｓバッファ層である。剥離層５３は、後述する半導体薄膜層５４を半導体基板５１から剥離するための剥離層であり、例えば、ＡｌＡｓ層である。
半導体薄膜層５４は、発光層を含んでおり、例えば、図６に示したように、半導体基板５１側から、ｎ型ＧａＡｓで形成された下側コンタクト層５４ａ、ｎ型ＡｌｘＧａ１−ｘＡｓで形成された下側クラッド層５４ｂ、ｎ型ＡｌｙＧａ１−ｙＡｓで形成された下側活性層５４ｃ１、ｐ型ＡｌｙＧａ１−ｙＡｓで形成された上側活性層５４ｃ２、ｐ型ＡｌｚＧａ１−ｚＡｓで形成された上側クラッド層５４ｄ、ｐ型ＧａＡｓで形成された上側コンタクト層５４ｅという順に構成することができる。ここでは、ｘ＞ｙ、ｚ＞ｙであることが望ましく、例えば、ｘ＝０．３５，ｙ＝０．１５，ｚ＝０．３５とすることができる。下側コンタクト層５４ａ、および、上側コンタクト層５４ｅは、半導体薄膜層の上面および下面に位置し電極層（後述の透明電極膜３５、配線パターン３６）とのオーミックコンタクト（低抵抗のコンタクト）を形成するための層である。各層の厚さは、例えば、下側コンタクト層５４ａ＝５０ｎｍ、下側クラッド層５４ｂ＝０．５μｍ、活性層５４ｃ＝０．５μｍ、上側クラッド層５４ｄ＝０．５μｍ、上側コンタクト層５４ｅ＝５０ｎｍとすることができる。ここで、活性層（ｎ型ＡｌｙＧａ１−ｙＡｓで形成された下側活性層５４ｃ１、ｐ型ＡｌｙＧａ１−ｙＡｓで形成された上側活性層５４ｃ２）は、必ずしも上下２層のｎ型活性層／ｐ型活性層の積層構造である必要はなく、例えば１層のｐ型ＡｌｙＧａ１−ｙＡｓであってもよい。
次に、図７〜図１４を用いて図２および図３に示した本実施の形態の製造方法について説明する。
図７は、半導体基板上に発光素子群３３の半導体薄膜を形成する際の半導体エピタキシャル層を形成する工程の例を示す図である。
図７（ａ）では、半導体基板５０は、半導体ウエハ等のように半導体を形成する大面積の基板であり、その表面には発光素子群３３を形成するための列状の半導体エピタキシャル層が複数個形成される。半導体エピタキシャル層は、例えば、図６に示した発光素子を含む半導体薄膜層５４、剥離層５３およびバッファ層５２である。図７（ｂ）は、図７（ａ）の一部分５０ａを拡大して示す斜視図である。半導体基板５１は、大面積の半導体基板５０の一部分であり、その表面上には、図６に示したように、下から順にバッファ層５２、剥離層５３、および半導体薄膜層５４からなる半導体エピタキシャル層が複数個形成されている。
図７に示す構造体を得るには、まず、半導体基板５０の全面にバッファ層５２、剥離層５３、および半導体薄膜層５４を順次エピタキシャル成長させて、その上に、例えば、フォトレジスト材料で第１の支持体６０となる層を形成し、フォトマスクを用いた選択的露光、および現像によりパターニングして第１の支持体６０を得る。その後、第１の支持体６０をマスクとして、例えば、ＡｌＧａＡｓ層やＧａＡｓ層を燐酸過水（燐酸＋過酸化水素水＋純粋）でエッチングすることで、各第１の支持体６０毎に個別の半導体薄膜層５４、剥離層５３およびバッファ層５２を分割した結果、複数個になるエッチング溝５５を形成することができる。このエッチングでは、少なくとも剥離層５３が露出するようにエッチング溝を形成する。分割後の半導体薄膜層５４を半導体薄膜片５４ａと呼ぶ。
図８は、半導体基板上の半導体エピタキシャル層上の複数の第１の支持体を互いに連結する第２の支持体を形成する工程の例を示す図である。
図８では、例えば、複数の第１の支持体を連結するように、第２の支持体を設ける。例えば、ポジ型のドライフィルムレジスト（感光性ポリマーシート）等からなる連結支持体７０（第２の支持体）を個別の第１の支持体の上面に貼り付ける。この第２の支持体７０は、後述する半導体薄膜層５４を剥離させる場合に、半導体薄膜片５４ａがばらばらの状態になることを防ぐ機能を有している。また、ドライフィルムレジストは、ラミネートするときには加熱及び圧着により例えば第１の支持体６０上に接着でき、露光及び現像により選択的に除去が可能である。第２の支持体７０が設けられると、次に、図８の形態の各構造体は、例えば、１０％に希釈された弗酸（ＨＦ）に適当な時間だけ浸漬される。すると、剥離層５３のエッチング速度は半導体薄膜層５４のエッチング速度よりも高いので、剥離層５３が選択的にエッチングされる。
図９は、複数の半導体薄膜片５４ａおよび第１及び第２の支持体からなる構造体が半導体基板５１から剥離された状態を示す図である。
この構造体は、第２の支持体７０を図示しない治具で保持することで半導体基板５１から分離され、搬送されて、例えば、図示しないＳｉ基板等の異種の仮置き基板上に載置される。
図１０は、複数の半導体薄膜片５４ａおよび第１の支持体６０を異種の仮置き基板８１上に載置した状態の例を示す図である。
仮置き基板８１上に複数列の半導体薄膜片５４ａおよび前記両支持体からなる構造体が載置されると、第２の支持体７０のみが、選択的にエッチングされて除去され、異種仮置き基板８１上には複数の半導体薄膜片５４ａおよび第１の支持体６０のみが残る。
図１１は、異種仮置き基板８１上の複数の半導体薄膜片５４ａおよび第１の支持体６０が搬送される状況を示す図である。
仮置き基板８１上の複数の半導体薄膜片５４ａおよび第１の支持体６０から、半導体薄膜片５４ａおよび第１の支持体６０を個別にピックアップ可能な治具８２により、１個の半導体薄膜片５４ａおよび第１の支持体６０がピックアップされて、例えば、図５に示した駆動素子群３２が予め形成された透明基板上の予定領域３７まで搬送される。
図１２は、透明基板３１上に半導体薄膜片５４ａおよび第１の支持体６０を固定する状態を示す図である。図１２は長い透明基板の一部を示している。
この透明基板３１には、図４及び図５を参照して説明したように、予め透明導電膜３５が形成され、その上に駆動素子群３２が形成されており、それに隣接した位置に発光素子群形成予定領域３７が設けられている。図１２に示す例では、発光素子群形成予定領域３７には、一列に並ぶように固定された半導体薄膜片５４ａが３個だけ示されている。
仮置き基板８１上の半導体薄膜片５４ａ及び第１の支持体６０は、治具８２により順にピックアップされて搬送され、予定領域３７に載せられ、固定される。固定に際しては、必要に応じて加圧、加熱等が行われ、分子間力により密着するようにボンディングされる。
予定領域３７及び駆動素子群３２の下には、透明導電膜３５が設けてあるため、各列の半導体薄膜片５４ａのボンディング側を共通電位（接地電位）で接続することができる。また、透明導電膜３５は、配線パターン等を介して駆動素子群３２の共通電位（接地電位）と接続することができる。半導体薄膜片５４ａおよび第１の支持体６０が透明基板３１上に固定されたら、第１の支持体６０を分解あるいは溶解させる溶剤に浸漬させる処理、あるいは、第１の支持体６０を半導体薄膜片５４ａから剥離させる剥離剤に浸漬させる処理等により、第１の支持体６０のみを除去する。
図１３は、透明基板３１上の半導体薄膜片５４ａから第１の支持体６０が除去された状態を示す図である。図１３は長い透明基板の一部を示している。
図１３に示した透明基板３１上の半導体薄膜片５４ａは、図３に示した発光素子群３３の各発光部が得られるように同等の寸法に分離される。この素子分離をするには、例えば、フォトレジスト塗布工程、マスクを用いてパターン露光（転写）工程、現像工程、エッチング工程、フォトレジスト除去工程といった一般的なフォトリソグラフィ工程を実施することにより分離することができる。エッチング工程では、各発光素子間の素子分離領域をエッチングにより形成するためには、例えば、燐酸過水を用いることができる。
図１４は、透明基板３１上の半導体薄膜片５４ａを各個別の発光素子に分離した状態を示す図である。
図１４に示した発光素子群３３の各発光素子の上面と、各発光素子に対応する駆動素子群３２の各駆動素子の上面とを、個別配線パターンを設けて導電接続する。この個別配線パターンを形成するには、発光素子群３３および駆動素子群３２は双方とも薄膜であるため、一般的なフォトリソグラフィ工程を用いて形成することができる。例えば、フォトリソグラフィ工程の一種であるリフトオフ法で、フォトレジスト塗布工程、露光工程、現像工程、導電層形成工程、フォトレジスト除去工程を実施することにより容易に金属で個別配線パターンを形成することができる。また、個別配線用の金属材料としては、例えば、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ｇｅ／Ａｕ、ＡｕＳｎ、ＡｕＺｎ等のＡｕ系材料や、Ａｌ、Ｎｉ／Ａｌ等のＡｌ系材料、あるいはこれらの材料を含む金属材料を用いることができる。
図１５（ａ）は、透明基板３１上の各発光素子と各駆動素子間に個別配線パターン３６を設けた状態を示す図であり、図１５（ｂ）は、図１５（ａ）のＡ−Ａ断面図である。
金属材料等の光を反射する個別配線パターン３６は、図１５（ａ）、（ｂ）に示したように、先に透明導電層３５上に、駆動素子群３２上と発光素子群３３上のコンタクト用開口部を除いて、層間絶縁膜３９を形成しておいてから形成し、発光素子群３３の各発光素子における発光領域を被覆する構造が望ましい。これは、発光素子から出射された光を透明基板側に反射させることで光の出射効率を良くできるためである。その後、図３に示したように、各発光素子の発光部に対応させてレンズ群３４の各レンズの光軸が対応するようにレンズ群３４が、透明基板３１における第１の面の裏側の第２の面に密着させて、例えば、接着剤等により固定される。
上記した本実施の形態では、発光素子群３３を構成する半導体薄膜の具体例として、約６５０〜８５０ｎｍ帯の発光波長であるＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）を含む半導体層を挙げて説明したが、これに限るものではなく、半導体薄膜の材料として発光波長が異なる別の発光半導体材料を用いても良く、例えば、ＧａＮ系、ＡｌＩｎＧａＰ系、ＩｎＧａＡｓＰ系等を用いても良い。
また、上記した本実施の形態では、複数の発光素子を配列した発光素子群を備える半導体複合装置の場合について説明したが、これに限るものものではなく、例えば、透明基板の第１の面上に１個の発光素子と１個の駆動素子を設け、その透明基板の第２の面に１個のレンズを設けた構成でも良い。
また、上記した本実施の形態では、発光素子群３３の各素子の下側（透明基板３１側）が透明導電膜３５に接続されて共通電極（接地電極）とし、発光素子群３３の各素子の上側（個別配線パターン３６側）を個別電極として説明しているが、これに限るものものではなく、例えば、逆に発光素子群３３の各素子の下側を個別電極とし、上側を共通電極（接地電極）としても良い。
このように画像形成装置のＬＥＤプリントヘッドの主要部である本実施の形態の半導体複合装置は、透明基板の第１の面上に薄膜状の駆動素子群と薄膜状の発光素子群を設け、その中の各発光素子と対応する駆動素子とを薄膜素子上の配線パターンまたは透明基板３１上の個別電極により導電接続している。従って、従来のように発光素子群と駆動素子群とを接続ワイヤで接続するために各発光部に対応する個別の電極パッドを発光素子群の近辺に設ける必要が無く、駆動素子群の近辺にも発光素子群あるいは実装基板（透明基板）と接続ワイヤで接続するための個別の電極パッドを設ける必要が無くなる。つまり、実装基板上のワイヤボンディング用のパッドの面積、接続ワイヤ、および、接続ワイヤ配置用の空間等が不要になるので、半導体装置を小型化することができ、実装基板や半導体薄膜素子に必要となる材料コストを低減することができる。
また、本実施の形態の半導体複合装置は、透明基板の第１の面の反対側の第２の面上には、各発光素子の発光部に対応するレンズ群を密着させて固定させており、ロッドレンズアレイ等を保持するレンズ支持部、レンズ支持部でロッドレンズを支持するための空間、および、レンズ支持部を含む各構成要素を実装基板に固定するためのクランプ等が不要になるので、この点でも半導体装置を小型化することができ、支持部やクランプ等に必要となる材料コストを低減することができる。
また、本実施の形態の半導体複合装置は、一定厚みで表面と裏面（第１の面と第２の面）との平行度が高い透明基板における第１の面と平行な第２の面上に、各発光素子の発光部に各レンズの光軸が対応するようにレンズ群を密着させて接着剤等で固定することで、発光素子から出射された光が、所定厚みの透明基板を透過して薄膜状の発光素子に平行に固定されたレンズに導かれるようにしており、発光部と透明基板の第２の面との距離は、透明基板の表面と裏面との平行度を高くすることで確保できるようにしている。従って、本実施の形態では、発光部とレンズの間の距離を精密に制御でき、発光部から光が収束する位置の均一性を極めて高い精度で確保でき、発光部とレンズの位置合わせを高精度で簡便にすることができる。また、透明基板の第２の面にレンズ群を固定するためのスリット（溝）あるいは凹部を設けておいた場合には、レンズの透明基板の第２の面における位置合わせをさらに容易にすることができる。
＜実施の形態２＞
上記した実施の形態１では、透明基板上に薄膜の発光素子と薄膜の駆動素子を設け、発光素子と駆動素子の間を個別に配線パターンで接続することにより、各素子に個別に電極パッドを設ける必要を無くして半導体装置を小型化していたが、透明基板上に予め駆動素子を設けて置いた上で発光素子を接着する方法で製造するため、発光素子の接着に失敗すると透明基板の単位で不良が発生し、半導体複合装置の製造歩留まりを悪化させる可能性があった。以下に示す実施の形態２では、発光素子を透明基板とは別の支持基板上に設け、その支持基板と透明基板とを接合するようにして、発光素子の接着結果による品質の良否が半導体複合装置の品質へ影響する程度を軽減する場合について説明する。
図１６は、発光素子群を接合した支持基板を示す上面図である。
図１６では、支持基板９１は、例えば、Ｓｉ基板であり、発光素子が設けられる側の表面は、メタル層９８で被覆される。メタル層９８は、発光素子からの光を反射する反射膜を構成するもので、例えば、パラジウム、白金、ゲルマニウム、ニッケル、金、スズ、インジウム等の単層または積層、あるいは、これらの材料を含む単層または積層の材料とクロム、チタン等との積層で形成された金属材料膜である。
発光素子群９３は、実施の形態１と同様に、発光素子を備え、膜厚が約１．５μｍ程度の薄い半導体薄膜で形成され、実装基板である透明基板１０１と異なる支持基板９１上に設けられ、具体的には、支持基板９１のメタル層９８上に直接に接合される。また、発光素子群９３は、支持基板９１上の発光素子用に設けられた電極部（個別電極パッド）が透明基板１０１上に設けられた後述する電極部（個別電極パッド１０３）に対してフェースダウンボンディングで接合されて設置される。支持基板９１上への発光素子群９３の形成およびボンディング方法については、実施の形態１と同様の方法で可能であるが、重複する説明については記載を省略する。また、ボンディング方法については、例えば、実施の形態１のように半導体薄膜片を１個毎に支持基板９１上にボンディングすれば良い。また、発光素子としては、概ねＡｌｘＧａ１−ｘＡｓであり、例えば、ＧａｘＩｎ１−ｘＡｓＰ１−ｙ系の半導体材料ＡｌｘＧａ１−ｘＡｓ（実施の形態１のＡｌＡｓ層の上に形成された半導体エピタキシャル層）が、（ＡｌｙＧａ１−ｘ）ｙＩｎ１−ｙＰ層を備えているものを用いることができる。さらに、半導体薄膜を構成する材料は、例えば、ＧａＮ／ＩｎＧａＮ、ＡｌＩｎＮ等の材料を含むものであってもよいし、その他の材料であってもよい。
次に、メタル層９８上には、個別電極パッド９６および共通電極パッド９７上のコンタクト用開口部と発光素子群９３上を除いて、後述する図１８（ｂ）に示すように層間絶縁膜９９が形成される。
透明導電膜９５は、例えば、発光される光の波長に対して透明で導電性を備えるような、例えばＩＴＯ(Indium Tin Oxide)の層であり、発光素子群９３の素子分離された各発光素子の上部に個別の電極として形成される。透明導電膜９５は、発光素子の光取り出し面と発光素子用の電極部（後述する個別電極パッド１０３）とを導電接続するために、発光素子の光取り出し面に形成される。また、個別電極パッド１０３は、その発光素子に対応する駆動素子に接続されるので、発光素子の光取り出し面は、透明導電膜９５、および、個別電極パッド９６を介して駆動素子に接続されることになる。
個別電極パッド９６は、例えば、最表面のメタルが金（Ａｕ）である。例えば、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ｇｅ／Ａｕ、ＡｕＺｎ／Ａｕ、ＡｕＳｎ／Ａｕ等の積層膜である。また、個別電極パッド９６は、例えば、最表面をＡｌとすることもできる。最表面をＡｌとする場合には、Ａｌ、Ｎｉ／Ａｌ、Ｔｉ／Ａｌ等の材料とすることができる。個別電極パッド９６は、後述する図１８（ｂ）に示した層間絶縁膜９９上に形成され、各発光素子に対応する透明導電膜９５と電気的に接続される。個別電極パッド９６の面積は、従来のワイヤボンディングに用いられるパッドの面積が、例えば、１００μｍ×１００μｍ、あるいは、１００μｍ×８０μｍ等の比較的広い面積が必要であったのに対し、１辺が２５〜３０μｍの正方形等であり、従来のパッドより必要な面積を小さくできる。
共通電極パッド９７は、例えば、最表面のメタルが金（Ａｕ）である。例えば、ＡｕＺｎ／Ａｕ、ＡｕＳｎ／Ａｕ等の積層膜である。また、共通電極パッド９７は、例えば、最表面をＡｌとすることもできる。最表面をＡｌとする場合には、Ａｌ、Ｎｉ／Ａｌ、Ｔｉ／Ａｌ等の材料とすることができる。共通電極パッド９７は、メタル層９８上に形成され、各発光素子の共通電極（接地電極）と電気的に接続される。共通電極パッド９７の面積も、従来のワイヤボンディングに用いられるパッドの面積が、例えば、幅が１００μｍ等の比較的広い面積が必要であったのに対し、その幅を２５〜３０μｍにでき、従来のパッドより必要な面積を小さくできる。
図１７は、支持基板を透明基板の第１の面に接合する状態を示す斜視図である。
図１７（ａ）には、図１６の支持基板９１が示され、図１７（ｂ）では、支持基板９１の上表面が下向きになるようにひっくり返されて（フェイスダウン）して透明基板１０１の第１の面に接合される状況が示されている。
図１７（ｂ）における透明基板１０１の構成および駆動素子群１０２の構成等は、概ね実施の形態１と同様であるが、透明基板の全面を覆う透明導電膜３５の代わりに駆動素子群１０２の個別電極と接続された個別電極パッド１０３と、接地電位用の共通電極パッド１０４を透明基板１０１上に設ける点で異なっている。
個別電極パッド１０３は、例えば、最表面のメタルが金（Ａｕ）である。例えば、ＡｕＺｎ／Ａｕ、ＡｕＳｎ／Ａｕ等の積層膜である。また、個別電極パッド１０３は、例えば、最表面をＡｌとすることもできる。最表面をＡｌとする場合には、Ａｌ、Ｎｉ／Ａｌ、Ｔｉ／Ａｌ等の材料とすることができる。個別電極パッド１０３は、支持基板９１側の個別電極パッド９６に対応し、支持基板９１がフェイスダウン接合される際に個別電極パッド９６に対向する配置である。
共通電極パッド１０４は、例えば、最表面のメタルが金（Ａｕ）である。例えば、ＡｕＺｎ／Ａｕ、ＡｕＳｎ／Ａｕ等の積層膜である。また、共通電極パッド１０４は、例えば、最表面をＡｌとすることもできる。最表面をＡｌとする場合には、Ａｌ、Ｎｉ／Ａｌ、Ｔｉ／Ａｌ等の材料とすることができる。共通電極パッド１０４は、支持基板９１側の共通電極パッド９７と対応し、支持基板９１がフェイスダウン接合される際に共通電極パッド９７に対向する配置である。
支持基板９１を透明基板１０１にフェイスダウン接合する際には、個別電極パッド９６と個別電極パッド１０３の位置合わせ、共通電極パッド９７と共通電極パッド１０４の位置合わせを実施し、例えば、加熱および加圧することによりメタル−メタル間に共晶を形成して共晶接合により接合する。共晶接合を実施する場合には、接合される電極パッド間を直接に接合できるるため、支持基板９１上の発光素子群９３と透明基板１０１との間隔のばらつきが少なく、極めて精度良く所定値（例えば設計値等）に容易に設定することができる。共晶接合は、金（Ａｕ）／金（Ａｕ）の組み合わせ、あるいは、金（Ａｕ）／錫（Ｓｎ）の組み合わせで共晶を形成するので、上記した各電極パッドは、対向する電極パッドが金（Ａｕ）である場合には、錫（Ｓｎ）で形成することができる。
また、支持基板９１を透明基板１０１にフェイスダウン接合する際には、電極パッド表面／電極パッド表面の共晶接合、例えばＡｕ−Ａｕの接合に代えて、電極パッドに予め、例えば半田材料からなるバンプを形成しておき、位置合わせした後で加熱することで接合するフリップチップ接続を用いても良い。
なお、個別電極パッド９６、個別電極パッド１０３、共通電極パッド９７、および、共通電極パッド１０４を形成する際には、例えば、メタル層９８の表面から発光素子群９３の表面までの距離よりも、接合された各パッドにより得られる支持基板９１と透明基板１０１間の距離が大きくなるように形成して、接合時に発光素子群９３が直接に透明基板１０１に加圧されないようにする。
図１８（ａ）は、支持基板９１が透明基板１０１にフェイスダウン接合された状態を示す斜視図であり、図１８（ｂ）は、図１８（ａ）のＢ−Ｂ断面図である。
支持基板９１上の発光素子群９３から出射した光Ｌ１は、透明導電膜９５および透明基板９１を透過し、透明基板９１の第２の面（図中では下面）から出射される。
図１９は、図１８の透明基板１０１にレンズを密着固定させた状態を示す斜視図である。
実施の形態１と同様に、透明基板１０１の厚さは、構成材料であるガラスの屈折率を考慮した上で、レンズ群３４の焦点距離と一致させており、レンズ群３４は、透明基板１０１の第１の面と反対側の第２の面上に、例えば、ロッドレンズアレイを密着させて固定したものである。
透明基板１０１上の共通電極パッド１０４等の配線については、例えば、出射される光が透過する位置に引き回す必要がある場合には透明導電膜を用い、それ以外の場所では、上記したように一般的なフォトリソグラフィ工程の一種であるリフトオフ法により容易にＴｉ／Ｐｔ／Ａｕ等のＡｕ系、あるいは、Ａｌ等のＡｌ系の金属で個別配線パターンを形成するような通常のメタル配線を実施することができる。
なお、図１９でも、実施の形態１の図３と同様に、各発光部に対するレンズ群３４における各レンズの配置は一致していないが、実際には、例えば、各レンズ１個に各々１個の発光素子（発光部）が対応する場合には、各レンズの光軸が各発光部に一致するようにレンズ群３４が配置される。
このように本実施の形態によれば、発光素子群９３を接合した支持基板９１を、駆動素子群を設けた透明基板１０１とは別に設け、さらに、透明基板１０１の第１の面と発光素子との距離が一定となるように、支持基板９１を透明基板１０１上に共晶接合あるいはフリップチップ接続するようにしたことから、発光素子群９３を接合した支持基板９１を駆動素子群を設けた透明基板１０１と独立して検査することができるので、実施の形態１の効果に加えて、発光素子の接着結果による品質の良否が半導体複合装置の品質へ影響する程度を軽減することができ、半導体複合装置の歩留まりを良くすることができる。
＜実施の形態３＞
上記した実施の形態２では、発光素子を透明基板とは別の支持基板上に設け、その支持基板と透明基板とを接合するようにして、発光素子の接着結果による品質の良否が半導体複合装置の品質へ影響する程度を軽減していたが、透明基板上には駆動素子群が設けられており、この駆動素子群に電力や信号を供給する配線を透明基板上に設ける必要があり透明基板上にはそのための面積が必要である。以下に示す実施の形態３では、発光素子群に加えて駆動素子群も支持基板側に配置し、駆動素子群に電源電力や信号を供給する配線を、透明基板上のフェイスダウン接合時に駆動素子群と対向する領域に形成することで、透明基板に必要となる面積をさらに縮小する場合について説明する。
図２０（ａ）は、発光素子群と駆動素子群を設けた支持基板の一例を示す上面図であり、図２０（ｂ）は、図２０（ａ）のＣ−Ｃ断面図である。
図２０（ａ）、（ｂ）では、支持基板１１１は、例えば、Ｓｉ基板であり、その表面上は、例えば、パラジウム、白金、ゲルマニウム、ニッケル、金、スズ、インジウム等の単層または積層、あるいは、これらの材料を含む単層または積層の材料とクロム、チタン等との積層で形成されたメタル層１１８で被覆される。
駆動素子群１１２は、実施の形態１と同様に、複数の駆動素子からなって半導体の薄膜等により平板状に形成され、例えば、後述する各発光素子を個別に駆動するための駆動素子を配列したアレイ形状等に形成され、支持基板１１１上に発光素子群１１３が接合される前に予め形成される。言い換えれば、駆動素子群１１２は、半導体薄膜の少なくとも一部に発光素子の発光を制御する駆動回路部を有する駆動素子が配列されたものであり、支持基板１１１上に設けられる。
発光素子群１１３は、実施の形態２と同様に、発光素子を備え、膜厚が、例えば約１．５μｍ程度の薄い半導体薄膜で形成され、支持基板１１１のメタル層１１８上に直接に接合される。支持基板１１１上への発光素子群１１３の形成およびボンディング方法については、実施の形態２と同様の方法で可能である。
個別電極１１６は、例えば、金の配線で形成され、発光素子群１１３の各発光素子の上面（光取り出し面：非接地面）と駆動素子群１１２の中の対応する駆動素子とを導電接続する電極である。個別電極１１６は、発光素子群１１３の各発光素子の光取り出し面に形成されるため、例えばＩＴＯ(Indium Tin Oxide)の層のように発光される光の波長に対して透明で導電性を備える透明導電膜を用いるか、透明性のない導電材料を用いて電極を形成する場合には、図２０（ａ）に示したように、個別電極１１６の占有する面積が光取り出し面の発光面積に対して充分に面積が小さく発光を妨げないようにする。具体的には、発光面積のうち個別電極１１６により覆われる部分の面積は、例えば、発光面積に対して１／２より小さいことが好ましい。
以下に、発光素子群１１３の各発光素子の光取り出し面に透明性のない導電材料を用いて個別電極１１６を形成する場合の、発光面積に対する個別電極１１６により被覆される面積が１／２より小さいことが好ましい理由を説明する。
図２１は、発光素子群（ＬＥＤアレイ）１１３からの光がレンズ群（ロッドレンズアレイ）３４を通過し、感光体ドラム１２の画像形成面（例えば、感光ドラムの表面）に至り、光スポットを形成する状態を模式的に示す図である。
図２１の発光素子群１１３における各ＬＥＤは、１列にＬＥＤ１、ＬＥＤ２、ＬＥＤ３、ＬＥＤ４の順に並び、ＯＮ／ＯＦＦ／ＯＮ／ＯＦＦと１ドットおきに点灯状態／消灯状態を繰り返す点灯パターンとなっており、隣接する光スポット４００Ａと光スポット４００Ｂが接している状況を示している。各ＬＥＤ５０１〜５０４の上には、個別電極１１６が、発光領域３００の一端部から他端部へ中央部を通過するように横断して設けられている。
点灯状態の各ＬＥＤ５０１、５０３から出射された光は、レンズ群３４を通過し、レンズの焦点距離に置かれた画像形成面に光スポット４００Ａ、４００Ｂを形成し、その一端部から他端部へ中央部を通過するように横断して、個別電極１１６に対応する遮蔽領域４５０Ａ、４５０Ｂが形成される。
図２１に示した光スポット４００Ａ（ＬＥＤ５０１に対応する光画像）と光スポット４００Ｂ（ＬＥＤ５０３に対応する光画像）は、例えば、各光スポットをＣＣＤセンサーでとらえた場合の、センサーの感度が最大の時（あるいは光感度のしきい値が最少の時）の光画像である。
図２２は、上記した光スポット４００Ａ、４００Ｂを、個別電極１１６による遮蔽領域と垂直方向にスキャンした場合の光強度（相対値）を模式的に示している。図２２では、Ｘ軸とＹ軸が光スポット４００内の横と縦の位置を示し、Ｚ軸方向には、光スポット４００内おける任意の点を含みＹ方向に垂直に横断した線上の光強度を示している。また、ＬＮ１は光スポット４００のＸ方向およびＹ方向の各寸法であり、中心線Ｃ１は遮蔽領域４５０の中心線であり、光スポット４００の中心線でもあり、ｔｈ１は感光体における光感度のしきい値を示し、βは個別電極１１６の端部における光強度を示している。
図２２に示した光強度の分布は、仮想的な光強度分布であり、例えば、図２１の発光素子（ＬＥＤ５０１〜５０４）の発光領域３００の中心が最も光強度が強く、従って、図２１のように電極領域１１６を設けた場合には、電極領域１１６の中心の下が最も光強度が強く、中心から離れるに従って直線的に光強度が減衰することを仮定する。すると、個別電極１１６に対応する遮蔽領域４５０では、逆に遮蔽領域４５０の端部（図では中心線Ｃ１に平行な遮蔽領域４５０の端部）での光強度が最も高く、中心に向かって直線的に強度が減衰すると仮定できる。
図２３は、図２２に示した光強度分布をより詳細に説明するための図である。
図２３（ａ）は、光スポットの形状を示しており、図２２のＸ−Ｙ平面の図に相当する。
また、図２３（ｂ）は、図２３（ａ）で光スポット４００Ａ、４００ＢのＹ方向がＬＮ１／２の線上の光強度分布を示している。
この図でも、図２１に示したように、ＬＥＤは、１ドットおきに点灯消灯が交互に繰り返される。
図２３（ａ）において、ＬＮ１は光スポット４００Ａ、４００ＢのＸ方向およびＹ方向の各寸法であり、Ｅ１は個別電極１１６により光スポット４００Ａ、４００Ｂ内に形成された遮光領域４５０Ａ、４５０ＢにおけるＸ方向の幅である。
図２３（ｂ）において、ＥＳ１は個別電極１１６による遮光領域４５０Ａ、４５０Ｂにおける感光体の光感度以下となる領域の幅であり、Ｄ１は光スポット４００Ａ、４００Ｂにおける感光体の光感度以上になる領域の片側の幅であり、ＤＳ１は光スポット４００Ａ、４００Ｂ間で感光体の光感度以下となるスペースであり、ｔｈ１は感光体における光感度のしきい値を示し、βは個別電極１１６の端部における光強度を示している。
（１）ここで、例えば、個別電極１１６の幅を発光素子サイズの１／３とした場合（図２３（ａ）でＥ１＝１／３×ＬＮ１とした場合に相当する）のＤ１、ＤＳ１、ＥＳ１は、次のように表すことができる。
Ｄ１＝０．３１２５×ＬＮ１、
ＤＳ１＝０．２５×ＬＮ１、
ＥＳ１＝０．１２５×ＬＮ１
上記した各式から、ＤＳ１＞ＥＳ１（ＤＳ１＝２×ＥＳ１）、つまり、「個別電極１１６による遮光領域４５０の感光体光感度以下の遮光幅ＥＳ１」は、「感光体光感度以下となる光スポット４００Ａ−４００Ｂ間のスペースＤＳ１」の１／２であり、充分狭くなっている。
したがって、光スポット４００Ａあるいは４００Ｂを分離する（図２１で光スポット４００Ａと光スポット４００Ｂを分離する）場合に、個別電極１１６による遮光領域４５０Ａ、４５０Ｂによって各光スポット４００Ａ、４００Ｂが２領域に分離される（例えば、光スポット４００Ａが、領域４００Ａ１と領域４００Ａ２に分離される）事態を避けることができる。
（２）次に、例えば、個別電極１１６の幅を発光素子サイズの１／２とした場合（図２３（ａ）でＥ１＝１／２×ＬＮ１とした場合に相当する）のＤ１、ＤＳ１、ＥＳ１は、次のように表すことができる。
Ｄ１＝０．２５×ＬＮ１，
ＤＳ１＝０．２５×ＬＮ１、
ＥＳ１＝０．２５×ＬＮ１
上記した各式から、ＤＳ１＝ＥＳ１、つまり、「感光体光感度以下となる光スポット４００Ａ−４００Ｂ間のスペースＤＳ１」と「個別電極１１６による遮光領域４５０の感光体光感度以下の遮光幅ＥＳ１」が同等である。
従って、光スポット４００Ａあるいは４００Ｂを分離する（図２１で光スポット４００Ａと光スポット４００Ｂを分離する）場合に、その遮光幅ＥＳ１によって光スポット４００Ａも領域４００Ａ１と領域４００Ａ２に分離されてしまい、４００Ｂも領域４００Ｂ１と領域４００Ｂ２に分離されてしまい、結局、１つの光スポットが個別電極１１６による遮光領域４５０により分離される事態を避けることができない。
次に、上記した具体例を、図２１〜図２３および数式を用いてより一般的に説明する。
例えば、個別電極１１６の面積が発光領域３００の面積を被覆する被覆率をＲｓ、個別電極１１６の端部における光強度をβ、発光領域３００の中心が最も強い光強度をＬＳｍａｘとすると、上記したＬＮ１、Ｅ１、ＥＳ１、Ｄ１、ＤＳ１は次のように表すことができる。
Ｅ１＝ＬＮ１×Ｒｓ、
β＝（１−Ｒｓ）ＬＳｍａｘ、
Ｄ１＝（１−ｔｈ１／β）×ＬＮ１／２、
ＥＳ１＝Ｒｓ×（ｔｈ１／β）×ＬＮ１、
ＤＳ１＝（１−Ｒｓ）×ｔｈ１／β×ＬＮ１
ここで、少なくとも「感光体光感度以下となる光スポット４００Ａ−４００Ｂ間のスペースＤＳ１」が「個別電極１１６による遮光領域４５０の感光体光感度以下の遮光幅ＥＳ１」よりも大きくなる（ＥＳ１＜ＤＳ１）条件について考察する。
まず、逆に、ＥＳ１＝ＤＳ１となる条件は上記式から次のように表すことができる。
Ｒｓ×（ｔｈ１／β）＝（１−Ｒｓ）×ｔｈ１／β、
この式にβ＝（１−Ｒｓ）ＬＳｍａｘを代入して式を整理すると、
２Ｒｓ＝１であるので、Ｒｓ＝１／２となる。
これは、ＥＳ１＝ＤＳ１となる場合の被覆率Ｒｓであり、求めたいのは、１つの光スポットが個別電極１１６による遮光領域４５０により分離される事態を避けるような発光特性への影響が少ない側、つまり、ＥＳ１＜ＤＳ１となる個別電極１１６による被覆率Ｒｓである。従って、その場合にはより被覆率を小さくする必要があることから、ＥＳ１＜ＤＳ１となる条件を満たす被覆率は、発光特性を考慮した場合にはＲｓ＜１／２＝０．５となる。
次に、個別電極１１６の被覆率による電気的な特性への影響について考察する。
まず、ＬＥＤへの通電電流をＩｆ＝３ｍＡ、コンタクト抵抗に起因する電圧降下が実用の観点から影響しないレベルであるΔＶｆ（Ｃ）≦０．１５Ｖと仮定する。また、線メタル／発光部コンタクト層の間のコンタクト抵抗を、例えば、１×１０−５Ωｃｍ２とすると、コンタクトに必要な面積Ｓ（Ｃ）は、Ｓ（Ｃ）≧２×１０−７ｃｍ２であり、コンタクト領域を正方形と仮定すると、コンタクト領域の寸法は、４．５μｍ□である。
ここで更に次の条件を仮定する。
（１）レンズ群３４を透過した後の光スポット４００の寸法は、発光部寸法の２倍である。
（２）発光素子群１１３の各発光素子は１ドットおきに点灯することで、隣接する発光スポットが接する。
例えば、発光部の配列ピッチをＰ（ＬＥＤ）とすると、（１）（２）の仮定により、発光部の縦あるいは横の寸法の最大値はＰ（ＬＥＤ）／２である。したがって、コンタクト領域の面積Ｓ（Ｃ）と被覆率の最小値Ｒｓ（ｍｉｎ）は、次のように表すことができる。
Ｒｓ（ｍｉｎ）＝Ｓ（Ｃ）／[Ｐ（ＬＥＤ）／２]２
ここで、コンタクト領域の面積Ｓ（Ｃ）は上記した仮定に従い次の値とする。
Ｓ（Ｃ）＝４．５×４．５μｍ−２
また、解像度により異なる発光部の配列ピッチＰ（ＬＥＤ）は、各解像度に対応させて次のように表される。
Ｐ（ＬＥＤ）１＝８４．８μｍ（３００ｄｐｉ）、
Ｐ（ＬＥＤ）２＝４２．４μｍ（６００ｄｐｉ）、
Ｐ（ＬＥＤ）３＝２１．２μｍ（１２００ｄｐｉ）
ここで、被覆率の最小値Ｒｓ（ｍｉｎ）を上記した各解像度に対応させて、それぞれＲｓ（ｍｉｎ）１、Ｒｓ（ｍｉｎ）２、Ｒｓ（ｍｉｎ）３とすると、次のように表すことができる。
Ｒｓ（ｍｉｎ）１＝０．１０６（３００ｄｐｉ）、
Ｒｓ（ｍｉｎ）２＝０．２１２（６００ｄｐｉ）、
Ｒｓ（ｍｉｎ）３＝０．４２５（１２００ｄｐｉ）
上記した被覆率の最小値Ｒｓ（ｍｉｎ）は、解像度が３００ｄｐｉの場合であることがわかる。したがって、個別電極１１６による被覆率Ｒｓは、電気特性を考慮した場合には、Ｒｓ＞０．１となる。
ゆえに、上記した発光特性および電気特性の両面から個別電極１１６の被覆率を考察した場合には、個別電極１１６による被覆率Ｒｓは、
０．１＜Ｒｓ＜０．５
の範囲にあることが望ましいことになる。
共通電極パッド１１７は、例えば、金パッドであり、メタル層１１８と接続され、各発光素子の共通電極（接地電極）と電気的に接続される。
入力電極パッド１１９は、駆動素子群１１２の各駆動素子に電源電圧および信号を入力する電極パッドである。個別電極１１６、共通電極パッド１１７、および入力電極パッド１１９は、上述の通り、例えば最表面をＡｕとすることができる他、例えば、Ａｌとしてもよい。最表面をＡｕとする場合には、例えば、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ｇｅ／Ａｕ、ＡｕＳｎ／Ａｕ、ＡｕＺｎ／Ａｕ等の積層膜とすることができる。また、最表面をＡｌとする場合には、Ａｌ、Ｎｉ／Ａｌ、Ｔｉ／Ａｌ等のＡｌ系の金属で個別配線パターンを形成することができる。
個別電極１１６、共通電極パッド１１７、および、入力電極パッド１１９を形成するには、実施の形態１の図１４の個別配線パターンのところで説明したように、一般的なフォトリソグラフィ工程の一種であるリフトオフ法により容易にＴｉ／Ｐｔ／Ａｕ等のＡｕ系の金属やＡｌ等のＡｌ系の金属で個別配線パターンを形成することができる。
また、メタル層１１８上の駆動素子群１１２と発光素子群１１３の間のように絶縁が必要な部位には、必要に応じて図２０（ｂ）に示した層間絶縁膜１１４が形成される。
図２１（ａ）は、発光素子群と駆動素子群を設けた支持基板の他の一例を示す上面図であり、図２１（ｂ）は、図２１（ａ）のＤ−Ｄ断面図である。
図２１（ａ）、（ｂ）では、図２０（ａ）、（ｂ）の構成と比べて、共通電極パッド１１７を無くして支持基板１１１の幅を短縮し、複数の入力電極パッド１１９の中の１個を共通電極パッド１１９ａとしたものであり、その他の構成は図２０（ａ）、（ｂ）の構成と同様である。共通電極パッド１１９ａは、例えば、Ｓｉ基板上のメタル層１１８に直接接続される。
支持基板上に上記構成を形成する方法としては、まず、支持基板１１１上に上記したように予め駆動素子群１１２を形成しておき、メタル層１１８上に薄膜状の発光素子群１１３を直接接合する。なお、図２１（ａ）、（ｂ）の例では、駆動素子群１１２は、共通電極パッド１１９ａの下部の接続部を迂回して形成される。その後、薄膜状の発光素子群１１３が各発光素子毎に個別に素子分離され、メタル層１１８上の駆動素子群１１２と発光素子群１１３の間のように絶縁が必要な箇所に層間絶縁膜１１４が形成され、その上に個別電極１１６、共通電極パッド１１７、および、入力電極パッド１１９が形成される。
図２２は、支持基板を透明基板の第１の面に接合する状態を示す斜視図である。
図２２（ａ）には、図２０の支持基板１１１が示され、図２２（ｂ）では、支持基板１１１の上表面が下向きになるようにひっくり返されて（フェイスダウン）して透明基板１２１の第１の面に接合される状況が示されている。
図２２（ｂ）における透明基板１２１の第１の面上には、支持基板１１１上の駆動素子群１１２に電源電力と発光素子を駆動（発光）させるための信号を供給する配線（配線層）１２２と、そのための個別電極パッド１２３が形成されている。配線１２２と個別電極パッド１２３を形成するには、上記したように一般的なフォトリソグラフィ工程の一種であるリフトオフ法により容易に、例えば、Ｔｉ／Ｐｔ／Ａｕ等のＡｕ系の金属で個別配線パターンを形成することができる。また、出射される光が透過する位置に引き回す必要がある場合には透明導電膜を用いても良い。
個別電極パッド１２３は、支持基板１１１側の入力電極パッド１１９に対応し、支持基板１１１がフェイスダウン接合される際に入力電極パッド１１９に対向する配置で形成される。
共通電極パッド１２４は、支持基板１１１側の共通電極パッド１１７と対応し、支持基板１１１がフェイスダウン接合される際に共通電極パッド１１７に対向する配置で形成される。個別電極パッド１２３、入力電極パッド１１９、共通電極パッド１１７については、上記した実施の形態で説明したように、最表面をＡｕやＡｌとすることができる。最表面をＡｕとする場合には、例えば、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ｇｅ／Ａｕ、ＡｕＳｎ／Ａｕ、ＡｕＺｎ／Ａｕ等の積層膜とすることができる。また、最表面をＡｌとする場合には、Ａｌ、Ｎｉ／Ａｌ、Ｔｉ／Ａｌ等の材料とすることができる。
支持基板１１１を透明基板１２１にフェイスダウン接合する際には、入力電極パッド１１９と個別電極パッド１２３の位置合わせ、共通電極パッド１１７と共通電極パッド１２４の位置合わせを実施し、例えば、実施の形態２と同様に加熱および加圧することによりメタル−メタル間に共晶を形成して共晶接合する。なお、入力電極パッド１１９、個別電極パッド１２３、共通電極パッド１１７、および、共通電極パッド１２４を形成する際には、例えば、メタル層１１８の表面から発光素子群１１３の表面までの距離よりも、接合された各パッドにより得られる支持基板１１１と透明基板１２１間の距離が大きくなるように形成して、接合時に発光素子群１１３が直接に透明基板１２１に加圧されないようにする。また、本実施の形態においても、実施の形態２と同様に共晶接合に代えてフリップチップ接続を用いても良い。
図２３（ａ）は、支持基板１１１が透明基板１２１にフェイスダウン接合された状態を示す斜視図であり、図２３（ｂ）は、図２３（ａ）のＥ−Ｅ断面図である。
支持基板１１１上の発光素子群１１３から出射した光Ｌ１は、透明基板１２１を透過し、透明基板１２１の第２の面（図中では下面）から出射される。
図２４は、図２３（ａ）、（ｂ）の透明基板１２１にレンズを密着固定させた状態を示す斜視図である。
実施の形態１と同様に、透明基板１２１の厚さは、構成材料であるガラスの屈折率を考慮した上で、レンズ群３４の焦点距離と一致させており、レンズ群３４は、透明基板１２１の第１の面と反対側の第２の面上に、例えば、ロッドレンズアレイを密着させて固定したものである。
透明基板１２１上の配線１２２については、上記したように、透明基板１２１上に支持基板１１１をフェイスダウン接合する時に駆動素子群１１２と対向する領域に少なくともその一部を形成することで、透明基板１２１に必要となる面積を縮小することができる。
なお、図２４でも、実施の形態１の図３と同様に、各発光部に対するレンズ群３４における各レンズの光軸の配置は一致していないが、実際には、例えば、各レンズ１個に各々１個の発光素子（発光部）が対応する場合には、各レンズの光軸が各発光部に一致するようにレンズ群３４が配置される。
このように本実施の形態によれば、発光素子群１１３と駆動素子群１１２を設けた支持基板１１１を、駆動素子群１１２に電源電力と信号を供給する配線１２２と、そのための個別電極パッド１２３を設けた透明基板１２１とは別に設け、さらに、支持基板１１１を透明基板１２１上に直接に共晶接合あるいはフリップチップ接続するようにし、また、配線１２２は、透明基板１２１上に支持基板１１１をフェイスダウン接合する時に駆動素子群１１２と対向する領域に少なくともその一部を形成するようにしたので、実施の形態２の効果に加えて、透明基板の配線に必要な面積を低減でき、半導体複合装置をさらに小型化することができる。
＜実施の形態４＞
上記した各実施の形態では、薄膜状の発光素子群における一方の側の光取り出し面側を主に利用し、他方の側の光取り出し面については、反射膜を設けることで出射される光を前記一方の側に取り出して有効利用していたが、２方向に光を取り出す場合については示していない。そこで、以下に示す実施の形態４では、薄膜状の発光素子群から出射される光を２方向で利用する場合と、さらに、発光素子群を構成する半導体薄膜を、一方の面側では光源として利用し、他方の面側では受光素子として利用する場合について説明する。
図２５は、透明支持基板を透明基板の第１の面に接合する状態を示す斜視図である。
図２５（ａ）には、発光素子の発光波長に対して透明な材料が用いられた支持基板１３１が示され、図２５（ｂ）では、支持基板１３１の上表面が下向きにひっくり返されて（フェイスダウン）して透明基板１４１の第１の面に接合される状況が示されている。
図２５（ａ）は、実施の形態３の図２２（ａ）に対応する図であり、支持基板１３１の構成材料がサファイアになり発光波長に対して透明になることから、例えば、発光素子群１３３の発光部と支持基板１３１との間のメタル層に光透過用の開口部を設けるか、メタル層でなく透明導電膜を用いるか、支持基板側の光取り出し面の発光面積のうち、メタル層の不透明の電極により覆われる面積が充分に小さく発光を妨げないようにするかの何れかの相違点を有している。他の構成は、図２２（ａ）構成では１１０番台の符号が１３０番台になり、１２０番台の符号が１４０番台になっていることを除けば実施の形態３の図２２（ａ）と同様であるので、重複する記載については省略する。また、透明な支持基板１３１の材料として、ガラスではなくサファイアが用いられる理由は、この支持基板１３１上にはＣＭＯＳ−ＩＣを設けるため、ガラス基板では耐熱性が不十分であるが、サファイアを用いて一般的に知られるＳＯＳ(Silicon on Sapphire)構造とすれば、ＣＭＯＳ−ＩＣを設けることができるためである。
図２５（ｂ）の透明基板１４１および支持基板１３１についても、図２５（ａ）と同様な相違点であり、１１０番台の符号が１３０番台になり、１２０番台の符号が１４０番台になることを除けば同様な構成であり、基板の接合方法も同様であるので重複する記載については省略する。
図２６は、本実施の形態により発揮される機能の一例を示す斜視図である。
本実施の形態の例では、支持基板１３１が透明であるため、例えば、支持基板１３１における発光素子群１３３が設けられる第１の面の反対側の第２の面から入射する光ＬＲを、発光素子群１３３の素子構成で受光することが可能になる。受光に利用する場合、駆動回路の代わりに信号処理回路が接続される。
図２７は、本実施の形態により発揮される機能の他の一例を示す斜視図である。
本実施の形態の次の例では、支持基板１３１が透明なサファイア基板であるため、例えば、支持基板１３１における発光素子群１３３が設けられる第１の面の反対側の第２の面から出射する光Ｌ３を書き込み用に出力することが可能になる。
図２８は、図２６の受光あるいは図２７の光出力のためのレンズを透明な支持基板１３１に設けた状態を示す斜視図である。
図２６に示した受光、あるいは、図２７に示した第２の光出力を利用するためには、光を収束させる必要があるので、例えば、支持基板１３１の第２の面に、透明基板１４１の第２の面に固定されているものと同様な第２のレンズ群（ロッドレンズアレイ）１５１を固定する。つまり、透明な支持基板１３１の発光素子が設けられない側の第２の面には、第２のレンズ群１５１を、発光素子からの放射光を所定位置に収束させる位置に設置される。
この構成により、本実施の形態の半導体複合装置は、図２６の受光に利用する場合には、例えば、１つの半導体複合装置により、発光動作による感光体ドラム等への書込と、受光動作によるデータの読込の両方の機能を実施することができるようになる。
図２７の第２の光出力を利用する場合には、例えば、１つの半導体複合装置により、上面への発光動作による感光体ドラム等への第１の書込と、下面への発光動作による別の感光体ドラム等への第２の書込を実施することができる。また、本実施の形態は、画像形成装置の感光体ドラムへの書込やデータの読込の場合について示したが、これに限らず、例えば、各レンズ群の先に光ファイバ等を結合させることで、多ビットの光信号の授受等に用いても良い。
このように本実施の形態によれば、発光素子群１３３を設けた支持基板１３１を、発光波長に対して透明なサファイア基板にし、支持基板１３１上にもレンズ群１５１を設けたので、実施の形態３の効果に加えて、半導体複合装置を、薄膜状の発光素子群１３３の上面側のみでなく下面側にも光を出射させるようにでき、あるいは、上下２方向に光を出射する代わりに、一方向の側への光の出射はそのままにして、他の方向からの光を受光するようにでき、機能を向上させることができる。
＜実施の形態５＞
実施の形態１と２では、駆動素子群が透明基板上に設けられ、実施の形態３、４では、駆動素子群が発光素子群と同じ支持基板上に設けられていたが、駆動素子群を、発光素子群とは異なる第２の支持基板上に設けても従来に比べて透明基板の面積を縮小することが可能である。以下に示す実施の形態５では、駆動素子群を、発光素子群とは異なる第２の支持基板上に設け、透明基板上に、発光素子群を設けた第１の支持基板と、駆動素子群が設けられた第２の支持基板とを接合する場合について説明する。
図２９（ａ）は、透明基板上に、発光素子群を設けた第１の支持基板と駆動素子群が設けられた第２の支持基板とが接合された状態を示す斜視図であり、図２９（ｂ）は図２９（ａ）のＦ−Ｆ断面図である。
透明基板１６１は、実施の形態１〜４と同様に発光素子から出射される光の波長に対して透明なガラス基板等の透明基板である。透明基板１６１上に形成される電極パターンについては、図３０を用いて後述する。
第１の支持基板１７１は、例えば、ＧａＡｓ基板上に発光素子群が設けられており、実施の形態３と同様な手法により、発光素子群１７３上コンタクト用開口部を除くメタル層１７８上のように絶縁が必要な部位に、図２９（ｂ）に示した層間絶縁膜１７４が形成された後、個別電極パッド１７６が設けられている。発光素子群は、例えば、実施の形態１と同様にｐｎ接合を備えた半導体エピタキシャル層の構造を素子分離エッチングすることにより形成されている。
第２の支持基板１８１は、例えば、Ｓｉ基板上に駆動素子群が設けられており、実施の形態３と同様な手法により入力電極パッド１８６と出力電極パッド１８７が設けられている。
図３０は、透明基板１６１上に設けられる電極パターンを示す上面図である。
透明基板１６１上には、支持基板１８１の駆動素子群に制御信号および電源電力を供給するための入力電極パッド１９０と第２の支持基板１８１の入力電極パッド１８６に対向する位置を結ぶように金属配線層１９１が形成され、また、第１の支持基板１７１の個別電極パッド１７６に対向する位置と、第２の支持基板１８１の出力電極パッド１８７に対向する位置を結ぶように金属配線層１９２が形成される。
金属配線層１９１および金属配線層１９２は、金（Ａｕ）系のメタルあるいはアルミニウム（Ａｌ）系のメタル等の金属からなる。例えば、Ａｕ系とする場合には、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ｇｅ／Ａｕ、ＡｕＳｎ／Ａｕ、ＡｕＺｎ／Ａｕ等の積層膜とすることができる。また、Ａｌ系とする場合には、Ａｌ、Ｎｉ／Ａｌ、Ｔｉ／Ａｌ等の材料とすることができる。
透明基板１６１と第１の支持基板１７１および第２の支持基板１８１とがフリップチップ接続される場合には、例えば、金属配線層１９１における第２の支持基板１８１の入力電極パッド１８６に対向する位置と、金属配線層１９２における第１の支持基板１７１の個別電極パッド１７６に対向する位置と第２の支持基板１８１の出力電極パッド１８７に対向する位置に各々、例えば、最表面をＡｕで形成した接続パッドや半田材料等のバンプが形成される。
金属配線層１９１および金属配線層１９２の接続パッド部分は、各々３０μｍ×３０μｍ程度であり、従来のワイヤボンディング用接続パッドの１００μｍ×１００μｍ程度と比較すると非常に小面積なパッドとなる。
第１の支持基板１７１を透明基板１６１にフリップチップ接続によりフェイスダウン接合する際には、例えば、第１の支持基板１７１の個別電極パッド１７６と、金属配線層１９２における第１の支持基板１７１の個別電極パッド１７６に対向する位置の接続パッドあるいはバンプとの位置合わせを実施し、加熱することによりメタル−メタル間の直接接合や共晶接合を実施する。
第２の支持基板１８１を透明基板１６１にフリップチップ接続によりフェイスダウン接合する際には、例えば、第２の支持基板１８１の出力電極パッド１８７と金属配線層１９２における第２の支持基板１８１の個別電極パッド１８７に対向する位置の接続パッドあるいはバンプとの位置合わせ、および、第２の支持基板１８１の入力電極パッド１８６と金属配線層１９１における第２の支持基板１８１の個別電極パッド１８６に対向する位置の接続パッドあるいはバンプとの位置合わせを実施し、加熱することによりメタル−メタル間の直接接合や共晶接合を実施する。
図３１は、図２９の透明基板１６１の第２の面にレンズを密着固定させた状態を示す斜視図である。
実施の形態１と同様に、透明基板１６１の厚さは、構成材料であるガラスの屈折率を考慮した上で、レンズ群３４の焦点距離と一致させており、レンズ群３４は、透明基板１６１の第１の面と反対側の第２の面上に、例えば、ロッドレンズアレイを密着させて固定したものである。
なお、図３１でも、実施の形態１の図３と同様に、各発光部に対するレンズ群３４における各レンズの配置は一致していないが、実際には、例えば、各レンズ１個に各々１個の発光素子（発光部）が対応する場合には、各レンズの光軸が各発光部に一致するようにレンズ群３４が配置される。
このように本実施の形態によれば、透明基板上に、発光素子群を設けた第１の支持基板と駆動素子群が設けられた第２の支持基板とをフリップチップ接続等によりメタル−メタル間の直接接合を実施するようにしたので、実施の形態１の効果に加え、接続が強固になり、透明基板、第１の支持基板、および、第２の支持基板上にワイヤボンディング用のパッドを設ける必要が無くなり、チップ間の接続パッドの面積を縮小することができ、半導体複合装置をさらに小型化することができる。
＜実施の形態６＞
図３２は、本発明の実施の形態６の構成を示す断面図である。
図３２では、透明基板２１１、駆動素子群２１２、発光素子群２１３、レンズ群２１４、および、透明導電膜２１５については、各々実施の形態１における透明基板３１、駆動素子群３２、発光素子群３３、レンズ群３４、および、透明導電膜３５に対応し、説明が重複するため記載を省略する。
溝２１１ａは、透明基板２１１の第２の面に設けられ、レンズ群３４の位置合わせを容易にするために第２の面に平行に掘り下げられて設けられる。接続部材２１２ａは、駆動素子群２１２と透明導電膜２１５とを電気的に接続する部材である。個別配線２１６ａは、発光素子群２１３と駆動素子群２１２とを電気的に接続しており、実施の形態１の配線パターン３６に対応する。導通配線２１６ｂは、ＬＥＤプリントヘッドの外部と駆動素子群２１２とを電気的に接続するものである。保護膜２１８は、内部構成を保護し絶縁するパッシベーション膜である。固定材料２１９は、レンズ群２１４を透明基板２１１に密着状態で固定するためのものであり、例えば、接着剤である。
本実施の形態の半導体複合装置は、一定厚みで表面と裏面（第１の面と第２の面）との平行度が高い透明基板における第１の面と平行な第２の面上に、各発光素子の発光部に各レンズの光軸が対応するように、かつ、第２の面に平行に掘り下げた溝２１１ａを設け、その溝２１１ａの底面にレンズ群を密着させて固定材料２１９で固定することで、発光部と透明基板の第２の面との距離を確保して、発光部とレンズ間の距離を確保すると共に、発光部とレンズの位置合わせを容易にしている。この溝２１１ａは、フォトリソグラフ工程の精度（例えば±０．５μｍ）で正確に位置を合わせて形成できる。一方、透明基板２１１の第１の面に設けられる発光部（半導体薄膜）も、その位置決めマークは、同様にフォトリソグラフ工程の精度（例えば±０．５μｍ）で正確に位置を合わせて形成できる。従って、本実施の形態では、面倒なレンズの位置合わせを実施しなくても発光部とレンズの光軸を合わせることができる。
このように本実施の形態でも、実施の形態１と同様に、発光部とレンズ間の距離を精密に制御でき、発光部から光が収束する位置の均一性を極めて高い精度で確保でき、発光部とレンズの位置合わせを高精度で簡便にすることができる。
＜実施の形態７＞
図３３は、本発明の実施の形態７の構成を示す斜視図である。
図３３の透明基板２２１、駆動素子群２２２、および、発光素子群２２３は、各々実施の形態１における透明基板３１、駆動素子群３２、および、発光素子群３３に対応し、説明が重複するため記載を省略する。図３３では、下側が駆動素子群２２２、および、発光素子群２１３が形成されている第１の面であり、上側が第２の面である。
レンズ群２２４は、各発光素子の発光部に各レンズの光軸が対応するように形成される球面状のレンズの群であり、高分子材料のモールド成形、あるいは、フォトリソ及びエッチング工程により透明基板２２１の第２の面に直接に形成される。本実施の形態のレンズは、アレイ状の各発光素子の配列に対応して複数の球面形状のレンズが配列されたマイクロレンズアレイであるが、非球面形状あるいはシリンドリカルレンズ等の他の曲面形状のレンズを用いても良い。
このように本実施の形態では、透明基板上にレンズを直接に形成できるので、レンズを位置合わせして基板に密着させてから接着剤等の固定材料で固定する工程を省略することができる。
また、上記した各実施の形態では、画像形成装置の感光体ドラムへの書込やデータの読込の場合で、発光素子がアレイ状で１列の場合の例について示したが、本発明はこれに限るものではなく、例えば、発光素子が単独で１個のみの場合や、ＬＥＤヘッドほど発光素子が多くない場合で、レンズの先に光ファイバ等を結合させることで、多ビットの光信号の授受等に用いても良い。また、画像形成装置に用いる場合では、逆に、アレイ状の発光素子の配列が複数になり、例えば、１列目のアレイ状の各発光素子の間隔を補間するように２列目のアレイ状の発光素子を配置しても良い。
また、上記した各実施の形態の半導体複合装置を用いてＬＥＤヘッド、あるいは、画像形成装置を制作する場合、上記したように本発明の半導体複合装置は小型化および材料コストが低減でき、発光部とレンズの位置合わせを高精度で簡便にでき工数を減らせることから、ＬＥＤヘッド、あるいは、画像形成装置についても、小型化およびコスト低減が可能になる。
また、上記した各実施の形態の発光素子群は、ｐｎ接合を備えた半導体エピタキシャル層の構造を素子分離エッチングすることにより形成し、各発光素子が各々１個の発光部を備える場合を示したが、例えば、不純物をエピタキシャル層中に選択拡散させて図３７に示すような構造を形成しても良い。このようにした場合には、１発光素子が複数の発光部を備える構造となる。この場合、駆動素子も、各発光部に個別に対応させるようにする。
また、アレイ状の発光素子あるいは各発光部の配列は１列とは限らず、複数であっても良い。例えば、１列目のアレイ状の各発光部の間隔を補間するように２列目のアレイ状の発光部を配置しても良い。この場合も駆動素子を各発光部に個別に対応させるようにする。
また、ボンディング方法については、上記した各実施の形態のように半導体薄膜片を１個毎にボンディングするのではなく、例えば、複数個の半導体薄膜片を一括して支持基板９１上にボンディングしても良い。
本発明の画像形成装置の概略構成を示す断面図である。 本発明の半導体複合装置の第１の実施形態の概略構成を示す斜視図である。 図２に示した領域について拡大して示した構成図である。 図２および図３に示す半導体複合装置の一例の製造方法における製造途中の構造体を示す斜視図である。 図４の構造体を形成する際のガラス基板上おける配置例を示す図である。 発光素子群等のような発光素子を含む半導体薄膜を得るために形成される半導体エピタキシャル層の構成の一例を示す断面図である。 （ａ）および（ｂ）は半導体基板上に発光素子群の半導体薄膜を形成する際の半導体エピタキシャル層を形成する工程の例を示す図である。 半導体基板上の半導体エピタキシャル層上の各第１の支持体を連結する第２の支持体を形成する工程の例を示す図である。 複数列の半導体薄膜層および前記両支持体からなる構造体が半導体基板から剥離された状態の例を示す図である。 複数列の半導体薄膜層および第１の支持体を異種仮置き基板上に載置した状態の例を示す図である。 複数列の半導体薄膜層および第１の支持体から１列が選択されて搬送される状況を示す図である。 透明基板上に１列の半導体薄膜層および第１の支持体を固定する状態を示す図である。 透明基板上の半導体薄膜層から第１の支持体が除去された状態を示す図である。 透明基板上の半導体薄膜層を各個別の発光素子に分離した状態を示す図である。 （ａ）は透明基板上の各発光素子と各駆動素子間に個別配線パターンを設けた状態を示す図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。 発光素子群を接合した支持基板を示す上面図である。 （ａ）および（ｂ）は支持基板を透明基板の第１の面に接合する状態を示す斜視図である。 （ａ）は支持基板が透明基板にフェイスダウン接合された状態を示す斜視図であり、（ｂ）は（ａ）のＢ−Ｂ断面図である。 図１８の透明基板にレンズを密着固定させた状態を示す斜視図である。 （ａ）は発光素子群と駆動素子群を設けた支持基板の一例を示す上面図であり、（ｂ）は（ａ）のＣ−Ｃ断面図である。 発光素子群からの光がレンズ群を通過し感光体ドラムの画像形成面に至り光スポットを形成する状態を模式的に示す図である。 光スポットを個別電極１１６による遮蔽領域と垂直方向にスキャンした場合の光強度（相対値）を模式的に示す図である。 （ａ）は図２２のＸ−Ｙ平面の図に相当して光スポットの形状を示し、（ｂ）は（ａ）で光スポットのＹ方向がＬＮ１／２の線上の光強度分布を示している。 （ａ）は発光素子群と駆動素子群を設けた支持基板の他の一例を示す上面図であり、（ｂ）は（ａ）のＤ−Ｄ断面図である。 （ａ）および（ｂ）は支持基板を透明基板の第１の面に接合する状態を示す斜視図である。 （ａ）は支持基板が透明基板にフェイスダウン接合された状態を示す斜視図であり、（ｂ）は（ａ）のＥ−Ｅ断面図である。 図２３の透明基板にレンズを密着固定させた状態を示す斜視図である。 （ａ）および（ｂ）は透明支持基板を透明基板の第１の面に接合する状態を示す斜視図である。 本実施の形態により発揮される機能の一例を示す斜視図である。 本実施の形態により発揮される機能の他の一例を示す斜視図である。 図２６の受光あるいは図２７の光出力のためのレンズを透明な支持基板に設けた状態を示す斜視図である。 （ａ）は透明基板上に、発光素子群を設けた第１の支持基板と駆動素子群が設けられた第２の支持基板とが接合された状態を示す斜視図であり、（ｂ）は（ａ）のＦ−Ｆ断面図である。 透明基板上に設けられる電極パターンを示す上面図である。 図２９の透明基板の第２の面にレンズを密着固定させた状態を示す斜視図である。 本発明の実施の形態６の構成を示す断面図である。 本発明の実施の形態７の構成を示す斜視図である。 従来のＬＥＤプリントヘッドの概略構成の他の一例を示す断面図である。 各発光部に対応する個別の電極パッドを示す図である。 両チップ間の接続ワイヤを示す図である。 ＧａＡｓ基板上にＧａＡｓＰエピタキシャル層が形成された断面図である。
符号の説明
１ 画像形成装置、 １０ 記録媒体、 １１ａ〜１１ｄ プロセスユニット、 １２ 感光体ドラム、 １３ 帯電装置、 １４ 露光装置、 １５ 現像装置、 １６ クリーニング装置、 １７ 用紙カセット、 １９ａ〜１９ｂ レジストローラ、 ２０ａ、２０ｂ ピンチローラ、 ２１ 転写ローラ、 ２２ 用紙ガイド、 ２３ 定着装置、 ２４ａ、２４ｂ 排出ローラ、 ２５ａ、２５ｂ ピンチローラ、 ２６ 記録媒体スタッカ部、 ３０ 半導体複合装置、 ３１、１０１、１２１、１４１、１６１、２１１、２２１ 透明基板、 ３２、１０２、１１２、１３２、２１２、２２２ 駆動素子群、 ３３、９３、１１３、１３３、１７３、２１３、２２３ 発光素子群、 ３４、２１４、２２４ レンズ群、 ３５、９５、２１５ 透明導電膜、 ３６ 配線パターン、 ３７ 発光素子群形成予定領域、 ３８ 分割予定領域、 ３９、９９、１１４、１７４ 層間絶縁膜、 ４０ （半導体複合装置の）領域、 ５０ （大面積の）半導体基板、 ５１ 半導体基板、 ５２ バッファ層、 ５３ 剥離層、 ５４ 半導体薄膜層、 ６０ 第１の支持体、 ７０ 連結支持体、 ８２ 治具、 ９１、１１１、１３１ 支持基板、 ９６ 個別電極パッド、 ９７、１０４、１１７、１２４ 共通電極パッド、 ９８、１１８ メタル層、 １０３、１２３、１７６ 個別電極パッド、 １１６ 個別電極、 １１９、１８６、１９０ 入力電極パッド、 １２２ 配線（配線層）、 １５１ 第２のレンズ群、 １７１ 第１の支持基板、 １８１ 第２の支持基板、 １８７ 出力電極パッド、 １９１、１９２ 金属配線層、 ２１１ａ 溝、 ２１６ａ 個別配線、 ２１６ｂ 導通配線、 ２１８ 保護膜、 ２１９ 固定材料。

Claims (24)

  1. 半導体薄膜の少なくとも一部に発光部を有する発光素子と、
    前記発光素子から放射される光を所定位置に収束させるレンズと、
    前記発光素子の発光波長に対して透明であり互いに平行な第１および第２の面を有する実装基板とを備え、
    前記実装基板の前記第１の面に、前記発光素子が、少なくとも一つの光取り出し面が対向する位置に設置され、前記第２の面に、前記レンズが、前記発光素子からの放射光が前記所定位置に収束される位置に設置された
    ことを特徴とする半導体複合装置。
  2. 前記発光素子は、複数の発光素子がアレイ状に配列された発光素子群である
    ことを特徴とする請求項１に記載の半導体複合装置。
  3. 前記レンズは、前記発光素子群の列に対応して複数のロッド形状のレンズが配列されたロッドレンズアレイである
    ことを特徴とする請求項２に記載の半導体複合装置。
  4. 前記レンズは、前記発光素子群の列に対応して複数の球面形状あるいは曲面形状のレンズが配列されたマイクロレンズアレイである
    ことを特徴とする請求項２に記載の半導体複合装置。
  5. 前記実装基板の第１の面に、半導体薄膜の少なくとも一部に前記発光素子の発光を制御する駆動素子が設置された
    ことを特徴とする請求項１に記載の半導体複合装置。
  6. 前記駆動素子は、前記発光素子群の各発光素子に対応する複数の駆動素子がアレイ状に配列された駆動素子群である
    ことを特徴とする請求項２に記載の半導体複合装置。
  7. 前記発光素子が、前記実装基板の第１の面に接着された
    ことを特徴とする請求項１〜６の何れかに記載の半導体複合装置。
  8. 前記駆動素子が、前記実装基板の第１の面に形成された
    ことを特徴とする請求項５〜７の何れかに記載の半導体複合装置。
  9. 前記発光素子が、前記実装基板と異なる支持基板の第１の面上に設けられ、前記支持基板上の前記発光素子用に設けられた電極部が前記実装基板上に設けられた電極部に接合される
    ことを特徴とする請求項１〜６の何れかに記載の半導体複合装置。
  10. 前記発光素子の光取り出し面と該発光素子用の駆動素子とを導電接続するために、該光取り出し面に透明導電膜が形成されている
    ことを特徴とする請求項９に記載の半導体複合装置。
  11. 前記発光素子の光取り出し面には、前記発光素子用の駆動素子と該光取り出し面とを導電接続するために、該配線層が前記発光素子の発光部を被覆する面積は、前記発光素子の発光面積に比べて、１／２よりも小さい配線層が形成されている
    ことを特徴とする請求項９に記載の半導体複合装置。
  12. 前記支持基板の前記第１の面には、前記発光素子からの光を反射する材料の反射膜が設けられ、その上に発光素子が形成されている
    ことを特徴とする請求項９〜１１の何れかに記載の半導体複合装置。
  13. 前記反射膜は、金属材料で形成された薄膜である
    ことを特徴とする請求項１２に記載の半導体複合装置。
  14. 前記支持基板が、前記発光素子の発光波長に対して透明な材料で形成されている
    ことを特徴とする請求項９〜１１の何れかに記載の半導体複合装置。
  15. 前記支持基板の形成に用いられる透明な材料がサファイアである
    ことを特徴とする請求項１４に記載の半導体複合装置。
  16. 前記透明な支持基板の前記第２の面には、第２のレンズが、前記発光素子からの放射光を前記所定位置に収束させる位置に設置された
    ことを特徴とする請求項１４または１５に記載の半導体複合装置。
  17. 前記支持基板上に、前記発光素子を備えた半導体薄膜とは別の第２の半導体薄膜を備え、該第２の半導体薄膜の少なくとも一部に前記発光素子の発光を制御する駆動素子が設けられている
    ことを特徴とする請求項９〜１６の何れかに記載の半導体複合装置。
  18. 前記接合される電極部は、共晶接合により接合されたものである
    ことを特徴とする請求項９〜１７の何れかに記載の半導体複合装置。
  19. 前記実装基板の第１の面には、前記駆動素子に信号あるいは電力を供給する配線層が形成される
    ことを特徴とする請求項５、６および１７の何れかに記載の半導体複合装置。
  20. 前記発光素子群の列は複数である
    ことを特徴とする請求項２に記載の半導体複合装置。
  21. 前記アレイ状のレンズの列は複数である
    ことを特徴とする請求項３または４に記載の半導体複合装置。
  22. 請求項１〜２１の何れかに記載した半導体複合装置を備える
    ことを特徴とするＬＥＤプリントヘッド。
  23. 請求項２２に記載したＬＥＤプリントヘッド、および該ＬＥＤプリントヘッドに対向して設けられる感光体ドラムを備える
    ことを特徴とする画像形成装置。
  24. 前記ＬＥＤプリントヘッドは、
    複数の発光素子の各発光部上に設けられる個別の電極と、
    該発光素子からの光を前記感光体ドラムの露光面に収束するためのロッドレンズを備え、
    前記個別の電極は、発光素子の発光面の面積と電極に被覆された面積の比Ｒｓを、
    Ｒｓ＝[電極に被覆された面積]／[発光素子の発光面の面積]とするとき、Ｒｓが、
    ０．１＜Ｒｓ＜０．５の範囲内の値となるように設けられる
    ことを特徴とする請求項２３に記載の画像形成装置。
JP2003324200A 2003-09-17 2003-09-17 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置 Withdrawn JP2005093649A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003324200A JP2005093649A (ja) 2003-09-17 2003-09-17 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置
US10/936,515 US7880190B2 (en) 2003-09-17 2004-09-09 Combined semiconductor device, LED print head, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003324200A JP2005093649A (ja) 2003-09-17 2003-09-17 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置

Publications (1)

Publication Number Publication Date
JP2005093649A true JP2005093649A (ja) 2005-04-07

Family

ID=34270056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003324200A Withdrawn JP2005093649A (ja) 2003-09-17 2003-09-17 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置

Country Status (2)

Country Link
US (1) US7880190B2 (ja)
JP (1) JP2005093649A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218691A (ja) * 2007-03-05 2008-09-18 Oki Data Corp Ｌｅｄバックライト装置及び液晶表示装置
JP2008218099A (ja) * 2007-03-01 2008-09-18 Oki Data Corp Ｌｅｄバックライト装置及び液晶表示装置
JP2010517265A (ja) * 2007-01-17 2010-05-20 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷ベースの組立により製作される光学システム
US7863614B2 (en) 2007-09-18 2011-01-04 Oki Data Corporation LED backlight device and LCD device
JP2011508445A (ja) * 2007-12-28 2011-03-10 ソウル オプト デバイス カンパニー リミテッド 発光ダイオード及びその製造方法
US8415680B2 (en) 2005-03-25 2013-04-09 Oki Data Corporation Semiconductor composite apparatus, print head, and image forming apparatus
JP2015146431A (ja) * 2009-12-18 2015-08-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
JP2016100457A (ja) * 2014-11-21 2016-05-30 スタンレー電気株式会社 発光装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006150707A (ja) * 2004-11-29 2006-06-15 Seiko Epson Corp 透明基板、電気光学装置、画像形成装置及び電気光学装置の製造方法
KR100674835B1 (ko) * 2005-02-28 2007-01-26 삼성전기주식회사 다파장 반도체 레이저 제조방법
US20060286686A1 (en) * 2005-06-15 2006-12-21 Honeywell International, Inc. Integrated light emitting diode displays using biofabrication
JP2008235318A (ja) * 2007-03-16 2008-10-02 Oki Data Corp 窒化物半導体ウェハ及び薄膜半導体装置の製造方法
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
EP2218571A1 (en) * 2009-01-30 2010-08-18 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Illumination system for use in a stereolithography apparatus
DE102009033915B4 (de) * 2009-07-20 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtmittels und Leuchtmittel
US8273588B2 (en) * 2009-07-20 2012-09-25 Osram Opto Semiconductros Gmbh Method for producing a luminous device and luminous device
US10040681B2 (en) * 2009-08-28 2018-08-07 Miradia Inc. Method and system for MEMS devices
US8220140B1 (en) * 2010-09-13 2012-07-17 Western Digital (Fremont), Llc System for performing bonding a first substrate to a second substrate
US9278853B2 (en) 2011-03-28 2016-03-08 Miramems Sensing Technology Co., Ltd. Manufacturing process of MEMS device
US8754529B2 (en) * 2011-03-28 2014-06-17 Miradia, Inc. MEMS device with simplified electrical conducting paths
JP6128046B2 (ja) * 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
JP2015197544A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
US10079264B2 (en) * 2015-12-21 2018-09-18 Hong Kong Beida Jade Bird Display Limited Semiconductor devices with integrated thin-film transistor circuitry
CN111063649B (zh) * 2019-12-03 2022-11-01 深圳市华星光电半导体显示技术有限公司 Micro LED的转移方法及转移装置
CN114280841B (zh) * 2020-09-27 2023-06-20 合肥鑫晟光电科技有限公司 一种发光基板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116544A (en) * 1973-02-12 1978-09-26 Beckman Instruments, Inc. Liquid crystal reflective display apparatus
JP2790832B2 (ja) * 1989-01-24 1998-08-27 株式会社リコー Ｌｅｄプリントヘッド
JP3156399B2 (ja) 1992-11-04 2001-04-16 松下電器産業株式会社 光プリントヘッドとその製法
US6597713B2 (en) * 1998-07-22 2003-07-22 Canon Kabushiki Kaisha Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same
DE19854899C1 (de) * 1998-11-27 1999-12-30 Siemens Ag Beleuchtungseinheit
US6242280B1 (en) * 1999-06-30 2001-06-05 Agilent Technologies, Inc. Method of interconnecting an electronic device
JP3781404B2 (ja) * 2000-03-31 2006-05-31 キヤノン株式会社 画像形成装置
US7187501B2 (en) * 2001-09-28 2007-03-06 Nippon Sheet Glass Company, Limited Resin lens array and optical writing head
US7271409B2 (en) * 2002-03-20 2007-09-18 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices, and their manufacture

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415680B2 (en) 2005-03-25 2013-04-09 Oki Data Corporation Semiconductor composite apparatus, print head, and image forming apparatus
JP2010517265A (ja) * 2007-01-17 2010-05-20 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷ベースの組立により製作される光学システム
JP2014132681A (ja) * 2007-01-17 2014-07-17 Board Of Trustees Of The Univ Of Illinois 印刷ベースの組立により製作される光学システム
JP2008218099A (ja) * 2007-03-01 2008-09-18 Oki Data Corp Ｌｅｄバックライト装置及び液晶表示装置
JP4536077B2 (ja) * 2007-03-01 2010-09-01 株式会社沖データ Ｌｅｄバックライト装置及び液晶表示装置
US7884374B2 (en) 2007-03-01 2011-02-08 Oki Data Corporation LED backlight device and LCD device
US7884371B2 (en) 2007-03-05 2011-02-08 Oki Data Corporation LED backlight device and LCD device
JP2008218691A (ja) * 2007-03-05 2008-09-18 Oki Data Corp Ｌｅｄバックライト装置及び液晶表示装置
US7863614B2 (en) 2007-09-18 2011-01-04 Oki Data Corporation LED backlight device and LCD device
US8395166B2 (en) 2007-12-28 2013-03-12 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
US8628983B2 (en) 2007-12-28 2014-01-14 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
JP2011508445A (ja) * 2007-12-28 2011-03-10 ソウル オプト デバイス カンパニー リミテッド 発光ダイオード及びその製造方法
JP2015146431A (ja) * 2009-12-18 2015-08-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
US9508903B2 (en) 2009-12-18 2016-11-29 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
US9768360B2 (en) 2009-12-18 2017-09-19 Osram Opto Semiconductors Gmbh Optoelectronic component and method of producing an optoelectronic component
JP2016100457A (ja) * 2014-11-21 2016-05-30 スタンレー電気株式会社 発光装置

Also Published As

Publication number Publication date
US7880190B2 (en) 2011-02-01
US20050057641A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
JP2005093649A (ja) 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置
JP5010108B2 (ja) 半導体複合装置、プリントヘッド、及びそれを用いた画像形成装置
JP5415191B2 (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
JP5132725B2 (ja) 半導体装置の製造方法
JP5599916B2 (ja) 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置
US8035115B2 (en) Semiconductor apparatus, print head, and image forming apparatus
JP4255480B2 (ja) 半導体複合装置、ｌｅｄヘッド、及び画像形成装置
JP4672329B2 (ja) 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
US7541620B2 (en) Semiconductor device, light emitting diode print head, and image forming apparatus
US8035116B2 (en) Semiconductor device, light emitting diode head, and image forming apparatus
JP2009238893A (ja) 半導体装置、光プリントヘッドおよび画像形成装置
JP4731949B2 (ja) 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
JP4208891B2 (ja) 半導体複合装置、ｌｅｄヘッド、及び画像形成装置
JP2004179646A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
JP2006269716A (ja) 半導体複合装置、半導体複合装置の製造方法、ｌｅｄヘッド、及び画像形成装置
JP4954180B2 (ja) 半導体装置、ｌｅｄプリントヘッドおよび画像形成装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205