JP2006269716A - 半導体複合装置、半導体複合装置の製造方法、ｌｅｄヘッド、及び画像形成装置 - Google Patents

半導体複合装置、半導体複合装置の製造方法、ｌｅｄヘッド、及び画像形成装置 Download PDF

Info

Publication number
JP2006269716A
JP2006269716A JP2005085357A JP2005085357A JP2006269716A JP 2006269716 A JP2006269716 A JP 2006269716A JP 2005085357 A JP2005085357 A JP 2005085357A JP 2005085357 A JP2005085357 A JP 2005085357A JP 2006269716 A JP2006269716 A JP 2006269716A
Authority
JP
Japan
Prior art keywords
semiconductor
composite device
layer
semiconductor composite
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005085357A
Other languages
English (en)
Other versions
JP4916120B2 (ja
Inventor
Mitsuhiko Ogiwara
光彦 荻原
Masataka Muto
昌孝 武藤
Yuuki Igari
友希 猪狩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2005085357A priority Critical patent/JP4916120B2/ja
Publication of JP2006269716A publication Critical patent/JP2006269716A/ja
Application granted granted Critical
Publication of JP4916120B2 publication Critical patent/JP4916120B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)

Abstract

【課題】 半導体薄膜を、ボンディングにより基板に接着して形成した半導体複合装置では、ボンディングによる位置精度が低いため、半導体薄膜に形成される光学素子を設計上の所定の配列位置に形成するのが困難であった。
【解決手段】
Ｓｉ基板１１上に形成した第１メタル層１３上に、発光素子領域のｐ型不純物拡散領域２０を複数形成した半導体薄膜１４をボンディングし、このボンディング後に、半導体薄膜１４を覆う遮光膜としての第２メタル層１５に、例えばフォトリソグラフィ技術によって導体薄膜１４の発光素子領域に対向する位置に、光を通過させる開口部１５ａを形成する。
【選択図】 図１

Description

本発明は、ＬＥＤ装置等の半導体複合装置、この半導体複合装置の製造方法、この半導体複合装置を用いたＬＥＤヘッド、画像形成装置に関する。
電子写真方式プリンタの光源として用いられる光プリントヘッドとして、ＬＥＤプリントヘッドが用いられ、このＬＥＤプリントヘッドは、主にＬＥＤユニットとロッドレンズアレイから構成されている。図３８は、従来のＬＥＤユニット５００の一部を概略的に示す斜視図である。同図に示すように、ＬＥＤユニット５００は、主に複数のＬＥＤを配列したＬＥＤチップ５０１、ＬＥＤを駆動制御するためのドライバＩＣチップ５０２、ＬＥＤチップとドライバＩＣチップを電気的に接続するためのＬＥＤ／ＩＣ間接続ワイヤ５０３、及びユニット基板５０４から構成されている。ＬＥＤチップ５０１、ドライバＩＣチップ５０２は、それぞれ約３００μｍの厚さのチップで、各チップはダイボンペーストを使ってユニット基板５０４にダイボンドされている。
ＬＥＤチップ５０１は、図３９に示すように、主に発光部５１１、個別電極５１２、ワイヤ接続のための個別電極パッド５１３から構成される。個別電極パッド５１３は、例えばＡｕ線をワイヤボンドするための十分なスペースを確保する必要がある。従って、パッドサイズは、例えば１００μｍ×１００μｍ程度の大きさが必要である。図４０は、図３９に示す発光部５１１をＳ−Ｓ線で切る断面を概略的に示す要部断面図である。同図に示すように、発光部断面は、下から裏面電極５３６、ＧａＡｓ基板５３１、ＧａＡｓＰエピ層５３２、層間絶縁膜５３４が積層された構造を有する。ＧａＡｓＰエピ層５３２には、Ｚｎ拡散領域５３３が形成され、このＺｎ拡散領域５３３には電気的に接続された個別電極５１２が形成されている。
ダイボンドの際にチップハンドリングし易いように、またワイヤボンドの際にワイヤループを形成し易いように、ＧａＡｓＰエピ層５３２／ＧａＡｓ基板５３１の厚さは、ＩＣチップ厚さと同等の厚さ（約３００−３５０μｍ）に調整されている。尚、ＧａＡｓＰエピ層５３２の厚さは接合を形成する領域の欠陥密度を低減するために厚く形成されており約５０μｍで、ＧａＡｓ基板５３１の厚さはチップハンドリングし易い厚さを確保するため約２５０μｍ−３００μｍである。一方、接合が形成される領域は、図４０の断面図ではＺｎ拡散領域５３３に相当し、基板表面から約３〜５μｍの深さである。また、下記の特許文献１には、前記発光部５１１と同様に、積層した第１導電型の半導体層の所定領域に第２導電型の拡散領域を形成して発光部を構成した構造例が開示されている。
特開平１１―１７２２０号公報（第１０頁、図８）
以上のような、従来の形態のＬＥＤユニットでは、以下のような課題があった。
ＬＥＤチップ５０１とドライバＩＣチップ５０２をワイヤボンドによって接続するため、ＬＥＤチップとＩＣチップにワイヤボンド用の大きなパッドを設けなければならない。例えば、ＬＥＤチップ５０１では、発光部サイズと比較した場合にむしろワイヤボンド用の個別電極パッド５１３等のパッド面積の方が大きくなる。このため、発光領域として機能している面積の割合が極めて低く、材料の有効利用率の観点からはきわめて不経済な形態であった。ドライバＩＣチップ５０２の場合にもＬＥＤチップ同様、ＬＥＤチップとのワイヤ接続のための大きなワイヤボンド用パッドを設ける必要があるため、材料の有効利用率の観点から不経済な形態であった。従って、チップ幅を削減してＬＥＤチップにかかる材料コストを削減しようとしても、ワイヤボンド用のパッドを設ける限りチップ幅のシュリンクには限界があるため、大幅な材料コストの低減が困難であった。
一方、図４０で説明したように、発光領域として機能している領域は、高々表面から５μｍ程度の領域であり、ＬＥＤチップ厚さが約３００μｍとすれば、材料の厚さ方向の有効利用率の観点から見ても、約１／６０程度の厚さしか活用していないことがわかる。更に、ＬＥＤチップの基材であるＧａＡｓ基板５３１は、発光機能を担うＧａＡｓＰエピ層の、文字通り支持躯体としての機能を担っているにすぎない。従って、ＧａＡｓ基板５３１の厚さを削減して材料コストを低減しようとしても、支持躯体として機能するためにはどうしても数百μｍ程度は必要であり、基板厚さを削減することによる大幅なコスト低減は困難であった。
材料に関する大幅なコスト削減を達成するためには、それを達成するための形態が、基本的に使用材料が大幅に削減された形態であることが必要である。そのような形態として、発光素子が形成されている半導体材料の幅と同時に厚さが極めて薄い半導体薄膜を、発光素子を駆動する駆動回路の近傍にボンディングした形態が考えられる。
ここで、半導体薄膜を、例えば半導体薄膜に含まれる半導体を駆動する駆動集積回路近傍にボンディングする場合には、半導体薄膜と駆動集積回路の位置合わせ（アライメント）が必要となる。例えば、微細な発光領域が一列に配列された発光ダイオードアレイ（ＬＥＤアレイ）を含む半導体薄膜を、ＬＥＤアレイを点灯駆動制御するための駆動集積回路にアラインメントする場合、高精度なアラインメント、例えば±数μｍのアラインメント精度が必要となる。しかし、このようにしてボンディングする半導体薄膜と駆動集積回路を高精度にアラインメント、例えば±数μｍのアラインメント精度でアラインメントすることは容易でない。
本発明は、上記した問題点を解消すべく、半導体薄膜をボンディングする基板に位置合わせをしてボンディングする際に、半導体薄膜をボンディングする工程ではあまり高いアラインメント精度を必要とせずに、半導体薄膜が含む半導体素子と該半導体薄膜をボンディングする基板の最終的な位置合わせ精度については、高い精度を得ることのできる半導体複合装置の形態を提供することを目的とする。
本発明の半導体複合装置は、
基板と、前記基板上に直接又は間接的に接着され、複数の光学素子を有する半導体薄膜と、前記光学素子に対向する開口部を備え、且つ前記光学素子の作用領域の一部を制限する遮蔽膜とを有することを特徴とする。
また本発明の半導体複合装置の製造方法は、
基板上に、複数の光学素子を有する半導体薄膜を接着する工程と、前記光学素子の作用領域を所定のパターンに規格化する工程とを有し、前記規格化する工程は、フォトリソグラフィ技術による処理工程を含むことを特徴とする。
また本発明による別の半導体複合装置の製造方法は、
基板上にｐｎ接合領域が形成された半導体薄膜を接着する工程と、前記ｐｎ接合領域を、互いに電気的に分離するｐｎ接合部を含む複数の素子領域に素子分離する工程とを有することを特徴とする。
本発明によるＬＥＤヘッドは、
上記した半導体複合装置と、発光ダイオードから出射した光を導く光学系とを有することを特徴とする。
本発明による画像形成装置によれば、
像担持体と、前記像担持体の表面を帯電する帯電手段と、帯電された前記表面に選択的に光を照射して静電潜像を形成する露光手段と、前記静電潜像を現像する現像手段とを有し、前記露光手段として、上記ＬＥＤヘッドを用いたことを特徴とする。
本発明によれば、ボンディングによって半導体薄膜を接着して半導体複合装置を形成する場合に、ボンディングの位置精度が低い場合においても、半導体複合装置の作用領域、例えば光の出力領域を正確に位置決め形成することができる。
実施の形態１．
図１は、本発明による実施の形態１の半導体複合装置１０の要部構成を概略的に示す平面図であり、図２は、図１に示す半導体複合装置１０をＡ−Ａ線で切る面を概略的に示す要部断面図であり、図３は、図１に示す半導体複合装置１０をＢ−Ｂ線で切る面を概略的に示す要部断面図である。尚、図１には、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜１７（図２）が、その外形及び開口部１７ａ，１７ｂのみ点線で示され、第２メタル層１５（図２）がその外形及び開口部１５ａのみ実線で示されている。
図１に示すように、半導体複合装置１０は、Ｓｉ基板１１、多層配線層１２、第１メタル層（基板側メタル層）１３、半導体薄膜１４、第２メタル層（半導体薄膜層表面側メタル層）１５、層間絶縁膜１６（図２），１７、及び個別配線１８を有する。
図２の断面図は、図１に示すように、半導体複合装置１０の後述するｐ型不純物拡散領域２０、及び個別配線１８が形成された位置におけるＡ−Ａ線断面を示し、図３の断面図は、図１に示すように、半導体複合装置１０の隣接する一対のｐ型不純物拡散領域２０が形成された位置におけるＢ−Ｂ線断面を示している。
これらの断面図に示すように、半導体複合装置１０は、最下層にＳｉ基板１１を有し、その上に駆動集積回路領域を含む多層配線層１２が形成され、多層配線層１２上には基板側の第１メタル層１３が形成されている。この第１メタル層１３は、例えばＡｕ、Ｇｅ、Ｎｉ、Ｐｔ、Ｔｉ、Ｐｄ、Ｉｎの中の１つ又は複数の元素を備えた積層膜又は合金からなる薄膜とすることができる。第１メタル層１３上には、図１に示すように半導体複合装置１０の長手方向に延在する半導体薄膜１４が、後述するように接着により備えられている。尚、第１メタル層１３は、同図に示すように駆動集積回路領域を含む多層配線層１２のような層間絶縁積層構造を備えている絶縁膜上に設けてもよいし、それ以外に例えば、Ｓｉ基板上に直接設けてもよい。
この半導体薄膜１４は、例えば、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＧａＩｎＰ、ＩｎＰ、ＧａＰ、ＧａＩｎＰ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＡｓなどの化合物半導体の単層、又はこれらの材料の種々の混晶比からなる層を積層した構造である。より具体的には、例えば下から順に第１導電型（ここでは例えばｎ型）のｎ−ＧａＡｓ下側コンタクト層１４ａ、ｎ−ＡｌｘＧａ１−ｘＡｓ下側クラッド層１４ｂ、ｎ−ＡｌｙＧａ１−ｙＡｓ活性層１４ｃ、ｎ−ＡｌｚＧａ１−ｚＡｓ上クラッド層１４ｄ、ｎ−ＧａＡｓ上コンタクト層１４ｅであり、０≦ｘ、ｙ、ｚ≦１で、例えばｙ＜ｘ、ｚである。
半導体薄膜１４上には、層間絶縁膜１６を介して半導体薄膜層表面側の第２メタル層１５が形成されている。第２メタル層１５は、図１に示すように、半導体薄膜１４上にあって、半導体薄膜１４と略同領域に形成され、後述する発光素子が形成される位置に対応する領域に光を通過させるための開口部１５ａを有する。この第２メタル層１５は、例えばＡｕ、Ｇｅ、Ｎｉ、Ｐｔ、Ｔｉ、Ｐｄ、Ｉｎの中から１つ又は複数の元素を備えた積層膜又は合金からなる薄膜とすることができる。層間絶縁膜１６は、各発光素子（個別素子）が遮蔽膜となる第２メタル層１５によってショートしないように設けられている。
また、第２メタル層１５は、後述するように、Ｓｉ基板１１上、即ち多層配線層１２内に設けられた駆動集積回路の個別出力端子２３（図１）や、所定の繰り返しパターンに、発光素子の光取り出し領域の配列が高精度にアラインメントされるために設けられている。アラインメントの定義についても後述する。第２メタル層１５の開口部１５ａは、この発光素子の光取り出し領域に相当し、後述する不純物拡散領域２０内に収容可能なように、この拡散領域より小さく形成される。
ｐ型不純物拡散領域２０は、例えば半導体薄膜１４のようなｎ型半導体層内に選択的にｐ型不純物（例えばＺｎ）を拡散して形成した不純物拡散領域のことであり、本実施の形態では、図１にその外形を一点鎖線で示すように、半導体薄膜１４の長手方向に沿って一列に、所定の間隔で複数形成されている。コンタクト層２０ｅは、このｐ型不純物拡散領域２０の最上面に設けられた個別電極コンタクト層形成のためのコンタクト層であり、ｎ−ＧａＡｓ上コンタクト層１４ｅが、ｐ型不純物拡散領域２０の不純物拡散によってｐ型とされる領域に相当し、従ってＧａＡｓコンタクト層である。
ｐ型不純物拡散領域２０は、図２、図３に示すように、前記したｐ型不純物拡散によってｎ型からｐ型とされたｐ−ＧａＡｓコンタクト層２０ｅ、ｐ−クラッド層２０ｄ、及び−型活性層２０ｃを有し、ｐｎ接合部であるその拡散フロントが活性層１４ｃにあることが望ましい。また、図２、図３に示すように、上部ＧａＡｓコンタクト層は、少なくともｐｎ接合を含む領域が除去されている。
尚、半導体薄膜１４の積層方向からみたとき、このｐ型不純物拡散領域２０は、ｐｎ接合部を含む発光素子（ここでは発光ダイオード）が形成される領域を示す素子領域に相当する。但し、発光領域は活性層内である。また半導体薄膜１４の積層方向からみたとき、光学素子である発光素子が発光する光が、半導体薄膜１４から上方（第２メタル層１５側に）出力する領域が作用領域に相当する。即ち、活性層内のｐｎ接合近傍が発光動作領域である。
多層配線層１２上に形成された個別出力端子２３は、多層配線層１２に形成された図示しない駆動集積回路の出力端子で、例えば図１に示すように、半導体複合装置１０の長手方向にそって所定の間隔で形成されたパターンである。尚、半導体薄膜１４に一列に配列された複数のコンタクト層２０ｅの形成間隔と、多層配線層１２上の個別出力端子２３の形成間隔とは、設計上同じになるよう考慮されているものである。多層配線層１２には、また駆動集積回路の例えば電源や入力信号を入力するための入力パッド２４が形成されている。
層間絶縁膜１７は、図１に示すように各層の所定部上面を覆うように形成され、半導体薄膜１４に形成されたコンタクト層２０ｅ、多層配線層１２に形成された個別出力端子２３に対応する位置には、それぞれ開口部１７ａ，１７ｂが形成されている。この層間絶縁膜１７は、例えばＰＣＶＤ（ｐｌａｓｍａ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって形成されるＳｉＮ膜である。
個別配線１８は、層間絶縁膜１７上に形成された例えばメタル薄膜であり、層間絶縁膜１７に形成された開口部１７ａ，１７ｂを介して、対応する発光素子のコンタクト層２０ｅと個別出力端子２３とを電気的に接続する。メタル薄膜の個別配線１８は、例えばＴｉ／Ｐｔ／ＡｕなどのＡｕを含む積層配線、或いはＡｌ，Ｎｉ／ＡｌなどのＡｌを含む配線である。
以上のように構成することによって、個別電極配線１８と共通電極に相当する第１メタル層１３間に適当な電圧を印加することによって所望の発光素子を発光させることができる。
次に実施の形態１の半導体複合装置１０の製造方法について説明する。
図４乃至６は、半導体薄膜１４（図２）の各製造プロセスでの断面を概略的に示す断面図である。図６（ｂ）は、図６（ａ）に示す半導体薄膜層をＣ−Ｃ線で切る断面を概略的に示す断面図である。尚、後述するように、ＧａＡｓ基板２００に形成された段階の半導体薄膜層２１４に対して、ＧａＡｓ基板２００から分離された段階の半導体薄膜層を半導体薄膜１４として区別している。
半導体薄膜層２１４の製造は、有機金属化学蒸着法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって行うことができる。半導体薄膜層２１４の製造に際しては、図４に示されるように、先ず前記したＳｉ基板１１（図２）とは異なるＧａＡｓ基板２００上に、ＧａＡｓバッファ層２０１、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ、ｙ≦１）エッチングストップ層２０２、及びＡｌＡｓ剥離層２０３を順に成膜する。次に、ＡｌＡｓ剥離層２０３上に、第１導電型（ここでは例えばｎ型）のｎ−ＧａＡｓコンタクト層２１４ａ、ｎ−ＡｌｘＧａ１−ｘＡｓ下クラッド層２１４ｂ、ｎ−ＡｌｙＧａ１−ｙＡｓ活性層２１４ｃ、ｎ−ＡｌｚＧａ１−ｚＡｓ上クラッド層２１４ｄ、及びｎ−ＧａＡｓコンタクト層２１４ｅを順に成膜した半導体薄膜層２１４を形成する。ＡｌＡｓ剥離層２０３と半導体薄膜層２１４との選択的なエッチングが可能な選択エッチャントに対するエッチングレート比が大きく異なるエッチング液を使用して、半導体薄膜層２１４を剥離し、半導体薄膜１４を得る、エピタキシャル・リフトオフ法を用いて行うことができる。
次に、図５に示されるように、絶縁膜２１６の成膜及び開口部２１６ａを形成し、固相拡散法等により亜鉛（Ｚｎ）からなる第２導電型（ここでは例えばｐ型）のｐ型不純物を拡散し、発光素子領域となるｐ型不純物（Ｚｎ）拡散領域２０を選択的に形成する。従って絶縁膜２１６の開口部２１６ａは、拡散予定領域に形成される。その後、固相拡散時に用いた拡散源膜を除去し、ＧａＡｓコンタクト層２１４ｅのＺｎ拡散領域表面を露出させる。次に、ＧａＡｓコンタクト層２１４ｅ内に形成されたｐｎ接合面を含む領域を除去する。
次に、図６（ａ）及び（ｂ）に示されるように、１０％ＨＦ（弗化水素）液により、ＡｌＡｓ剥離層（犠牲層）２０３を選択的に除去する。ＡｌＡｓ剥離層２０３に対するエッチング速度は、ＡｌＧａＡｓ層２１４ｂ〜２１４ｄ、ＧａＡｓ層２１４ａ，２１４ｅ，２００，２０１、及びエッチングストップ層２０２に対するエッチング速度に比べ格段に大きいので、ＡｌＡｓ剥離層２０３を選択的にエッチングすることができる。これにより、半導体薄膜層２１４を、半導体薄膜層製造用基板２０５から剥がすことが可能になる。尚、不純物拡散後、１つのチップのサイズ、例えば１０ｍｍ×０．１ｍｍ、となるような領域にメサエッチング溝２０６を形成して個別チップ領域に分散する。
尚、剥離層２０３は、剥離層２０３を選択的にエッチングすることによって半導体薄膜層製造用基板２０５から半導体薄膜層２１４を分離するため、溝２０６を形成することによって、少なくとも露出されるべきである。これにより、エッチング液（例えば、燐酸過水）は、溝２０６を通して剥離層２０３に達する。また狭すぎる溝幅は、剥離層２０３のエッチング速度に影響を与えるので、溝幅は、１０μｍ以上であることが望ましい。
燐酸過水により、層間絶縁膜２１６は容易にエッチングされない。したがって、溝２０６形成前に、溝形成予定領域の層間絶縁膜を、例えば、ＣＦ４＋Ｏ２プラズマを用いたドライエッチングにより除去する。その後、層間絶縁膜の開口を通して、半導体薄膜層２１４は、例えば、燐酸過水を用いたウェットエッチングによりエッチングされる。燐酸過水は、ＡｌＧａＡｓ層２１４ｂ〜２１４ｄ、ＧａＡｓ層２１４ａ，２１４ｅ、及び（ＡｌＧａ）ＩｎＰエッチングストップ層２０２はエッチングするが、（ＡｌＧａ）ＩｎＰエッチングストップ層２０２に対するエッチングレートは小さいため、基板２００まで溝エッチングが到達することを防止できる。溝２０６を形成した後、半導体薄膜層２１４を半導体薄膜層製造用基板２０５から剥離した後に、この半導体薄膜１４（＝剥離後の半導体薄膜層２１４）をハンドリングするための支持体２０７（図６（ｂ））を設け、ＨＦ液によりエッチングすることにより、ＡｌＡｓ剥離層２０３をエッチングし、半導体薄膜層２１４を剥離する。尚、溝２０６を形成するためのエッチングレジスト用マスクを、半導体薄膜１４を支持するための支持体として用いてもよい。
ＡｌＡｓ剥離層２０３をエッチング除去した後、エッチング液が残留しないように純水による水洗処理を施す。その後、支持体２０７表面を、例えば、真空吸着により支持体２０７が設けられた半導体薄膜１４を吸着し、ＧａＡｓ基板２００上から、図２に示すＳｉ基板１１の第１メタル層１３上に移動し、ボンディングする。メタル層１３は、例えば多層配線領域１２上に形成される。このボンディングでは、図１及び図２に示すように、選択形成されたｐ型不純物拡散領域２０の配列と、駆動集積回路の繰り返し単位パターンの配列、或いは駆動集積回路の個別出力端子２３の配列とをアラインメントしてボンディングする。
ここで、アラインメントとは、半導体複合装置１０の各層の積層方向と垂直な表平面をＸ−Ｙ平面としたとき、ｐ型不純物拡散領域２０の配列のｘ，ｙ位置が設計上の所定の位置にくるように位置合わせを行うことを意味する。従って、理想状態では、不純物拡散領域２０の配列が、全域にわたり設計上の所定位置とｘ方向、ｙ方向において一致する。またこの理想状態では、例えば、不純物拡散領域２０の配列方向と、駆動集積回路の繰り返し単位パターンの配列、或いは駆動集積回路の個別出力端子２３の配列方向とが平行となるように設計されているものとする。しかしながら実際には、このアラインメントは半導体薄膜１４のボンディングの位置合わせ精度で決まる。
次に図２に示す層間絶縁膜１６の膜付け・加工を行い、第２メタル層１５を、例えばリフトオフ法によって形成する。この第２メタル層１５を形成する際には、少なくともその開口部１５ａをフォトリソグラフィの技術を用いて形成する。この時開口部１５ａが不純物拡散領域２０上に来るように、また第２メタル層１５によって、その開口部１５ａ以外の領域では不純物拡散領域２０が完全に被覆されているように、更に第２メタル層１５の全ての開口部１５ａの位置（ｘ、ｙ）が、設計上の所定の位置にくるようにアラインメントを行う。従って、のアラインメントはフォトリソグラフィの位置合わせ精度で決まる。尚、このフォトリソグラフィによる位置合わせ精度は、半導体薄膜１４のボンディング時の位置合わせ精度よりも、より容易に高精度を実現できる。
次に、第２メタル層１５と個別配線１８がショートしないように層間絶縁膜１７を形成した後、個別配線１８を形成する。
以上のように、本実施の形態の半導体複合装置１０によれば、発光素子領域となる不純物拡散領域２０に加え、この不純物拡散領域２０上に開口部１５ａを有する第２メタル層１５を設けている。そしてこの第２メタル層１５は、不純物拡散領域２０上に光出力部となる開口部１５ａを有すると共に、この開口部１５ａ以外の領域では不純物拡散領域２０を完全に被覆している。更に、第２メタル層１５の全ての開口部１５ａの位置（ｘ、ｙ）が、設計上の所定の位置にくるようにアラインメントされているので、半導体薄膜層のボンディング精度によって決まる不純物拡散領域２０の位置よりもより高精度に光出力部となる開口部１５ａを配列することができる。
以上説明した効果について、図７を参照しながら更に詳しく説明する。同図（ａ）にしめすように、半導体薄膜１４のボンディング予定領域である例えば本実施の形態の第１メタル層１３上に半導体薄膜１４をボンディングする際に、一点鎖線２５１で示す半導体薄膜１４に形成された不純物拡散領域２０の配列中心が、一点鎖線２５２で示す設計上の想定位置の配列中心に対して、やや傾斜した状態でボンディングされた状態を想定する。このような状態であっても、開口部１５ａ以外の領域では不純物拡散領域２０を完全に被覆する第２メタル層１５を形成する際に、同図（ｂ）に示すように、その開口部１５ａが上記一点鎖線２５２上の所定位置となるように形成することによって、半導体複合装置１０（図１）の光出力部（開口部１５ａ）を設計上の想定位置に合わせることができる。
尚、前記した実施の形態１では、発光素子である発光ダイオードを例にとって説明したが、これに限定されるものではなく、発光ダイオード以外に、例えば半導体レーザー、受光素子などであってもよい。また、その配列は１次元的である必要はなく、２次元の配列であってもよい。半導体材料については、ＧａＡｓ，ＡｌＧａＡｓ以外に、ＡｌＧａＩｎＰ，ＡｌＧａＡｓＰ，ＡｌＧａＩｎＡｓ，ＩｎＡｓ，ＧａＰ，ＧａＮ，ＡｌＧａＮ，ＩｎＧａＮなどの半導体材料であってもよい。また前記した実施の形態１の説明では、発光部の遮光に遮蔽膜として第２メタル層４１を使用する例について説明したが、メタル層以外に所定の発光波長に対して透過しない材料で被覆してもよい。
より具体的には、第２メタル層４１に限ることなく、遮蔽膜として以下のような条件を満たすものであればよい。即ち
（１）光電変換素子の作用する波長（発光波長、受光波長）を透過しない材料であれば良い。例えば、金属としては、前述の金属の他、アルミニウムや銅を用いても良い。金属以外では不透明な有機材料を用いても良い。
（２）遮蔽膜の開口部は、光学的な作用領域（前記した定義による発光、受光領域）より小さい必要がある。その大きさは、半導体薄膜をボンディング領域にボンディングするアライメント精度に依存する。即ち、ボンディング精度が前記Ｘ−Ｙ平面のＸ方向に±ｘ１、Ｙ方向に±ｙ１のずれを容認するのであれば、作用領域から外れない様に形成する必要があり、作用領域の大きさもＸ方向に２ｘ１、Ｙ方向に２ｙ１以上小さいのが好ましい。
（３）遮蔽膜の外側の大きさは、上記（２）と同じ理由で光学的な作用領域が遮蔽膜の外側からはみ出さないように形成する必要があり、これらの作用領域群の最外郭からＸ方向に２ｘ１、Ｙ方向に２ｙ１以上大きくするのが好ましい。
（４）尚、遮蔽膜は半導体薄膜の段差部での層間絶縁膜形成時のカバリングの不完全が発生したときに個別配線層との短絡を防止するために、半導体薄膜の大きさよりも、Ｘ方向に２ｘ１、Ｙ方向に２ｙ１以上小さく形成するのが好ましいが、この短絡の虞がない場合には半導体薄膜より大きくしても差し支えない。
実施の形態２．
図８は、本発明による実施の形態２の半導体複合装置３０の要部構成を概略的に示す平面図であり、図９は、図８に示す半導体複合装置３０を、Ｃ−Ｃ線で切る断面を概略的に示す要部断面図である。尚、図８には、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜１７（図９）が、その外形及び開口部１７ａ，１７ｂのみ点線で示され、第２メタル層３１（図９）がその外形及び開口部３１ａのみ実線で示されている。
この半導体複合装置３０が、前記した図１に示す実施の形態１の半導体複合装置１０と主に異なる点は、第２メタル層３１が各発光素子領域の一部を被覆する個々の領域に分離されている点である。従って、この半導体複合装置３０が、前記した実施の形態１の半導体複合装置１０（図１）と共通する部分には同符号を付して、或いは図面を省いてここでの説明を省略し、異なる点を重点的に説明する。
図８に示すように、第２メタル層３１は、個々の不純物拡散領域２０を覆うようにそれぞれ個別に分離して対応するように形成されている。第２メタル層３１の各開口部３１ａは、対応する不純物拡散領域２０の領域内に収まるように、不純物拡散領域より小さく形成されている。また、図９に示すように、第２メタル層３１は、不純物拡散領域２０以外のＧａＡｓコンタクト層１４ｅを覆う位置まで形成され、その下層に形成されて第２メタル層３１と不純物拡散領域２０以外のＧａＡｓコンタクト層１４ｅを絶縁する層間絶縁膜１６と、その上層に形成されて不純物拡散領域内のコンタクト層２０ｅに対応する位置に開口部１７ａを有する層間絶縁膜１７によって囲まれている。個別配線１８は、層間絶縁膜１７上に形成された例えばメタル薄膜であり、層間絶縁膜１７に形成された開口部１７ａ，１７ｂを介して、対応する発光素子のコンタクト層２０ｅと個別出力端子２３とを電気的に接続する。
以上のように、本実施の形態の半導体複合装置３０によれば、不純物拡散領域を被覆する第２メタル層３１を個別に分割して設けたので、前記した実施の形態１と同等の効果が得られると共に、層間絶縁膜の層構造を簡略化できる。
図１０は、実施の形態２の変形例を示す図である。前記した本実施の形態２の半導体複合装置３０（図８）では、個別配線１８を、層間絶縁膜を介して第２メタル層３１の上側に形成したが、図１０に示す変形例に示すように、個別配線１８を、層間絶縁膜を介して第２メタル層３１の下側に形成してもよい。また、図１１に示す別の変形例のように、個別配線１８と第２メタル層３１が一体的に形成された構成でもよい。図１１の変形例では、個別配線１８と第２メタル層３１が一体的に形成されることにより構造が簡略され、作製工程も省略化できる。
実施の形態３．
図１２は、本発明による実施の形態３の半導体複合装置４０の要部構成を概略的に示す平面図であり、図１３は、図１２に示す半導体複合装置４０を、Ｄ−Ｄ線で切る断面を概略的に示す要部断面図であり、図１４は、図１２に示す半導体複合装置４０をＥ−Ｅ線で切る面を概略的に示す要部断面図である。尚、図１２には、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜４２（図１３）が、その外形及び開口部４２ａ，４２ｂのみ点線で示され、第２メタル層４１（図１３）がその外形及び開口部４１ａのみ実線で示されている。
この半導体複合装置４０が、前記した図８に示す実施の形態２の半導体複合装置３０と主に異なる点は、第２メタル層４１が不純物拡散領域２０内のＧａＡｓコンタクト層２０ｅと電気的に接続している点である。従って、この半導体複合装置４０が、前記した実施の形態３の半導体複合装置３０（図８）と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。
図１２から図１４までに示すように、第２メタル層４１は、不純物拡散領域２０内のＧａＡｓコンタクト層２０ｅの周辺部とオーミックコンタクトを形成している。個別配線１８は、その一端が層間絶縁膜４２の開口４２ｂを介して個別出力端子２３に電気的に接続すると共に、他端部が、第２メタル層４１の開口部４１ａを介して不純物拡散領域２０内のＧａＡｓコンタクト層２０ｅと電気的に接続すると共に、図１３に示すように第２メタル層４１とも電気的接続を形成している。
以上のように、本実施の形態の半導体複合装置４０によれば、第２メタル層４１が不純物拡散領域２０とその周辺領域においてオーミックコンタクトを形成するようにしたので、前記した実施の形態１で得られる効果のほかに、より均一に発光素子領域に電流を供給することができ、発光特性を向上できる。
尚、本実施の形態の変形例として、例えば図１２における光出力部（第２メタル層４１の開口部４１ａが相当する）を横切る個別電極１８を設けず、個別電極１８は個別の遮蔽膜となる第２メタル層４１と電気的に接続するだけでもよい。このとき、ＧａＡｓコンタクト層２０ｅ（図１３）の、第２メタル層４１が電気的に接続する領域以外の中央部分を削除する。このような構成とすることにより、比較的大きな第２メタル層４１によってコンタクトを可能とする一方、発光部表面に発光を遮る個別電極１８がないため発光強度が増大する。また、発光光を若干吸収するＧａＡｓコンタクト層２０ｅも除かれるため、更に発光強度を増大させることができる。
図１５は、本実施の形態の別の変形例を示す図である。前記した本実施の形態３の半導体複合装置４０（図１３）では、第２メタル層４１が不純物拡散領域２０内のＧａＡｓコンタクト層２０ｅと電気的に接続する構成であったが、ここに示す変形例では、第２メタル層５１が不純物拡散領域２０内の上部クラッド層２０ｄとコンタクトする構成となっている。このような構成において、例えば、上部クラッド層２０ｄとして、ＡｌＧａＡｓを使用している場合、クラッド層表面はＡｌの酸化によって低抵抗なオーミックコンタクトは形成されない。従って、この形態で、オーミックコンタクトが形成されるのは、個別電極１８が接している不純物拡散領域２０内のＧａＡｓコンタクト層２０ｅ領域上のみとなる。
実施の形態４．
図１６は、本発明による実施の形態４の半導体複合装置５０の要部構成を概略的に示す平面図であり、図１７は、図１６に示す半導体複合装置５０を、Ｆ−Ｆ線で切る断面を概略的に示す要部断面図である。尚、図１６には、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜５２（図１７）が、その外形及び開口部５２ａ、５２ｂのみ点線で示され、第２メタル層５１（図１７）がその外形及び開口部５１ａのみ実線で示され、更に複数設けられた透明導電膜５５（図１７）が一箇所だけ切り欠いた状態で示されている他は、外形のみ実線で示されている。
この半導体複合装置５０が、前記した図１５に示す実施の形態３の半導体複合装置４０の変形例と主に異なる点は、不純物拡散領域２０上の個別電極としてこの領域を覆うように透明導電膜５５が形成されている点である。従って、この半導体複合装置５０が、前記した実施の形態３の半導体複合装置３０の変形例（図１５）と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。
図１６及び図１７に示すように、透明導電膜５５は、不純物拡散領域２０上において、第２メタル層５１も含む領域に形成され、第２メタル層５１の開口部５１ａを介して不純物拡散領域２０内のＧａＡｓコンタクト層２０ｅ及び上部クラッド層２０ｄに電気的に接続している。
前記したように、第２メタル層５１は、上部クラッド層２０ｄの表面とコンタクトしているが、上部クラッド層２０ｄとしてＡｌＧａＡｓ系材料が使用されている場合、Ａｌの酸化によって第２メタル層５１と上部クラッド層２０ｄの間には低抵抗な電気的コンタクトは形成されない。一方、不純物拡散領域２０内のＧａＡｓコンタクト層２０ｅは、例えばインジウム錫酸化膜（ＩＴＯ）又は酸化亜鉛（ＺｎＯ）で形成された透明導電膜５５と低抵抗なオーミックコンタクトが形成されている。また、図１６及び図１７に示すように、透明導電膜５５は、各不純物拡散領域２０の個別領域に分割形成され、各個別の透明導電膜５５の一部には、駆動集積回路の個別出力端子２３と接続するためのメタル配線５８がそれぞれ設けられている。
以上のように、本実施の形態の半導体複合装置５０によれば、個々の不純物拡散領域２０上に形成された光出力部（第２メタル層５１の開口部５１ａ）を含む所定領域を透明導電膜５５で被覆しオーミックコンタクトを形成したので、光取り出し効率に優れた素子が得られる。また、透明導電膜５５と駆動集積回路の出力端子との間はメタル配線５８で接続されているため、発光素子と駆動集積回路の出力端子間の電圧降下は小さい。
実施の形態５．
図１８は、本発明による実施の形態５の半導体複合装置１１０の要部構成を概略的に示す平面図であり、図１９は、図１８に示す半導体複合装置１１０をＧ−Ｇ線で切る面を概略的に示す要部断面図であり、図２０は、図１８に示す半導体複合装置１１０をＨ−Ｈ線で切る面を概略的に示す要部断面図である。尚、図１８には、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜１１７（図１９）が、その外形及び開口部１１７ａ，１１７ｂのみ点線で示され、配線層１２６（図１９）が、一部切り欠いた状態で示されている。
図１８に示すように、半導体複合装置１１０は、Ｓｉ基板１１１、多層配線層１１２、メタル導電層１１３、半導体薄膜１１４、層間絶縁膜１１７、個別配線１１８、及び配線層１２６を有する。
図１９の断面図は、図１８に示すように、半導体複合装置１１０の後述する発光素子領域１２５、及び個別配線１１８が形成された位置におけるＧ−Ｇ線断面を示し、図２０の断面図は、図１８に示すように、半導体複合装置１１０の隣接する一対の発光素子領域１２５が形成された位置におけるＨ−Ｈ線断面を示している。
これらの断面図に示すように、半導体複合装置１１０は、最下層にＳｉ基板１１１を有し、その上に駆動集積回路領域を含む多層配線層１１２が形成され、多層配線層１２上にはメタル導電層１１３が形成されている。このメタル導通層１１３は、例えばＴｉ，Ｐｔ，Ａｕ，Ｇｅ，Ｎｉ，Ｃｒ，Ｉｎ，Ｗの中の１つ又は複数の元素を備えた単層或いは積層構造を含む。メタル導通層１１３上には、図１８に示すように、半導体複合装置１１０の長手方向に延在する半導体薄膜１１４が形成されている。
この半導体薄膜１１４は、例えば、ｎ型へテロエピタキシャル半導体層で、例えば下から順に第１導電型のｎ−ＧａＡｓ下側コンタクト層１１４ａ、ｎ−ＡｌｘＧａ１−ｘＡｓ下側クラッド層１１４ｂ、ｎ−ＡｌｙＧａ１−ｙＡｓ活性層１１４ｃ、ｎ−ＡｌｚＧａ１−ｚＡｓ上クラッド層１１４ｄ、ｎ−ＧａＡｓ上コンタクト層１１４ｅで、例えばｙ＜ｘ、ｚである。ここで、半導体エピタキシャル層の材料は、ＡｌＧａＡｓ以外にＩｎＰ，ＡｌＧａＡｓＰ，ＡｌＧａＩｎＰ，ＧａＮ，ＡｌＧａＮ，ＩｎＧａＮ，ＩｎＡｌＮなどの半導体層であってもよい。
半導体薄膜１１４は、後述するように活性層１１４の中位まで至るメサエッチング（図１９のメサエッチング領域１２８）により素子分離され、図１８に示すように、半導体複合装置１１０の長手方向に延在して最上層にｎ−コンタクト層１１４ｅを配した積層領域１２７と、半導体複合装置１１０の長手方向に沿って島状に形成され、互いに素子分離された複数の発光素子領域１２５とを有する。これ等の各領域を分割するメサエッチングされた領域がメサエッチング領域１２８である。
各発光素子領域１２５には、後述するように第２導電型の不純物ドープ領域、例えばＺｎを拡散したｐ型不純物拡散領域１２０が形成され、ｐ型不純物拡散によってｐ型とされたｐ−ＧａＡｓコンタクト層１２０ｅ、ｐ−クラッド層１２０ｄ、ｐ−活性層１２０ｃを有し、その拡散フロントは活性層１１４ｃ内にある。
図１８に示す個別出力端子１２３は、多層配線層１１２に形成された図示しない駆動集積回路の出力端子で、半導体複合装置１１０の長手方向にそって所定の間隔で形成されたパターンである。尚、半導体薄膜１１４に一列に配列された複数の発光素子領域１２５の形成間隔と、多層配線層１１２上の個別出力端子１２３の形成間隔とは、設計上同じになるよう考慮されているものである。多層配線層１１２には、また駆動集積回路の例えば電源や入力信号を入力するための入力パッド１２４が形成されている。
層間絶縁膜１１７は、各層の上面を覆うように形成され、且つ半導体薄膜１１４に形成されたコンタクト層１２０ｅ、多層配線層１１２に形成された個別出力端子１２３に対応する位置には、それぞれ開口部１１７ａ，１１７ｂが形成されている。この層間絶縁膜１１７は、例えばＰＣＶＤ（ｐｌａｓｍａ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって形成されるＳｉＮ膜である。
個別配線１１８は、層間絶縁膜１１７上に形成された例えばメタル薄膜であり、層間絶縁膜１１７に形成された開口部１１７ａ，１１７ｂを介して、対応する発光素子のコンタクト層１２０ｅと個別出力端子１２３とを電気的に接続する。メタル薄膜の個別配線１１８は、例えば例えばＴｉ／Ｐｔ／ＡｕなどのＡｕを含む積層配線、或いはＡｌ，Ｎｉ／ＡｌなどのＡｌを含む配線である。配線１２９は、メタル導電層１１３と入力パッド１２４とを電気的に接続する。
配線層１２６は、図１９に示すように、最上層にｎ−コンタクト層１１４ｅを配した積層領域１２７とこれに隣接するメタル導電層１１３を覆うように形成され、ｎ−コンタクト層１１４ｅとメタル導通層１１３とを電気的に接続する。
以上のように構成することによって、個別電極配線１１８と共通電極に相当する第１メタル層１１３間に適当な電圧を印加することによって所望の発光素子を発光させることができる。
次に図２１から図２６までの断面図を参照しながら実施の形態５の半導体複合装置１１０の製造方法について説明する。尚、これらの各図に示される断面図の断面は、前記した図１８におけるＧ−Ｇ線で切る断面に相当する位置での断面である。
先ず、前記した実施の形態１で、図４〜図６を参照してＧａＡｓ基板２００上に、ＡｌＡｓ剥離層を介して半導体薄膜層２１４を形成して剥離する過程を説明したが、これと同様に、半導体複合装置１１０のＳｉ基板１１１（図１９）とは異なる例えばＧａＡｓ基板上に剥離層を介して第１導電型（ここではｎ型）のへテロエピタキシャル半導体層である半導体薄膜層を形成する。そして、更にこの半導体膜層には、図２１に示すような、第２導電型（ここではｐ型）のはｐ型不純物のＺｎを固相拡散法等により拡散したｐ型不純物拡散領域１２０を形成する。このｐ型不純物拡散領域１２０は、その拡散フロントが活性層１１４ｃに形成され、図２１の半導体薄膜１１４に示すように、その幅中心より一方にずれた位置で、且つ半導体薄膜層の長手方向の略全域にわたって形成される。
このようにしてｐ型不純物拡散領域１２０が形成された半導体薄膜層をＧａＡｓ基板から分離し、図２１に示すＳｉ基板１１１のメタル導電層１１３上に移動してボンディングする。このボンディングに際しては、図１８に示すように、Ｓｉ基板１１１の長手方向と平行となる設計上の所定の位置にボンディングする。尚、以上のようにしてメタル導電層１１３上にボンディングされた半導体薄膜層を以後、図２１に示すように半導体薄膜１１４として説明する。
次に、図２２に示すように、半導体薄膜１１４を、個別素子領域である前記した発光素子領域１２５（図１８参照）及び積層領域１２７（図１８参照）に素子分離するためのメサエッチング領域１２８を、例えばフォトリソグラフィの技術を用いたメサエッチングにより形成する。このとき、メサエッチング領域１２８は、ｐ型不純物拡散領域１２０より深く形成されるため、図１８に示すように複数箇所形成された発光素子領域１２５以外のｐ型不純物拡散領域１２０は削除されると共に、拡散フロント以外のｐｎ接合部も削除される。
ここで、図２３に示すように、半導体薄膜層表面のｎ−コンタクト層１１４ｅ及びｐ型コンタクト層１２０ｅの形成領域が、それらの各下層の半導体層の形成領域の内側に収まるように端部領域をエッチング除去する形態であっても良い。
次に、図２４に示すように、半導体薄膜１１４を含む所定領域（図１８に点線１１７で示す領域及び積層領域１２７を含む領域）に層間絶縁膜１１７を形成し、その後図２５に示すようにｎ−コンタクト層１１４ｅ、個別出力端子１２３（図１８）、及びｐ型コンタクト層１２０ｅの形成領域に対応する位置にそれぞれ開口部１１７ａ、１１７ｂ、及び１１７ｃを形成する。
次に、図２６に示すように、一端側が層間絶縁膜１１７の開口部１１７ｃを介してｎ−コンタクト層１１４ｅと接続し、他端側がメタル導電層１１３に接続する配線層１２６（図１８参照）と、層間絶縁膜１１７に形成された開口部１１７ａ，１１７ｂ（図１８）を介して、対応する発光素子のコンタクト層１２０ｅと個別出力端子１２３（図１８）とを電気的に接続する個別発光素子１１８を形成する。
尚、以上のような製造工程を経て形成された半導体複合装置１１０は、図１８に示す半導体複合装置１１０の変形例であって、後述する図３１に示す半導体複合装置１１０において、誘電体膜１３０（図３１）を省いた構成を有するものである。
次に、以上の製造工程を経て形成される半導体複合装置１１０の、発光素子領域１２５の位置精度について、主に図２７〜図２９までを参照しながら以下に説明する。図２７〜図２９は、製造工程の所定の段階での半導体複合装置１１０の要部を概略的に示す要部平面図である。
図２７は、Ｓｉ基板１１１（図２１）上に形成されたメタル導電層１１３上に、ｐ型不純物拡散領域１２０が形成された半導体薄膜１１４をボンディングする際に、設計上の発光素子領域１２５の配列中心を示す配列中心線１３５に対して、製造誤差によってやや傾斜した状態でボンディングされた状態を示している。このときの半導体薄膜１１４の表面は、同図に示すように、ｎ−コンタクト層１１４ｅとｐ−コンタクト層１２０ｅである。
図２８に示す境界点線１４０から１４３までは、その後に行われるメサエッチングのエッチング境界を示している。例えば、境界線１４０より矢印Ａ方向の領域、及び境界点線線１４２より矢印Ｂ方向の領域では、深さがメタル導電層１１３に達するエッチングを行い、境界点線１４１と１４２の間においては、境界点線１４３で囲まれる光出力部の形成領域を除いて、図２２に示すように、活性層１１４ｃに形成されたｐ型不純物拡散領域１２０の拡散フロントよりやや深い位置まで達するメサエッチング領域１２８を形成するためのエッチングを行う。発光素子の形成領域を囲む境界点線１４３は、前記したように、設計上の発光素子領域１２５の配列中心を示す配列中心線１３５を基準に中心振分けして所定の間隔で設定される。
図２９は、以上のようにしてエッチン処理することによって形成された半導体複合装置１１０の要部平面図である。同図に示すように、発光素子領域１２５は、配列中心線１３５を中心として所定の間隔に形成され、積層領域１２７も配列中心線１３５に沿って隣接する所定の位置に形成される。尚、ここでは、更に、前記した図２３で説明したように、ｐ型コンタクト層１２０ｅの端部領域をエッチング除去する処理を行っている。この時の半導体薄膜１１４の表面は、同図に示すように、積層領域１２７のｎ−コンタクト層１１４ｅ、各発光素子領域１２５のｐ−コンタクト層１２０ｅ、メサエッチング領域１２８の活性層１１４ｃ、及びｐ−コンタクト層１２０ｅの周囲のｐ−クラッド層１２０である。
以上のように、本実施の形態の半導体複合装置１１０によれば、第１導電型半導体層内にその長手方向に延在する第２導電型不純物拡散領域を形成した半導体薄膜を、別の基板上の所定領域にボンディングした後に、設計上の個別素子形成領域に位置合わせをして素子分離領域（メサエッチング領域１２８）を形成して個別素子を形成するようにしたので、半導体薄膜のボンディングの際の位置ずれを補正することができる。
更に、半導体薄膜上面に第１導電型電極コンタクト（ｎ−コンタクト層１１４ｅ）を形成しているため、半導体薄膜の下層領域から電極コンタクトを形成する場合と比較して、裏面のコンタクト層の層厚さを大幅に低減でき、例えば個別素子を発光素子とした場合には、裏面のコンタクト層内での光吸収を少なくすることができ、上面から取り出すことができる光量が増加し、発光効率の向上をはかることができる。
図３０は、本実施の形態の変形例を示す図である。ここに示す第１の変形例では、前記した本実施の形態３の半導体複合装置１１０（図１９参照）に対して、メタル導電層１１３と半導体薄膜１１４との間に誘電体膜１３０を設けている。この誘電体膜１３０に替えて透明導電膜のような導通薄膜であっても良い。誘電体膜１３０は、例えば塗布絶縁膜であって、ＳＧＯ、ポリイミド膜、有機薄膜である。
図３１は、本実施の形態の別の変形例を示す図である。ここに示す第２の変形例では、前記した図３０に示す第１変形例の半導体複合装置１１０に対して、積層領域２７のｎ型半導体層の側面を層間絶縁膜１１７で被覆した構成となっている。この場合、層間絶縁膜１１７のｎ−コンタクト層１１４ｅに対応する部分に開口部１１７ｃを形成して配線層１２６とｎ−コンタクト層１１４ｅの電気的な接続を可能としている。
図３２は、本実施の形態の更に別の変形例を示す図である。ここに示す第３の変形例では、前記した図３０に示す第１変形例の半導体複合装置１１０では、半導体薄膜１１４の半導体層をダブルへテロ接合構造としているのに対して、半導体薄膜１１４の下側クラッド層１１４ｂを除いたシングルへテロ接合構成としている。また、図３３に示す半導体複合装置では、半導体薄膜１１４の上側クラッド層１１４ｄを除いたシングルへテロ接合構成とし、更に図３４では、半導体薄膜１１４の上下のクラッド層を除いたホモ接合構造の半導体薄膜１１４を有する半導体複合装置を示している。
尚、前記した各実施の形態では、半導体薄膜に発光素子を形成した例を示したが、これに限定されるものではなく、この発光素子に代えて受光素子を形成してもよいなど、種々の態様を取り得るものである。
実施の形態６．
図３５は、実施の形態６の半導体複合装置の発光素子領域２６３の半導体薄膜層２６２の構成を示す断面図である。
この半導体複合装置が前記した図２に示す実施の形態１の半導体複合装置１０と主に異なる点は、半導体薄膜層２６２の積層構造、及びその発光素子領域の加工形状である。従って、この半導体複合装置が、前記した実施の形態１の半導体複合装置１０（図２）と共通する部分には同符号を付して、或いは図面を省略してここでの説明を省略し、異なる点を重点的に説明する。
本実施の形態の半導体薄膜層２６２は、下から順にｎ−ＧａＡｓ下側コンタクト層２６２ａ、ｎ−ＡｌｘＧａ１−ｘＡｓ下側クラッド層２６２ｂ、ｎ−ＡｌｙＧａ１−ｙＡｓ活性層２６２ｃ、ｐ−ＡｌｚＧａ１−ｚＡｓ上クラッド層２６２ｄ、ｐ−ＧａＡｓ上コンタクト層２６２ｅであり、０≦ｘ、ｙ、ｚ≦１で、例えばｙ＜ｘ、ｚである。半導体薄膜２６２は個別発光素子を形成するために、少なくとも活性層２６２ｃが個別に素子分離されている。このうち素子分離されて個別の発光素子領域に相当する部分を上部領域２６２ｆとし、その下の領域を下部領域２６２ｇとする。この上部領域２６２ｆは、前記した実施の形態１の半導体複合装置１０の各ｐ型不純物拡散領域２０（図１）に対応する位置に複数形成されるものとする。
本実施の形態では、前記した実施の形態１の半導体複合装置１０（図２）の活性層１４ｃに形成された拡散フロントに相当するｐｎ接合部が、互いに素子分離されたｎ−ＡｌｙＧａ１−ｙＡｓ活性層２６２ｃとｐ−ＡｌｚＧａ１−ｚＡｓ上クラッド層２６２ｄとの間で形成されており、電極配線等のその他の構成要素を前記した実施の形態１の半導体複合装置１０と同様に形成することにより、同様の発光動作を得ることが出来る。
実施の形態７．
図３６は、本発明の半導体複合装置を搭載したＬＥＤヘッドを説明するためのＬＥＤヘッドの横断面図である。
図において、ＬＥＤヘッド３００は、ベース部材３０１とこの上に固定されたＬＥＤユニット３０２とを有する。このＬＥＤユニット３０２は、例えば前述の実施の形態で説明した半導体複合装置１０（図１）、３０（図８）、４０（図１２）、５０（図１６）、及び１１０（図１８）の何れかが使用される。従って、その発光部ユニット３０２ａとしては、同じく前述の半導体薄膜１４（図１、図８、図１２、図１６）、及び１１４（図１８）の何れかが相当する。
この発光部ユニット３０２ａの発光部の上方には、発光部から出た光を集光するロッドレンズアレイ３０３が配設されている。このロッドレンズアレイ３０３は、柱状の光学レンズを、発光部ユニット３０２ａの直線状に配列された発光部（例えば図１の発光部１５の配列を参照）に沿って多数配列したもので、レンズホルダ３０４によって所定位置に保持されている。
このレンズホルダ３０４は、同図に示す様に、ベース部材３０１及びＬＥＤユニット３０２を覆う様に形成されている。そして、ベース部材３０１，ＬＥＤユニット３０２，レンズホルダ３０４は、ベース部材３０１及びレンズホルダ３０４に形成された開口部３０１ａ及び３０４ａを介して配設されるクランパ３０５によって一体的に挟持されている。
従って、ＬＥＤユニット３０２で発生した光は、ロッドレンズアレイ３０３を通して所定の外部部材に照射される。このＬＥＤヘッド３００は、例えば電子写真プリンタや電子写真コピー装置等の露光装置として用いられる。
以上のように、本実施の形態のＬＥＤヘッドによれば、ＬＥＤユニット３０２として、前述の各実施の形態で示した半導体複合装置の何れかが使用されるため、発光素子の位置ずれの少ない、コンパクトで高品質なＬＥＤヘッドを提供することができる。
実施の形態８．
図３７は、本発明の半導体複合装置を搭載したＬＥＤヘッドを用いた画像形成装置を説明する要部構成図である。
図において、画像形成装置４００は、イエロー、マゼンダ、シアン及びブラックの各色の画像を各々に形成する４つのプロセスユニット４０１〜４０４を有し、これらが記録媒体４０５の搬送経路４２０の上流側から順に配置されている。これらプロセスユニット４０１〜４０４の内部構成は共通しているため、例えばシアンのプロセスユニット４０３を例に取り、これらの内部構成を説明する。
プロセスユニット４０３には、像担持体としての感光体ドラム４０３ａが矢印方向に回転可能に配置され、この感光体ドラム４０３ａの周囲には、その回転方向上流側から順に、感光体ドラム４０３ａの表面に電荷を供給して帯電させる帯電装置４０３ｂ、帯電された感光体ドラム４０３ａの表面に選択的に光を照射して静電潜像を形成する露光装置４０３ｃが配設される。更に、静電潜像が形成された感光体ドラム４０３ａの表面に、所定色（シアン）のトナーを付着させて顕像を発生させる現像装置４０３ｄ、及び感光体ドラム４０３ａ上のトナーの顕像を転写した際に残留したトナーを除去するクリーニング装置４０３ｅが配設される。尚、これら各装置に用いられているドラム又はローラは、図示しない駆動源からギアなどを経由して動力が伝達され回転する。
又、画像形成装置４００は、その下部に、紙などの記録媒体４０５を堆積した状態で収納する用紙カセット４０６を装着し、その上方には記録媒体４０５を１枚ずつ分離させて搬送するためのホッピングローラ４０７が配設されている。更に、記録媒体４０５の搬送方向における、ホッピングローラ４０７の下流側にはピンチローラ４０８，４０９と共に記録媒体４０５を挟持することによって、記録媒体４０５の斜行を修正し、プロセスユニット４０１に搬送するレジストローラ４１０，４１１を配設している。これらのホッピングローラ４０７及びレジストローラ４１０，４１１は図示されない駆動源からギア等を経由して動力が伝達され回転する。
プロセスユニット４０１〜４０４の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ４１２が配設されている。これら転写ローラ４１２には感光ドラム４０３ａ上に付着されたトナーによる顕像を記録媒体４０５に転写する転写時に、感光体ドラム４０１ａ〜４０４ａの表面電位とこれら各転写ローラ４１２の表面電位に電位差を持たせるための電位が印加されている。
定着装置４１３は、加熱ローラとバックアップローラとを有し、記録媒体４０５上に転写されたトナーを加圧・加熱することによって定着する。この下流の排出ローラ４１４，４１５は、定着装置４１３から排出された記録媒体４０５を、排出部のピンチローラ４１６、４１７と共に挟持し、記録媒体スタッカ部４１８に搬送する。これら定着装置４１３、排出ローラ４１４等は図示しない駆動源からギアなどを経由して動力が伝達され回転され
る。
ここで使用される露光装置４０３ｃには、前記した実施の形態６で説明したＬＥＤヘッド３００が用いられる。
上記構成の画像記録装置の動作を説明する。
まず、用紙カセット４０５に堆積した状態で収納されている記録媒体４０５がホッピングローラ４０７によって、上から１枚ずつ分離されて搬送される。続いて、この記録媒体４０５は、レジストローラ４１０，４１１及びピンチローラ４０８，４０９に挟持されて、プロセスユニット４０１の感光体ドラム４０１ａと転写ローラ４１２に搬送される。その後、記録媒体４０５は、感光体ドラム４０１ａ及び転写ローラ４１２に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム４０１ａの回転によって搬送される。
同様にして、記録媒体４０５は、順次プロセスユニット４０２〜４０４を通過し、その通過過程で、各露光装置４０１ｃ〜４０４ｃにより形成された静電潜像を、現像装置４０１ｄ〜４０４ｄによって現像した各色のトナー像がその記録面に順次転写され、重ね合わせられる。
そして、その記録面上に各色のトナー像が重ね合わせたれた後、定着装置４１３によってトナー像が定着された記録媒体４０５は、排出ローラ４１４、４１５及びピンチローラ４１６、４１７に挟持されて、画像記録装置４００の外部の記録媒体スタッカ部４１８に排出される。以上の過程を経て、カラー画像が記録媒体４０５上に形成される。
以上のように、本実施の形態の画像形成装置によれば、前述した実施の形態６のＬＥＤヘッドを採用するため、スペース効率に優れ、高品質で、製造コストの低減が見込める画像形成装置を提供することができる。
尚、前記した各実施の形態では、半導体複合装置の基板としてＳｉ基板を用いたがこれに限定されるものではなく、例えばガラズ、セラミックス、金属、ポリマーの何れかの材料を含む基板であってもよいなど、種々の形態を取り得るものである。
本発明による実施の形態１の半導体複合装置の要部構成を概略的に示す平面図である。 図１に示す半導体複合装置をＡ−Ａ線で切る面を、概略的に示す要部断面図である。 図１に示す半導体複合装置をＢ−Ｂ線で切る面を、概略的に示す要部断面図である。 本発明による実施の形態１の半導体複合装置の製造工程を説明するための所定の製造過程での断面図である。 本発明による実施の形態１の半導体複合装置の製造工程を説明するための所定の製造過程での断面図である。 （ａ）は本発明による実施の形態１の半導体複合装置の製造工程を説明するための所定の製造過程での断面図であり、（ｂ）は同図（ａ）におけるＢ−Ｂ線で切る面を、概略的に示す要部断面図である。 本発明による実施の形態１の半導体複合装置の効果の説明に供する図である。 本発明による実施の形態２の半導体複合装置の要部構成を概略的に示す平面図である。 図８に示す半導体複合装置をＣ−Ｃ線で切る断面を、概略的に示す要部断面図である。 実施の形態２の半導体複合装置の変形例を示す図である。 実施の形態２の半導体複合装置の別の変形例を示す図である。 本発明による実施の形態３の半導体複合装置の要部構成を概略的に示す平面図である。 図１２に示す半導体複合装置をＤ−Ｄ線で切る断面を、概略的に示す要部断面図である。 図１２に示す半導体複合装置をＥ−Ｅ線で切る断面を、概略的に示す要部断面図である。 実施の形態３の半導体複合装置の変形例を示す図である。 本発明による実施の形態４の半導体複合装置の要部構成を概略的に示す平面図である。 図１６に示す半導体複合装置をＦ−Ｆ線で切る断面を、概略的に示す要部断面図である。 本発明による実施の形態５の半導体複合装置の要部構成を概略的に示す平面図である。 図１８に示す半導体複合装置をＧ−Ｇ線で切る断面を、概略的に示す要部断面図である。 図１８に示す半導体複合装置をＨ−Ｈ線で切る断面を、概略的に示す要部断面図である。 実施の形態５の半導体複合装置の製造工程を説明するための所定の製造過程での断面図である。 実施の形態５の半導体複合装置の製造工程を説明するための所定の製造過程での断面図である。 実施の形態５の半導体複合装置の製造工程を説明するための所定の製造過程での断面図である。 実施の形態５の半導体複合装置の製造工程を説明するための所定の製造過程での断面図である。 実施の形態５の半導体複合装置の製造工程を説明するための所定の製造過程での断面図である。 実施の形態５の半導体複合装置の製造工程を説明するための所定の製造過程での断面図である。 実施の形態５の半導体複合装置の製造工程の所定の段階での要部を概略的に示す要部平面図である。 実施の形態５の半導体複合装置の製造工程の所定の段階での要部を概略的に示す要部平面図である。 実施の形態５の半導体複合装置の製造工程の所定の段階での要部を概略的に示す要部平面図である。 実施の形態５の半導体複合装置の第１の変形例を示す図である。 実施の形態５の半導体複合装置の第２の変形例を示す図である。 実施の形態５の半導体複合装置の第３の変形例を示す図である。 実施の形態５の半導体複合装置の別の変形例を示す図である。 実施の形態５の半導体複合装置の更に別の変形例を示す図である。 実施の形態６の半導体複合装置の発光素子領域の半導体薄膜層の構成を示す断面図である。 本発明の半導体複合装置を搭載したＬＥＤヘッドを説明するためのＬＥＤヘッドの横断面図である。 本発明の半導体複合装置を搭載したＬＥＤヘッドを用いた画像形成装置を説明する要部構成図である。 従来のＬＥＤユニットの一部を概略的に示す斜視図である。 図３８のＬＥＤユニットに備えることができるＬＥＤチップの一例としてのＬＥＤチップの一部を示す平面図である。 図３９に示す発光部を含むＬＥＤを、Ｓ−Ｓ線で切る断面を概略的に示す断面図である。
符号の説明
１０ 半導体複合装置、 １１ Ｓｉ基板、 １２ 多層配線層、 １３ 第１メタル層（基板側メタル層）、 １４ 半導体薄膜、 １４ａ ｎ−ＧａＡｓ下側コンタクト層、 １４ｂ ｎ−ＡｌｘＧａ１−ｘＡｓ下側クラッド層、 １４ｃ ｎ−ＡｌｙＧａ１−ｙＡｓ活性層、 １４ｄ ｎ−ＡｌｚＧａ１−ｚＡｓ上クラッド層、 １４ｅ ｎ−ＧａＡｓ上コンタクト層、 １５ 第２メタル層、 １５ａ 開口部、 １６，１７ 層間絶縁膜、 １７ａ，１７ｂ 開口部、 １８ 個別配線、 ２０ ｐ型不純物拡散領域、 ２０ｃ ｐ−活性層、 ２０ｄ ｐ−クラッド層、 ２０ｅ ｐ型ＧａＡｓコンタクト層、 ２３ 個別出力端子、 ２４ 入力パッド、 ３０ 半導体複合装置、 ３１ 第２メタル層、 ３１ａ 開口部、 ４０ 半導体複合装置、 ４１ 第２メタル層、 ４１ａ 開口部、 ４２ 層間絶縁膜、 ４２ａ，４２ｂ 開口部、 ５０ 半導体複合装置、 ５１ 第２メタル層、 ５１ａ 開口部、 ５２ 層間絶縁膜、 ５２ａ，５２ｂ 開口部、 ５５ 透明導電膜、 ５８ メタル配線、 １１０ 半導体複合装置、 １１１ Ｓｉ基板、 １１２ 多層配線層、 １１３ メタル導電層、 １１４ 半導体薄膜、 １１４ａ ｎ−ＧａＡｓ下側コンタクト層、 １１４ｂ ｎ−ＡｌｘＧａ１−ｘＡｓ下側クラッド層、 １１４ｃ ｎ−ＡｌｙＧａ１−ｙＡｓ活性層、 １１４ｄ ｎ−ＡｌｚＧａ１−ｚＡｓ上クラッド層、 １１４ｅ ｎ−ＧａＡｓ上コンタクト層、 １１７ 層間絶縁膜、 １１７ａ，１１７ｂ，１１７ｃ 開口部、 １１８ 個別配線、 １２０ ｐ型不純物拡散領域、 １２０ｃ ｐ−活性層、 １２０ｄ ｐ−クラッド層、 １２０ｅ ｐ−ＧａＡｓコンタクト層、 １２３ 個別出力端子、 １２４ 入力パッド、 １２５ 発光素子領域、 １２６ 配線層、 １２７ 積層領域、 １２８ メサエッチング領域、 １２９ 配線、 １３０ 誘電体膜、 １３５ 配列中心線、 ２００ ＧａＡｓ基板、 ２０１ ＧａＡｓバッファ層、 ２０２ （ＡｌＧａ）ＩｎＰエッチングストップ層、 ２０３ ＡｌＡｓ剥離層、 ２０５ 半導体薄膜層製造用基板、 ２０６ 溝、 ２０７ 支持体、 ２１４ 半導体薄膜層、 ２１４ａ ｎ−ＧａＡｓコンタクト層、 ２１４ｂ ｎ−ＡｌｘＧａ１−ｘＡｓ下クラッド層、 ２１４ｃ ｎ−ＡｌｙＧａ１−ｙＡｓ活性層、 ２１４ｄ ｎ−ＡｌｚＧａ１−ｚＡｓ上クラッド層、 ２１４ｅ ｎ−ＧａＡｓコンタクト層、 ２１６ 層間絶縁膜、 ２１６ａ 開口部、 ２６２ 半導体薄膜層、 ２６２ａ ｎ−ＧａＡｓ下側コンタクト層、 ２６２ｂ ｎ−ＡｌｘＧａ１−ｘＡｓ下側クラッド層、 ２６２ｃ ｎ−ＡｌｙＧａ１−ｙＡｓ活性層、 ２６２ｄ ｐ−ＡｌｚＧａ１−ｚＡｓ上クラッド層、 ２６２ｅ ｐ−ＧａＡｓ上コンタクト層、 ２６３ 半導体素子領域、 ３００ ＬＥＤヘッド、 ３０１ ベース部材、 ３０２ ＬＥＤユニット、 ３０２ａ 発光部ユニット、 ３０３ ロッドレンズアレイ、 ３０４ レンズホルダ、 ３０５ クランプ、 ４００ 画像形成装置、 ４０１，４０２，４０３，４０４ プロセスユニット、 ４０３ａ 感光体ドラム、 ４０３ｂ 帯電装置、 ４０３ｃ 露光装置、 ４０３ｄ 現像装置、 ４０３ｅ クリーニング装置、 ４０５ 記録媒体、 ４０６ 用紙カセット、 ４０７ ホッピングローラ、 ４０８，４０９ ピンチローラ、 ４１０，４１１ レジストローラ、 ４１２ 転写ローラ、 ４１３ 定着装置、 ４１４，４１５ 排出ローラ、 ４１６，４１７ ピンチローラ、 ４１８ 記録媒体スタッカ部、 ４２０ 搬送経路。

Claims (25)

  1. 基板と、
    前記基板上に直接又は間接的に接着され、複数の光学素子を有する半導体薄膜と、
    前記光学素子に対向する開口部を備え、且つ前記光学素子の作用領域の一部を制限する遮蔽膜と
    を有することを特徴とする半導体複合装置。
  2. 前記基板は、前記光学素子を駆動するための駆動集積回路と、前記基板の表面に配列された前記駆動集積回路の複数の出力端子とを備え、
    前記出力端子の配列方向と前記遮蔽膜の前記開口部の配列方向とが略平行に形成されていることを特徴とする請求項１記載の半導体複合装置。
  3. 前記遮蔽膜は、前記光学素子が発光する波長又は受光する波長に対して不透明な材料であることを特徴とする請求項１記載の半導体複合装置。
  4. 前記光学素子を含む素子領域は、第１導電型の半導体領域に選択的に形成された第２導電型不純物拡散領域であることを特徴とする請求項１乃至３の何れかに記載の半導体複合装置。
  5. 前記半導体薄膜は、半導体エピタキシャル層であることを特徴とする請求項１乃至３の何れかに記載の半導体複合装置。
  6. 前記半導体エピタキシャル層が化合物半導体を含むことを特徴とする請求項５記載の半導体複合装置。
  7. 前記半導体エピタキシャル層がヘテロエピタキシャル層を含むことを特徴とする請求項６記載の半導体複合装置。
  8. 前記半導体エピタキシャル層に不純物拡散によるｐｎ接合部が形成されていることを特徴とする請求項５記載の半導体複合装置。
  9. 前記光学素子が発光素子であることを特徴とする請求項１乃至３の何れかに記載の半導体複合装置。
  10. 前記基板がＳｉ基板であることを特徴とする請求項１乃至３の何れかに記載の半導体複合装置。
  11. 前記基板が、ガラズ、セラミックス、金属、ポリマーの何れかの材料を含むことを特徴とする請求項１乃至３の何れかに記載の半導体複合装置。
  12. 前記半導体エピタキシャル層がｐｎ接合部を有することを特徴とする請求項５記載の半導体複合装置。
  13. 前記ｐｎ接合部は、互いに電気的に分離する複数の部分に素子分離されていることを特徴とする請求項１２記載の半導体複合装置。
  14. 基板上に、複数の光学素子を有する半導体薄膜を接着する工程と、
    前記光学素子の作用領域を所定のパターンに規格化する工程と
    を有し、
    前記規格化する工程は、フォトリソグラフィ技術による処理工程を含むことを特徴とする半導体複合装置の製造方法。
  15. 前記規格化する工程は、前記半導体薄膜上に遮蔽膜を形成する工程と、
    前記遮蔽膜に、前記光学素子に対向する位置に開口部を形成する工程と
    を含むことを特徴とする請求項１４記載の半導体複合装置の製造方法。
  16. 前記開口部は、予め設定した所定の配列方向に沿って形成することを特徴とする請求項１５記載の半導体複合装置の製造方法。
  17. 基板上にｐｎ接合領域が形成された半導体薄膜を接着する工程と、
    前記ｐｎ接合領域を、互いに電気的に分離するｐｎ接合部を含む複数の素子領域に素子分離する工程と、
    を有することを特徴とする半導体複合装置の製造方法。
  18. 前記複数の素子領域を、前記基板上に予め形成されたパターンに基づいて一列に配列して形成することを特徴とする請求項１７記載の半導体複合装置の製造方法。
  19. 前記複数の素子領域が、同一形状、同一サイズに形成されることを特徴とする請求項１８記載の半導体複合装置の製造方法。
  20. 前記複数の素子領域が、同一ピッチで形成されていることを特徴とする請求項１８記載の半導体複合装置の製造方法。
  21. 前記半導体薄膜は、第１導電型の半導体エピタキシャル層に第２導電型不純物拡散領域を形成して得た前記ｐｎ接合領域を有することを特徴とする請求項１７記載の半導体複合装置の製造方法。
  22. 請求項１７乃至２１の何れかに記載の製造方法で製造された半導体複合装置。
  23. 前記光学素子は、発光ダイオードであることを特徴とする請求項１乃至３、及び請求項２２の何れかに記載の半導体複合装置。
  24. 請求項２３記載の半導体複合装置と、
    前記発光ダイオードから出射した光を導く光学系と
    を有することを特徴とするＬＥＤヘッド。
  25. 像担持体と、
    前記像担持体の表面を帯電する帯電手段と、
    帯電された前記表面に選択的に光を照射して静電潜像を形成する露光手段と、
    前記静電潜像を現像する現像手段と
    を有し、
    前記露光手段として、請求項２４記載のＬＥＤヘッドを用いたことを特徴とする画像形成装置。
JP2005085357A 2005-03-24 2005-03-24 半導体複合装置、半導体複合装置の製造方法、ｌｅｄヘッド、及び画像形成装置 Expired - Fee Related JP4916120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005085357A JP4916120B2 (ja) 2005-03-24 2005-03-24 半導体複合装置、半導体複合装置の製造方法、ｌｅｄヘッド、及び画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005085357A JP4916120B2 (ja) 2005-03-24 2005-03-24 半導体複合装置、半導体複合装置の製造方法、ｌｅｄヘッド、及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2006269716A true JP2006269716A (ja) 2006-10-05
JP4916120B2 JP4916120B2 (ja) 2012-04-11

Family

ID=37205362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005085357A Expired - Fee Related JP4916120B2 (ja) 2005-03-24 2005-03-24 半導体複合装置、半導体複合装置の製造方法、ｌｅｄヘッド、及び画像形成装置

Country Status (1)

Country Link
JP (1) JP4916120B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1968116A1 (en) 2007-03-07 2008-09-10 Oki Data Corporation Display apparatus
JP2016051815A (ja) * 2014-08-29 2016-04-11 株式会社沖データ 半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置
CN114228166A (zh) * 2021-10-26 2022-03-25 深圳市优凯特粘胶制品有限公司 一种遮光扩散复合膜制备工艺
US11527674B2 (en) 2020-05-20 2022-12-13 Nichia Corporation Method of manufacturing light-emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220162A (ja) * 1998-01-30 1999-08-10 Ricoh Co Ltd Ｌｅｄアレイヘッド
JPH11238915A (ja) * 1998-02-19 1999-08-31 Stanley Electric Co Ltd 発光ダイオードアレイ
JP2004179641A (ja) * 2002-11-11 2004-06-24 Oki Data Corp 半導体装置、光プリントヘッド、及び画像形成装置
JP2004207325A (ja) * 2002-12-24 2004-07-22 Oki Data Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220162A (ja) * 1998-01-30 1999-08-10 Ricoh Co Ltd Ｌｅｄアレイヘッド
JPH11238915A (ja) * 1998-02-19 1999-08-31 Stanley Electric Co Ltd 発光ダイオードアレイ
JP2004179641A (ja) * 2002-11-11 2004-06-24 Oki Data Corp 半導体装置、光プリントヘッド、及び画像形成装置
JP2004207325A (ja) * 2002-12-24 2004-07-22 Oki Data Corp 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1968116A1 (en) 2007-03-07 2008-09-10 Oki Data Corporation Display apparatus
JP2008218894A (ja) * 2007-03-07 2008-09-18 Oki Data Corp 表示装置
US8269314B2 (en) 2007-03-07 2012-09-18 Oki Data Corporation Display apparatus
US8816364B2 (en) 2007-03-07 2014-08-26 Oki Data Corporation Display apparatus
EP1968116B1 (en) * 2007-03-07 2016-02-17 Oki Data Corporation Display apparatus
JP2016051815A (ja) * 2014-08-29 2016-04-11 株式会社沖データ 半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置
US11527674B2 (en) 2020-05-20 2022-12-13 Nichia Corporation Method of manufacturing light-emitting device
CN114228166A (zh) * 2021-10-26 2022-03-25 深圳市优凯特粘胶制品有限公司 一种遮光扩散复合膜制备工艺
CN114228166B (zh) * 2021-10-26 2024-02-02 深圳市优凯特粘胶制品有限公司 一种遮光扩散复合膜制备工艺

Also Published As

Publication number Publication date
JP4916120B2 (ja) 2012-04-11

Similar Documents

Publication Publication Date Title
JP5599916B2 (ja) 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置
JP5415191B2 (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
US20090315965A1 (en) Led array manufacturing method, led array and led printer
JP4326889B2 (ja) 半導体装置、ｌｅｄプリントヘッド、画像形成装置、及び半導体装置の製造方法
JP2005093649A (ja) 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置
JP2008028322A (ja) 半導体複合装置、ｌｅｄプリントヘッド及び画像形成装置
JP2004179641A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP4731949B2 (ja) 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
US8035116B2 (en) Semiconductor device, light emitting diode head, and image forming apparatus
EP1434269A2 (en) Semiconductor device assembly having wiring layers and semiconductor thin films, and optical print head
JP2006261218A (ja) 半導体装置、半導体ユニット、ｌｅｄヘッド及び画像形成装置
JP4916120B2 (ja) 半導体複合装置、半導体複合装置の製造方法、ｌｅｄヘッド、及び画像形成装置
JP2009238893A (ja) 半導体装置、光プリントヘッドおよび画像形成装置
US7061113B2 (en) Semiconductor apparatus, led head, and image forming apparatus
JP4704079B2 (ja) 光半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
JP4662798B2 (ja) 半導体複合装置、プリントヘッド、及び画像形成装置
JP2004179646A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
WO2008053907A1 (en) Led array manufacturing method, led array and led printer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110224

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4916120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees