JP4326884B2 - 半導体装置、ｌｅｄヘッド、及び画像形成装置 - Google Patents

半導体装置、ｌｅｄヘッド、及び画像形成装置 Download PDF

Info

Publication number
JP4326884B2
JP4326884B2 JP2003306483A JP2003306483A JP4326884B2 JP 4326884 B2 JP4326884 B2 JP 4326884B2 JP 2003306483 A JP2003306483 A JP 2003306483A JP 2003306483 A JP2003306483 A JP 2003306483A JP 4326884 B2 JP4326884 B2 JP 4326884B2
Authority
JP
Japan
Prior art keywords
led
semiconductor
light emitting
connection terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003306483A
Other languages
English (en)
Other versions
JP2005079262A (ja
Inventor
博之 藤原
光彦 荻原
Original Assignee
株式会社沖データ
株式会社沖デジタルイメージング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社沖データ, 株式会社沖デジタルイメージング filed Critical 株式会社沖データ
Priority to JP2003306483A priority Critical patent/JP4326884B2/ja
Priority to US10/926,890 priority patent/US7061113B2/en
Publication of JP2005079262A publication Critical patent/JP2005079262A/ja
Application granted granted Critical
Publication of JP4326884B2 publication Critical patent/JP4326884B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体装置、この半導体装置である例えばＬＥＤチップを用いた電子写真方式のプリンタなどに用いられるＬＥＤヘッド、及びこのＬＥＤヘッドを用いた画像形成装置に関する。
従来、この種の半導体装置として、例えば、チップを長手方向にチップ左端部、チップ中央部、チップ右端部に３分割し、チップの左側では発光電極からの電極配線の引き出しを左側にずらし、チップの中央部では発光部電極からの電極配線の引き出しを中央部から行い、チップの右側では発光部電極からの電極配線の引き出しを右側にずらすことによって、隣接発光部電極と電極配線間の距離を大きくとるＬＥＤアレイが提案されている（例えば、特許文献１参照）。
特開平１０―１５０２２１号公報（第１頁、図１）
上記したような、従来開示されている形態のＬＥＤアレイでは、下記のような課題があった。
ＬＥＤチップとこれを駆動するドライバＩＣチップをワイヤボンドによって接続するため、ＬＥＤチップとドライバＩＣチップに各々ワイヤボンド用の大きなパッドを設けなければならなかった。例えば、ＬＥＤチップでは、発光部面積と比較して、むしろワイヤボンド用パッド面積の方が大きくなるため、ＬＥＤ発光部として機能している面積の割合が極めて低く、材料の有効利用率の点では極めて不経済であった。
一方、ドライバＩＣチップにおいてもＬＥＤチップ同様、ＬＥＤチップとのワイヤ接続のための大きなワイヤボンド用パッドを設ける必要があるため、同様に不経済であった。従って、チップ幅を削減してＬＥＤチップにかかる材料コストを削減しようとしても、ワイヤボンド用のパッドのためにチップ幅の削減には限界があり、大幅な材料コストの低減は困難であった。
本発明は、以上述べた課題を解決し、半導体装置材料、例えばＬＥＤチップ材料のコストを低減してＬＥＤヘッド形態での大幅な材料コストの低減を可能とし、且つ製造時の許容精度誤差を緩めることによって、製造の容易性及び品質を高めることができる半導体装置、及びそれを用いたＬＥＤヘッド、画像形成装置を提供することにある。
本発明による半導体装置は、半導体薄膜が、電気的配線部を有する基台に、直接或いは金属層を介して接合して形成された半導体装置であって、
前記半導体薄膜の、前記電気的配線部の側に位置する辺の近傍にその一端部が形成され、該半導体薄膜内の半導体素子と電気的に接続した接続端子部と、
該接続端子部と前記電気的配線部とを電気的に接続すべく、前記半導体薄膜と前記基台とを覆う絶縁膜上に形成された接続配線と
を有し、前記接続端子部と前記接続配線とは層状に形成され、その接続部において、少なくとも前記接続端子部又は前記接続配線のどちらか一方の前記辺方向の幅が、前記接続端子部の、前記接続部近傍以外で接続経路を形成する部分における経路の延在方向に対して略垂直の方向の幅より大きく形成されたことを特徴とする。
また、本発明によるＬＥＤヘッドは、
上記した半導体装置を載置するベース部材と、前記発光素子から出力される光を集光する光学素子と、前記光学素子を保持する光学素子ホルダとを有することを特徴とする。
更に、本発明による画像形成装置は、搬送手段により搬送される記録媒体に記録材による画像を形成する画像形成部を有する画像形成装置であって、
画像形成部が、像担持体と、該像担持体の表面を帯電する帯電手段と、帯電された前記表面に選択的に光を照射して静電潜像を形成する露光手段と、前記静電潜像を現像する現像手段とを有し、前記露光手段として、上記したＬＥＤヘッドを用いたことを特徴とする。
本発明によれば、材料の有効利用率に優れ、コンパクトで材料コストの低減を可能とし、且つ製造が容易で品質の優れた半導体装置、及びこの半導体装置を用いたＬＥＤヘッド、画像形成装置を提供することができる。
実施の形態１．
図１は、本発明の半導体装置に基づく実施の形態１のＬＥＤ／ドライバＩＣ複合チップ１の構成を部分的且つ模式的に示す要部斜視図であり、図２は、ＬＥＤ／ドライバＩＣ複合チップ１を、図１に示す矢印Ａ方向から見た部分上面図である。
同図に示すように、基台としてのＳｉ基板２の上にはメタル層４が形成され、その上層には、半導体薄膜に相当するＬＥＤエピフィルム３が配設されている。このエピフィルム３には半導体素子としての発光素子が形成された複数のＬＥＤ発光部１１が所定の間隔で略一列に形成されている。Ｓｉ基板２には、ＬＥＤ発光部１１を駆動制御するためのＬＥＤ駆動ＩＣが形成され、その各出力段、即ち出力トランジスタとこれをオンオフする回路を含む素子が形成された出力段形成領域６がＬＥＤ発光部１１に対向して複数形成されている。
個々のＬＥＤ発光部１１に接続された各第１個別電極８は、ＬＥＤエピフィルム３の上部に形成され、各第１個別電極８の端部にはこの第１個別電極８より幅広の第２個別電極９が連続的に形成されている。この各第２個別電極９は、ＬＥＤエピフィルム３の、上記したＳｉ基板２に形成された出力段形成領域６に対向する辺１３に沿ってその近傍に形成される。第３個別電極１０は、第２個別電極９と、この第２個別電極９につながる、ＬＥＤ発光部１１に対向して形成されて電気的配線部に相当する出力段形成領域６の接続部とを電気的に接続する。
尚、第２個別電極９及び出力段形成領域６の接続部に一点鎖線で示される各領域は、ＬＥＤエピフィルム３及びＳｉ基板２の所定領域を覆うべく形成された層間絶縁膜２６（図３に示す）に配設されたコンタクトホール７，１２を示している。また、第１の個別電極８と第２の個別電極９が接続端子部に相当し、第３の個別電極１０が接続配線に相当する。ここで、接続端子部とは、辺１３の近傍にその一端部（個別電極９）が形成され、半導体薄膜（ＬＥＤエピフィルム３）内の半導体素子（ＬＥＤ発光部１１）と電気的に接続した構成要素のことであり、接続配線（第３の個別電極１０）とは、この接続端子部と電気的配線部（出力段形成領域６）とを電気的に接続すべく、半導体薄膜（ＬＥＤエピフィルム３）と基台（Ｓｉ基板２）とを覆う絶縁膜（層間絶縁膜２６（図３に示す））上に形成された構成要素のことである。
図１中のＸＹＺ座標軸のＸ軸はＬＥＤ発光部１１の配列方向と平行に設定され、Ｙ軸はＳｉ基板２の表面と平行で且つＸ軸と直交する方向に設定され、Ｚ軸はＸ軸、Ｙ軸とそれぞれ直交する方向に設定されている。
ＬＥＤエピフィルム３の幅Ｗは、ＬＥＤ発光部１１の幅と第２個別電極９をたした幅に対して若干の余裕を持たせた幅である。例えば、図１に示すように、ＬＥＤ発光部１１の幅ｄを１５μｍ、第２個別電極９の幅ｂを１５μｍとし、ＬＥＤ発光部１１と第２個別電極９の間隔ｃを１０μｍ、ＬＥＤ発光部１１とエピフィルム３の一端との間隔ｅを１０μｍ、第２個別電極９とＬＥＤエピタフィルム３の他端（辺１３）との間隔ａを１０μｍとすると、ＬＥＤエピフィルム３の幅Ｗは６０μｍとなる。この幅は従来のＬＥＤチップ幅、例えば約４００μｍと比較して、非常に狭い幅である。
後述するように、ＬＥＤエピフィルム３は、エピタキシャル層のみで形成されることが望ましく、またＬＥＤエピフィルム３の厚さは、ＬＥＤ発光部１１の安定した特性(発光特性や電気特性)を確保するのに十分な厚さとして設計し、例えば２μｍとすることができる。従って、このＬＥＤエピフィルム３の厚さは、従来ＬＥＤチップの厚さ、例えば約３００μｍと比較して非常に薄い厚さである。
メタル層４は、Ｓｉ基板２の表面にあって、ＬＥＤ駆動ＩＣの出力段形成領域６に隣接し、且つＬＥＤ駆動ＩＣが形成されていない領域に形成されている。メタル層４の上にはＬＥＤエピフィルム３が接着されている。メタル層４は、ＬＥＤエピフィルム３をＳｉ基板２のＩＣ形成領域近傍の所定位置に接着させる機能と、ＬＥＤエピフィルム３内に配列されているＬＥＤ発光部１１の共通電極として、Ｓｉ基板２及びＬＥＤエピフィルム３と電気的なコンタクト（望ましくはオーミックコンタクト）を形成する機能を担っている。
尚、ここで説明した、ＬＥＤエピフィルム３の裏面とＳｉ基板２の間に形成される電気なコンタクトは、Ｓｉ基板２内に形成されているＬＥＤ駆動ＩＣでＬＥＤ発光部１１を駆動するために必要な電気的なコンタクトを形成するためのものである。
ＬＥＤエピフィルム３は、Ｓｉ基板２に接着される前に、あらかじめフォトリソグラフィ等により、第１個別電極８と第２個別電極９とが一体的に形成され、第１個別電極８が、ＬＥＤ発光部１１の発光素子と電気的に接続（望ましくはオーミックコンタクト）されている。また第２個別電極９は、ＬＥＤエピフィルム３をＳｉ基板２に接着した後、第３個別電極１０によって、ＬＥＤ駆動ＩＣの出力段形成領域６と電気的に接続するためのパッドである。尚、第３個別電極１０による第２個別電極９と出力段形成領域６との接続は、前記した出力段形成領域６の接続部に形成されたコンタクトホール７と、第２個別電極９上に形成されたコンタクトホール１２を介して行われる。
以上のように、各ＬＥＤ発光部１１とＬＥＤ駆動ＩＣとは、各ＬＥＤ発光部１１の共通電極とＬＥＤ駆動ＩＣの所要部とが前記したメタル層４を介して電気的に接続されている他に、各第２個別電極９とＬＥＤ駆動ＩＣの出力段形成領域６の接続部とが、第３個別電極１０によって個々に接続されている。この第３個別電極１０は、薄膜で形成されているメタル配線で、ＬＥＤエピフィルム３をＳｉ基板２に接着した後、フォトリソグラフィ等により形成される。
次に、第１、第２、第３の各個別電極８，９，１０の寸法について説明する。
ここで、第２個別電極９の幅Ｘ２を第１個別電極８の幅Ｘ１より大きくする。例えば、１２００ｄｐｉの高解像度の場合、各ＬＥＤ発光部１１の配置間隔は２１．２μｍであり、各ＬＥＤ発光部１１の発光部は例えば約１０μｍ程度になる。この時、ＬＥＤ発光部１１の発光が、第１個別電極８によって遮られるのを極力抑えるため、第１個別電極８の幅Ｘ１は小さい方が望ましく、例えば１〜４μ程度である。尚、ここで接続端子部（第１の個別電極８と第２の個別電極９に相当）において、接続配線（第３の個別電極１０）との接続部の近傍とは、この接続部と略同じ幅Ｘ２が続く領域である第２個別電極９の形成領域に相当し、接続部の近傍以外で接続経路を形成する部分とは、第１個別電極８の形成部に相当し、その接続経路の延在方向に対する幅（接続経路の延在方向に対して略垂直の方向の幅）は、幅Ｘ１（＜幅Ｘ２）である。
また、ＬＥＤエピフィルム３と、ＬＥＤ駆動ＩＣの出力段形成領域６が配列されたＳｉ基板２との、Ｘ軸方向における各部の位置精度は、例えば±２μｍ程度である。更に、第３個別電極１０は、フォトリソグラフィで形成されるため、ここでもＸ軸方向における形成位置のずれは避けられず、その大きさは例えば約±１μｍ程度である。
いま説明のため、第１個別電極８、第２個別電極９、及び第３個別電極１０の各幅Ｘ１，Ｘ２，Ｘ３が同じ大きさの４μｍと仮定すると、ＬＥＤエピフィルム３とＳｉ基板２の位置精度と、第３個別電極１０の位置精度を積算した値が、２μｍを超えると、もはや駆動ＩＣとＬＥＤ発光部１１との接続を取ることが出来ない。
このため、本発明では、第１個別電極８と第２個別電極９をあらかじめ高アライン精度、例えば±１μｍで形成し、第２個別電極９の幅Ｘ２を第１個別電極８の幅Ｘ１より大きく形成する。その後ＬＥＤエピフィルム３とＳｉ基板２を接着するが、この場合、各ＬＥＤ発光部１１は、例えば１２００ｄｐｉの高解像度の場合においても２１．２μｍ間隔で配置されるため、各第２個別電極９の幅Ｘ２は、１５μｍ程度まで可能となる。この場合、第３個別電極１０を形成する工程において、ＬＥＤエピフィルム３とＳｉ基板２とのＸ軸方向における各部の位置精度は、最大±４．５μｍ（幅Ｘ２／２−幅Ｘ３／２−第２個別電極９の形成時のアライメント精度）まで許容される。
従って、第２個別電極９の幅Ｘ２を第１個別電極８の幅より大きくすることにより、Ｘ軸方向の精度を気にせず、確実にＬＥＤ駆動ＩＣとＬＥＤ発光部１１とを接続することが出来る。
尚、第３個別電極１０と、ＬＥＤエピフィルム３の表面及び側面、メタル層４、Ｓｉ基板２の表面、そしてＬＥＤ駆動ＩＣの配線等との間における電気的ショートしてはならない領域には、前記したように図示しない層間絶縁膜２６（図３に示す）が適宜設けられ、正常な動作を確保した構造となっている。
図３は、図２に示したＢ−Ｂ線に沿ったＬＥＤ発光部１１の要部断面図である。
図３の要部断面図に示すように、ＬＥＤ発光部１１の断面は、最下部から順にＳｉ基板２、メタル層４、Ｓｉ基板２上に接着したＬＥＤエピフィルム３の、半導体エピタキシャル層２８、層間絶縁膜２６、及び第１個別電極８が積層した構造を有し、半導体エピタキシャル層２８の所定領域には後述するようにＺｎ拡散領域２７が形成されている。
尚、ＬＥＤエピフィルムは、半導エピタキシャル層と同等、或いは後述するように、母体基板であるＧａＡｓ基板から半導体エピタキシャル層を剥離する前に形成した配線構造や層間絶縁膜を含む部分のことを指すが、図３の場合は、上記したように半導エピタキシャル層２８、層間絶縁膜２６、及び第１個別電極８を指している。
半導体エピタキシャル層２８は、例えば最下層から順に、ｎ型−ＧａＡｓ層２１、ｎ型−ＡｌｘＧａ１−ｘＡｓ層２２、ｎ型−ＡｌｙＧａ１−ｙＡｓ層２３、ｎ型−ＡｌｚＧａ１−ｚＡｓ層２４、及びｎ型−ＧａＡｓ層２５を積層して構成することができる。
また半導体エピタキシャル層２８の各層の厚さは、例えば、ｎ型−ＧａＡｓ層２１を１０ｎｍ、ｎ型−ＡｌｘＧａ１−ｘＡｓ層２２を０．５μｍ、ｎ型−ＡｌｙＧａ１−ｙＡｓ層２３を１．０μｍ、ｎ型−ＡｌｚＧａ１−ｚＡｓ層２４を０．５μｍ、ｎ型−ＧａＡｓ層２５を１０ｎｍとすることが出来る。このような薄膜で構成した場合には、半導体エピタキシャル層２８の総厚は２．０２μｍである。図３で示した断面で、半導体エピタキシャル層２８のＡｌ組成は、例えばｘ＝ｙ＝０．４、ｙ＝０．１とすることが出来る。また、Ｚｎ拡散領域２７の拡散フロント２７ａはｎ型−ＡｌｙＧａ１−ｙＡｓ層２３の内部にあるように構成することができる。
以上のように構成にすることにより、ｐｎ接合を介して注入された少数キャリアは、ｎ型−ＡｌｙＧａ１−ｙＡｓ層２３内に閉じ込められ、高い発光効率が得られる。すなわち、図３で示したようなエピ構造をとることで、ＬＥＤエピフィルム３の半導体エピタキシャル層２８の厚さを約２μｍと薄くすることができ、発光効率も高くすることが出来る。また、ＬＥＤエピフィルム３の半導体エピタキシャル層２８の構造は、公知の有機金属化学蒸着法（ＭＯＣＶＤ法）や分子線エピタキシ法（ＭＢＥ法）等によって構成することが出来る。
尚、上記実施の形態では、Ｓｉ基板２上にＬＥＤエピフィルム３の半導体エピタキシャル層２８を接着した構成としたが、このＳｉ基板２の代わりにガラス基板等の非半導体基板上にＬＥＤエピフィルム３を接続させる事も可能である。一方、ガラス基板上にＬＥＤ駆動用のドライバＩＣを形成することは、低温成長ポリシリコン等を用いることにより十分可能である。
以上のように、本実施の形態のＬＥＤ／ドライバＩＣ複合チップによれば、Ｘ軸方向の位置精度を気にせず、確実にＬＥＤ駆動ＩＣとＬＥＤ発光部とを、絶縁層上に薄膜で形成されているメタル配線で接続することができるため、コンパクトで、且つ製造が容易で高品質のＬＥＤ／ドライバＩＣ複合チップを提供で生きる。更に、ＬＥＤチップ材料の利用効率を高めることができるため、ＬＥＤチップ材料のコストを低減できる。
実施の形態２．
図４は、本発明の半導体装置に基づく実施の形態２のＬＥＤ／ドライバＩＣ複合チップ３１の構成を部分的且つ模式的に示す要部斜視図である。
このＬＥＤ／ドライバＩＣ複合チップ３１が、前記した実施の形態１のＬＥＤ／ドライバＩＣ複合チップ１と主に異なる点は、第２個別電極３４と第３個別電極３５の形状が異なる点のみである。従って、このＬＥＤ／ドライバＩＣ複合チップ３１が、前記した実施の形態１のＬＥＤ／ドライバＩＣ複合チップ１と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。
図４において、第２個別電極３４は、第１個別電極３３と一体的に且つ同じ幅Ｘ１で形成され、第３個別電極３５は、第２個別電極３４と接続して第１個別電極３３の幅Ｘ１よりも大きな幅Ｘ３を有する幅広部３５ｂと、この幅広部３５ｂから連続して形成されて、出力段形成領域６に接続する幅狭部３５ａとからなっている。
以上のように、第３個別電極３５の、第２個別電極３４に接続する部分の幅Ｘ３を第２個別電極３４の幅Ｘ１（第１個別電極３３の幅に等しい）より大きく設定することによって、前記した実施の形態１の場合と同等の効果を得ることができる。
実施の形態３．
図５は、本発明の半導体装置に基づく実施の形態３のＬＥＤ／ドライバＩＣ複合チップ４１の要部構成を示す部分平面図、図６は、図５に示しＣ−Ｃ線に沿ったＬＥＤ発光部４３の要部断面図、図７は、図５に示したＤ−Ｄ線に沿ったＬＥＤ／ドライバＩＣ複合チップ４１の要部断面図である。図５中のＸＹＺ座標軸は、前記した図１と同様に、Ｘ軸がＬＥＤ発光部４３の配列方向と平行に設定され、Ｙ軸はＳｉ基板６１の表面と平行で且つＸ軸と直交する方向に設定され、Ｚ軸はＸ軸、Ｙ軸とそれぞれ直交する方向に設定されている。
図５に示すように、単位ＬＥＤエピフィルム４２には半導体素子としての発光素子が形成された複数のＬＥＤ発光部４３が形成され、各ＬＥＤ発光部４３の発光素子には個別電極４４が接続されている。この個別電極４４には、後述するように複数の個別電極共通配線４５のうち、所定の共通配線が選択的に接続されている。共通電極４６には、後述するように各ＬＥＤ発光部４３の共通電極部が接続され、この、共通電極４６は、共通電極配線４７を介して共通電極パッド４８に接続されている。
個別電極パッド４９（４９ａ，４９ｂ…の総称）は、複数の個別電極共通配線４５（４５ａ，４５ｂ…の総称）に対応して複数形成され、個別電極接続配線５０（５０ａ，５０ｂ…の総称）を介して、選択的に所定の個別電極共通配線４５と接続している。駆動集積回路領域５５には、単位ＬＥＤエピフィルム４２のＬＥＤ発光部４３を点灯制御するための駆動集積回路が形成され、この駆動集積回路の駆動端子が形成された電気的配線部に相当する端子パッド領域である個別電極領域５６ａは、駆動集積回路接続配線５７によって所定の個別電極パッド４９に接続され、同じく端子パッド領域である共通電極領域５６ｂは駆動集積回路接続配線５７によって所定の共通電極パッド４８に接続されている。
尚、個別電極パッド４９、個別電極接続配線５０及び個別電極４４が接続端子部に相当し、駆動集積回路接続配線５７が接続配線に相当する。
素子分離領域５９は、個々の単位ＬＥＤエピフィルム４２を電気的に互いに分離している。ここで単位ＬＥＤエピフィルム４２とは、素子分離領域５９で分離された同一個数のＬＥＤ発光部４３を有するＬＥＤエピフィルムの単位を意味する。例えば本実施の形態では、各単位ＬＥＤエピフィルム４２が８個のＬＥＤ発光部４３を備えている。
複数の個別電極共通配線４５は、各々単位ＬＥＤエピフィルム４２の所定のＬＥＤ発光部を接続している。例えば電極共通配線４５ａは、各単位ＬＥＤエピフィルム４２の左端のＬＥＤ発光部４３を接続し、個別電極接続配線５０ａによって個別電極パッド４９ａに接続されている。他の個別電極共通配線４５も同様にして各単位ＬＥＤエピフィルム４２の所定のＬＥＤ発光部４３を接続し、個別電極パッド４９に接続されている。このため、個別電極共通配線４５の本数は、各単位ＬＥＤエピフィルム４２中のＬＥＤ発光部４３の数ｍ（本実施の形態ではｍ＝８）と等しく、個別電極パッド４９も同数ｍ個設けられている。
一方、共通電極４６は、各ＬＥＤ発光部４３の共通電極部にコンタクトを備えた電極で、各単位ＬＥＤエピフィルム４２毎に分離され、各々の共通電極４６毎に共通電極配線４７を介して共通電極パッド４８に接続されている。従って共通電極パッド４８は、単位ＬＥＤエピフィルム４２の数に等しいｎ個だけ形成される。
従って、駆動集積回路領域５５に形成される駆動集積回路は、ｍ個の個別電極パッド４９（４９ａ，４９ｂ…）とｎ個の共通電極パッド４８に適当な駆動信号を印加することにより、合計（ｍ×ｎ）個のＬＥＤ発光部４３をマトリックス駆動することが可能となる。
個別電極パッド４９と共通電極パッド４８の各幅は、いずれも駆動集積回路接続配線５７の幅に、単位ＬＥＤエピフィルム４２と、駆動集積回路領域５５とのＸ軸方向における各部の位置精度、及び駆動集積回路接続配線５７のパターン形成精度、の各マージンを加えた値以上であって、且つこの値に対して大幅に越えない大きさとすることが望ましい。これは、電極パッドサイズを必要最小限のサイズとし、半導体材料をできるだけ有効に利用するためである。
また、個別電極共通配線４５と、個別電極４４及び共通電極配線４７の間には層間絶縁膜が設けられており、２層配線構造となっている。例えば、個別電極４４、個別電極接続配線５０、共通電極配線４７、個別電極パッド４９、共通電極パッド４８、及び共通電極４６の各群を第１層目の電極・配線パターン群とし、個別電極共通配線４５を第２層目の電極・配線パターン群とすることが出来る。
図６は、図５中のＣ−Ｃ線に沿ったＬＥＤ／ドライバＩＣ複合チップ４１のＬＥＤ発光部４３近傍の要部断面図であるが、同図に示すように、ＬＥＤ／ドライバＩＣ複合チップ４１は、駆動集積回路領域５５に駆動集積回路が形成されている基台としてのＳｉ基板６１上に、半導体薄膜に相当する単位ＬＥＤエピフィルム４２を構成する半導体エピタキシャル層７０が形成された構造を有する。この半導体エピタキシャル層７０は、例えば最下層から順に、GａＡｓコンタクト層６２、ＡｌｘＧａ１−ｘＡｓ層６３、ＡｌｙＧａ１−ｙＡｓ層６４、ＡｌｚＧａ１−ｚＡｓ層６５、及びＧａＡｓコンタクト層６６が積層された構成となっている。
このエピ層の所定領域には不純物選択拡散層６７が形成され、更にその上方には、第１層間絶縁膜７１、及び個別電極４４が形成されている。
尚、ＬＥＤエピフィルムは、半導エピタキシャル層と同等、或いは後述するように、母体基板であるＧａＡｓ基板から半導体エピタキシャル層を剥離する前に形成した配線構造や層間絶縁膜を含む部分のことを指すが、図６及び図７の場合は、半導エピタキシャル層７０、第１層間絶縁層７１、及び個別電極４４を指している。
そして、ＧａＡｓコンタクト層６２、ＡｌｘＧａ１−ｘＡｓクラッド層６３、ＡｌｙＧａ１−ｙＡｓ活性層６４、ＡｌｚＧａ１−ｚＡｓクラッド層６５、ＧａＡｓコンタクト層６６は、例えばｎ型で形成し、選択拡散不純物をＺｎとすることができる。また、ＡｌｘＧａ１−ｘＡｓクラッド層６３、ＡｌｙＧａ１−ｙＡｓ活性層６４、ＡｌｚＧａ１−ｚＡｓクラッド層６５は、少なくともクラッド層のエネルギーバンドギャップが活性層のエネルギーバンドギャップよりも大きくなるように、ｘ、ｚ＞ｙとすることが望ましい。
図７は、図５中のＤ−Ｄ線に沿ったＬＥＤ／ドライバＩＣ複合チップ４１の要部断面図であるが、図６で説明した各部と同一のものには同符号を付している。この断面部では、ＧａＡｓコンタクト層６６上に共通電極４６が形成され、同じくＧａＡｓコンタクト層６６上の第１層間絶縁膜７１上に共通電極４６から延在する共通電極配線４７が形成されている。更にその上には、第２層間絶縁膜７２を介して個別電極共通配線４５が形成されている。この位置では、個別電極共通配線４５の数が４本であることが図５からも理解される。以上のように、共通電極配線４７と個別電極共通配線４５は、第２層間絶縁膜７２によってお互いに絶縁されている。
図８は、前記した図５に示すＬＥＤ／ドライバＩＣ複合チップ４１の変形例となるＬＥＤ／ドライバＩＣ複合チップ５１の要部構成を示す部分平面図である。
同図に示すように、このＬＥＤ／ドライバＩＣ複合チップ５１は、前記したＬＥＤ／ドライバＩＣ複合チップ４１に対して、Ｓｉ基板６１（図６）上に、単位ＬＥＤエピフィルム４２をボンディングするための導通層５２を新たに設けた点のみが異なる。このように導通層５２を設けてもよい。ここで、導通層５２は、例えば、Ａｕ、Ｔｉ／Ｐｔ／Ａｕ積層膜、Ａｕ／Ｚｎ積層膜、Ａｕ／Ｇｅ積層膜、Ｎｉ／Ａｕ積層膜、Ａｌ、Ａｌ／Ｎｉ積層膜、Ｐｄ、Ｐｄ／Ａｕ積層膜、Ｍｇ／Ａｕ積層膜、を含むメタル層、あるいはこれらの複数を含むメタル層を使用することができる。また、ポリＳｉやＩＴＯ、ＺｎＯなどのメタル層以外の導電性の薄膜層を使ってもよい。
次に、図５に示す実施の形態３のＬＥＤ／ドライバＩＣ複合チップ４１の製造方法について説明する。図９乃至図１３は、この製造方法を説明するための製造工程図であり、これらの図を参照しながら、以下にＬＥＤ／ドライバＩＣ複合チップ４１の製造方法を説明する。尚、製造工程においては、通常Ｓｉ基板上に複数のチップを形成するが、ここではその一部分を示す。
図９に示すように、Ｓｉ基板６１上の駆動集積回路領域５５に駆動集積回路を形成する。この駆動集積回路領域５５の所定位置に、前記した個別電極領域５６ａ及び共通電極領域５６ｂが配設されるように形成される。同図に示すＳｉ基板６１上のボンディング領域８１は、前記した単位ＬＥＤエピフィルム４２に分離する前のＬＥＤエピフィルム８２(図１０)をボンディングする領域を示している。
図１０は、駆動集積回路領域５５の近傍に設定された上記ボンディング領域８１（図９）に、単位ＬＥＤエピフィルム４２に分離する前のＬＥＤエピフィルム８２をボンディングした製造段階を示している。尚、ＬＥＤエピフィルム８２の製造方法及びボンディング方法については後述する。
尚、この段階で、ＬＥＤエピフィルム８２には、後述するように、個別電極４４、個別電極接続配線５０、共通電極配線４７、個別電極パッド４９、共通電極パッド４８、及び共通電極４６からなる第１層目の電極・配線パターン群が形成されている。
次に図１１に示すように、ＬＥＤエピフィルム８２を単位ＬＥＤエピフィルム４２に分割する。この工程では、一般的なフォトリソ／エッチング工程によって素子分離領域５９を形成することができる。この工程では、例えば、燐酸／過酸化水素／純水の混合液を使用することができる。
次に図１２に示すように、少なくとも、前記した第１層目の電極・配線パターン群と第２層目の電極・配線タパーン群が交差する領域と、単位ＬＥＤエピフィルム４２上の各電極パッド４８，４９と駆動集積回路上の各電極領域５６ａ，５６ｂとを結線する配線領域とを含む領域に、第２層間絶縁膜７２（外形のみを一点鎖線で示す）を設ける。そしてこの第２層間絶縁膜７２には、更に、個別電極４４と個別電極共通配線４５（図５）をつなげるコンタクトホール８５、共通電極パッド４８及び個別電極パッド４９と駆動集積回路接続配線５７(図５)をつなげるコンタクトホール８６、及び駆動集積回路接続配線５７と駆動集積回路領域５５の個別電極領域５６ａ及び共通電極領域５６ｂとつなげるコンタクトホール８７がそれぞれ形成される。
ここで、第２層間絶縁膜７２及び前記した第１層間絶縁膜７１は、例えば、窒化珪素膜、酸化珪素膜、ポリイミド膜などを使うことができる。これらの層間絶縁膜によって各単位ＬＥＤエピフィルム４２間の間隙、各単位ＬＥＤエピフィルム４２と駆動集積回路領域５５の間隙が埋められるが、この際、間隙を通過する配線に断線が発生しないよう、絶縁膜の膜厚及び絶縁膜による間隙の被覆形状を調整することが望ましい。
次に図１３に示すように、第２層間絶縁膜７２上に、コンタクトホール８５を介して前記した所定の個別電極４４間を接続する個別電極共通配線４５と、コンタクトホール８６，８７を介して個別電極パッド４９と個別電極領域と５６ａ間、及び共通電極パッド４８と共通電極領域５６ｂ間を接続する駆動集積回路接続配線５７とが形成される。この工程では、一般的なリフトオフ法によってメタル配線を形成することができる。
次に、単位ＬＥＤエピフィルム４２（図５）とする前のＬＥＤエピフィルム８２（図１０）の製造方法及びボンディング方法について説明する。図１４乃至図１７は、これらの方法を説明するための製造工程図であり、これらの図を参照しながら、ＬＥＤエピフィルム８２の製造方法及びそのボンディング方法について以下に説明する。
図１４に示すように、ＬＥＤエピフィルム８２を形成するためのＧａＡｓ基板９１上には、最終的に形成されたＬＥＤエピフィルム８２をＧａＡｓ基板９１から剥離するための剥離層９２が形成されている。この剥離層９２上には、ＬＥＤエピフィルム８２を構成する半導体エピタキシャル層７０が積層形成され、その上層には、前記した第１層目の電極・配線パターン群、即ち図１０に示す個別電極４４、個別電極接続配線５０、共通電極配線４７、個別電極パッド４９、共通電極パッド４８、及び共通電極４６と、第１層間絶縁膜７１(図６，７)が所定の位置に形成された層間絶縁膜及び配線形成層９３が形成されている。ここでの剥離層９２は、ＡｌＡｓ層とすることができる。
尚、ＬＥＤエピフィルムは、半導エピタキシャル層と同等、或いは後述するように、母体基板であるＧａＡｓ基板から半導体エピタキシャル層を剥離する前に形成した配線構造や層間絶縁膜を含む部分のことを指すが、図１４乃至図１７の場合は、上記した半導エピタキシャル層７０、及び層間絶縁膜及び配線形成層９３を指している。
そして最上層には、ＬＥＤエピフィルム８２をＧａＡｓ基板９１から剥離する際にＬＥＤエピフィルム８２をハンドリングするための支持体９４が形成されている。ＬＥＤエピフィルム８２は、ＧａＡｓ基板９１上に形成された半導体エピタキシャル層７０乃至支持体９４を、所定位置に形成される分離領域９５で個々に分離することによって分割形成される。尚、ここでの半導体エピタキシャル層７０は、前記した図６及び図７に示す半導体エピタキシャル層７０と同一の積層構造を持つ。
図１４に示す分離領域９５を形成する前に、例えば上記した第１層目の電極・配線パターン群を含む層間絶縁膜及び配線形成層９３形成までの製造工程を終了しておく。特に拡散によって不純物選択拡散層６７（図６）を形成するために不純物を導入する工程では、高温アニールが必要なため、ＬＥＤエピフィルム８２を、図９に示すＳｉ基板６１の駆動集積回路領域５５付近のボンディング領域８１へボンディングした後では、拡散の高温アニール温度に集積回路が耐えられないため、不純物拡散を行うことができない。
ここでは、ＬＥＤ発光部４３（図８）の配列が、Ｚｎ選択拡散による不純物選択拡散層６７(図６)の形成によって定まる。Ｚｎ選択拡散は、例えば、固層拡散法を使うことができる。このＬＥＤ発光部形成工程は、例えば次のように行うことができる。ＧｓＡｓ層６６上の発光部形成予定領域に、開口部を有する拡散防止膜を設け、Ｚｎを含む拡散源膜、更にキャップ膜を積層し、その後、基板を高温アニール炉でアニールする。そして拡散アニールした後にキャップ膜および拡散源膜をエッチング除去する。
更に、少なくともＧａＡｓコンタクト層６６内に形成されているｐｎ接合を含むｐｎ接合領域付近の領域をエッチング除去した後、図６に示すように、少なくともｐｎ領域がショートしないように第１層間絶縁膜７１を形成する。そして、図１０に示す個別電極４４、個別電極接続配線５０、共通電極配線４７、個別電極パッド４９、共通電極パッド４８、及び共通電極４６、即ち第１層目の電極・配線パターン群を形成する。共通電極４６、個別電極４４、共通電極配線４７、共通電極パッド４８及び個別電極パッド４９は、例えば金系のメタルを使って形成することができる。
次に、支持体９４を形成する。この支持体９４は、例えばレジスト材料を使うことができ、層間絶縁膜及び配線形成層９３が、ＬＥＤエピフィルム８２をＧａＡｓ基板９１から剥離するためのエッチング液によってダメージを受けることがないように完全に表面を被覆するように形成することが望ましい。つまり、ＬＥＤエピフィルム８２を剥離するためのエッチング液が横方向および上から浸透しないように、十分な密着性と厚さを確保することが望ましい。
次に図１５に示すように、ＬＥＤエピフィルム８２と剥離層９２を選択的にエッチングできるエッチング液、例えば希釈したＨＦ(フッ素の水素化物)によってＬＥＤエピフィルム８２をＧａＡｓ基板９１から剥離する。
剥離層９２をエッチングした後に十分な水洗を行い、図１６に示すように例えば真空吸着治具９６を使って、前記したＳｉ基板６１の駆動集積回路が形成されている駆動集積回路領域５５付近のボンディング領域８１（図９参照）にＬＥＤエピフィルム８２をボンディングする。このボンディング工程では、加圧下で加熱し、十分なボンディング強度を確保する。また、ＬＥＤエピフィルム８２をボンディングする前に、ボンディング面の洗浄（ゴミや汚染層の除去）を行うことが望ましい。尚、図１６に、駆動集積回路領域５５内にあって、前記した駆動集積回路の個別電極領域５６ａ及び共通電極領域５６ｂを含む多層線形成領域９７を示す。
最後に、図１７に示すように支持体９４を剥離除去し、ＬＥＤエピフィルム８２のボンディングが完了する。この支持体９４の剥離には、例えば、レジスト剥離液を使うことが出来る。
以上のように、本実施の形態のＬＥＤ／ドライバＩＣ複合チップによれば、単位となる単位ＬＥＤエピフィルム４２毎に共通電極パッドを設け、各単位ＬＥＤエピフィルム４２の発光部の各個別電極を、例えば各単位ＬＥＤエピフィルム４２内の位置に置いて互いに対応する個別電極同士を各々個別電極共通配線で接続し、各個別電極共通配線に接続する個別電極パッドを各単位ＬＥＤエピフィルム４２の何れかに設け、各電極パッドを駆動集積回路と接続配線によって接続する形態としたので、実施の形態１と同様の効果が得られるのに加え、以下の効果が得られる。
即ち、ｍ個の個別電極パッドと、ｎ個の共通電極パッドを設けることにより、ｍ×ｎ個のＬＥＤ発光部をマトリックス駆動することができるため、多数のＬＥＤ発光部を駆動する場合にも、駆動集積回路との接続配線数が少数で済む。このため、接続配線形成工程が容易となり、配線不良発生確率も小さくすることができる。更に、駆動集積回路の最終ドライバ段の数を減らせるため、その形成領域の幅を小さくすることができる。
実施の形態４．
図１８は、本発明のＬＥＤヘッドに基づく実施の形態４のＬＥＤプリントヘッド１００の要部構成を示す構成図である。
同図に示すように、このＬＥＤプリントヘッド１００において、ベース部材１０１上にはＬＥＤユニット１０２が載置され固定されている。このＬＥＤユニット１０２としては、前記した実施の形態１乃至３の各実施の形態で示したＬＥＤ／ドライバＩＣ複合チップ１（図１），３１（図４），４１(図５)の何れかが使用される。従って、その発光部ユニット１０２ａとしては、同じく前記したＬＥＤエピフィルム３(図１)或いは単位ＬＥＤエピフィルム４２（図５）が相当する。この発光部ユニット１０２ａの発光部の上方には、発光部から出た光を集光する光学素子としてのロッドレンズアレイ１０３が配設されている。このロッドレンズアレイ１０３は、柱状の光学レンズを、発光部ユニット１０２ａの直線状に配列された発光部（例えば図５の、ＬＥＤ発光部４３の配列を参照）に沿って多数配列したもので、光学素子ホルダに相当するレンズホルダ１０４によって所定位置に保持されている。
このレンズホルダ１０４は、同図に示すように、ベース部材１０１及びＬＥＤユニット１０２を覆うように形成されている。そして、ベース部材１０１、ＬＥＤユニット１０２、レンズホルダ１０４は、ベース部材１０１及びレンズホルダ１０４に形成された開口部１０１ａ及び１０４ａを介して配設されるクランパ１０５によって一体的に挟持されている。
従って、ＬＥＤユニット１０２で発生した光は、ロッドレンズアレイ１０３を通して所定の外部部材に照射される。このＬＥＤプリントヘッド１００は、例えば電子写真プリンタや電子写真コピー装置等の露光装置として用いられる。
以上のように、本実施の形態のＬＥＤヘッドによれば、ＬＥＤユニット１０２として、前記した実施の形態１乃至３の各実施の形態で示したＬＥＤ／ドライバＩＣ複合チップの何れかが使用されるため、コンパクトで高品質な、更に大幅な材料コストの低減を実現可能なＬＥＤヘッドを提供することができる。
実施の形態５．
図１９は、本発明の画像形成装置に基づく、実施の形態５の画像形成装置２００の要部構成を模式的に示す要部構成図である。
同図に示すように、画像形成装置２００内には、イエロー、マゼンタ、シアン及びブラックの各色の画像を、各々に形成する四つのプロセスユニット２０１〜２０４が記録媒体２０５の搬送経路２２０に沿ってその上流側から順に配置されている。これらのプロセスユニット２０１〜２０４の内部構成は共通しているため、例えばシアンのプロセスユニット２０３を例にとり、これらの内部構成を説明する。
プロセスユニット２０３には、像担持体としての感光体ドラム２０３ａが矢印方向に回転可能に配置され、この感光体ドラム２０３ａの周囲にはその回転方向上流側から順に、感光体ドラム２０３ａの表面に電気を供給して帯電させる帯電装置２０３ｂ、帯電された感光体ドラム２０３ａの表面に選択的に光を照射して静電潜像を形成する露光装置２０３ｃが配設される。更に、静電潜像が形成された感光体ドラム２０３ａの表面に、所定色（シアン）トナーを搬送する現像装置２０３ｄ、及び感光体ドラム２０３ａの表面に残留したトナーを除去するクリーニング装置２０３ｅが配設される。尚、前記感光体ドラム２０３ａは、図示されない駆動源及びギヤによって回転させられる。
また、画像形成装置２００は、その下部に、紙等の記録媒体２０５を堆積した状態で収納する用紙カセット２０６を装着し、その上方には記録媒体２０５を１枚ずつ分離させて搬送するためのホッピングローラ２０７が配設している。更に、記録媒体２０５の搬送方向における、このホッピングローラ２０７の下流側には、ピンチローラ２０８，２０９と共に記録媒体２０５を挟持することによって、記録媒体２０５の斜行を修正し、プロセスユニット２０１〜２０４に搬送するレジストローラ２１０，２１１を配設している。これらのホッピングローラ２０７及びレジストローラ２１０，２１１は図示されない駆動源によって連動している。
そして、プロセスユニット２０１〜２０４の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ２１２が配設されている。そして、感光体ドラム２０１ａ〜２０４ａ上のトナーを記録媒体２０５に付着させるために、感光体ドラム２０１ａ〜２０４ａの表面とこれらの各転写ローラ２１２の表面との間に電位差が生じるようになっている。
定着装置２１３は、加熱ローラとバックアップローラとを有し、記録媒体２０５上に転写されたトナーを加圧・加熱することによって定着させる。また、排出ローラ２１４，２１５は、定着装置２１３から排出された記録媒体２０５を、排出部のピンチローラ２１６、２１７と共に挟持し、記録媒体スタッカ部２１８に搬送する。尚、排出ローラ２１４，２１５は、図示されない駆動源によって回転させられる。
ここで使用される露光装置２０３ｃとしては、実施の形態４のＬＥＤプリントヘッド１００が用いられる。
次に、前記構成の画像記録装置の動作について説明する。
まず、用紙カセット２０５に堆積した状態で収納されている記録媒体２０５がホッピングローラ２０７によって、上から１枚ずつ分離されて搬送される。続いて、この記録媒体２０５は、レジストローラ２１０，２１１及びピンチローラ２０８，２０９に挟持されて、プロセスユニット２０１の感光体ドラム２０１ａ及び転写ローラ２１２に搬送される。その後、記録媒体２０５は、感光体ドラム２０１ａ及び転写ローラに挟持され、その記録面にトナー像が転写されると同時に感光体ドラム２０１ａの回転によって搬送される。
同様にして、記録媒体２０５は、順次プロセスユニット２０２〜２０４を通過し、その通過過程で、各露光装置２０１ｃ〜２０４ｃにより形成された静電潜像を、現像装置２０１ｄ〜２０４ｄによって現像した各色のトナー像がその記録面に順次転写され重ね合わせられる。
そして、その記録面上に各色のトナー像が重ね合わせたれた後、定着装置２１３によってトナー像が定着された記録媒体２０５は、排出ローラ２１４、２１５及びピンチローラ２１６、２１７に挟持されて、画像記録装置２００の外部の記録媒体スタッカ部２１８に排出される。以上の過程を経て、カラー画像が記録媒体２０５上に形成される。
以上のように、本実施の形態の画像形成装置によれば、前記した実施の形態４のＬＥＤヘッドを採用するため、スペース効率に優れ、高品質で、製造コストの低減が見込める画像形成装置を提供することができる。
尚、前記した実施の形態では、半導体装置の半導体薄膜として、ＬＥＤエピフィルムを例にして説明したが、これに限定されるものではなく、この発光素子に代えて受光素子、論理素子、圧電素子等の半導体素子を形成してもよいなど、種々の態様を取りえるものである。
また、前記した特許請求の範囲、及び実施の形態の説明において、「上」、「下」、「左」、「右」、「前」、「後」といった言葉を使用したが、これらは便宜上であって、本発明装置を配置する状態における絶対的な位置関係を限定するものではない。
本発明の半導体装置に基づく実施の形態１のＬＥＤ／ドライバＩＣ複合チップ１の構成を部分的且つ模式的に示す要部斜視図である。 ＬＥＤ／ドライバＩＣ複合チップ１を、図１に示す矢印Ａ方向から見た部分上面図である。 図２に示したＢ−Ｂ線に沿ったＬＥＤ発光部１１の要部断面図である。 本発明の半導体装置に基づく実施の形態２のＬＥＤ／ドライバＩＣ複合チップ３１の構成を部分的且つ模式的に示す要部斜視図である。 本発明の半導体装置に基づく実施の形態３のＬＥＤ／ドライバＩＣ複合チップ４１の要部構成を示す部分平面図である。 図５中のＣ−Ｃ線に沿ったＬＥＤ／ドライバＩＣ複合チップ４１のＬＥＤ発光部４３近傍の要部断面図である。 図５中のＤ−Ｄ線に沿ったＬＥＤ／ドライバＩＣ複合チップ４１の要部断面図である。 図５に示すＬＥＤ／ドライバＩＣ複合チップ４１の変形例となるＬＥＤ／ドライバＩＣ複合チップ５１の要部構成を示す部分平面図である。 ＬＥＤ／ドライバＩＣ複合チップ４１の製造方法を説明するための製造工程図である。 ＬＥＤ／ドライバＩＣ複合チップ４１の製造方法を説明するための製造工程図である。 ＬＥＤ／ドライバＩＣ複合チップ４１の製造方法を説明するための製造工程図である。 ＬＥＤ／ドライバＩＣ複合チップ４１の製造方法を説明するための製造工程図である。 ＬＥＤ／ドライバＩＣ複合チップ４１の製造方法を説明するための製造工程図である。 ＬＥＤエピフィルム８２の製造方法及びボンディング方法を説明するための製造工程図である。 ＬＥＤエピフィルム８２の製造方法及びボンディング方法を説明するための製造工程図である。 ＬＥＤエピフィルム８２の製造方法及びボンディング方法を説明するための製造工程図である。 ＬＥＤエピフィルム８２の製造方法及びボンディング方法を説明するための製造工程図である。 本発明のＬＥＤヘッドに基づく実施の形態４のＬＥＤプリントヘッド１００の要部構成を示す構成図である。 本発明の画像形成装置に基づく、実施の形態５の画像形成装置２００の要部構成を模式的に示す要部構成図である。
符号の説明
１ ＬＥＤ／ドライバＩＣ複合チップ、 ２ Ｓｉ基板、 ３ ＬＥＤエピフィルム、 ４ メタル層、 ６ 出力段形成領域、 ７ コンタクトホール、 ８ 第１個別電極、 ９ 第２個別電極、 １０ 第３個別電極、 １１ ＬＥＤ発光部、 １２ コンタクトホール、 １３ 辺、 ２１ ｎ型−ＧａＡｓ層、 ２２ ｎ型−ＡｌｘＧａ１−ｘＡｓ層、 ２３ ｎ型−ＡｌｘＧａ１−ｘＡｓ層、 ２４ ｎ型−ＡｌｙＧａ１−ｙＡｓ層、 ２５ ｎ型−ＧａＡｓ層、 ２６ 層間絶縁膜、 ２７ Ｚｎ拡散領域、 ２７ａ 拡散フロント、 ２８ 半導体エピタキシャル層、 ３１ ＬＥＤ／ドライバＩＣ複合チップ、 ３３ 第１個別電極、 ３４ 第２個別電極、 ３５ 第３個別電極、 ３５ａ 幅狭部、 ３５ｂ 幅広部、 ４１ ＬＥＤ／ドライバＩＣ複合チップ、 ４２ 単位ＬＥＤエピフィルム、 ４３ ＬＥＤ発光部、 ４４ 個別電極、 ４５，４５ａ 個別電極共通配線、 ４６ 共通電極、 ４７ 共通電極配線、 ４８ 共通電極パッド、 ４９，４９ａ，４９ｂ 個別電極パッド、 ５０，５０ａ，５０ｂ 個別電極接続配線、 ５１ ＬＥＤ／ドライバＩＣ複合チップ、 ５２ 導通層、 ５５ 駆動集積回路領域、 ５６ａ 個別電極領域、 ５６ｂ 共通電極領域、 ５７ 駆動集積回路接続配線、 ５９ 素子分離領域、 ６１ Ｓｉ基板、 ６２ GａＡｓコンタクト層、 ６３ ＡｌｘＧａ１−ｘＡｓ層、 ６４ ＡｌｙＧａ１−ｙＡｓ層、 ６５ ＡｌｚＧａ１−ｚＡｓ層、 ６６ ＧａＡｓコンタクト層、 ６７ 不純物選択拡散層、 ７０ 半導体エピタキシャル層、 ７１ 第１層間絶縁膜、 ７２ 第２層間絶縁膜、 ８１ ボンディング領域、 ８２ ＬＥＤエピフィルム、 ８５，８６，８７ コンタクトホール、 ９１ ＧａＡｓ基板、 ９２ 剥離層、 ９３ 層間絶縁膜及び配線形成層、 ９４ 支持体、 ９５ 分離領域、 ９６ 真空吸着治具、 ９７ 駆動集積回路の多層線形成領域、 １００ ＬＥＤプリントヘッド、 １０１ ベース部材、 １０２ ＬＥＤユニット、 １０２ａ 発光部ユニット、 １０３ ロッドレンズアレイ、 １０４ レンズホルダ、 １０５ クランプ、 ２００ 画像形成装置、 ２０１，２０２，２０３，２０４ プロセスユニット、 ２０３ａ 感光体ドラム、 ２０３ｂ 帯電装置、 ２０３ｃ 露光装置、 ２０３ｄ 現像装置、 ２０３ｅ クリーニング装置、 ２０５ 記録媒体、 ２０６ 用紙カセット、 ２０７ ホッピングローラ、 ２０８，２０９ ピンチローラ、 ２１０，２１１ レジストローラ、 ２１２ 転写ローラ、 ２１３ 定着装置、 ２１４，２１５ 排出ローラ、 ２１６，２１７ ピンチローラ、 ２１８ 記録媒体スタッカ部。

Claims (10)

  1. 半導体薄膜が、電気的配線部を有する基台に、直接或いは金属層を介して接合して形成された半導体装置において、
    前記半導体薄膜の、前記電気的配線部の側に位置する辺の近傍にその一端部が形成され、該半導体薄膜内の半導体素子と電気的に接続した接続端子部と、
    該接続端子部と前記電気的配線部とを電気的に接続すべく、前記半導体薄膜と前記基台とを覆う絶縁膜上に形成された接続配線と
    を有し、前記接続端子部と前記接続配線とは層状に形成され、その接続部において、少なくとも前記接続端子部又は前記接続配線のどちらか一方の前記辺方向の幅が、前記接続端子部の、前記接続部近傍以外で接続経路を形成する部分における経路の延在方向に対して略垂直の方向の幅より大きく形成されたことを特徴とする半導体装置。
  2. 前記半導体薄膜が、エピタキシャル成長された層で形成されると共に前記半導体素子を発光素子とした発光部を有し、且つ前記接続端子部が該発光部に電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  3. 前記発光部及び該発光部に接続する接続端子部を、前記辺方向に複数形成したことを特徴とする請求項２記載の半導体装置。
  4. 前記基台が半導体で形成されたことを特徴とする請求項１乃至３の何れかに記載の半導体装置。
  5. 前記半導体薄膜が、複数の前記半導体素子を含む単位領域に分割され、該単位領域上には前記接続端子部を備え、更に前記基台には前記接続端子部と接続して前記半導体素子を駆動する集積回路が形成され、前記接続端子部の数が前記半導体薄膜に形成された前記半導体素子の数より少ないことを特徴とする請求項１記載の半導体装置。
  6. 前記半導体薄膜を、複数でｍ個の前記半導体素子を含むｎ個の単位領域に分割し、前記接続端子部が、前記各単位領域の前記ｍ個の半導体素子に対し、前記単位領域毎に択一的に接続したｍ個の第１接続端子部と、前記ｎ個の単位領域毎に、各領域内のｍ個の前記半導体素子の共通電極に接続するｎ個の第２接続端子部とを有し、更に前記基台には、（ｍ＋ｎ）個の前記接続端子部と接続して（ｍ×ｎ）個の前記半導体素子を駆動する集積回路が形成されていることを特徴とする請求項１記載の半導体装置。
  7. 前記半導体素子を発光素子としたことを特徴とする請求項５または６記載の半導体装置。
  8. 前記半導体薄膜は、厚さが数μｍ程度であることを特徴とする請求項１乃至７の何れか１項に記載の半導体装置。
  9. 請求項２、３、７の何れか１項に記載の半導体装置を載置するベース部材と、
    前記発光素子から出力される光を集光する光学素子と、
    前記光学素子を保持する光学素子ホルダと
    を有することを特徴とするＬＥＤヘッド。
  10. 搬送手段により搬送される記録媒体に記録材による画像を形成する画像形成部を有する画像形成装置において、
    前記画像形成部が、像担持体と、該像担持体の表面を帯電する帯電手段と、帯電された前記表面に選択的に光を照射して静電潜像を形成する露光手段と、前記静電潜像を現像する現像手段とを有し、
    前記露光手段として、請求項９に記載のＬＥＤヘッドを用いたことを特徴とする画像形成装置。
JP2003306483A 2003-08-29 2003-08-29 半導体装置、ｌｅｄヘッド、及び画像形成装置 Expired - Fee Related JP4326884B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003306483A JP4326884B2 (ja) 2003-08-29 2003-08-29 半導体装置、ｌｅｄヘッド、及び画像形成装置
US10/926,890 US7061113B2 (en) 2003-08-29 2004-08-26 Semiconductor apparatus, led head, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003306483A JP4326884B2 (ja) 2003-08-29 2003-08-29 半導体装置、ｌｅｄヘッド、及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2005079262A JP2005079262A (ja) 2005-03-24
JP4326884B2 true JP4326884B2 (ja) 2009-09-09

Family

ID=34409549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003306483A Expired - Fee Related JP4326884B2 (ja) 2003-08-29 2003-08-29 半導体装置、ｌｅｄヘッド、及び画像形成装置

Country Status (2)

Country Link
US (1) US7061113B2 (ja)
JP (1) JP4326884B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829546B2 (en) * 1999-11-19 2014-09-09 Cree, Inc. Rare earth doped layer or substrate for light conversion
JP4326889B2 (ja) * 2003-09-11 2009-09-09 株式会社沖データ 半導体装置、ｌｅｄプリントヘッド、画像形成装置、及び半導体装置の製造方法
US7524085B2 (en) * 2003-10-31 2009-04-28 Phoseon Technology, Inc. Series wiring of highly reliable light sources
JP2005167062A (ja) * 2003-12-04 2005-06-23 Oki Data Corp 半導体装置、ｌｅｄヘッド、及びプリンタ
JP2007136720A (ja) * 2005-11-15 2007-06-07 Fuji Xerox Co Ltd Ｌｅｄアレイヘッド及び画像記録装置
JP4535053B2 (ja) * 2006-10-12 2010-09-01 ソニー株式会社 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器
US7911044B2 (en) * 2006-12-29 2011-03-22 Advanced Chip Engineering Technology Inc. RF module package for releasing stress
US8154127B1 (en) * 2007-07-30 2012-04-10 Hewlett-Packard Development Company, L.P. Optical device and method of making the same
JP2009212394A (ja) * 2008-03-05 2009-09-17 Oki Data Corp 半導体装置、ｌｅｄヘッド及び画像形成装置
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
JP5622708B2 (ja) 2011-11-29 2014-11-12 株式会社沖データ 半導体発光装置、画像形成装置および画像表示装置
US10917953B2 (en) * 2016-03-21 2021-02-09 X Display Company Technology Limited Electrically parallel fused LEDs
KR102275576B1 (ko) * 2017-08-08 2021-07-12 엘지전자 주식회사 디스플레이 디바이스

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150221A (ja) 1996-11-18 1998-06-02 Oki Electric Ind Co Ltd Ｌｅｄアレイの配線構造
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof

Also Published As

Publication number Publication date
US20050082673A1 (en) 2005-04-21
JP2005079262A (ja) 2005-03-24
US7061113B2 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
EP2610910B1 (en) Light emitting diode array and printing head
US7871834B2 (en) Combined semiconductor apparatus with thin semiconductor films
US8664668B2 (en) Combined semiconductor apparatus with semiconductor thin film
JP5132725B2 (ja) 半導体装置の製造方法
US7486307B2 (en) Semiconductor apparatus having conductive layers and semiconductor thin films
US8497893B2 (en) Semiconductor device, optical print head and image forming apparatus
JP4672329B2 (ja) 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
JP4326884B2 (ja) 半導体装置、ｌｅｄヘッド、及び画像形成装置
CN1595672A (zh) 半导体器件及其制造方法
JP2004179641A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP4731949B2 (ja) 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
JP2006261218A (ja) 半導体装置、半導体ユニット、ｌｅｄヘッド及び画像形成装置
JP2004179646A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
JP4916120B2 (ja) 半導体複合装置、半導体複合装置の製造方法、ｌｅｄヘッド、及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4326884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees