JP5622708B2 - 半導体発光装置、画像形成装置および画像表示装置 - Google Patents

半導体発光装置、画像形成装置および画像表示装置 Download PDF

Info

Publication number
JP5622708B2
JP5622708B2 JP2011260567A JP2011260567A JP5622708B2 JP 5622708 B2 JP5622708 B2 JP 5622708B2 JP 2011260567 A JP2011260567 A JP 2011260567A JP 2011260567 A JP2011260567 A JP 2011260567A JP 5622708 B2 JP5622708 B2 JP 5622708B2
Authority
JP
Japan
Prior art keywords
semiconductor light
light emitting
connection pad
thin film
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011260567A
Other languages
English (en)
Other versions
JP2013115254A (ja
Inventor
田中　慎太郎
慎太郎 田中
鈴木　貴人
貴人 鈴木
Original Assignee
株式会社沖データ
株式会社沖デジタルイメージング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社沖データ, 株式会社沖デジタルイメージング filed Critical 株式会社沖データ
Priority to JP2011260567A priority Critical patent/JP5622708B2/ja
Priority to US13/686,949 priority patent/US9064721B2/en
Publication of JP2013115254A publication Critical patent/JP2013115254A/ja
Application granted granted Critical
Publication of JP5622708B2 publication Critical patent/JP5622708B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、基板上に半導体発光素子を実装した半導体発光装置、並びに、この半導体発光装置を用いた画像形成装置および画像表示装置に関する。
電子写真プリンタのプリントヘッドには、複数のＬＥＤを一列に配列したＬＥＤアレイを用いたものがある。このようなプリントヘッド（ＬＥＤアレイヘッド）では、ＬＥＤアレイと駆動回路とをワイヤボンディングにより接続している。ＬＥＤアレイと駆動回路とを一体形成することにより、ボンディングパッドやワイヤの数を削減することができる。
ＬＥＤアレイヘッドに用いられる半導体発光装置として、近年、薄膜半導体発光素子を、予め配線部を形成した実装基板の表面に分子間力により固着し、薄膜配線を用いて薄膜半導体発光素子と配線部とを接続するようにした半導体発光装置が提案されている（例えば、特許文献１参照）。
特許文献１に開示された半導体発光装置では、発光部および個別電極（パッド）を形成した薄膜半導体発光素子を、配線部を形成した実装基板の表面に分子間力により固着している。薄膜半導体発光素子の個別電極は、薄膜配線により、実装基板の配線部に接続されている。また、薄膜半導体発光素子を実装する際に位置ずれが生じた場合の電気接続を容易にするため、薄膜半導体発光素子の個別電極は、発光部より大きな面積を有している。
特開２００５−７９２６２号公報（図２参照）
しかしながら、個別電極は金属であり、薄膜半導体発光素子の他の部分よりも熱膨張率が大きい。そのため、個別電極を大面積に形成すると、製造工程における熱収縮により、薄膜半導体発光素子に応力が作用し、薄膜半導体発光素子に反りやクラックが発生する可能性がある。また、薄膜半導体発光素子の反りが大きいと、薄膜半導体発光素子が実装基板から剥がれ、歩留まりが低下する原因となる。
本発明は、上記の課題を解決するためになされたものであり、薄膜半導体発光素子における反りやクラックの発生を防止し、歩留まりを向上することを目的とする。
本発明に係る半導体発光素子は、基板と、基板上に実装された複数の薄膜半導体発光素子とを備え、各薄膜半導体発光素子が、アノード接続パッドおよびカソード接続パッドを有し、アノード接続パッドおよびカソード接続パッドの少なくとも一方が、メッシュ形状、縞模様、回折模様または渦巻き形状を有するように形成された部分を有することを特徴とする。
本発明によれば、薄膜半導体発光素子における反りやクラックの発生を防止し、歩留まりを向上することができる。
本発明の第１の実施の形態における半導体発光装置を示す平面図である。 第１の実施の形態における半導体発光装置を拡大して示す平面図である。 図２に示す線分ＩＩＩ−ＩＩＩにおける矢視方向の断面図である。 図２に示す線分ＩＶ−ＩＶにおける矢視方向の断面図である。 本発明の第１の実施の形態における薄膜半導体発光素子を示す平面図である。 比較例における半導体発光装置を示す平面図である。 本発明の第２の実施の形態における薄膜半導体発光素子を示す平面図である。 本発明の第２の実施の形態の変形例における薄膜半導体発光素子を示す平面図である。 本発明の第２の実施の形態の別の変形例における薄膜半導体発光素子を示す平面図である。 本発明の第３の実施の形態における半導体発光装置を示し、図２に示す線分ＩＩＩ−ＩＩＩにおける矢視方向の断面図である。 本発明の第３の実施の形態における半導体発光装置を示し、図２に示す線分ＩＶ−ＩＶにおける矢視方向の断面図である。 第１、第２または第３の実施の形態における半導体発光装置を用いたプリントヘッドを示す断面図である。 図１２のプリントヘッドを用いた画像形成装置の構成を示す図である。
図１は、本発明の第１の実施の形態における半導体発光装置１００を示す平面図である。図２は、図１に示した半導体発光装置１００を拡大して示す平面図である。図３は、図２に示す線分ＩＩＩ−ＩＩＩにおける矢視方向の断面図である。図４は、図２に示す線分ＩＶ−ＩＶにおける矢視方向の断面図である。図５は、図２に示した半導体発光装置１００の薄膜半導体発光素子１０１を示す平面図である。
図１に示す半導体発光装置１００は、例えばＨＵＤ（ヘッドアップディスプレイ）、携帯端末、プロジエクタなどの画像表示装置１０を構成している。この半導体発光装置１００は、後述する実装基板１０９（図３）上に、複数の薄膜半導体発光素子１０１を、行列に配置している。ここでは、行方向をＸ方向とし、列方向をＹ方向とする。
各列の薄膜半導体発光素子１０１は、共通のアノード共通配線１０６に接続されており、各アノード共通配線１０６はアノード引き出しパッド１０７に接続されている。各行の薄膜半導体発光素子１０１は、共通のカソード共通配線１０３に接続されており、各カソード共通配線１０３はカソード引出しパッド１０２に接続されている。アノード共通配線１０６およびカソード共通配線１０３を介して、各薄膜半導体発光素子１０１を個別に発光制御することにより、２次元画像を表示することができる。
図２に示すように、薄膜半導体発光素子１０１は、アノード共通配線１０６に接続されるアノード薄膜配線１０５と、カソード共通配線１０３に接続されるカソード薄膜配線１０８とを有している。アノード薄膜配線１０５およびカソード薄膜配線１０８は、いずれも、矩形状（長方形状）に形成されている。なお、カソード薄膜配線１０８とカソード共通配線１０３との接続部（開口部１０４ａ）は、後述する図４に示されている。
アノード共通配線１０６およびカソード共通配線１０３は、例えば、Ｔｉ／Ｐｔ／ＡｕまたはＴｉ／Ｐｔ／ＡｕＧｅＮｉにより形成される。なお、配線材料の表記に関しては、スラッシュの左側の層が、右側の層よりも下層に位置するものとする。アノード薄膜配線１０５およびカソード薄膜配線１０８も、アノード共通配線１０６およびカソード共通配線１０３と同様、例えば、Ｔｉ／Ｐｔ／ＡｕまたはＴｉ／Ｐｔ／ＡｕＧｅＮｉにより形成される。
図３に示すように、薄膜半導体発光素子１０１は、発光層１１３と、この発光層１１３を上下に挟み込むように形成された上下２層のｐ層１１２ａ，１１２ｂと、ｐ層１１２ａの上側に形成されたアノード電極１１８と、ｐ層１１２ｂの下側に形成されたｎコンタクト層１１４とを有している。
発光層１１３は、例えば、ＩｎＧａＮ層とＧａＮ層とを有する多重量子井戸（ＭＱＷ）層、または、ＡｌＧａＩｎＰ層を有する多重量子井戸層である。ｐ層１１２ａ，１１２ｂは、例えば、ｐ−ＧａＮまたはｐ−ＧａＰにより形成されている。ｎコンタクト層１１４は、例えば、ｎ−ＧａＮまたはｎ−ＧａＡｓにより形成されている。アノード電極１１８は、例えば、ＩＴＯ（酸化インジウム錫）、ＩＺＯ（酸化インジウム亜鉛）またはＮｉ／Ａｕにより形成されている。
上述した発光層１１３およびｐ層１１２ａ，１１２ｂからなる積層体は、後述するエッチングにより、ｎコンタクト層１１４を露出させるようにパターニングされている。また、露出したｎコンタクト層１１４および積層体（発光層１１３およびｐ層１１２ａ，１１２ｂ）を覆うように、層間絶縁膜１１６が設けられている。層間絶縁膜１１６は、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３などの無機絶縁膜や、ポリイミド、エポキシ、アクリルなどの有機絶縁膜である。
層間絶縁膜１１６は、アノード電極１１８上の所定箇所、およびｎコンタクト層１１４上の所定箇所（図４）に、開口（コンタクトホール）を有している。
図４に示すように、ｎコンタクト層１１４上には、層間絶縁膜１１６の開口に位置するように、カソード接続パッド１１５が形成されている。カソード接続パッド１１５は、例えば、Ｔｉ／Ａｌ、Ｔｉ／Ｐｔ／ＡｕＧｅＮｉにより形成されている。
また、ｎコンタクト層１１４上に形成された層間絶縁膜１１６上には、アノード接続パッド１１１が形成されている。アノード接続パッド１１１は、例えば、Ｔｉ／Ａｌ、Ｔｉ／Ｐｔ／ＡｕＧｅＮｉにより形成されている。アノード接続パッド１１１とカソード接続パッド１１５とは、高さが略同一となるように（すなわち、略同一面上に）形成されている。
また、アノード接続パッド１１１からアノード電極１１８の上面にかけて、接続部１１９（図３）が形成されている。接続部１１９は、アノード電極１１８上の層間絶縁膜１１６の開口を介して、アノード電極１１８に接続されている。
図５に示すように、アノード接続パッド１１１およびカソード接続パッド１１５は、いずれも、例えば５μｍ×１３μｍといった大きな面積を有している。これは、薄膜半導体発光素子１０１を実装基板１０９に実装する際に位置ずれが生じた場合でも、電気接続を容易にするためである。そのため、アノード接続パッド１１１およびカソード接続パッド１１５を、単なる長方形状（ベタ形状）に形成したのでは、後述する熱収縮に伴って薄膜半導体発光素子１０１に応力が加わる可能性がある。
そこで、本実施の形態では、アノード接続パッド１１１およびカソード接続パッド１１５は、微細加工された部分を有している。より具体的には、アノード接続パッド１１１およびカソード接続パッド１１５は、メッシュ形状、すなわち複数の開口部（メッシュ穴）を二次元的に配列した形状を有している。このように形成することで、薄膜半導体発光素子１０１に与える応力が緩和される。
図３に戻り、薄膜半導体発光素子１０１が実装される実装基板１０９は、例えば、Ｓｉ，ＧａＡｓ，ＧａＰ，ＩｎＰ，ＧａＮ，ＺｎＯ等の半導体基板、ＡｌＮ，Ａｌ２Ｏ３等のセラミック基板、ガラスエポキシ基板、Ｃｕ，Ａｌ等の金属基板、またはプラスチック基板で構成されている。
実装基板１０９上には、例えばＳｉまたはＳｉＯ２からなる絶縁膜１１０が形成されており、絶縁膜１１０上には、上述したカソード共通配線１０３が形成されている。カソード共通配線１０３を覆うように、表面粗さが５ｎｍ以下の、例えばポリイミドまたはエポキシ樹脂からなる平坦化膜１０４が形成されている。薄膜半導体発光素子１０１は、平坦化膜１０４の表面に、分子間力により固着されている。
実装基板１０９に実装された薄膜半導体発光素子１０１を覆うように、層間絶縁膜１１７が形成されている。層間絶縁膜１１７は、感光性を有する有機絶縁膜、または無機絶縁膜である。なお、図１および図２の平面図では、層間絶縁膜１１７は省略されている。
次に、半導体発光装置１００の製造方法について説明する。
まず、実装基板１０９とは別の成長基板上に、例えばＡｌＧａＡｓからなる犠牲層を形成し、この犠牲層の上に、ｎコンタクト層１１４、ｐ層１１２ｂ、発光層１１３、ｐ層１１２ａ、およびアノード電極１１８を順に積層する。次に、この積層体をエッチングして、ｎコンタクト層１１４を露出させる。そののち、積層体および露出したｎコンタクト層１１４を覆うように、層間絶縁膜１１６を形成する。
次いで、層間絶縁膜１１６をフォトリソグラフィまたはエッチングによって部分的に除去し、アノード電極１１８およびｎコンタクト層１１４への接続のための開口を形成する。さらに、ｎコンタクト層１１４上の所定の箇所に、アノード接続パッド１１１およびカソード接続パッド１１５を、金属蒸着法あるいはスパッタリング法にて成膜し、リフトオフやエッチングなどによってパターニングする。アノード接続パッド１１１およびカソード接続パッド１１５は、上記の通り、メッシュ形状を有している。
なお、図４に示すように、カソード接続パッド１１５は、層間絶縁膜１１６の開口を介してｎコンタクト層１１４に接している。一方、アノード接続パッド１１１は、層間絶縁膜１１６上に形成され、ｎコンタクト層１１４には接していない。また、アノード接続パッド１１１と共に接続部１１９（図３）も形成され、層間絶縁膜１１６の開口を介してアノード電極１１８に接続される。
このようにしてＬＥＤ（発光ダイオード）構造を形成したのち、エッチングにより犠牲層を除去することにより、ＬＥＤ構造を成長基板から分離する。なお、犠牲層（例えばＡｌＧａＡｓ）は、エッチャントとして例えばフッ酸を用いて、ＬＥＤ構造および成長基板に対して選択的に除去される層である。このようにして成長基板から分離したＬＥＤ構造が、薄膜半導体発光素子１０１となる。
一方、実装基板１０９上には、絶縁膜１１０を形成し、この絶縁膜１１０上にカソード共通配線１０３を形成し、その上に、表面粗さが５ｎｍ以下となるように平坦化膜１０４を形成する。
そして、成長基板から分離されたＬＥＤ構造（薄膜半導体発光素子１０１）を、実装基板１０９上の平坦化膜１０４に分子間力により固着する。これにより、薄膜半導体発光素子１０１が実装基板１０９に実装される。
薄膜半導体発光素子１０１を実装基板１０９に実装したのち、これらを覆うように層間絶縁膜１１７を形成する。層間絶縁膜１１７が感光性を有する有機絶縁膜である場合にはフォトリソグラフィを用い、無機絶縁膜である場合には成膜後にエッチングを行うことにより、アノード接続パッド１１１およびカソード接続パッド１１５のそれぞれの上部に開口を形成する。
そののち、アノード薄膜配線１０５およびカソード薄膜配線１０８を、層間絶縁膜１１７上に形成する。このとき、層間絶縁膜１１７に形成された開口を介して、アノード薄膜配線１０５がアノード接続パッド１１１に接続され、カソード薄膜配線１０８がカソード接続パッド１１５に接続される。
カソード薄膜配線１０８は、層間絶縁膜１１７および平坦化膜１０４に形成した開口１０４ａ（図４）において、カソード共通配線１０３に接続される。また、アノード共通配線１０６は、アノード薄膜配線１０５に接続される。アノード共通配線１０６およびカソ一ド共通配線１０３は、図１に示したアノード引き出しパッド１０７およびカソード引き出しパッド１０２にそれぞれ接続される。
次に、第１の実施の形態の効果について、比較例と対比して説明する。まず、比較例の半導体発光装置について説明する。
図６は、比較例の半導体発光装置を示す平面図である。図６に示す半導体発光装置８００は、薄膜半導体発光素子８０１を実装基板８０９に実装したものである。薄膜半導体発光素子８０１には、発光部８０３およびアノード接続パッド８０６が形成されている。なお、カソード接続パッドについては、図示および説明を省略する。実装基板８０９には、駆動回路を含む配線部８０４が形成されている。
薄膜半導体発光素子８０１および実装基板８０９は、図示しない層間絶縁膜で覆われている。層間絶縁膜には、アノード接続パッド８０６および配線部８０４に対応する開口８０５，８０８が形成されている。また、層間絶縁膜上には、アノード接続パッド８０６と配線部８０４とを電気的に接続する薄膜配線８０７が形成されている。
アノード接続パッド８０６は、金属からなり、発光部８０３と比較して面積が大きく、単純な長方形状を有している。そのため、薄膜半導体発光素子８０１の製造過程で温度変化が生じると、アノード接続パッド８０６が薄膜半導体発光素子８０１の他の部分よりも大きく熱収縮する。そのため、薄膜半導体発光素子８０１に面内方向に応力が作用し、薄膜半導体発光素子８０１にクラックや反りが生じる可能性がある。また、薄膜半導体発光素子８０１の反りが大きい場合には、実装基板８０９に実装した際に、薄膜半導体発光素子８０１が実装基板８０９から剥がれる可能性がある。
これに対し、上述した第１の実施の形態（図１〜５）によれば、アノード接続パッド１１１およびカソード接続パッド１１５がメッシュ形状を有しているため、各接続パッドが単純な長方形状である場合と比較して、熱収縮を抑制することができる。そのため、薄膜半導体発光素子１０１にクラックや反りが発生することを抑制することができる。従って、実装基板１０９からの薄膜半導体発光素子１０１の剥がれを防止することができる。
このように、本発明の第１の実施の形態では、薄膜半導体発光素子１０１のアノード接続パッド１１１およびカソード接続パッド１１５が微細構造（具体的にはメッシュ形状）を有しているため、各接続パッド１１１，１１５の熱収縮に伴う薄膜半導体発光素子１０１への応力が緩和される。その結果、薄膜半導体発光素子１０１におけるクラックや反りの発生を防止し、また、実装基板１０９からの剥がれを防止することができる。
加えて、各接続パッド１１１，１１５が、全体として大きな面積を有することができるため、薄膜半導体発光素子１０１を実装基板１０９に実装する際に位置ずれが生じた場合であっても、各接続パッド１１１，１１５を各共通配線１０６，１０３に容易に電気接続することができる。
また、各接続パッド１１１，１１５がメッシュ形状であり、金属層（メッシュ穴以外の部分）がつながっているため、接続パッドの全体に亘って導通が確保され、接続パッドとしての機能を十分に発揮することができる。
なお、ここでは、アノード接続パッド２１１およびカソード接続パッド２１５の両方が微細構造（メッシュ形状）を有している場合について説明したが、いずれか一方のみが微細構造を有していてもよい。
第２の実施の形態．
図７は、本発明の第２の実施の形態における薄膜半導体発光素子１０１を示す平面図である。第１の実施の形態と同一の構成要素には、同一の符号を付す。第２の実施の形態では、アノード接続パッド２１１およびカソード接続パッド２１５の構成が、第１の実施の形態と異なっている。
上述した第１の実施の形態におけるアノード接続パッド１１１およびカソード接続パッド１１５がメッシュ形状を有していたのに対し、第２の実施の形態におけるアノード接続パッド３１１およびカソード接続パッド２１５は、縞模様形状を有している。
具体的には、アノード接続パッド１１１は、Ｙ方向に長い長尺状部分が複数平行に配列され、それぞれの長尺状部分のＹ方向の一端（ここでは、アノード電極１１８側の端部）が互いに連結された形状を有している。言い換えると、アノード接続パッド１１１は、その外縁に達するＹ方向に長いスリットがＸ方向に複数配列された形状を有している。カソード接続パッド１１５も、アノード接続パッド１１１と同様の形状を有している。
これらアノード接続パッド２１１およびカソード接続パッド２１５は、第１の実施の形態と同様、金属蒸着法やスパッタリング法にて成膜したのち、リフトオフやエッチングなどによってパターニングして形成する。
この第２の実施形態では、アノード接続パッド２１１およびカソード接続パッド２１５が縞模様形状を有しているため、比較例（図６）のようなベタ形状と比較して、温度変化に伴う熱収縮を抑制することができ、薄膜半導体発光素子１０１に加わる応力を緩和することができる。そのため、薄膜半導体発光素子１０１のクラックや反りを抑制することができ、また、実装基板１０９からの剥がれを抑制することができる。
また、この第２の実施の形態では、各接続パッド２１１，２１５が、その外縁に達する複数のスリットを有する形状である。すなわち、金属層が存在しない領域（スリットの部分）が、金属層によって閉じられていない。そのため、各接続パッド２１１，２１５のパターニングの際にレジストが孤立せず、従ってリフトオフによる各接続パッド２１１，２１５の形成が容易である。
以上説明したように、本発明の第２の実施の形態では、薄膜半導体発光素子１０１のアノード接続パッド２１１およびカソード接続パッド２１５が縞模様形状を有しているため、各接続パッド２１１，２１５の熱収縮に伴う薄膜半導体発光素子１０１への応力が緩和される。その結果、薄膜半導体発光素子１０１におけるクラックの発生や、実装基板１０９からの剥がれを防止することができる。
また、各接続パッド２１１，２１５が、全体として大きな面積を有することができるため、薄膜半導体発光素子１０１を実装基板１０９に実装する際に位置ずれが生じた場合であっても、各接続パッド２１１，２１５を各共通配線１０６，１０３に容易に電気接続することができる。
さらに、各接続パッド２１１，２１５において、金属層が存在しない領域が、金属層によって閉じられていないため、リフトオフによる形成が容易である。そのため、エッチングによるパターニングが難しいＡｕやＰｔなどを用いて（リフトオフにより）各接続パッド２１１，２１５を形成することができる。
変形例．
第２の実施の形態では、図７に示した縦縞模様の接続パッドについて説明したが、図８および図９に示すような変形も可能である。
図８に示した変形例では、アノード接続パッド４１１およびカソード接続パッド４１５が、Ｘ方向に長い長尺状部分がＹ方向に複数配列された縞模様形状を有している。言い換えると、アノード接続パッド４１１およびカソード接続パッド４１５は、外縁に達するＸ方向に長いスリットがＹ方向に複数配列された形状を有している。
また、図９（Ａ）に示した変形例では、アノード接続パッド５１１およびカソード接続パッド５１５が、矩形の渦を巻くように形成されている。言い換えると、アノード接続パッド５１１およびカソード接続パッド５１５では、外縁に達するスリットが、矩形の渦を描くように延在している。
また、図９（Ｂ）に示した変形例では、アノード接続パッド６１１およびカソード接続パッド６１５が、回折模様を描くように形成されている。
これらの変形例においても、各接続パッド４１１，４１５，５１１，５１５，６１１，６１５の熱収縮に伴う薄膜半導体発光素子１０１への応力が緩和されるため、薄膜半導体発光素子１０１のクラックや反りの発生や、実装基板１０９からの剥がれを防止することができる。
また、図８および図９（Ａ）に示した各接続パッド４１１，４１５，５１１，５１５は、スリットが外縁まで達しているため、上述した第２の実施の形態と同様、リフトオフによる形成が容易である。
第３の実施の形態．
図１０および図１１は、本発明の第３の実施の形態における半導体発光装置１００を示す断面図である。図１０は、図２に示す線分ＩＩＩ−ＩＩＩにおける矢視方向の断面図に対応し、図１１は、図２に示す線分ＩＶ−ＩＶにおける矢視方向の断面図に対応している。第１または第２の実施の形態と同一の構成要素には、同一の符号を付す。
本実施の形態では、ｎコンタクト層１１４上に形成される層間絶縁膜３１６と、薄膜半導体発光素子１０１上に形成される層間絶縁膜３１７を、互いにエッチング選択性を有する材料で形成されている。層間絶縁膜３１６，３１７は、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３などの無機絶縁膜、または、ポリイミド、エポキシ、アクリルなどの有機絶縁膜で構成される。互いにエッチング選択性を有する層間絶縁膜３１６，３１７の組み合わせの例としては、Ａｌ２Ｏ３とＳｉＮの組み合わせ、Ａｌ２Ｏ３とＳｉＯ２の組み合わせ、およびＳｉＮとポリイミドの組み合わせなどが好ましい。
Ａｌ２Ｏ３は、熱燐酸などによりパターニングすることができ、ＣＦ４ドライエッチングには耐性がある。また、ＳｉＮおよびＳｉＯ２は、ＣＦ４ドライエッチングによりパターニングすることができ、熱燐酸には耐性がある。また、ポリイミドは、フォトリソグラフィによりパターニングすることができ、熱燐酸およびＣＦ４ドライエッチングに耐性がある。
このように、層間絶縁膜３１６，３１７が、互いにエッチング選択性を有する２種類の層間絶縁膜の組み合わせにより形成されているため、薄膜半導体発光素子１０１を実装基板１０９に実装した後に層間絶縁膜３１７を形成してパターニングする際に、既に形成した層間絶縁膜３１６がエッチングされることがない。従って、アノード薄膜配線１０５を形成する際に、アノード接続パッド１１１の下のｎコンタクト層１１４が露出することがなく、短絡を防止することができる。
なお、この第３の実施の形態では、アノード接続パッド１１１およびカソード接続パッド１１５の形状は、第１、第２の実施の形態または各変形例で説明したいずれの形状であってもよい。
以上説明したように、本発明の第３の実施の形態によれば、第１および第２の実施の形態で説明した効果に加えて、層間絶縁膜３１６，３１７を、エッチング選択性を有する層間絶縁膜の組み合わせとすることにより、一方の層間絶縁膜のエッチングの際に、他方の層間絶縁膜がエッチングされることを防止することができる。そのため、例えばアノード薄膜配線１０５とｎコンタクト層１１４との短絡を防止することができる。
上述した各実施の形態における薄膜半導体発光素子１０１を用いた半導体発光装置１００は、例えば２次元アレイ光源として、ＨＵＤ（ヘッドアップディスプレイ）、携帯端未、プロジェクタなどに適用することができ、消費電力を低減し、高輝度かつ高精細な画像表示を実現することができる。
また、上述した各実施の形態における薄膜半導体発光素子１０１を用いた半導体発光装置１００は、例えば１次元アレイ光源として、ＨＭＤ（ヘッドマウントディスプレイ）などの画像表示装置、または電子写真プリンタなど画像形成装置に適応することもできる。
ここで、各実施の形態における薄膜半導体発光素子１０１を用いた半導体発光装置１００を適用した画像形成装置の構成例について説明する。
図１２は、上述した第１、第２または第３の実施の形態における半導体発光装置１００を、画像形成装置のプリントヘッド２０に適用した例を示す断面図である。
図１２に示すプリントヘッド（ＬＥＤアレイヘッド）２０は、ベース部材２１上に、第１、第２または第３の実施の形態における半導体発光装置１００を搭載したものである。半導体発光装置１００の薄膜半導体発光素子１０１は、１次元（図１に示す行方向Ｘ、列方向Ｙの何れであっても良い）に配列されている。
半導体発光装置１００の上方には、薄膜半導体発光素子１０１から出射された光を集光する光学素子としてのロッドレンズアレイ２２が配設されている。ロッドレンズアレイ２２は、複数の光学レンズ要素を、薄膜半導体発光素子１０１の配列方向に沿って配列したもので、光学素子ホルダとしてのレンズホルダ２３によって所定位置に保持されている。
レンズホルダ２３は、ベース部材２１および半導体発光装置１００を覆うように形成されている。これらベース部材２１、半導体発光装置１００およびレンズホルダ２３は、クランパ２４によって一体的に保持されている。
半導体発光装置１００から出射された光は、ロッドレンズアレイ２２を通して、後述する感光体ドラム４１の表面に照射され、静電潜像の形成に用いられる。
図１３は、図１２に示したプリントヘッド２０を用いた画像形成装置３０の構成例を示す図である。
画像形成装置３０は、例えばカラー電子写真プリンタであり、イエロー、マゼンタ、シアンおよびブラックの画像を形成するプロセスユニット４０Ｙ，４０Ｍ，４０Ｃ，４０Ｋを有している。プロセスユニット４０Ｙ，４０Ｍ，４０Ｃ，４０Ｋは、印刷用紙などの媒体Ｐの搬送路３９に沿って配置されている。これらのプロセスユニット４０Ｙ，４０Ｍ，４０Ｃ，４０Ｋは共通の構成を有しているため、例えばシアンのプロセスユニット４０Ｃを例にとって構成を説明する。
プロセスユニット４０Ｃは、図中時計回り方向に回転可能な像担持体としての感光体ドラム４１を有している。感光体ドラム４１の周囲には、その回転方向に沿って、感光体ドラム４１の表面を一様に帯電させる帯電装置４２と、感光体ドラム４１の表面に選択的に光を照射して静電潜像を形成するプリントヘッド（露光装置）２０と、感光体ドラム４１の表面に形成された静電潜像を所定の色（シアン）のトナーで現像する現像装置４３と、感光体ドラム４１の表面に残留したトナーを除去するクリーニング装置４４とが配設されている。
画像形成装置３０の下部には、媒体Ｐを収納する媒体カセット３１が装着されている。媒体カセット３１の上方には、媒体カセット３１に収納された媒体Ｐを１枚ずつ分離して送り出すフィードローラ３２が配設されている。更に、フィードローラ３２によって送り出された媒体Ｐの搬送方向に沿って、媒体Ｐをプロセスユニット４０Ｙ，４０Ｍ，４０Ｃ，４０Ｋに搬送する搬送ローラ対３３，３３が配設されている。
プロセスユニット４０Ｙ，４０Ｍ，４０Ｃ，４０Ｋの各感光体ドラム４１に対向する位置には、転写ローラ４５が配設されている。各感光体ドラム４１上のトナー像を媒体Ｐに転写するため、各感光体ドラム４１の表面と各転写ローラ４５の表面との間には、所定の電位差が付与されている。
搬送路３９に沿ってプロセスユニット４０Ｙ，４０Ｍ，４０Ｃ，４０Ｋの下流側には、定着装置３５が配置されている。定着装置３５は、加熱ローラとバックアップローラとを有し、媒体Ｐ上に転写されたトナーを加圧・加熱することによって定着させる。また、定着装置３５の下流側には、定着装置３５から排出された媒体Ｐを、画像形成装置３０外部に設けられたスタッカ部３８に搬送する排出ローラ対３６，３７が配置されている。
次に、画像形成装置３０の動作について説明する。
まず、媒体カセット３１に収容されている媒体Ｐが、フィードローラ３２によって１枚ずつ分離されて搬送路３９に送り出される。搬送路３９に送り出された媒体Ｐは、搬送ローラ対３３，３４によって、プロセスユニット４０Ｙの感光体ドラム４１と転写ローラ４５とのニップ部に搬送される。
プロセスユニット４０Ｙでは、感光体ドラム４１の表面が帯電装置４２によって一様に帯電される。さらに、プリントヘッド２０の各薄膜半導体発光素子１０１（図１８）が画像情報に応じて光を出射し、これにより感光体ドラム４１の表面が露光されて静電潜像が形成される。感光体ドラム４１上に形成された静電潜像は、現像装置４３によって現像されてトナー像となる。媒体Ｐが感光体ドラム４１と転写ローラ４５とのニップを通過する際に、感光体ドラム４１の表面のトナー像が媒体Ｐに転写される。
媒体Ｐは、同様に、プロセスユニット４０Ｍ，４０Ｃ，４０Ｋを通過し、各感光体ドラム４１上のトナー像が媒体Ｐの表面に順次転写される。
トナー像が転写された媒体Ｐは、定着装置３５に搬送され、熱および圧力によりトナー像が媒体Ｐに定着する。トナー像が定着された媒体Ｐは、排出ローラ対３６，３７により、スタッカ部３８に排出される。これにより、媒体Ｐにカラー画像が形成される。
なお、上述した各実施の形態の半導体発光装置が、上述したカラー電子写真プリンタ以外の画像形成装置にも適用できることは言うまでもない。
１０ 画像表示装置、 ２０ プリントヘッド、 ３０ 画像形成装置、 １００ 半導体発光装置、 １０１ 薄膜半導体発光素子、 １０２ カソード引き出しパッド、 １０３ カソード共通配線、 １０４ 平坦化膜、 １０５ アノード薄膜配線、 １０６ アノード共通配線、 １０７ アノード引き出しパッド、 １０８ カソード薄膜配線、 １０９ 実装基板（基板）、 １１０ 絶縁膜、 １１１ アノード接続パッド、 １１２ａ，１１２ｂ ｐ層、 １１３ 発光層、 １１４ ｎコンタクト層、 １１５ カソード接続パッド、 １１６ 層間絶縁膜（第１の層間絶縁膜）、 １１７ 層間絶縁膜（第２の層間絶縁膜）、 １１８ アノード電極、 １１９ 接続部、 ２１１ アノード接続パッド、 ２１５ カソード接続パッド、 ３１１ アノード接続パッド、 ３１５ カソード接続パッド、 ４１１ アノード接続パッド、 ４１５ カソード接続パッド、 ５１６ 層間絶縁膜（第１の層間絶縁膜）、 ５１７ 層間絶縁膜（第２の層間絶縁膜）。

Claims (10)

  1. 基板と、
    前記基板上に実装された複数の薄膜半導体発光素子と
    を備え、
    各薄膜半導体発光素子が、アノード接続パッドおよびカソード接続パッドを有し、
    前記アノード接続パッドおよびカソード接続パッドの少なくとも一方が、メッシュ形状、縞模様、回折模様または渦巻き形状を有するように形成された部分を有すること
    を特徴とする半導体発光装置。
  2. 基板上に、アノード共通配線およびカソード共通配線を有し、
    各薄膜半導体発光素子の前記アノード接続パッドと前記アノード共通配線とを、第１の薄膜配線により電気的に接続し、
    各薄膜半導体発光素子の前記カソード接続パッドと前記カソード共通配線とを、第２の薄膜配線により電気的に接続したこと
    を特徴とする請求項１に記載の半導体発光装置。
  3. 前記アノード接続パッドおよび前記カソード接続パッドは、同一層の上に、前記アノード接続パッドは第１の層間絶縁膜を介して、前記カソード接続パッドは当該第１の層間絶縁膜を介さずに形成されていることを特徴とする請求項１または２に記載の半導体発光装置。
  4. 前記アノード接続パッドおよび前記カソード接続パッドの少なくとも一方が、金属蒸着法またはスパッタリング法にて成膜したのち、エッチングあるいはリフトオフにてパターニングしたものであることを特徴とする請求項１から３までのいずれか１項に記載の半導体発光装置。
  5. 前記薄膜半導体発光素子が、分子間力によって基板に固着されていることを特徴とする請求項１から４までのいずれか１項に記載の半導体発光装置。
  6. 前記第１の薄膜配線および前記第２の薄膜配線が、矩形状であることを特徴とする請求項２に記載の半導体発光装置。
  7. 前記第１の層間絶縁膜が、無機絶縁膜あるいは有機絶縁膜からなることを特徴とする請求項３に記載の半導体発光装置。
  8. 前記薄膜半導体発光素子上に形成される第２の層間絶縁膜をさらに有し、
    前記第１の層間絶緑膜と前記第２の層間絶縁膜とが、互いにエッチング選択性を有する層間絶縁膜の組み合わせにより形成されていることを特徴とする請求項３に記載の半導体発光装置。
  9. 請求項１から８までのいずれか１項に記載の半導体発光装置を用いた画像表示装置。
  10. 請求項１から８までのいずれか１項に記載の半導体発光装置を用いた画像形成装置。
JP2011260567A 2011-11-29 2011-11-29 半導体発光装置、画像形成装置および画像表示装置 Expired - Fee Related JP5622708B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011260567A JP5622708B2 (ja) 2011-11-29 2011-11-29 半導体発光装置、画像形成装置および画像表示装置
US13/686,949 US9064721B2 (en) 2011-11-29 2012-11-28 Semiconductor light emission device, image formation apparatus and image display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011260567A JP5622708B2 (ja) 2011-11-29 2011-11-29 半導体発光装置、画像形成装置および画像表示装置

Publications (2)

Publication Number Publication Date
JP2013115254A JP2013115254A (ja) 2013-06-10
JP5622708B2 true JP5622708B2 (ja) 2014-11-12

Family

ID=48466016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011260567A Expired - Fee Related JP5622708B2 (ja) 2011-11-29 2011-11-29 半導体発光装置、画像形成装置および画像表示装置

Country Status (2)

Country Link
US (1) US9064721B2 (ja)
JP (1) JP5622708B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373967B2 (en) * 2019-11-14 2022-06-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for packaging the same
DE102020123386A1 (de) 2020-09-08 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit verbesserter anschlussstruktur und verfahren zur herstellung eines bauelements
JP2023074428A (ja) * 2021-11-17 2023-05-29 沖電気工業株式会社 電子構造体及び電子構造体の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447527B2 (ja) * 1996-09-09 2003-09-16 株式会社東芝 半導体発光素子およびその製造方法
US6265811B1 (en) * 1996-11-29 2001-07-24 Ngk Insulators, Ltd. Ceramic element, method for producing ceramic element, display device, relay device and capacitor
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
ATE521092T1 (de) * 2002-04-25 2011-09-15 Nichia Corp Lichtemittierendes bauelement mit einer fluoreszenten substanz
JP4326884B2 (ja) 2003-08-29 2009-09-09 株式会社沖データ 半導体装置、ｌｅｄヘッド、及び画像形成装置
CN1993835A (zh) * 2004-06-14 2007-07-04 三菱电线工业株式会社 氮化物半导体发光器件
JP4457826B2 (ja) * 2004-09-22 2010-04-28 三菱化学株式会社 窒化物半導体を用いた発光ダイオード
KR100708936B1 (ko) * 2005-10-17 2007-04-17 삼성전기주식회사 플립칩용 질화물계 반도체 발광소자
JP4279304B2 (ja) * 2006-08-31 2009-06-17 株式会社沖データ 半導体装置、ｌｅｄプリントヘッドおよび画像形成装置
KR20090054218A (ko) * 2007-11-26 2009-05-29 삼성에스디아이 주식회사 표시 장치 및 그 구동방법
US8891034B2 (en) * 2008-03-28 2014-11-18 Citizen Holdings Co., Ltd. Liquid crystal optical element and optical pickup apparatus
JP5232972B2 (ja) * 2008-10-20 2013-07-10 豊田合成株式会社 半導体発光素子及び半導体発光素子の製造方法
JP5128518B2 (ja) * 2009-02-24 2013-01-23 株式会社沖データ 表示装置
JP4871978B2 (ja) * 2009-07-10 2012-02-08 株式会社沖データ 半導体装置、及び光プリントヘッド
JP2011159671A (ja) * 2010-01-29 2011-08-18 Oki Data Corp 半導体発光装置および画像表示装置

Also Published As

Publication number Publication date
US9064721B2 (en) 2015-06-23
US20130134455A1 (en) 2013-05-30
JP2013115254A (ja) 2013-06-10

Similar Documents

Publication Publication Date Title
JP5415191B2 (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
JP4302720B2 (ja) 半導体装置、ｌｅｄヘッド及び画像形成装置
JP4601464B2 (ja) 半導体装置、プリントヘッド、及びそれを用いた画像形成装置
US8497893B2 (en) Semiconductor device, optical print head and image forming apparatus
US7893455B2 (en) Semiconductor light emitting device with stress absorber, LED printhead, and image forming apparatus
JP4279304B2 (ja) 半導体装置、ｌｅｄプリントヘッドおよび画像形成装置
US8134164B2 (en) Semiconductor device, optical print head and image forming apparatus
JP2004179641A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP5622708B2 (ja) 半導体発光装置、画像形成装置および画像表示装置
JP6508977B2 (ja) 半導体装置、ｌｅｄヘッド、及び画像形成装置
JP2011044643A (ja) 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置
JP4208891B2 (ja) 半導体複合装置、ｌｅｄヘッド、及び画像形成装置
JP4662798B2 (ja) 半導体複合装置、プリントヘッド、及び画像形成装置
JP2004179646A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
JP6950484B2 (ja) 半導体素子、発光基板、光プリントヘッド、画像形成装置
JP2013211355A (ja) ３端子発光素子、３端子発光素子アレイ、プリントヘッドおよび画像形成装置
JP2020123603A (ja) 発光素子チップ、露光装置、および画像形成装置
JP2016051815A (ja) 半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置
JP5444141B2 (ja) 半導体発光素子装置、画像露光装置、画像形成装置、及び画像表示装置
JP4954180B2 (ja) 半導体装置、ｌｅｄプリントヘッドおよび画像形成装置
JP6129777B2 (ja) 半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置
JP2009147352A (ja) 半導体装置、ｌｅｄヘッド及び画像形成装置
JP6348823B2 (ja) 半導体装置、ｌｅｄヘッド、及び画像形成装置
JP5008264B2 (ja) 半導体装置、ｌｅｄヘッド及びそれを用いた画像形成装置
JP5020137B2 (ja) 半導体装置の製造方法、ｌｅｄヘッドの製造方法及び画像形成装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140922

R150 Certificate of patent or registration of utility model

Ref document number: 5622708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees