JP2011044643A - 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置 - Google Patents

半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置 Download PDF

Info

Publication number
JP2011044643A
JP2011044643A JP2009193065A JP2009193065A JP2011044643A JP 2011044643 A JP2011044643 A JP 2011044643A JP 2009193065 A JP2009193065 A JP 2009193065A JP 2009193065 A JP2009193065 A JP 2009193065A JP 2011044643 A JP2011044643 A JP 2011044643A
Authority
JP
Japan
Prior art keywords
semiconductor light
emitting element
light emitting
thin film
element array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009193065A
Other languages
English (en)
Other versions
JP4871378B2 (ja
JP2011044643A5 (ja
Inventor
Takahito Suzuki
貴人 鈴木
Mitsuhiko Ogiwara
光彦 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP2009193065A priority Critical patent/JP4871378B2/ja
Priority to US12/805,618 priority patent/US20110042689A1/en
Publication of JP2011044643A publication Critical patent/JP2011044643A/ja
Publication of JP2011044643A5 publication Critical patent/JP2011044643A5/ja
Application granted granted Critical
Publication of JP4871378B2 publication Critical patent/JP4871378B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】規則的に配列された複数の半導体発光素子の内の一部の半導体発光素子のみを交換可能にした半導体発光素子アレイ装置、並びに、この半導体発光素子アレイ装置を備えた画像露光装置、画像形成装置、及び画像表示装置を提供する。
【解決手段】集積基板101と、集積基板101上に備えられた複数のリムーバブル層108と、複数のリムーバブル層108上に備えられ、集積基板101の表面材料とは異なる材料から構成され、LEDを備える半導体発光素子薄膜102とを有し、複数のリムーバブル層108は、ケミカルエッチングによって選択的にエッチング可能な材料で構成されている。
【選択図】図1

Description

本発明は、規則的に配列された複数の半導体発光素子を有する半導体発光素子アレイ装置、この半導体発光素子アレイ装置を備えた画像露光装置、この画像露光装置を備えた電子写真式の画像形成装置、及び前記半導体発光素子アレイ装置を備えた画像表示装置に関するものである。
一般に、半導体発光素子を異種材料基板上に集積する際には、ダイシング又は劈開によってチップ化された半導体発光素子チップ(例えば、250〜300μm厚)をダイボンディングペースト又は接着剤などを用いて異種材料基板上に固定し、半導体発光素子チップの接続パッドと異種材料基板上の電気配線とをAuボンディングワイヤを用いて接続している。また、異種材料基板上に半導体発光素子チップ及び駆動回路チップを接着し、両チップ間をAuボンディングワイヤを用いて接続する技術も知られている。しかし、これらの方法では、ダイシング又は劈開によって半導体発光素子チップを製造しているので、チップサイズの十分なシュリンクが困難であった。また、半導体発光素子チップ及び駆動回路チップには、Auボンディングワイヤを結線するための接続パッド(例えば、50μm×50μm以上)を備える必要があり、この点からもチップサイズの十分なシュリンクは困難であった。
そこで、半導体発光素子を含む半導体発光素子薄膜であるLEDエピタキシャルフィルム(例えば、5μm厚以下)を基板上に密着固定し、半導体発光素子薄膜の電極層と基板上の電気配線とを、ホトリソグラフィ技術と蒸着法又はスパッタ法を組み合わせることにより形成可能な配線層によって接続する技術の提案がある(例えば、特許文献1参照)。この技術によれば、ダイシング及び劈開を用いずに半導体発光素子薄膜を形成でき、且つ、ボンディングワイヤ接続用の接続パッドが不要になるので、半導体発光素子薄膜のサイズの十分なシュリンクが可能である。
特許第3813123号公報
しかしながら、特許文献1に記載の装置では、基板上に密着固定された複数の半導体発光素子薄膜の内の一部(例えば、1個)に不具合(例えば、位置ずれ又は外観異常など)が発見された場合であっても、不具合箇所のみを修理することが難しく、通常は、装置全体を廃棄する必要があった。
この理由は、基板上に密着固定される半導体発光素子薄膜の材料として、選択的にケミカルエッチングが困難な材料、例えば、(AlGa1−xIn1−yP、GaP、GaN、AlGa1−xN、InGa1−xNなどを用い、この半導体発光素子薄膜を、SiO又はSiNなどの無機材料から成る接合面上、Au又はPdなどのメタル材料から成る接合面上、又は、ポリイミド、アクリル、SOG、ノボラックなどの有機材料から成る接合面上に接着した場合には、接合面に損傷を与えずに半導体発光素子薄膜を基板からの除去することが困難になるからである。
また、他の理由は、たとえ半導体発光素子薄膜の材料として、選択的にケミカルエッチングが可能な材料、例えば、AlGa1−xAs、GaAsなどを用いたとしても、ケミカルエッチングで半導体発光素子薄膜を除去した後の基板表面は、除去工程によって荒らされて粗面になっており、再度、その上に半導体発光素子薄膜を密着固定させることが困難だからである。
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、規則的に配列された複数の半導体発光素子の内の一部の半導体発光素子のみを交換可能にした半導体発光素子アレイ装置、この半導体発光素子アレイ装置を備えた画像露光装置、画像形成装置、及び画像表示装置を提供することである。
本発明に係る半導体発光素子アレイ装置は、基板と、前記基板上に備えられた複数のリムーバブル層と、前記複数のリムーバブル層上に備えられ、前記基板の表面材料とは異なる材料から構成され、半導体発光素子を備える半導体発光素子薄膜とを有し、前記複数のリムーバブル層は、ケミカルエッチングによって選択的にエッチング可能な材料で構成されていることを特徴としている。
また、本発明に係る画像露光装置は、前記半導体発光素子アレイ装置を含む画像露光部を有することを特徴としている。
さらに、本発明に係る画像形成装置は、前記画像露光装置と、前記画像露光装置によって静電潜像が形成される感光体とを有することを特徴としている。
さらにまた、本発明に係る画像表示装置は、前記半導体発光素子アレイ装置を含む画像表示部を有することを特徴としている。
本発明によれば、半導体発光素子アレイ装置の基板と半導体発光素子薄膜との間に、ケミカルエッチングにより選択的にエッチング可能なリムーバブル層を設けているので、半導体発光素子薄膜がケミカルエッチングの困難な材料から構成されている場合であっても、基板の表面材料に損傷を与えずに、一旦固定された半導体発光素子薄膜を基板上から除去することが可能である。このため、基板に固定された半導体発光素子薄膜に接合不良や外形異常などの不具合が発見された場合には、不具合のある半導体発光素子薄膜のみを新しい半導体発光素子薄膜に交換することができ、最終的な完全良品の製造歩留まりを高めることができる。
本発明の第1の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成前)を概略的に示す縦断面図である。 図1の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。 本発明の第1の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成後)を概略的に示す縦断面図である。 図3の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。 第1の実施形態に係る半導体発光素子アレイ装置を含む画像露光装置の構造を概略的に示す平面図である。 図5の要部の一例を拡大して示す平面図である。 図5の要部の他の例を拡大して示す平面図である。 第1の実施形態に係る半導体発光素子アレイ装置を含む画像表示装置の構造を概略的に示す平面図である。 図8の要部の一例を拡大して示す平面図である。 (a)〜(e)は、第1の実施形態に係る半導体発光素子アレイ装置の不具合箇所の半導体発光素子薄膜の交換処理を示す平面図である。 本発明の第2の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成前)を概略的に示す縦断面図である。 図11の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。 本発明の第2の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成後)を概略的に示す縦断面図である。 図13の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。 本発明の第3の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成前)を概略的に示す縦断面図である。 図15の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。 本発明の第3の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成後)を概略的に示す縦断面図である。 図13の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。
第1の実施形態
図1は、本発明の第1の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成前)を概略的に示す縦断面図であり、図2は、図1の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。なお、図1は、図2をS−S線で切る断面を示している。
図1及び図2に示されるように、第1の実施形態に係る半導体発光素子アレイ装置は、集積基板101と、集積基板101上に備えられた複数のリムーバブル層108(図1及び図2には、1個のリムーバブル層108のみを示す)と、複数のリムーバブル層108の各々の上に備えられ、集積基板101の表面材料とは異なる材料から構成された半導体発光素子薄膜102とを有している。
図1に示されるように、半導体発光素子薄膜102は、上から順に、上側コンタクト層103、上側クラッド層104、活性層105、下側クラッド層106、及び下側コンタクト層107を有している。半導体発光素子薄膜102は、例えば、InP、InGa1−xP、GaAs、AlGa1−xAs、GaP、(AlGa1−xIn1−yP、AlIn1−xP、GaN、InGa1−xN、AlGa1−xN、AlNなどの化合物半導体のいずれかにより構成することができる。半導体発光素子薄膜102の膜厚は、例えば、5μm以下とすることができる。なお、0<x<1であり、0<y<1である。
半導体発光素子薄膜102の作製及び取付けは、例えば、以下のプロセスにより行われる。半導体発光素子作製用の基板(例えば、図示しない、エピタキシャル成長基板)の上に、例えば、有機金属化学蒸着法(MOCVD法)、又は、有機金属化学気相エピタキシ一法(MOVPE法)、又は、分子線エピタキシ一法(MBE法)などによって、上側コンタクト層103、上側クラッド層104、活性層105、下側クラッド層106、及び下側コンタクト層107を順に成膜することによって半導体発光素子薄膜を作製し、例えば、化学リフトオフ法又はレーザリフトオフ法によって半導体発光素子作製用の基板(図示せず)から半導体発光素子薄膜を剥がし、必要に応じて研磨プロセスを経て、半導体発光素子薄膜を集積基板101上のリムーバブル層108上に取付ける。
半導体発光素子薄膜102と集積基板101の間には、集積基板101を構成する材料又はその集積基板の表面を構成するパッシベーション膜(図示せず)に損傷を与えることなく、選択的にケミカルエッチング可能な材料によって構成されるリムーバブル層108が形成されている。リムーバブル層108は、集積基板101上に、分割された状態で複数形成されており、そのサイズは半導体発光素子薄膜102よりも一回り大きく形成されている。リムーバブル層108の膜厚は、50nmから1000nmまでの範囲内にすることが望ましい。リムーバブル層108を50nm以上にする理由は、リムーバブル層18を50nmより薄くすると、リムーブ(除去)する際に、エッチャントの浸透が困難になり、リムーブ時間が長くなってしまうからである。また、リムーバブル層108を1000nm以下にする理由は、リムーバブル層18を1000nmより厚くする場合には、リムーバブル層18の表面ラフネスを5nm以下に形成することが困難になり、十分な分子間力が得られなくなることが想定されるからである。
例えば、集積基板101又は集積基板101の表面を構成するパッシベーション膜(図示せず)がSiN又はSiOによって構成されている場合には、リムーバブル層108を構成する材料を、AlN又はAlなどの絶縁材料、Al、Ni、Cu、Cr、Ti、及びAuなどのメタル材料とすることができる。そして、リムーバブル層108がAlN又はAlである場合には、エッチャントとして、熱した熱リン酸を用いることができる。また、リムーバブル層108がAl又はNiである場合には、エッチャントとして、リン酸、硝酸、酢酸、純水の混合液を用いることができる。また、リムーバブル層108がCuである場合には、エッチャントとして、酢酸、過酸化水素水、純水の混合液を用いることができる。また、リムーバブル層108がCr又はTiである場合には、エッチャントとして、フッ酸(若しくは緩衝フッ酸)、又は、塩酸、硝酸、純水の混合液を用いることができる。また、リムーバブル層108がAuである場合には、エッチャントとして、ヨウ素系エッチャントを用いることができる。
また、例えば、集積基板101又は集積基板101の表面を構成するパッシベーション膜(図示せず)がAlN又はAlによって構成されている場合には、リムーバブル層108を構成する材料を、SiN又はSiOなどの絶縁材料、Al、Ni、Cu、Cr、Ti、及びAuなどのメタル材料とすることができる。そして、リムーバブル層108がSiN又はSiOである場合には、エッチャントとして、フッ酸(若しくは緩衝フッ酸)を用いることができる。また、リムーバブル層108がAl又はNiである場合には、エッチャントとして、リン酸、硝酸、酢酸、純水の混合液を用いることができる。また、リムーバブル層108がCuである場合には、エッチャントとして、酢酸、過酸化水素水、純水の混合液を用いることができる。また、リムーバブル層108がCr又はTiである場合には、エッチャントとして、塩酸、硝酸、純水の混合液を用いることができる。また、リムーバブル層108がAuである場合には、エッチャントとして、ヨウ素系エッチャントを用いることができる。
なお、リムーバブル層108の半導体発光素子薄膜102が備えられる側の表面ラフネスは、5nm以下であることが望ましい。そして、半導体発光素子薄膜102はリムーバブル層108上に、分子間力接合、水素結合、陽極接合、又はエポキシなどによる接着剤により密着接合される。
図3は、第1の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成後)を概略的に示す縦断面図であり、図4は、図1の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。なお、図3は、図4をS−S線で切る断面を示している。
図1及び図2に示される素子構造に問題(例えば、位置ずれ又は形状異常などの不具合)がない場合は、図3及び図4に示されるように、下側コンタクト層107上に下側電極パッド110を形成する。ここでは、主に半導体発光素子薄膜102を集積基板101上に集積する以前、すなわち、エピタキシャル成長基板(図示せず)上において下側コンタクト層107が表面に露出するように上側コンタクト層103から下側クラッド層106までの層をエッチングした半導体発光素子薄膜102を集積化する場合を説明したが、集積基板101上に備えた後に、上記形状を形成することもできる。また、下側電極パッド110は薄膜化を行う以前、すなわち、エピタキシャル成長基板(図示せず)上において半導体発光素子薄膜102上の所定位置に形成することもできる。
下側電極パッド110を形成した後に、SiN若しくはSiOなどの無機絶縁膜、又は、ポリイミド、ノボラック、アクリルなどの有機絶縁膜から成る層間絶縁膜113を半導体発光素子薄膜102上に形成し、その後に、上側電極接続配線111及び下側電極接続配線112を層間絶縁膜113上に形成することにより、上側コンタクト層103や下側電極パッド110を集積基板101上に予め形成された共通配線(図示せず)と結線する。或いは、接続用パッドを集積基板101上に形成する。なお、上側電極接続配線111、下側電極接続配線112、又は下側電極パッド110は、公知の蒸着法、スパッタ法などにより形成することができる。
図5は、第1の実施形態に係る半導体発光素子アレイ装置を含む画像露光装置の構造を概略的に示す平面図である。図5に示される画像露光装置は、集積基板101上に複数の半導体発光素子薄膜102を1次元アレイ状に配列した構造を有する。この画像露光装置は、電子写真方式の画像形成装置において、感光体(図示せず)の表面に静電潜像を形成するための装置であり、例えば、LEDプリンタ用のLEDプリントヘッドである。なお、感光体(図示せず)の表面に形成された静電潜像は、現像装置(図示せず)によってトナー像となり、転写器(図示せず)によってトナー像を記録用紙に転写し、定着器(図示せず)による加熱及び加圧によってトナー像を記録用紙に定着させる。
図6は、図5の要部Pの一例を拡大して示す平面図である。図6に示されるように、1次元アレイ状に複数の半導体発光素子薄膜102を集積基板101上に備える場合には、発光ドット毎に半導体発光素子薄膜102を形成し、1つのリムーバブル層108上に1つの半導体発光素子薄膜102を備えている。この場合には、半導体発光素子薄膜102を1個単位で交換可能である。
また、図7は、図5の要部Pの他の例を拡大して示す平面図である。図7に示されるように、1次元アレイ状に複数の半導体発光素子薄膜102を集積基板101上に備える場合には、発光ドット毎に半導体発光素子薄膜102を形成し、1つのリムーバブル層108a上に複数の半導体発光素子薄膜102を備えてもよい。この場合には、半導体発光素子薄膜102を複数個単位(図7においては6個単位)で交換可能である。
図8は、第1の実施形態に係る半導体発光素子アレイ装置を含む画像表示装置の構造を概略的に示す平面図であり、図9は、図8の要部Pの一例を拡大して示す平面図である。図8及び図9に示されるように、集積基板101上に複数の半導体発光素子薄膜102を二次元アレイ状に備えることより、LEDディスプレイなどの画像表示装置を構成することができる。まず、半導体発光素子薄膜102を集積基板101上に二次元アレイ状に取付け、集積基板101上に形成した上側電極共通配線121と半導体発光素子薄膜102上に形成した上側コンタクト層103とを上側電極接続配線131によって接続し、下側電極共通配線122と半導体発光素子薄膜102上に形成した下側電極パッド110とを下側電極接続配線132によって接続する。なお、上側電極共通配線121と上側電極接続配線131を一体形成することもでき、また、下側電極共通配線122と下側接続配線132は一体形成することもできる。
図10(a)〜(d)は、第1の実施形態に係る半導体発光素子アレイ装置の不具合箇所の半導体発光素子薄膜の交換処理を示す平面図である。半導体発光素子薄膜102が、ケミカルエッチング困難な材料、例えば、AlGa1−xAs、GaAs、(AlGa1−xIn1−yP、GaN、AlGaN、及びInGaNのいずれかの材料により構成されている場合であっても、集積基板101と半導体発光素子薄膜102との間に、選択的にケミカルエッチング可能なリムーバブル層108を設けておくことにより、半導体発光素子薄膜102に位置ずれが生じた場合又は半導体発光素子薄膜102の形状に異常を確認した場合に、リムーバブル層108を選択的に除去することにより、その上層である半導体発光素子薄膜102を除去することができる。また、半導体発光素子薄膜102がケミカルエッチング可能な材料、例えば、GaAs又はAlGa1−xAsで構成されている場合においても、接合により変質又は変形した接合面を除去するプロセスと並行して、半導体発光素子薄膜102を除去することができる。このような手法により半導体発光素子薄膜102を除去した場合には、集積基板102の表面(半導体発光素子薄膜102を除去した部分の表面)に平坦な状態が再現されるため、その上に、再度リムーバブル層108を形成し、さらにその上に、半導体発光素子薄膜102を密着固定することができる。
例えば、図10(a)に示されるように、位置ずれが生じた半導体発光素子薄膜(「集積不良ドット」とも言う)141及び形状異常が生じた半導体発光素子薄膜(「外形不良ドット」とも言う)142と判定された半導体発光素子薄膜のポジションを確認する。次に、図10(b)に示されるように、ポジ型のフォトレジストで全体を覆い、図10(a)で確認した集積不良ドット141及び外形不良ドット142の領域のみスポット露光した後、現像する。この工程により図10(a)により確認した集積不良ドット141及び外形不良ドット142の領域のみ開口(開口部152)したマスクレジスト151を形成することができる。
次に、リムーバブル層108のみを選択的にエッチング可能なエッチャントの中に、図10(b)により作製した構造体をディップ(浸漬)する。エッチャントとしては、リムーバブル層108がAl及びAlで形成され、集積基板101又はパッシベーション膜(図示せず)がSiO又はSiNを基本とする材料で構成されている場合は、85℃に熱したリン酸を用いることができる。また、リムーバブル層101がSiO、SiN、及びTiなのいずれかの材料で構成され、集積基板101又はパッシベーション膜(図示せず)がAlで形成されている場合には、エッチャントとして、緩衝HF(フッ酸系緩衝溶液)又はHFを用いることによりリムーバブル層108のみを選択的に除去することができる。リムーバブル層108を除去することによって、半導体発光素子薄膜が除去された状態は、図10(c)に示される。
次に、マスクレジスト151を除去した後に、図10(d)に示されるように、半導体発光素子薄膜が除去された位置に、リムーバブル層108を再度形成する。最後に、図10(e)に示されるように、再度形成されたリムーバブル層108上に、半導体発光素子薄膜102を、取付ける。
以上に説明したように、第1の実施形態に係る半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置においては、半導体発光素子アレイ装置の集積基板101と半導体発光素子薄膜102との間に、ケミカルエッチングにより選択的にエッチング可能なリムーバブル層108を設けているので、半導体発光素子薄膜102がケミカルエッチングの困難な材料から構成されている場合であっても、集積基板101の表面材料に損傷を与えずに、一旦固定された半導体発光素子薄膜102を集積基板101上から除去することが可能である。このため、集積基板101に固定された半導体発光素子薄膜102に接合不良や外形異常などの不具合が発見された場合には、不具合のある半導体発光素子薄膜のみを新しい半導体発光素子薄膜に交換することができ、最終的な完全良品の製造歩留まりを高めることができる。
第2の実施形態
図11は、本発明の第2の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成前)を概略的に示す縦断面図であり、図12は、図11の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。なお、図11は、図12をS11−S11線で切る断面を示している。
第2の実施形態に係る半導体発光素子アレイ装置は、平坦化膜209が追加されている点において、第1の実施形態に係る半導体発光素子アレイ装置と相違する。第2の実施形態に係る半導体発光素子アレイ装置における集積基板201、リムーバブル層208、半導体発光素子薄膜202は、第1の実施形態に係る半導体発光素子アレイ装置における集積基板101、リムーバブル層108、半導体発光素子薄膜102とそれぞれ同様の構成を有している。また、第2の実施形態に係る半導体発光素子アレイ装置における上側コンタクト層203、上側クラッド層204、活性層205、下側クラッド層206、及び下側コンタクト層207は、第1の実施形態に係る半導体発光素子アレイ装置における上側コンタクト層103、上側クラッド層104、活性層105、下側クラッド層106、及び下側コンタクト層107とそれぞれ同様の構成を有している。
平坦化膜209は、リムーバブル層208上に、表面ラフネスを小さくできる塗布工程により成膜可能であり、感光性又はドライエッチング性を有する有機絶縁膜、例えば、ポリイミド、アクリル、SOG(Spin On Glass)又はノボラックからなる形成される。平坦化膜209は、リムーバブル層208よりも小さく形成する必要があり、平坦化膜209が直接、集積基板201と接触しないように形成されている。なお、平坦化膜209の表面ラフネスは5nm以下であることが望ましい。平坦化膜209とその上の半導体発光素子薄膜202とは、分子間力接合、水素結合、陽極接合、又はエポキシなどによる接着剤により接合される。
図13は、第2の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成後)を概略的に示す縦断面図であり、図14は、図2の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。なお、図13は、図14をS13−S13線で切る断面を示している。
第2の実施形態に係る半導体発光素子アレイ装置における下側電極パッド210、上側電極接続配線211、下側電極接続配線212、及び層間絶縁膜213は、第1の実施形態に係る半導体発光素子アレイ装置における下側電極パッド110、上側電極接続配線111、下側電極接続配線112、及び層間絶縁膜113とそれぞれ同様の構成を有している。
第2の実施形態に係る半導体発光素子アレイ装置によれば、塗布工程により成膜可能な有機絶縁膜、例えば、ポリイミド、アクリル、SOG、又はノボラック、をリムーバブル層208上に形成することにより、リムーバブル層208上に形成される典型的な表面ラフネスよりも小さい表面ラフネスの平坦化層209を形成することができる。その結果、その上に形成される半導体発光素子薄膜102との間のより強固な分子間力接合、水素結合、陽極接合を得ることができる。また、公知の蒸着法又はスパッタ法を用いて形成するTi又はAlなどのメタル材料をリムーバブル層208に用いた場合、表面ラフネスを小さくすることは非常に困難であり、分子間力、水素結合又は陽極接合による集積が困難な場合がある。そのような場合においても、本発明による平坦化膜209をリムーバル層208と半導体発光素子薄膜202の間に挿入することにより、集積可能とすることができる。
また、第2の実施形態に係る半導体発光素子アレイ装置においても、第1の実施形態に係る半導体発光素子アレイ装置と同様に、図10(a)〜(e)に示される手法により、不良ドットの修復を行うことができる。
また、第2の実施形態に係る半導体発光素子アレイ装置を用いて、第1の実施形態の場合と同様に、画像露光装置、画像形成装置、及び画像表示装置を形成することができる。
以上に説明したように、第2の実施形態に係る半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置においては、半導体発光素子アレイ装置の集積基板201と半導体発光素子薄膜202との間に、ケミカルエッチングにより選択的にエッチング可能なリムーバブル層208及び平坦化膜209を設けているので、半導体発光素子薄膜202がケミカルエッチングの困難な材料から構成されている場合であっても、集積基板201の表面材料に損傷を与えずに、一旦固定された半導体発光素子薄膜202を集積基板201上から除去することが可能である。このため、集積基板201に固定された半導体発光素子薄膜202に接合不良や外形異常などの不具合が発見された場合には、不具合のある半導体発光素子薄膜のみを新しい半導体発光素子薄膜に交換することができ、最終的な完全良品の製造歩留まりを高めることができる。
なお、第2の実施形態において、上記以外の点は、上記第1の実施形態の場合と同じである。
第3の実施形態
図15は、本発明の第3の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成前)を概略的に示す縦断面図であり、図16は、図15の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。なお、図15は、図16をS15−S15線で切る断面を示している。
第3の実施形態に係る半導体発光素子アレイ装置は、裏面電極層309が追加されている点において、第1の実施形態に係る半導体発光素子アレイ装置と相違する。第3の実施形態に係る半導体発光素子アレイ装置における集積基板301、リムーバブル層308、半導体発光素子薄膜302は、第1の実施形態に係る半導体発光素子アレイ装置における集積基板101、リムーバブル層108、半導体発光素子薄膜102とそれぞれ同様の構成を有している。また、第3の実施形態に係る半導体発光素子アレイ装置における上側コンタクト層303、上側クラッド層304、活性層305、下側クラッド層306、及び下側コンタクト層307は、第1の実施形態に係る半導体発光素子アレイ装置における上側コンタクト層103、上側クラッド層104、活性層105、下側クラッド層106、及び下側コンタクト層107とそれぞれ同様の構成を有している。
裏面電極層309は、リムーバブル層308上に、半導体発光素子薄膜302における下側コンタクト層307と電気的に接触可能なメタル材料からなる電極層として形成されている。すなわち、半導体発光素子薄膜302の表面に上側電極が形成され、半導体発光素子薄膜302の裏面には下側電極が形成されている。したがって、半導体発光素子薄膜302は第1及び第2の実施形態に掲載したように下側コンタクト層307が露出するようなエッチング工程が必要無く、上側コンタクト層303、上側クラッド層304、活性層305、下側クラッド層306、及び下側コンタクト層307を同サイズにエッチング形成することができる。裏面電極層309のサイズは、リムーバブル層308よりも小さく形成されており、裏面電極層309は集積基板301と直接接触することのないように形成されている。なお、半導体発光素子薄膜302は分子間力接合、水素結合、陽極接合又は導電性を有する接着剤により該裏面電極層309上に集積化することができる。
図17は、第3の実施形態に係る半導体発光素子アレイ装置の要部の構造(配線層形成後)を概略的に示す縦断面図であり、図18は、図17の半導体発光素子アレイ装置の要部の構造を概略的に示す平面図である。なお、図17は、図18をS17−S17線で切る断面を示している。
第3の実施形態に係る半導体発光素子アレイ装置における上側電極接続配線311、下側電極接続配線312、及び層間絶縁膜313は、第1の実施形態に係る半導体発光素子アレイ装置における上側電極接続配線111、下側電極接続配線112、及び層間絶縁膜113とそれぞれ同様の構成を有している。
第3の実施形態に係る半導体発光素子アレイ装置によれば、集積面を下側コンタクト層307と電気的に接触可能なメタル材料からなる裏面電極層309とすることにより、半導体発光素子薄膜302の下側電極を、半導体発光素子薄膜302の裏面に形成することが可能となる。そのため、半導体発光素子薄膜の構造を簡略化することができ、半導体発光素子薄膜のシュリンクが可能となる。
また、第3の実施形態に係る半導体発光素子アレイ装置においても、第1の実施形態に係る半導体発光素子アレイ装置と同様に、図10(a)〜(e)に示される手法により、不良ドットの修復を行うことができる。
また、第3の実施形態に係る半導体発光素子アレイ装置を用いて、第1の実施形態の場合と同様に、画像露光装置、画像形成装置、及び画像表示装置を形成することができる。
以上に説明したように、第3の実施形態に係る半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置においては、半導体発光素子アレイ装置の集積基板301と半導体発光素子薄膜302下の裏面電極層309との間に、ケミカルエッチングにより選択的にエッチング可能なリムーバブル層308を設けているので、半導体発光素子薄膜302がケミカルエッチングの困難な材料から構成されている場合であっても、集積基板301の表面材料に損傷を与えずに、一旦固定された半導体発光素子薄膜302を集積基板301上から除去することが可能である。このため、集積基板301に固定された半導体発光素子薄膜302に接合不良や外形異常などの不具合が発見された場合には、不具合のある半導体発光素子薄膜のみを新しい半導体発光素子薄膜に交換することができ、最終的な完全良品の製造歩留まりを高めることができる。
なお、第3の実施形態において、上記以外の点は、上記第1又は第2の実施形態の場合と同じである。
101,201,301 集積基板、
102,202,302 半導体発光素子薄膜、
103,203,303 上側コンタクト層、
104,204,304 上側クラッド層、
105,205,305 活性層、
106,206,306 下側クラッド層、
107,207,307 下側コンタクト層、
108,208,308 リムーバブル層、
209 平坦化膜、
309 裏面電極層、
110,210 下側電極パッド、
111,211,311 上側電極接続配線、
112,212,312 下側電極接続配線、
113,213,313 層間絶縁膜。

Claims (10)

  1. 基板と、
    前記基板上に備えられた複数のリムーバブル層と、
    前記複数のリムーバブル層上に備えられ、前記基板の表面材料とは異なる材料から構成され、半導体発光素子を備える半導体発光素子薄膜とを有し、
    前記複数のリムーバブル層は、ケミカルエッチングによって選択的にエッチング可能な材料で構成されている
    ことを特徴とする半導体発光素子アレイ装置。
  2. 前記複数のリムーバブル層は、Al、Al、SiO、SiN、Tiの中のいずれかの材料によって形成されていることを特徴とする請求項1に記載の半導体発光素子アレイ装置。
  3. 前記基板の表面材料は、SiO、SiN、Tiのいずれかの材料によって形成され、
    前記複数のリムーバブル層は、Al、Alのいずれかの材料によって形成されている
    ことを特徴とする請求項1に記載の半導体発光素子アレイ装置。
  4. 前記基板の表面材料は、Al、Alのいずれかの材料によって形成され、
    前記複数のリムーバブル層は、SiO、SiN、Tiのいずれかの材料によって形成されている
    ことを特徴とする請求項1に記載の半導体発光素子アレイ装置。
  5. 前記半導体発光素子薄膜は、前記リムーバブル層上に分子間力、水素結合、陽極接合、接着剤のいずれかにより固定されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体発光素子アレイ装置。
  6. 前記リムーバブル層上に備えられた平坦化層をさらに有し、
    前記半導体発光素子薄膜は、前記平坦化層上に分子間力、水素結合、接着剤のいずれかにより固定されている
    ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体発光素子アレイ装置。
  7. 前記リムーバブル層上に備えられた裏面電極層をさらに有し、
    前記半導体発光素子薄膜は、前記裏面電極層上に分子間力、水素結合、陽極接合、接着剤のいずれかにより固定されている
    ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体発光素子アレイ装置。
  8. 請求項1乃至7のいずれか1項に記載の半導体発光素子アレイ装置を含む画像露光部を有することを特徴とする画像露光装置。
  9. 請求項8に記載の画像露光装置と、
    前記画像露光装置によって静電潜像が形成される感光体と
    を有することを特徴とする画像形成装置。
  10. 請求項1乃至7のいずれか1項に記載の半導体発光素子アレイ装置を含む画像表示部を有することを特徴とする画像表示装置。
JP2009193065A 2009-08-24 2009-08-24 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置 Active JP4871378B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009193065A JP4871378B2 (ja) 2009-08-24 2009-08-24 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置
US12/805,618 US20110042689A1 (en) 2009-08-24 2010-08-10 Semiconductor light-emitting element array device, image exposing device, image forming apparatus, and image display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009193065A JP4871378B2 (ja) 2009-08-24 2009-08-24 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置

Publications (3)

Publication Number Publication Date
JP2011044643A true JP2011044643A (ja) 2011-03-03
JP2011044643A5 JP2011044643A5 (ja) 2011-06-16
JP4871378B2 JP4871378B2 (ja) 2012-02-08

Family

ID=43604605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009193065A Active JP4871378B2 (ja) 2009-08-24 2009-08-24 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置

Country Status (2)

Country Link
US (1) US20110042689A1 (ja)
JP (1) JP4871378B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212757A (ja) * 2011-03-31 2012-11-01 Oki Data Corp 半導体発光装置およびヘッドマウントディスプレイ装置
JP6289718B1 (ja) * 2017-01-02 2018-03-07 ルーメンス カンパニー リミテッド Ledディスプレイ装置
JP2019096902A (ja) * 2015-01-30 2019-06-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 半導体部品を製造するための方法および半導体部品
JP7469150B2 (ja) 2020-06-18 2024-04-16 豊田合成株式会社 発光素子

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611243B (zh) * 2017-09-26 2024-03-26 利亚德光电股份有限公司 显示单元以及显示设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237968A (ja) * 1987-03-26 1988-10-04 Nec Corp Ledプリンタヘツド
JPH05235257A (ja) * 1992-02-21 1993-09-10 Hitachi Ltd 半導体装置及びその製造方法
JP2008060222A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 発光素子駆動装置およびその方法
JP2008060328A (ja) * 2006-08-31 2008-03-13 Oki Data Corp 半導体装置、ledプリントヘッドおよび画像形成装置
JP2009147352A (ja) * 2009-01-19 2009-07-02 Oki Data Corp 半導体装置、ledヘッド及び画像形成装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408566B2 (en) * 2003-10-22 2008-08-05 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
JP2008263126A (ja) * 2007-04-13 2008-10-30 Oki Data Corp 半導体装置、該半導体装置の製造方法、ledヘッド、及び画像形成装置
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237968A (ja) * 1987-03-26 1988-10-04 Nec Corp Ledプリンタヘツド
JPH05235257A (ja) * 1992-02-21 1993-09-10 Hitachi Ltd 半導体装置及びその製造方法
JP2008060222A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 発光素子駆動装置およびその方法
JP2008060328A (ja) * 2006-08-31 2008-03-13 Oki Data Corp 半導体装置、ledプリントヘッドおよび画像形成装置
JP2009147352A (ja) * 2009-01-19 2009-07-02 Oki Data Corp 半導体装置、ledヘッド及び画像形成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212757A (ja) * 2011-03-31 2012-11-01 Oki Data Corp 半導体発光装置およびヘッドマウントディスプレイ装置
JP2019096902A (ja) * 2015-01-30 2019-06-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 半導体部品を製造するための方法および半導体部品
JP6289718B1 (ja) * 2017-01-02 2018-03-07 ルーメンス カンパニー リミテッド Ledディスプレイ装置
JP2018109736A (ja) * 2017-01-02 2018-07-12 ルーメンス カンパニー リミテッド Ledディスプレイ装置
JP7469150B2 (ja) 2020-06-18 2024-04-16 豊田合成株式会社 発光素子

Also Published As

Publication number Publication date
JP4871378B2 (ja) 2012-02-08
US20110042689A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
JP5599916B2 (ja) 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置
JP5415191B2 (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
TWI387129B (zh) 半導體構件、半導體物件製造方法以及使用該製造方法之發光二極體陣列
KR101160137B1 (ko) 기능성 영역의 이설 방법, led 어레이, led 프린터 헤드, 및 led 프린터
KR101168881B1 (ko) 기능성 영역의 이설방법, led 어레이, led 프린터 헤드, 및 led 프린터
JP5390832B2 (ja) 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ
JP2010205943A (ja) 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ
JP2008147608A (ja) Ledアレイの製造方法とledアレイ、及びledプリンタ
JP4871378B2 (ja) 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置
JP2005093649A (ja) 半導体複合装置、ledプリントヘッド、及び、それを用いた画像形成装置
JP2004179641A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP2003338635A (ja) 半導体素子の分離方法および転写方法
JP2004179646A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
JP5444141B2 (ja) 半導体発光素子装置、画像露光装置、画像形成装置、及び画像表示装置
JP6097682B2 (ja) 半導体発光素子、画像形成装置、画像表示装置、及び半導体発光素子の製造方法
US20080224170A1 (en) Semiconductor wafer, light emitting diode print head, image forming apparatus, and method of producing semiconductor device
JP2010056194A (ja) 半導体装置及び光プリントヘッド

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111118

R150 Certificate of patent or registration of utility model

Ref document number: 4871378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350