JP4601464B2 - 半導体装置、プリントヘッド、及びそれを用いた画像形成装置 - Google Patents

Description

本発明は、例えば電子写真式プリンタに使用されるＬＥＤ（Light Emitting Diode）プリントヘッドのような半導体装置、並びにこの半導体装置を用いたプリントヘッド及びこのプリントヘッドを用いた画像形成装置に関する。

従来、いわゆるヘテロエピタキシャル成長によって作製される発光ダイオードとして、特許文献１に開示されたものがある。

特開２０００−１７４３４４号公報

具体的には、この特許文献１には、図１６に示すような構造からなる発光ダイオードが開示されている。この発光ダイオードは、ｎ型ＧａＡｓ基板２００１、ｎ型クラッド層２００２、活性層２００３、ｐ型クラッド層２００４、ｐ型電流分散層２００５、及び酸素拡散防止膜２００６が下側からこの順序で積層され、酸素拡散防止膜２００６の上面に透明導電膜２００７及びｐ型電極２００８が形成されるとともに、ｎ型ＧａＡｓ基板２００１の下面にｎ型電極２００９が形成されて構成される。このような発光ダイオードは、ｎ型ＧａＡｓ基板２００１の下面にｎ型電極２００９を形成することから、電極形成を容易とすることができる。一方、発光ダイオードにおいては、例えばｎ型ＧａＡｓ基板２００１の上面を露出させ、ｎ型電極２００９を形成することもできる。この場合においても、ｎ型ＧａＡｓ基板２００１の厚さが厚いことから、当該ｎ型ＧａＡｓ基板２００１の上面を露出させることは容易である。このような発光ダイオードにおいては、ｎ型ＧａＡｓ基板２００１が活性層２００３よりもエネルギーバンドギャップが小さいことから、下面方向に進行した光はｎ型ＧａＡｓ基板２００１によって吸収されることになる。

ところで、図１６に示した従来の発光ダイオードにおいて、下面方向への光が基板によって吸収され光がロスするのを防止するための構造として、基板から半導体エピタキシャル層を剥離し、反射層の上に貼付するものが考えられる。かかる発光ダイオードにおいては、他の基板に半導体エピタキシャル層を貼付した構造の下面に電極を形成するために、例えばクラッド層の下面に電極コンタクトを形成するためのＧａＡｓ層等からなるコンタクト層を設ける必要がある。

この場合であっても、かかる発光ダイオードにおいては、下面方向に進行した光が下側のコンタクト層によって吸収されないようにするために、下側のコンタクト層を十分に薄く形成する必要があるが、下側のコンタクト層を薄くするのは困難であり、過剰に薄く形成した場合には、半導体エピタキシャル層の剥離の際にコンタクト層が均一にならない事態を招来する。

また、かかる発光ダイオードにおいては、電極コンタクトを下側のコンタクト層の下面に形成することも考えられるが、一般に、コンタクト層の上面に電極コンタクトを形成する方が素子を形成しやすい。この場合、
ａ）電極コンタクト層の厚さが薄いことから、当該電極コンタクト層を露出させにくい
ｂ）電極コンタクト層の厚さが薄いことから、電極コンタクト領域から発光領域への電流が流れにくい、又は電流が広がりにくい
という問題が内在している。

本発明は、このような実情に鑑みてなされたものであり、下側の電極コンタクト層の厚さが薄い場合において当該電極コンタクト層の上面を露出させて電極コンタクトを形成する場合に生じる上述した問題を解決し、高発光効率及び低抵抗な安定した特性を実現することができる半導体装置、プリントヘッド、及びそれを用いた画像形成装置を提供することを目的とする。

上述した目的を達成する本発明にかかる半導体装置は、少なくとも発光する発光層、及び前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有して当該発光層よりも下層に設けられた第１の半導体層を含む半導体薄膜層と、前記発光層よりも上層に設けられた第１の導電型コンタクト層とコンタクトを形成する第１の導電型電極と、前記発光層よりも下層であり且つ前記第１の半導体層よりも上層に接して設けられた第２の導電型コンタクト層とコンタクトを形成する第２の導電型電極と、前記第１の半導体層の下方に設けられた基板とを備えることを特徴としている。

このような本発明にかかる半導体装置においては、第２の導電型コンタクト層の下側に発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第１の半導体層を設けていることから、第２の導電型コンタクト層の厚さが薄い場合であっても、当該第２の導電型コンタクト層上にコンタクトを形成した第２の導電型電極と、最上層の第１の導電型コンタクト層上にコンタクトを形成した第１の導電型電極との間における抵抗を低抵抗に保つことができる。さらに、本発明にかかる半導体装置においては、第１の半導体層による光吸収を防止することができ、高発光効率を実現することができる。

また、本発明にかかる半導体装置は、前記発光層と前記基板との間に、当該発光層から当該基板の方向へと放射された光を反射する反射層を備える。これにより、本発明にかかる半導体装置においては、発光層によって発光した光のうち下面方向に向かう光が、第２の導電型コンタクト層を通過して反射層に到達すると、当該反射層によって反射され、再度、第２の導電型コンタクト層及び第１の導電型コンタクト層を通過して外部へと取り出される。

ここで、前記半導体薄膜層は、前記基板とは異なる他の基板上で形成され、前記基板上に移植されたものとすることができる。

さらに、本発明にかかる半導体装置は、前記半導体薄膜層の最下層に、前記発光層のエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する第２の半導体層を備える。なお、前記第１の半導体層としては、Ａｌ_ｘＧａ_１−ｘＡｓ（１≧ｘ＞０）層からなるものを用いるとともに、前記第２の半導体層としては、ＧａＡｓ層からなるものを用いることができる。これにより、本発明にかかる半導体装置においては、第２の半導体層を介して、半導体薄膜層を形成した基板とは異なる基板上に良好な状態で貼付することができる。なお、前記第２の半導体層の層厚は、光吸収を低減するとともに、欠陥や積層界面のだれを防止する観点から、５ｎｍ以上１００ｎｍ以下であるのが望ましい。

また、本発明にかかる半導体装置においては、前記第２の半導体層を設けずに、前記第１の半導体層を前記半導体薄膜層の最下層に設けてもよい。これにより、本発明にかかる半導体装置においては、第２の半導体層による光吸収をなくすことができ、発光効率をより向上させることができる。

なお、前記反射層は、前記半導体薄膜層を前記基板とは異なる他の基板上で形成した場合には、メタル層とすることができる。

さらに、本発明にかかる半導体装置は、前記第２の導電型コンタクト層の上層に、当該第２の導電型コンタクト層と選択的にエッチングが可能な第３の半導体層を備える。この場合、前記発光層としては、Ａｌ_ｘＧａ_１−ｘＡｓ（１≧ｘ＞０）層からなるものを用い、前記第２の導電型コンタクト層としては、ＧａＡｓ層からなるものを用い、前記第３の半導体層としては、Ｉｎ_ｓＧａ_１−ｓＰ（１≧ｓ＞０）層からなるものを用いることができる。このように、本発明にかかる半導体装置においては、第２の導電型コンタクト層と発光層との間に第３の半導体層を設けることにより、第２の導電型コンタクト層の厚さが薄い場合であっても、当該第２の導電型コンタクト層を安定して露出させることができる。特に、本発明にかかる半導体装置においては、第２の導電型コンタクト層を半導体層の途中に形成するとともに、第３の半導体層によって第２の導電型コンタクト層を傷つけることなくエッチングを停止し、別途この第３の半導体層を除去することにより、第２の導電型コンタクト層を非常に薄く且つ均一に形成することができる。したがって、本発明にかかる半導体装置においては、良好なコンタクト特性を保ちながら光の吸収を最小限にすることができる。なお、前記第３の半導体層の層厚は、光吸収を低減するとともに、欠陥や積層界面のだれを防止する観点から、５ｎｍ以上１００ｎｍ以下であるのが望ましい。

さらにまた、本発明にかかる半導体装置は、前記第３の半導体層の上層に、前記発光層のエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する第４の半導体層を備える。この第４の半導体層は、第３の半導体層よりも上層での半導体薄膜層の品質を向上させる上で重要な役割を果たす。なお、前記第４の半導体層としては、ＧａＡｓ層からなるものを用いることができる。この場合、前記第４の半導体層の層厚は、光吸収を低減するとともに、欠陥や積層界面のだれを防止する観点から、５ｎｍ以上１００ｎｍ以下であるのが望ましい。

また、本発明にかかる半導体装置においては、前記反射層を半導体層とすることもできる。前記反射層としては、Ａｌ_ｘＧａ_１−ｘＡｓ（１≧ｘ≧０）層を含むものを用いることができる。この場合、前記基板は、前記半導体薄膜層を成長させる成長基板とすることができる。このように、本発明にかかる半導体装置においては、成長基板上に反射層を設けることにより、他の基板上に半導体層を移植することなく、高発光効率を実現することができる。

さらに、本発明にかかる半導体装置は、前記発光層よりも下層に、当該発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第５の半導体層を備える。ここで、前記第２の導電型コンタクト層は、前記発光層よりも下層ではなく上層に設けてもよく、この場合、前記第１の半導体層は、前記第５の半導体層の下層に設けられ、前記発光層のエネルギーバンドギャップよりも大きく且つ前記第５の半導体層のエネルギーギャップよりも小さいエネルギーバンドギャップを有するものとなる。これにより、本発明にかかる半導体装置においては、発光層よりも下層の第１の半導体層上にコンタクトを形成する必要がないことから、作製工程が容易となり、高い歩留まりで安定した製品を得ることが可能となる。また、本発明にかかる半導体装置においては、発光層によって発生した下面方向に進行する光が通過する経路において光を吸収する層を削減することができることから、発光効率を向上させることができる。

なお、この場合において、本発明にかかる半導体装置は、前記第１の半導体層の下層に、第６の半導体層を備え、前記第６の半導体層を前記半導体薄膜層の最下層に設けてもよい。前記第６の半導体層としては、ＧａＡｓ層からなるものを用いることができる。これにより、本発明にかかる半導体装置においては、第６の半導体層を介して、半導体薄膜層を形成した基板とは異なる基板上に良好な状態で貼付することができる。

また、本発明にかかる半導体装置は、前記発光層内に到達する不純物拡散領域を備え、前記第１の導電型コンタクト層を前記不純物拡散領域によって構成することができる。この場合、前記第１の導電型コンタクト層と前記第２の導電型コンタクト層との間には、少なくとも接合領域を除去するための分離溝が設けられる。これにより、本発明にかかる半導体装置においては、不純物拡散領域の深さを深くすることなく、半導体薄膜層の抵抗を小さくすることができることから、特性のばらつきが小さい発光素子を得ることが可能となる。

なお、本発明にかかる半導体装置においては、前記基板上に、前記発光層を有する素子を駆動する駆動回路が実装される。

また、上述した目的を達成する本発明にかかるプリントヘッドは、前記発光層を有する素子を駆動する駆動回路が前記基板上に実装された半導体装置を配列したことを特徴としている。

このような本発明にかかるプリントヘッドにおいては、小型化を図ることができるとともに、高品質な画像形成を行うことができる。

さらに、上述した目的を達成する本発明にかかる画像形成装置は、前記発光層を有する素子を駆動する駆動回路が前記基板上に実装された半導体装置を配列したプリントヘッドを備えることを特徴としている。

このような本発明にかかる画像形成装置においては、プリントヘッドの小型化にともないスペース効率を向上させることができるとともに、高品質の画像を形成することができ、製造コストの低減を図ることができる。

本発明においては、下側の導電型コンタクト層の厚さが薄い場合において当該導電型コンタクト層の上面を露出させて電極コンタクトを形成する場合であっても、高発光効率及び低抵抗な安定した特性を実現することができる。

以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。

この実施の形態は、下側の電極コンタクト層の厚さが薄い場合において当該電極コンタクト層の上面を露出させて電極コンタクトを形成する半導体装置、この半導体装置を用いた例えば電子写真式プリンタに使用されるＬＥＤ（Light Emitting Diode）プリントヘッド、及びこのＬＥＤプリントヘッドを用いた画像形成装置である。

まず、第１の実施の形態として示す半導体装置について説明する。

図１に、半導体エピタキシャル層を基板から剥離し、ＬＥＤ素子を駆動するための駆動ＩＣ（Integrated Circuit）回路基板の上に貼付した構造の半導体装置の断面図を示す。なお、この図１は、発光領域を形成するための半導体薄膜層１１０を複数配列した図２に示すＬＥＤ素子アレイにおけるＡ−Ａ断面図を示したものである。

半導体装置は、図１に示すように、例えば約３００μｍの厚さを有するＳｉ（シリコン）基板からなる基板１０１を備える。この基板１０１内及び基板１０１上には、ＬＥＤ素子を駆動する駆動ＩＣ回路等が実装される集積回路領域１０２及び層間絶縁膜１０３，１０４が形成されている。

また、これら層間絶縁膜１０３，１０４には、後述する各配線と駆動ＩＣ回路とを電気的に接続する複数の接続領域（共通配線）１０５（１０５ａ，１０５ｂ，１０５ｃ）が形成されている。このうち、接続領域１０５ａは、層間絶縁膜１０３，１０４を介して、集積回路領域１０２と、ＬＥＤ素子における後述する第１の導電型コンタクト層１１０ｉにコンタクトしている第１の導電側個別配線（第１の導電側電極）１０７とを電気的に接続している。また、接続領域１０５ｂは、層間絶縁膜１０３を介して、集積回路領域１０２と、半導体薄膜層１１０の下方全面にわたって設けられた金属配線層１２０とを電気的に接続している。なお、金属配線層１２０は、例えばＡｌ層、Ａｕ層、又はＡｕ合金層等から構成され、図示しないグラウンドに接続された状態で、図２中一点鎖線で示す領域にわたって設けられている。さらに、接続領域１０５ｃは、層間絶縁膜１０４を介して、ＬＥＤ素子における後述する第２の導電型コンタクト層１１０ｃにコンタクトしている第２の導電側個別配線（第２の導電側電極）１０８と、金属配線層１２０とを電気的に接続している。

なお、第１の導電側個別配線１０７及び第２の導電側個別配線１０８は、例えば、Ａｕ層、Ｔｉ／Ｐｔ／Ａｕ積層層、Ａｕ／Ｚｎ積層層、ＡｕＧｅＮｉ／Ａｕ積層層、Ｐｄ層、Ｐｄ／Ａｕ積層層、Ａｌ層、Ａｌ／Ｎｉ積層層、ポリシリコンで構成された層、導電性酸化物薄膜等から構成される。また、これら第１の導電側個別配線１０７及び第２の導電側個別配線１０８は、必要に応じて、ＬＥＤ素子とのコンタクト部分の材料と配線領域の材料とを別個の材料で構成してもよい。さらに、これら第１の導電側個別配線１０７及び第２の導電側個別配線１０８と集積回路領域１０２において接続する図示しない駆動ＩＣ回路の出力電極パッドの材料は、当該第１の導電側個別配線１０７及び当該第２の導電側個別配線１０８の材料と異なるものを用いてもよい。ただし、駆動ＩＣ回路の出力電極パッドの材料を第１の導電側個別配線１０７及び第２の導電側個別配線１０８の材料と異なるものとする場合には、異なる材料間の原子の相互拡散に起因する拡散領域の欠陥を防止するために、適切な材料の組み合わせが選択されるべきである。なお、第１の導電側個別配線１０７及び第２の導電側個別配線１０８は、フォトリソグラフィ技術を用いて一括形成するのが望ましい。第１の導電側個別配線１０７及び第２の導電側個別配線１０８は、薄膜配線であることから、配線長が長くなるほど電圧降下の影響が大きくなる。また、複数のＬＥＤ素子を高密度に配列する場合には、複数のＬＥＤ素子の間隔が小さくなることから、第１の導電側個別配線１０７及び第２の導電側個別配線１０８の幅が制限される。第１の導電側個別配線１０７及び第２の導電側個別配線１０８の幅及び厚さが、それぞれ、５μｍ、０．５μｍである場合に、数ｍＡの駆動電流を流す場合には、これら第１の導電側個別配線１０７及び第２の導電側個別配線１０８の長さは、約２００μｍ以下にすることが望ましい。

さらに、半導体装置においては、層間絶縁膜１０４の上面に、半導体薄膜層１１０が形成されている。この半導体薄膜層１１０は、後に詳述するが、例えば、基板１０１とは異なる成長基板上で成長させて剥離し、基板１０１上に貼付した半導体エピタキシャル層である。

このような半導体装置においては、第１の導電側個別配線１０７及び第２の導電側個別配線１０８と、基板１１０、集積回路領域１０２及び金属配線層１２０との間には、上述したように、層間絶縁膜１０３，１０４が形成され、第１の導電側個別配線１０７及び第２の導電側個別配線１０８と半導体薄膜層１１０の表面及び側面との間には層間絶縁膜１０６が形成されている。このように、半導体装置は、電気的に短絡してはならない領域に絶縁膜を設けることにより、正常な動作を確保できる構造とされる。層間絶縁膜１０３，１０４，１０６としては、段差領域等で短絡及び断線が生じないように良好な被覆が可能なプラズマ化学気相蒸着（Plasma activated Chemical Vapor Deposition；ＰＣＶＤ）法で形成したものを用いたり、ポリイミド膜又はスピン・オン・グラス膜等で段差を平坦化したり等、段差領域の形状に応じて適切なものを選択するのが望ましい。

このような半導体装置を用いて構成される図２に示すＬＥＤ素子アレイは、いわゆるマトリクス駆動方式によって駆動制御することができるものの一例であり、半導体薄膜層１１０によって形成される複数の発光領域が所定間隔をもって１列に配列されたものである。なお、ＬＥＤ素子アレイとしては、複数の発光領域を１列に配列する必要はなく、例えば、複数の発光領域をその配列方向に対して直交する方向に規則的にずらすような配列とすることもできる。このＬＥＤ素子アレイには、接続領域１０５ａ上の第１の導電側個別配線１０７との接続領域２０５が形成されており、第２の導電側個別配線１０８は、複数のＬＥＤ素子の共通電極として構成される。

さて、半導体薄膜層１１０は、以下のような構成からなる。図３に、半導体薄膜層１１０を成長基板から剥離する前の断面図を示す。

すなわち、半導体薄膜層１１０は、例えばｎ型ＧａＡｓ基板からなる半導体基板３０１を成長基板として形成され、ＧａＡｓ層等からなるバッファー層３０２を介して半導体基板３０１の上方に形成されたＡｌＡｓ層等からなる剥離層３０３によって剥離される。より具体的には、半導体薄膜層１１０は、当該半導体薄膜層１１０を異種基板上に良好な状態で貼付するための貼り付け層１１０ａと、導通層１１０ｂと、第２の導電型コンタクト層１１０ｃと、この第２の導電型コンタクト層１１０ｃを良好な状態で安定的に露出させるためのエッチング停止層１１０ｄと、このエッチング停止層１１０ｄと下側クラッド層１１０ｆとを分離するための分離層１１０ｅと、下側クラッド層１１０ｆと、活性層１１０ｇと、上側クラッド層１１０ｈと、第１の導電型コンタクト層１１０ｉとが、下側からこの順序で積層されて構成される。

貼り付け層１１０ａは、活性層１１０ｇのエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する半導体層であり、例えばｎ型ＧａＡｓ層からなる。また、導通層１１０ｂは、例えば、ｎ型Ａｌ_ｔＧａ_１−ｔＡｓ層からなり、第２の導電型コンタクト層１１０ｃは、ｎ型ＧａＡｓ層からなる。さらに、エッチング停止層１１０ｄは、第２の導電型コンタクト層１１０ｃ及び当該エッチング停止層１１０ｄよりも上の層構造を構成する材料と選択的にエッチングが可能な層であり、例えばｎ型Ｉｎ_ｓＧａ_１−ｓＰ層からなる。さらにまた、分離層１１０ｅは、活性層１１０ｇのエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する例えばｎ型ＧａＡｓ層からなる半導体層であり、エッチング停止層１１０ｄよりも上層でのエピタキシャル成長層の品質を向上させる上で重要な役割を果たすものである。また、下側クラッド層１１０ｆは、例えば、ｎ型Ａｌ_ｚＧａ_１−ｚＡｓ層からなり、活性層１１０ｇは、ｎ型Ａｌ_ｙＧａ_１−ｙＡｓ層からなり、上側クラッド層１１０ｈは、ｐ型Ａｌ_ｘＧａ_１−ｘＡｓ層からなり、第１の導電型コンタクト層１１０ｉは、ｐ型ＧａＡｓ層からなる。ここで、各層の混晶比は、例えば、ｔ＞ｙ，ｚ＞ｙ，ｘ＞ｙ，ｓ＝０．５１（１≧ｔ＞０，１≧ｘ＞０，１≧ｙ＞０，１≧ｚ＞０）とされる。すなわち、半導体薄膜層１１０において、導通層１１０ｂのエネルギーバンドギャップＥｇ（１１０ｂ）と活性層１１０ｇのエネルギーバンドギャップＥｇ（１１０ｇ）との関係は、Ｅｇ（１１０ｂ）＞Ｅｇ（１１０ｇ）であることが望ましい。また、活性層１１０ｇ、下側クラッド層１１０ｆ、及び上側クラッド層１１０ｈの混晶比は、より具体的な例を挙げれば、それぞれ、例えば、ｘ＝０．３５、ｙ＝０．１、ｚ＝０．３５、ｔ＝０．２５とされる。勿論、半導体薄膜層１１０においては、これらパラメータｘ，ｙ，ｚ，ｔの大小関係を満たすように、適宜混晶比を定めることができる。

このような半導体薄膜層１１０を備える半導体装置において、活性層１１０ｇによって発光した光のうち下面方向に向かう光は、分離層１１０ｅ、第２の導電型コンタクト層１１０ｃ、及び貼り付け層１１０ａを通過してメタル層からなる金属配線層１２０に到達すると、当該金属配線層１２０によって反射され、再度、貼り付け層１１０ａ、第２の導電型コンタクト層１１０ｃ、分離層１１０ｅ、及び最上層の第１の導電型コンタクト層１１０ｉを通過して外部へと取り出される。したがって、半導体装置においては、各層の厚さが薄い方が光吸収が少ない。ただし、半導体装置においては、各層の厚さが薄過ぎる場合には、欠陥が生じたり、積層界面のだれによって必要な機能を達成できない可能性がある。このような観点からの分離層１１０ｅ、第２の導電型コンタクト層１１０ｃ、及び貼り付け層１１０ａの層厚は、それぞれ、５ｎｍ以上１００ｎｍ以下の範囲が好適である。また、エッチング停止層１１０ｄの層厚は、５ｎｍ以上１００ｎｍ以下がより好適である。

このような半導体装置においては、集積回路領域１０２に、集積回路として例えばＬＥＤ駆動ＩＣ回路を形成し、このＬＥＤ駆動ＩＣ回路が出力する駆動信号を、薄膜配線からなる第１の導電側個別配線１０７を介して半導体薄膜層１１０からなるＬＥＤ素子の電極に直接供給することができる。これにより、この半導体装置は、ＬＥＤ駆動ＩＣ回路とＬＥＤ素子とを半導体プロセスによって第１の導電側個別配線１０７を用いて接続することが可能となり、ワイヤボンディング等の立体的な配線を用いることなく形成することができる。したがって、この半導体装置は、小型で且つ機械的応力に強固な特性を得ることができる。

以上説明したように、本発明の第１の実施の形態として示す半導体装置においては、下側の第２の導電型コンタクト層１１０ｃと活性層１１０ｇとの間にエッチング停止層１１０ｄを設けることにより、第２の導電型コンタクト層１１０ｃの厚さが薄い場合であっても、当該第２の導電型コンタクト層１１０ｃを安定して露出させることができる。

また、この半導体装置においては、第２の導電型コンタクト層１１０ｃの下層に活性層１１０ｇのエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する導通層１１０ｂを設けていることから、第２の導電型コンタクト層１１０ｃの厚さが薄い場合であっても、当該第２の導電型コンタクト層１１０ｃ上にコンタクトを形成した第２の導電側個別配線１０８と、最上層の第１の導電型コンタクト層１１０ｉ上にコンタクトを形成した第１の導電側個別配線１０７との間における抵抗を低抵抗に保つことができる。さらに、この半導体装置においては、導通層１１０ｂによる光吸収を防止することができ、高発光効率のＬＥＤ素子を得ることができる。

特に、本実施形態として示すようなＧａＡｓ系の半導体装置においては、コンタクト層にＡｌ原子等の金属原子を多量に混入させることによってエネルギーバンドギャップを広くし、光の吸収を防止しようとした場合には、表面の酸化等に起因してコンタクト特性が悪化することが知られている。一方、かかる半導体装置においては、Ａｌ原子等の金属原子を混入しないコンタクト層を用いた場合には、コンタクト特性の悪化は生じないものの、エネルギーバンドギャップが狭くなるのに起因して光の吸収が大きくなる。本実施形態として示す半導体装置においては、導通層１１０ｂ、第２の導電型コンタクト層１１０ｃ、及びエッチング停止層１１０ｄの順序で下側から積層されていることから、第２の導電型コンタクト層１１０ｃを半導体層の途中に形成するとともに、エッチング停止層１１０ｄによって第２の導電型コンタクト層１１０ｃを傷つけることなくエッチングを停止し、別途このエッチング停止層１１０ｄを除去することにより、第２の導電型コンタクト層１１０ｃを非常に薄く且つ均一に形成することができる。したがって、この半導体装置においては、上層にコンタクト部を設けて第２の導電型コンタクト層１１０ｃを薄く形成するとともに、その下層に導通層１１０ｂを形成することにより、良好なコンタクト特性を保ちながら光の吸収を最小限にすることができる。

なお、半導体装置においては、半導体薄膜層１１０を構成する各層による光吸収をなくすために、いくつかの層を除去してもよい。

図４に、かかる半導体装置の断面図を示す。この半導体装置は、半導体薄膜層１１０とは異なる層構造を有する半導体エピタキシャル層である半導体薄膜層１１２を備える。図５に、半導体薄膜層１１２を成長基板から剥離する前の断面図を示す。すなわち、半導体薄膜層１１２は、半導体薄膜層１１０においてエッチング停止層１１０ｄとクラッド層１１０ｆとの間に設けられていた分離層１１０ｅを除去した構成とされる。

このように、分離層１１０ｅを設けない半導体薄膜層１１２においては、エッチング停止層１１０ｄの厚さを薄くすることにより、当該エッチング停止層１１０ｄよりも上層でのエピタキシャル成長層の品質を落とすことなく成長させることができる。例えば、半導体薄膜層１１２においては、エッチング停止層１１０ｄをｎ型ＩｎＧａＰ層とし、下側クラッド層１１０ｆ及び上側クラッド層１１０ｈをＡｌＧａＡｓ層とした場合には、エッチング停止層１１０ｄの層厚を５ｎｍ以上３０ｎｍ以下とするのが好適である。

このような半導体装置においては、分離層１１０ｅを除去した半導体薄膜層１１２を設けたのにともない、分離層１１０ｅによる光吸収をなくすことができ、発光効率をより向上させることができる。

また、半導体装置においては、他の層を除去することもできる。

図６に、かかる半導体装置の断面図を示す。この半導体装置は、半導体薄膜層１１０，１１２とは異なる層構造を有する半導体エピタキシャル層である半導体薄膜層１１４を備える。図７に、半導体薄膜層１１４を成長基板から剥離する前の断面図を示す。すなわち、半導体薄膜層１１４は、半導体薄膜層１１０において最下層に設けられていた貼り付け層１１０ａを除去し、導通層１１０ｂが基板１０１上の層間絶縁膜１０４上に貼付された構成とされる。

このように、最下層を導通層１１０ｂとする半導体薄膜層１１４においては、例えば導通層１１０ｂがＡｌＧａＡｓ層である場合には、Ａｌ混晶比を０．６よりも小さく、より望ましくは０．４以下とする。これは、導通層１１０ｂを基板３０１から剥離するための剥離層３０３がＡｌＧａＡｓ／ＡｌＡｓ層である場合に導通層１１０ｂのＡｌ混晶比が大きい場合には、ＡｌＡｓ層とのエッチング速度の差異が小さくなり、導通層１１０ｂの表面について良好な平坦性を得るのが困難となることによる。

このような半導体装置においても、貼り付け層１１０ａを除去した半導体薄膜層１１４を設けたのにともない、貼り付け層１１０ａによる光吸収をなくすことができ、発光効率をより向上させることができる。

つぎに、第２の実施の形態として示す半導体装置について説明する。

この第２の実施の形態として示す半導体装置は、第１の実施の形態として示した半導体装置における半導体薄膜層の構成及び半導体薄膜層を含むＬＥＤ素子の構成が異なるものである。したがって、この第２の実施の形態の説明においては、第１の実施の形態の説明と同様の構成については同一符号を付し、その詳細な説明を省略するものとする。

図８に、半導体装置の断面図を示す。この半導体装置は、半導体エピタキシャル層である半導体薄膜層８２０を備える。図９に、半導体薄膜層８２０を成長基板から剥離する前の断面図を示す。

すなわち、半導体薄膜層８２０は、例えばｎ型ＧａＡｓ基板等からなる半導体基板８０１を成長基板として形成され、ＧａＡｓ層等からなるバッファー層８０２を介して半導体基板８０１の上方に形成されたＡｌＡｓ層等からなる剥離層８０３によって剥離される。より具体的には、半導体薄膜層８２０は、当該半導体薄膜層８２０を異種基板上に良好な状態で貼付するための貼り付け層８２０ａと、導通層８２０ｂと、下側クラッド層８２０ｃと、活性層８２０ｄと、上側クラッド層８２０ｅと、コンタクト層（第２の導電型コンタクト層）８２０ｆとが、下側からこの順序で積層されて構成される。

例えば、貼り付け層８２０ａは、ｎ型ＧａＡｓ層からなり、導通層８２０ｂは、ｎ型Ａｌ_ｔＧａ_１−ｔＡｓ層からなり、下側クラッド層８２０ｃは、ｎ型Ａｌ_ｚＧａ_１−ｚＡｓ層からなり、活性層８２０ｄは、ｎ型Ａｌ_ｙＧａ_１−ｙＡｓ層からなり、上側クラッド層８２０ｅは、ｎ型Ａｌ_ｘＧａ_１−ｘＡｓ層からなり、コンタクト層８２０ｆは、ｎ型ＧａＡｓ層からなる。ここで、各層の混晶比は、例えば、ｔ＞ｙ，ｚ＞ｙ，ｘ＞ｙ（１≧ｔ＞０，１≧ｘ＞０，１≧ｙ＞０，１≧ｚ＞０）とされる。すなわち、半導体薄膜層８２０において、導通層８２０ｂのエネルギーバンドギャップＥｇ（８２０ｂ）と下側クラッド層８２０ｃのエネルギーバンドギャップＥｇ（８２０ｃ）と活性層８２０ｄのエネルギーバンドギャップＥｇ（８２０ｄ）との関係は、Ｅｇ（８２０ｃ）＞Ｅｇ（８２０ｂ）＞Ｅｇ（８２０ｄ）であることが望ましい。

また、半導体薄膜層８２０においては、ｎ型半導体エピタキシャル層へ不純物を選択的に拡散することによってｐ型拡散領域（第１の導電型コンタクト層）８２２が形成されている。このうち、活性層８２０ｄ内に到達した拡散領域８２２ａは、例えば、ｐ型Ａｌ_ｙＧａ_１−ｙＡｓ層からなり、上側クラッド層８２０ｅ内に形成された拡散領域８２２ｂは、ｐ型Ａｌ_ｘＧａ_１−ｘＡｓ層からなり、コンタクト層８２０ｆ内に形成された拡散領域８２２ｃは、ｐ型ＧａＡｓ層からなる。さらに、半導体薄膜層８２０においては、第２の導電型コンタクト層（ｎ型コンタクト層）８２０ｆと、第１の導電型コンタクト層（ｐ型コンタクト層）８２２ｃとの間に、コンタクト層８２０ｆ内の少なくともｐｎ接合領域を除去するための分離溝８２４が設けられている。

このような半導体薄膜層８２０を備える半導体装置においては、ＬＥＤ素子を含む半導体薄膜層８２０を他の基板に貼付した状態において、当該半導体薄膜層８２０を第２の導電型で構成して第１の導電型不純物を選択的に拡散して接合形成し、さらに、下側クラッド層８２０ｃの下層に、少なくとも活性層８２０ｄのエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する導通層８２０ｂを設けていることから、以下のような効果を得ることができる。

まず第１には、半導体装置においては、活性層８２０ｄよりも下層の導通層８２０ｂ上にコンタクトを形成する必要がないことから、作製工程が容易となり、高い歩留まりで安定した製品を得ることが可能となる。

第２には、半導体装置においては、活性層８２０ｄによって発生した下面方向に進行する光が通過する経路において光を吸収する層を削減することができることから、発光効率を向上させることができる。

第３には、半導体装置においては、ｐ型拡散領域８２２の深さを深くすることなく、半導体エピタキシャル層の抵抗を小さくすることができることから、特性のばらつきが小さいＬＥＤ素子を得ることが可能となる。

また、半導体装置においては、高密度にＬＥＤ素子を配列することも可能となる。

つぎに、第３の実施の形態として示す半導体装置について説明する。

この第３の実施の形態として示す半導体装置は、第１の実施の形態及び第２の実施の形態として示した半導体装置とは異なる構成としたものである。したがって、この第３の実施の形態の説明においては、第１の実施の形態及び第２の実施の形態の説明と同様の構成については同一符号を付し、その詳細な説明を省略するものとする。

図１０に、半導体装置の断面図を示す。また、図１１に、このような半導体装置を用いたＬＥＤ素子の平面図を示す。この半導体装置と第１の実施の形態として示した半導体装置との差異は、半導体薄膜層１１０が貼付されている基板１０１上に、集積回路領域１０２が設けられていない点にある。

なお、図１１には、１つのＬＥＤ素子について例示しているが、図２に示したようなＬＥＤ素子アレイに適用する場合には、同様のＬＥＤ素子を複数個、基板１０１上に配列することになる。

このような半導体装置においては、集積回路領域１０２を設けないことから、第１の実施の形態として示した半導体装置と同様に、高発光効率及び低抵抗な安定した特性を実現することができ、さらに、微小なＬＥＤ素子チップを得ることが可能となる。したがって、この半導体装置は、照明装置等の複雑な点灯制御を行う必要がなく個別の駆動回路を必要としない装置に好適である。

つぎに、第４の実施の形態として示す半導体装置について説明する。

この第４の実施の形態として示す半導体装置は、半導体薄膜層を成長させる成長基板を用いた構成としたものである。

第１の実施の形態乃至第３の実施の形態として示した半導体装置は、ＬＥＤ素子を含む半導体薄膜層を他の基板に貼付した構造であり、当該半導体薄膜層の下面側に金属配線層からなる反射層を設け、下面方向に放射された光が当該反射層によって反射されて上面から取り出す形態であった。

これに対して、第４の実施の形態として示す半導体装置は、半導体エピタキシャル層である半導体薄膜層を成長させる成長基板をそのまま用い、その成長基板上に光を反射するための反射層を設けたものである。

具体的には、この半導体装置においては、図１２に示すように、半導体エピタキシャル層を成長させる例えばＧａＡｓ基板からなる成長基板１２０１上に、ＧａＡｓ／Ａｌ_ｘＧａ_１−ｘＡｓ積層層等からなる半導体多層反射層１２０２が形成されている。この半導体多層反射層１２０２は、後述する活性層１２１０ｆ内で発生した光を反射するための半導体層であり、結晶構造、格子定数、屈折率、及び／又はエネルギーバンドギャップ（エピタキシャル層の場合には組成比）の異なる異種の半導体膜を積層した反射層を多層形成した構造とされる。例えば、半導体多層反射層１２０２としては、ＧａＡｓとＡｌＡｓとを交互に成長させたものを用いることができる。

また、半導体多層反射層１２０２上には、層間絶縁膜１２０３が形成され、この層間絶縁膜１２０３上には、多層配線構造の層間絶縁膜１２０４が形成されている。さらに、層間絶縁膜１２０４には、第１の導電側個別配線１２０７と駆動ＩＣ回路とを電気的に接続する複数の接続領域（共通配線）１２０５が形成されている。なお、第１の導電側個別配線１２０７及び第２の導電側個別配線１２０８は、それぞれ、上述した第１の導電側個別配線１０７及び第２の導電側個別配線１０８に対応するものである。

さらに、半導体装置においては、半導体エピタキシャル層である半導体薄膜層１２１０が形成されている。この半導体薄膜層１２１０は、導通層１２１０ａと、第２の導電型コンタクト層（ｎ型コンタクト層）１２１０ｂと、この第２の導電型コンタクト層１２１０ｂを良好な状態で安定的に露出させるためのエッチング停止層１２１０ｃと、このエッチング停止層１２１０ｃと下側クラッド層１２１０ｅとを分離するための分離層１２１０ｄと、下側クラッド層１２１０ｅと、活性層１２１０ｆと、上側クラッド層１２１０ｇと、第１の導電型コンタクト層１２１０ｈとが、下側からこの順序で積層されて構成される。

例えば、導通層１２１０ａは、ｎ型Ａｌ_ｔＧａ_１−ｔＡｓ層からなり、第２の導電型コンタクト層１２１０ｂは、ｎ型ＧａＡｓ層からなり、エッチング停止層１２１０ｃは、ｎ型Ｉｎ_ｓＧａ_１−ｓＰ層からなる。また、分離層１２１０ｄは、例えば、ｎ型ＧａＡｓ層からなり、下側クラッド層１２１０ｅは、例えば、ｎ型Ａｌ_ｚＧａ_１−ｚＡｓ層からなり、活性層１２１０ｆは、ｎ型Ａｌ_ｙＧａ_１−ｙＡｓ層からなり、上側クラッド層１２１０ｇは、ｐ型Ａｌ_ｘＧａ_１−ｘＡｓ層からなり、第１の導電型コンタクト層１２１０ｈは、ｐ型ＧａＡｓ層からなる。ここで、各層の混晶比は、上述したように、例えば、ｔ＞ｙ，ｚ＞ｙ，ｘ＞ｙ，ｓ＝０．５１（１≧ｔ＞０，１≧ｘ＞０，１≧ｙ＞０，１≧ｚ＞０）とされ、導通層１２１０ａのエネルギーバンドギャップＥｇ（１２１０ａ）と活性層１２１０ｆのエネルギーバンドギャップＥｇ（１２１０ｆ）との関係は、Ｅｇ（１２１０ａ）＞Ｅｇ（１２１０ｆ）であることが望ましい。

このような半導体薄膜層１２１０を備える半導体装置においては、第２の導電型コンタクト層１２１０ｂ上にエッチング停止層１２１０ｃを設けていることから、第２の導電型コンタクト層１２１０ｂの厚さを薄くした場合であっても、当該第２の導電型コンタクト層１２１０ｂを安定して露出させることができる。

また、この半導体装置においては、分離層１２１０ｄを設けていることから、エッチング停止層１２１０ｃによって上層の半導体エピタキシャル層への影響を防止することができる。さらに、この半導体装置においては、第２の導電型コンタクト層１２１０ｂの下層に導通層１２１０ａを設けていることから、第１の導電側個別配線１２０７と第２の導電側個別配線１２０８との間における抵抗を低抵抗に保つことができ、低電圧での駆動を行うことが可能となる。

さらに、この半導体装置においては、最下層に半導体多層反射層１２０２を設けていることから、下面方向に放射された光が当該半導体多層反射層１２０２によって反射され、上方から取り出すことができる。

図１３に、半導体薄膜層１２１０を複数配列したＬＥＤ素子アレイの平面図を示す。なお、図１２は、図１３に示すＬＥＤ素子アレイにおけるＡ−Ａ断面図を示したものである。

図１３に示すＬＥＤ素子アレイにおいては、４つのＬＥＤ素子が１つのブロックにグルーピングされている。このＬＥＤ素子アレイにおいては、各グループのｎ型コンタクトに共通電極としての第２の導電側個別配線１２０８が形成され、各グループのＬＥＤ素子には、ｐ型コンタクトに個別電極としての第１の導電側個別配線１２０７が形成されている。すなわち、このＬＥＤ素子アレイは、各グループの同順位の個別電極を共通配線によって結線した構造とされる。

このように、半導体装置は、半導体薄膜層１２１０を複数配列したＬＥＤ素子アレイに適用することができる。

以上説明したように、本発明の第４の実施の形態として示す半導体装置においては、半導体エピタキシャル層を成長させる基板１２０１上に、エピタキシャル層を積層した半導体多層反射層１２０２を設けることにより、第１の実施の形態によって得られる効果に加え、他の基板上に半導体層を移植することなく、高発光効率のＬＥＤ素子を得ることができる。

つぎに、第５の実施の形態として、第１の実施の形態乃至第４の実施の形態として示した半導体装置を適用したＬＥＤプリントヘッドについて説明する。

この第５の実施の形態として示すＬＥＤプリントヘッドは、例えば電子写真プリンタや電子写真複写機等の露光装置として用いられるものである。具体的には、ＬＥＤプリントヘッドは、図１４に示すように、所定のベース材料１４０１上にＬＥＤ素子を有するＬＥＤユニット１４０２が搭載されて構成される。このＬＥＤユニット１４０２は、第１の実施の形態乃至第４の実施の形態として示した半導体装置が実装基板上に搭載されて構成されるものである。ＬＥＤユニット１４０２に設けられた発光部ユニット１４０２ａにおける発光部の上方には、当該発光部から出射された光を集光する光学素子としてのロッドレンズアレイ１４０３が配設されている。このロッドレンズアレイ１４０３は、柱状の光学レンズを発光部ユニット１４０２ａにおける直線状に配列された発光部に沿って多数配列したものであり、光学素子ホルダに相当するレンズホルダ１４０４によって所定位置に保持されている。なお、発光部ユニット１４０２ａにおける発光部とは、例えば図１に示した半導体薄膜層１１０である。

レンズホルダ１４０４は、ベース部材１４０１及びＬＥＤユニット１４０２を覆うように形成されている。そして、ベース部材１４０１、ＬＥＤユニット１４０２、及びレンズホルダ１４０４は、ベース部材１４０１に形成された開口部１４０１ａ及びレンズホルダ１４０４に形成された開口部１４０４ａに挿通されて配設されるクランパ１４０５によって一体的に狭持されている。

このようなＬＥＤプリントヘッドにおいては、ＬＥＤユニット１４０２によって発生した光が、ロッドレンズアレイ１４０３によって集光され、所定の外部部材に照射されることになる。

以上説明したように、本発明の第５の実施の形態として示すＬＥＤプリントヘッドにおいては、ＬＥＤユニット１４０２として、第１の実施の形態乃至第４の実施の形態として示した半導体装置を用いていることから、小型化を図ることができるとともに、高品質な画像形成を行うことができる。

最後に、第６の実施の形態として、第５の実施の形態として示したＬＥＤプリントヘッドを適用した画像形成装置について説明する。

この第６の実施の形態として示す画像形成装置は、所定の記録媒体にトナーを定着して画像を形成する画像形成装置であり、転写式電子写真プロセスを利用したプリンタや複写機に適用可能なものである。

画像形成装置は、図１５に示すように、画像が記録されていない記録媒体Ｐを堆積した状態で収納する用紙カセット１５０１を備える。用紙カセット１５０１に収納された記録媒体Ｐは、その表面に接触するように配設されているホッピングローラ１５０２が回転することによって当該用紙カセット１５０１から１枚ずつ分離されて給紙され、媒体搬送経路におけるホッピングローラ１５０２の下流側に配設されたピンチローラ１５０３及びレジストローラ１５０４、並びにピンチローラ１５０５及びレジストローラ１５０６の回転に応じて、後述するプロセスユニット１５０７Ｙ，１５０７Ｍ，１５０７Ｃ，１５０７Ｂへと搬送される。このとき、画像形成装置は、ピンチローラ１５０３及びレジストローラ１５０４、並びにピンチローラ１５０５及びレジストローラ１５０６によって記録媒体Ｐを挟持することにより、当該記録媒体Ｐの斜行を修正しながらプロセスユニット１５０７Ｙ，１５０７Ｍ，１５０７Ｃ，１５０７Ｂへと搬送する。

また、画像形成装置においては、媒体搬送経路におけるピンチローラ１５０５及びレジストローラ１５０６の下流に、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色のそれぞれの画像を形成する４つのプロセスユニット１５０７Ｙ，１５０７Ｍ，１５０７Ｃ，１５０７Ｂが、媒体搬送経路に沿ってその上流側から順次配設されている。なお、これらプロセスユニット１５０７Ｙ，１５０７Ｍ，１５０７Ｃ，１５０７Ｂは、共通の構成とされることから、ここでは、プロセスユニット１５０７と総称して説明するものとする。

プロセスユニット１５０７は、図示しない駆動源及びギヤによって媒体搬送方向に回転駆動する像担持体としての感光体ドラム１５０７ａを備える。この感光体ドラム１５０７ａの周囲には、その回転方向上流側から順に、当該感光体ドラム１５０７ａの表面を帯電させる帯電装置１５０７ｂと、この帯電装置１５０７ｂによって帯電された感光体ドラム１５０７ａの表面に選択的に光を照射して静電潜像を形成する露光装置１５０７ｃとが配設されている。ここで、露光装置１５０７ｃとしては、第５の実施の形態として示したＬＥＤプリントヘッドが用いられる。また、プロセスユニット１５０７は、静電潜像が形成された感光体ドラム１５０７ａの表面にトナーを供給してトナー画像を形成させる現像装置１５０７ｄと、感光体ドラム１５０７ａの表面に残留したトナーを除去するクリーニング装置１５０７ｅとを備える。

さらに、画像形成装置は、プロセスユニット１５０７における各感光体ドラム１５０７ａと対向する位置に、半導電性のゴム等によって形成された転写ローラ１５０８が配設されている。画像形成装置は、感光体ドラム１５０７ａ上のトナーを記録媒体Ｐに付着させるために、当該感光体ドラム１５０７ａの表面とこれら各転写ローラ１５０８の表面との間に、所定の電位差を生じさせる。

さらにまた、画像形成装置は、媒体搬送経路におけるプロセスユニット１５０７Ｙ，１５０７Ｍ，１５０７Ｃ，１５０７Ｂの下流に、媒体搬送方向に回転駆動する加熱ローラ及びこの加熱ローラと略当接して回転駆動するバックアップローラを搭載した定着装置１５０９を備える。定着装置１５０９は、加熱ローラ及びバックアップローラによって記録媒体Ｐを挟持して加圧及び加熱することにより、当該記録媒体Ｐ上に転写されたトナーを定着させる。

このような画像形成装置は、記録媒体Ｐを所定の媒体搬送速度でプロセスユニット１５０７へと搬送し、これにともない、これらプロセスユニット１５０７によって当該記録媒体Ｐ上に画像を形成する。具体的には、画像形成装置は、記録媒体Ｐを搬送した状態で、記録すべき画像信号がプロセスユニット１５０７に入力されると、露光装置１５０７ｃに形成された図示しないＬＥＤ素子を発光させて、帯電装置１５０７ｂによって帯電された感光体ドラム１５０７ａを露光し、当該感光体ドラム１５０７ａの表面に静電潜像を形成する。そして、画像形成装置は、プロセスユニット１５０７に格納されたトナーをその静電潜像に帯電させて付着させ、このトナー画像を転写ローラ１５０８を用いて記録媒体Ｐ上に転写する。

画像形成装置は、記録媒体Ｐを順次プロセスユニット１５０７Ｙ，１５０７Ｍ，１５０７Ｃ，１５０７Ｂに通過させ、その通過過程でこのような動作を行うことにより、各色のトナー画像を当該記録媒体Ｐ上に順次転写して重ね合わせる。

さらに、画像形成装置は、未定着トナーが転写された記録媒体Ｐが定着装置１５０９へと搬送されると、当該定着装置１５０９によって当該記録媒体Ｐ上のトナー画像を定着させて画像を形成する。そして、画像形成装置は、媒体搬送経路における定着装置１５０９の下流側に配設されたピンチローラ１５１０及び排出ローラ１５１１、並びにピンチローラ１５１２及び排出ローラ１５１３の回転に応じて、当該記録媒体Ｐを搬送し、記録媒体スタッカ部１５１４へと排出する。

画像形成装置は、このようにして記録媒体Ｐ上にカラー画像を形成することができる。

以上説明したように、本発明の第６の実施の形態として示す画像形成装置においては、露光装置１５０７ｃとして、第５の実施の形態として示したＬＥＤプリントヘッドを用いていることから、スペース効率に優れた上で、高品質の画像を形成することができ、製造コストの低減を図ることができる。

なお、本発明は、上述した実施の形態に限定されるものではない。例えば、上述した実施の形態では、ＬＥＤ素子を駆動する駆動ＩＣ回路が形成されているシリコン基板からなる半導体基板上にＬＥＤ素子を含む半導体薄膜層を貼付した形態について具体例を用いて説明したが、本発明は、かかる基板として、ガラス基板、プラスチック基板、セラミック基板、又は金属基板といった他の材料からなる基板を用いてもよい。

また、本発明は、半導体薄膜層の導電型として、ｎ型のものをｐ型に、また、ｐ型のものをｎ型に変更してもよく、その他、活性層の導電型をｎ型、ｐ型、ノンドープ等、適宜変更する等、種々の変更が可能である。

さらに、本発明は、駆動ＩＣ回路との組み合わせに限定されないことも明白であり、例えば半導体薄膜層を単独でシリコン基板等の基板上に貼付した形態にも適用することができる。

さらにまた、上述した実施の形態では、半導体薄膜を構成する半導体材料として、ＧａＡｓ、ＡｌＧａＡｓ、及びＡｌＧａＡｓＰを用いて説明したが、本発明は、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、ＩｎＮ、ＡｌＮ等、窒化物半導体材料を用いてもよい。

また、本発明は、駆動ＩＣ回路として、シリコン基板内に形成する素子群の他、ポリシリコンや有機物半導体を用いた回路群とした場合であっても適用することができる。

さらに、上述した実施の形態では、ＬＥＤ素子を形成する接合構造として、ダブルヘテロ接合構造を用いて説明したが、本発明は、かかる接合構造に限定されるものではなく、例えばシングルヘテロ接合やホモ接合の構造であってもよい。

さらにまた、上述した実施の形態では、マトリクス駆動方式によってＬＥＤ素子を駆動制御するものとして説明したが、本発明は、ＬＥＤ素子の駆動方式に限定されるものではなく、例えば一斉駆動方式を適用することもできる。また、本発明は、複数のＬＥＤ素子の配列構成にも限定されず、例えば単独のＬＥＤ素子構成であってもよい。

また、上述した実施の形態では、半導体装置の半導体薄膜として、ＬＥＤエピタキシャルフィルムを用いて説明したが、本発明は、任意の発光素子に適用することができ、また、発光素子に代えて受光素子を形成する等、種々の態様をとり得るものである。

さらに、本発明は、ＬＥＤプリンタヘッドや画像形成装置の構成として、図１４及び図１５に示した構成に限らず、任意の構成を適用することができる。

このように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。

本発明の第１の実施の形態として示す半導体装置の構成を説明する断面図である。 本発明の第１の実施の形態として示す半導体装置における半導体薄膜層を複数配列したＬＥＤ素子アレイの構成を説明する平面図である。 本発明の第１の実施の形態として示す半導体装置における半導体薄膜層を成長基板から剥離する前の断面図である。 本発明の第１の実施の形態として示す半導体装置の変形例として、分離層を除去した半導体薄膜層を備える半導体装置の構成を説明する断面図である。 図４に示す半導体薄膜層を成長基板から剥離する前の断面図である。 本発明の第１の実施の形態として示す半導体装置の他の変形例として、貼り付け層を除去した半導体薄膜層を備える半導体装置の構成を説明する断面図である。 図６に示す半導体薄膜層を成長基板から剥離する前の断面図である。 本発明の第２の実施の形態として示す半導体装置の構成を説明する断面図である。 本発明の第２の実施の形態として示す半導体装置における半導体薄膜層を成長基板から剥離する前の断面図である。 本発明の第３の実施の形態として示す半導体装置の構成を説明する断面図である。 本発明の第３の実施の形態として示す半導体装置における半導体薄膜層を用いたＬＥＤ素子の構成を説明する平面図である。 本発明の第４の実施の形態として示す半導体装置の構成を説明する断面図である。 本発明の第４の実施の形態として示す半導体装置における半導体薄膜層を複数配列したＬＥＤ素子アレイの構成を説明する平面図である。 本発明の第５の実施の形態として示すＬＥＤプリントヘッドの構成を説明する断面図である。 本発明の第６の実施の形態として示す画像形成装置の概略構成を説明する断面図である。 従来の発光ダイオードの構成を説明する断面図である。

符号の説明

１０１ 基板
１０２ 集積回路領域
１０３，１０４，１０６，１２０３，１２０４ 層間絶縁膜
１０５，１０５ａ，１０５ｂ，１０５ｃ，２０５，１２０５ 接続領域
１０７，１２０７ 第１の導電側個別配線
１０８，１２０８ 第２の導電側個別配線
１１０，１１２，１１４，８２０，１２１０ 半導体薄膜層
１１０ａ，８２０ａ 貼り付け層
１１０ｂ，８２０ｂ，１２１０ａ 導通層
１１０ｃ，８２０ｆ，１２１０ｂ 第２の導電型コンタクト層
１１０ｄ，１２１０ｃ エッチング停止層
１１０ｅ，１２１０ｄ 分離層
１１０ｆ，８２０ｃ，１２１０ｅ 下側クラッド層
１１０ｇ，８２０ｄ，１２１０ｆ 活性層
１１０ｈ，８２０ｅ，１２１０ｇ 上側クラッド層
１１０ｉ，１２１０ｈ 第１の導電型コンタクト層
１２０ 金属配線層
３０１，８０１ 半導体基板
３０２，８０２ バッファー層
３０３，８０３ 剥離層
８２２ ｐ型拡散領域
８２２ａ，８２２ｂ，８２２ｃ 拡散領域
８２４ 分離溝
１２０１ 成長基板
１２０２ 半導体多層反射層
１４０１ ベース材料
１４０２ ＬＥＤユニット
１４０２ａ 発光部ユニット
１４０３ ロッドレンズアレイ
１４０４ レンズホルダ
１４０１ａ，１４０４ａ 開口部
１４０５ クランパ
１５０１ 用紙カセット
１５０２ ホッピングローラ
１５０３，１５０５，１５１０，１５１２ ピンチローラ
１５０４，１５０６ レジストローラ
１５０７，１５０７Ｙ，１５０７Ｍ，１５０７Ｃ，１５０７Ｂ プロセスユニット
１５０７ａ 感光体ドラム
１５０７ｂ 帯電装置
１５０７ｃ 露光装置
１５０７ｄ 現像装置
１５０７ｅ クリーニング装置
１５０８ 転写ローラ
１５０９ 定着装置
１５１１，１５１３ 排出ローラ
１５１４ 記録媒体スタッカ部
Ｐ 記録媒体

Claims (25)

1. 少なくとも発光する発光層、及び前記発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有して当該発光層よりも下層に設けられた第１の半導体層を含む半導体薄膜層と、
   前記発光層よりも上層に設けられた第１の導電型コンタクト層とコンタクトを形成する第１の導電型電極と、
   前記発光層よりも下層であり且つ前記第１の半導体層よりも上層に接して設けられた第２の導電型コンタクト層とコンタクトを形成する第２の導電型電極と、
   前記第１の半導体層の下方に設けられた基板とを備えること
   を特徴とする半導体装置。
   
2. 前記発光層と前記基板との間に、当該発光層から当該基板の方向へと放射された光を反射する反射層を備えること
   を特徴とする請求項１記載の半導体装置。
3. 前記半導体薄膜層は、前記基板とは異なる他の基板上で形成され、前記基板上に移植されたものであること
   を特徴とする請求項２記載の半導体装置。
4. 前記半導体薄膜層の最下層に、前記発光層のエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する第２の半導体層を備えること
   を特徴とする請求項３記載の半導体装置。
5. 前記第１の半導体層は、Ａｌ_ｘＧａ_１−ｘＡｓ（１≧ｘ＞０）層からなり、
   前記第２の半導体層は、ＧａＡｓ層からなること
   を特徴とする請求項４記載の半導体装置。
6. 前記第２の半導体層の層厚は、５ｎｍ以上１００ｎｍ以下であること
   を特徴とする請求項５記載の半導体装置。
7. 前記第１の半導体層は、前記半導体薄膜層の最下層に設けられていること
   を特徴とする請求項３記載の半導体装置。
8. 前記反射層は、メタル層であること
   を特徴とする請求項３記載の半導体装置。
9. 前記第２の導電型コンタクト層の上層に、当該第２の導電型コンタクト層と選択的にエッチングが可能な第３の半導体層を備えること
   を特徴とする請求項２記載の半導体装置。
10. 前記発光層は、Ａｌ_ｘＧａ_１−ｘＡｓ（１≧ｘ＞０）層からなり、
    前記第２の導電型コンタクト層は、ＧａＡｓ層からなり、
    前記第３の半導体層は、Ｉｎ_ｓＧａ_１−ｓＰ（１≧ｓ＞０）層からなること
    を特徴とする請求項９記載の半導体装置。
11. 前記第３の半導体層の層厚は、５ｎｍ以上１００ｎｍ以下であること
    を特徴とする請求項９記載の半導体装置。
12. 前記第３の半導体層の上層に、前記発光層のエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する第４の半導体層を備えること
    を特徴とする請求項９記載の半導体装置。
13. 前記第４の半導体層は、ＧａＡｓ層からなること
    を特徴とする請求項１２記載の半導体装置。
14. 前記第４の半導体層の層厚は、５ｎｍ以上１００ｎｍ以下であること
    を特徴とする請求項１２記載の半導体装置。
15. 前記反射層は、半導体層であること
    を特徴とする請求項２記載の半導体装置。
16. 前記反射層は、Ａｌ_ｘＧａ_１−ｘＡｓ（１≧ｘ≧０）層を含むこと
    を特徴とする請求項１５記載の半導体装置。
17. 前記基板は、前記半導体薄膜層を成長させる成長基板であること
    を特徴とする請求項１５記載の半導体装置。
18. 前記発光層よりも下層に、当該発光層のエネルギーバンドギャップよりも大きいエネルギーバンドギャップを有する第５の半導体層を備え、
    前記第２の導電型コンタクト層は、前記発光層よりも下層ではなく上層に設けられ、
    前記第１の半導体層は、前記第５の半導体層の下層に設けられ、前記発光層のエネルギーバンドギャップよりも大きく且つ前記第５の半導体層のエネルギーギャップよりも小さいエネルギーバンドギャップを有すること
    を特徴とする請求項２記載の半導体装置。
19. 前記第１の半導体層の下層に、第６の半導体層を備え、
    前記第６の半導体層は、前記半導体薄膜層の最下層に設けられていること
    を特徴とする請求項１８記載の半導体装置。
20. 前記第６の半導体層は、ＧａＡｓ層からなること
    を特徴とする請求項１９記載の半導体装置。
21. 前記発光層内に到達する不純物拡散領域を備え、
    前記第１の導電型コンタクト層は、前記不純物拡散領域からなること
    を特徴とする請求項１８記載の半導体装置。
22. 前記第１の導電型コンタクト層と前記第２の導電型コンタクト層との間に、少なくとも接合領域を除去するための分離溝が設けられていること
    を特徴とする請求項２１記載の半導体装置。
23. 前記基板上に、前記発光層を有する素子を駆動する駆動回路が実装されること
    を特徴とする請求項１乃至請求項２２のうちいずれか１項記載の半導体装置。
24. 請求項２３記載の半導体装置を配列したこと
    を特徴とするプリントヘッド。
25. 請求項２４記載のプリントヘッドを備えること
    を特徴とする画像形成装置。