JP5258167B2 - 半導体複合装置、ｌｅｄヘッド、及び画像形成装置 - Google Patents

Description

本発明は、駆動素子と被駆動素子とを備えた半導体複合装置、これを用いたＬＥＤヘッド、及び画像形成装置に関する。

従来この種の装置は、例えば電子写真プリンタの露光部（ＬＥＤヘッド）に用いられ、集積された駆動回路及び被駆動素子であるＬＥＤアレイと接続するための配線を予め半導体基板上に形成し、別途形成された薄膜状のＬＥＤアレイを前述の半導体基板の空き領域（駆動回路が形成されていない領域）に接着して半導体複合装置として組み立てる構成をとっていた（例えば、特許文献１参照）。

特開２００４―２０７３２５号公報（第３頁、図１）

しかしながら、ＬＥＤヘッドに用いられるＬＥＤアレイは、多数のＬＥＤ素子を備えており、駆動回路とＬＥＤアレイの各ＬＥＤ素子とを接続するための配線の本数も多く、半導体基板上の面積を少なからず占めること、又は、薄膜状の被駆動素子（ＬＥＤアレイ）を駆動回路の形成領域を避けた領域に搭載しなければならないことにより、半導体基板上の領域が制限されてしまい、小型化の妨げになるという問題があった。
本発明の目的はこれらの問題点を解消し、ＬＥＤアレイの接着位置の自由度を高めてスペース効率を向上させて装置の小型化を可能とする半導体複合装置、これを用いたＬＥＤヘッド、及び画像形成装置を提供することにある。

本発明による半導体複合装置は、
基板と、前記基板上に形成され、１又は複数の配線層を備えた回路群と、前記配線層の上方に形成された塗布材料層と、半導体素子を備えて前記塗布材料層の上にボンディングされる半導体薄膜層とを有し、
それぞれの前記配線層の空隙領域に回路動作機能を担わない補正パターンを備え、前記配線層のうち、最上層の表面の平坦性が２００ｎｍ以下であり、前記塗布材料層の前記半導体薄膜層側の表面の粗さが１０ｎｍ以下であることを特徴とする。

本発明によるＬＥＤヘッドは、
前記半導体素子としてのＬＥＤ素子が形成された前記半導体複合装置と、前記半導体複合装置に形成された前記ＬＥＤ素子の光を導くレンズアレイとを備えることを特徴とする。

本発明による画像形成装置は、
像担持体と、帯電された前記像担持体の表面に選択的に光を照射して静電潜像を形成する露光部と、前記静電潜像を現像する現像部とを有し、記録媒体上に前記現像部により現像された画像を形成する画像形成装置であって、前記露光部として、上記ＬＥＤヘッドを用いたことを特徴とする。

本発明によれば、半導体複合装置における半導体薄膜層の配置位置の自由度が増すため、スペース効率に優れて、小型化が可能な半導体複合装置、これを用いたＬＥＤヘッド及び画像形成装置を提供できる。

実施の形態１．
図１は、本発明による実施の形態１の半導体複合装置の要部構成を概略的に示す平面図であり、図２は、図１に示す半導体複合装置１００をＡ−Ａ線で切る断面を概略的に示す要部断面図である。

図１において、１０１はＳｉ基板、１０２はＳｉ基板１０１上に形成された回路群が含まれる集積回路領域、１０３は集積回路群への電源、或いは信号の入出力のためのパッド、１０４は集積回路領域上の平坦化された平坦化領域、１０５は半導体薄膜のボンディング領域を示している。ボンディングされる半導体薄膜は、一つまたは複数の半導体素子を備えている。尚、半導体薄膜の形態、材料等の例については後述する。

図２は、平坦化領域１０４において、集積回路を構成する多層配線構造を模式的に示しており、２３０は回路動作を担う配線パターン（メタル配線）、２３２は動作機能を担わない平坦化のための補正パターン、１０１はＳｉ基板、２１０〜２１６は複数の層間絶縁膜である。２１０（２１０ａ，２１０ｂ）は第１の層間絶縁膜で、２１０ａは例えば酸化物膜、例えばＳｉＯ_２熱酸化膜、２１０ｂは例えば酸化物膜、例えばＳｉＯ_２ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、化学気相成長）膜或いはスパッタ膜である。

２１１，２１２は第２の層間絶縁膜で、２１１は例えばＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）膜、或いはその他の塗布絶縁膜、２１２は例えば酸化物膜で、より具体的にはＳｉＯ_２膜（ＣＶＤ膜或いはスパッタ膜）である。２１３，２１４、及び２１５，２１６も、それぞれ２１１，２１２と同等の構成とすることができる。２１７は例えば窒化物膜で、より具体的には例えばｐ−ＣＶＤＳｉＮ膜である。配線パターン（メタル配線）２３０及び補正パターン２３２は、例えば、Ａｌ系材料、例えばＡｌＳｉＣｕ、ＡｌＳｉ、ＡｌＮｉ、ＡｌＴｉ、ＡｌＣｒなどの材料（積層膜又は混合膜）やＣｕである。メタル層表面は、適宜Ｔｉ、ＴｉＮなどで表面が被覆されていてもよい。２２０は例えば塗布膜で、例えば有機材料膜或いは酸化物材料膜である。２２１は、塗布膜２２０上にボンディングした半導体薄膜を示している。

ここで、発明者らの系統的な実験によれば、半導体薄膜２２１をボンディングする下地層である塗布層２２０の表面の表面粗さが１０ｎｍを越えると、ボンディング強度、或いは良好にボンディングされる割合が大きく減少する。従って、少なくとも下地層である塗布層２２０の表面粗さは１０ｎｍ以下が望ましい。更に、表面粗さが１ｎｍ以下の条件では、ボンディング強度、或いは良好にボンディングされる歩留が大きく向上することから、表面粗さが１ｎｍ以下であることが更に望ましい。ここで表面粗さとは、例えば、２５μｍ□の領域を原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：ＡＦＭ）で測定した平均的な表面粗さを意味する。概していえば、細かい位置ステップ（例えば、０．１μｍ以下の位置ステップ）での表面の凹凸の平均的な値を意味する。

多層配線層内に設けられた平坦化のための補正パターン２３２は、配線パターン（メタル配線）２３０等に起因する凹凸を平坦化するためのパターン構造で、絶縁膜層と合わせて平坦化表面を形成している。上記したことから、多層配線層の最上層を形成後の表面（塗布膜２２０の下層の表面であり、ここでは窒化物膜２１７表面）は、表面の凹凸、即ち平坦性が、少なくとも２００ｎｍ以下となることが望ましい。更により好ましくは、５０ｎｍ以下である形態が好適である。ここで、平坦性とは、例えば、表面形状を測定できる段差計などによって計測される凹凸形状を意味する。前述の表面粗さが細かな位置ステップ、即ち局所的な表面の平均的な粗さを意味するのに対して、ここで使う平坦性は、より粗い位置ステップ（例えば、１から１０μｍ以上の位置ステップ）での表面の凹凸の値を意味している。ここでは、例えば、配線パターンや平坦性のための補正パターン、或いは溝パターン、及び層間絶縁膜で形成される全体的な凹凸の高低差を意味する。

図３は、多層配線層の各配線層に設けられ、平坦化を図るための、回路動作に関わらない補正パターン２３２の模式的概念図である。

２５１は基板上に設けた動作領域（ｐ型半導体領域あるいはｎ型半導体領域）を示している。配線パターン（メタル配線）２３０は回路を構成し、配線パターン２３０のコンタクト領域２５２は、基板上の動作領域とのコンタクトを形成するための領域、或いは別の配線層に設けた配線とコンタクトを形成するための領域、更にはボンディングされた半導体薄膜の所定の電極とコンタクトを形成するための接続領域への配線とコンタクトを形成する領域、或いはボンディングされた半導体薄膜の所定の電極とコンタクトを形成するための接続領域を示している。回路動作に関わらない平坦化のための補正パターン２３２は、配線パターン２３０の空隙領域に、配線パターン（メタル配線）２３０と同等の高さの補正パターンを形成し、隙間を少なくすることによって、複数の絶緑膜層形成と合わせ全体の凹凸を減少させている。

図４は、補正パターンを使った平坦化領域１０４（図１）上に半導体素子を有する半導体薄膜を設けた形態の断面模式図である。ここに示す断面は、例えば、図１の、Ａ−Ａ線断面のような半導体薄膜内に形成した複数の発光部を含む断面に相当するが、下記のように平坦化領域の層構成が、図２の場合と一部異なる。

同図中、Ｓｉ基板１０１、多層配線層の各層に設けた絶縁膜層２１０〜２１５、配線パターン（メタル配線）２３０、及び補正パターン２３２は、図２で説明したものである。尚、ここに図示したこれらの配線パターン（メタル配線）や補正パターンの形状および眉間絶縁膜の構成は一例であり、適宜変形することができる。２７２は多層配線層の最上層に設けた誘電体膜層、２７３は反射メタル層、２７４は例えば有機材料層、３００は半導体薄膜層である。半導体薄膜層は、例えば発光ダイオードを備えている。

ここでは、半導体薄膜が備える半導体素子として発光ダイオードを具体例に挙げて説明するが、発光素子の他、受光素子、センサー素子、などいろいろな半導体素子であってもよい。３１１は、層表面に第１導電型の電極コンタクトを形成することができる第１導電型コンタクト層を含む半導体層であり、３１２は発光領域（活性層）及び最上面に第２導電型の電極コンタクト層を含む半導体層である。尚、これらの各半導体層３１１，３１２は発光素子を形成するための加工を行った状態を示している。

半導体薄膜層３００は、III−Ｖ族化合物半導体層やIII−Ｖ族窒化物半導体層、例えば、
・III−Ｖ族化合物：ＧａＡｓ、Ａｌ_ｘＧａ_１−ｘＡｓ、Ａｌ_ｘＧａ_ｙＡｓ_{１−ｘ−ｙ}Ｐ、Ａｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｐ
・III−Ｖ族窒化物：ＧａＮ、Ａｌ_ｘＧａ_１−ｘＮ、Ｇａ_ｘＩｎ_１−ｘＮ、ＧａＡｓ_１−ｘＮ_ｘ、ＧａＰ_１−ｘＮ_ｘ、ＩｎＡｓ_１−ｘＮ_ｘ、ＩｎＰ_１−ｘＮ_ｘ、ＩｎＧａ_１−ｘＡｓ_１−ｙＮ_ｙ、ＩｎＰ_{１−ｘ−ｙ}Ａｓ_ｘＮ_ｙ、ＧａＰ_{１−ｘ−ｙ}ＡｓＮ_ｙ、Ｉｎ_ｘＡｌ_１−ｘＮ
但し、１≧ｘ≧０、１≧ｙ≧０
の一つ又は複数の材料から構成される、単層または積層の半導体材料である。

その他、Ｓｉを含む半導体（例えば単結晶Ｓｉ薄膜、多結晶Ｓｉ薄膜、アモルファスＳｉ薄膜）、酸化物半導体（例えば、ＺｎＯ）などとすることができる。半導体薄膜３００に形成される半導体素子のより詳細な具体例は後で述べる。３１５は層間絶縁膜で、例えばＳｉＮ、ＳｉＯ_２などである。３１６は第２導電側電極を示している。

図５は、図４の断面模式図に示す断面を有する半導体複合装置２００の平面模式図であり、回路領域上の平坦化領域に設けた半導体薄膜層３００の形態例として、発光素子を配列した発光素子アレイとした例を示している。尚、図５では、図１、図４と共通する部分には同一の符号を付している。

同図中、３２１は、半導体薄膜層３００の半導体層３１１の第１導電型コンタクト層に形成された第１導電側の電極コンタクトであり、３２２は、この第１導電側電極コンタクトに接続された第１導電側配線である。

図６〜図８は、半導体薄膜層３００の形態例として、別の発光素子アレイの形態例を示す模式図である。

図６は半導体薄膜層３００の半導体層３１１を複数の領域に分割した形態を示している。このように構成することにより、発光素子アレイの駆動形態を変えることができる。尚、図６では、図１、図４と共通する部分には同一の符号を付している。

図７は、半導体薄膜層の別の構成例を示す断面模式図である。前記した例では素子分離によって個々の発光素子を形成したが、図７に示すように選択拡散で発光素子を形成した構成としても良い。尚、図７では、図１、図４と共通する部分には同一の符号を付している。同図中、４１１、４１２は、第１導電型の半導体薄膜層４００内に選択的に不純物をドープした選択不純物拡散領域で、４１２は第２導電側コンタクト層を示している。４１３はこの第２導電側コンタクト層に接続された第２導電側電極、４１４は層間絶縁膜を示している。

図８は、半導体薄膜層３００の半導体層３１１を複数の領域に分割した図６の形態において、発光領域上に透明電極３５０を設けた形態を示している。図８中、３５１は透明電極上に形成した配線用メタルコンタクト、３６１は第２導電側配線、３６２は第１導電側配線、を示している。尚、図８では、図１、図４と共通する部分には同一の符号を付している。

図９及び図１０は、半導体薄膜層に、素子分離によって発光素子を形成する場合の形成例を示す説明図である。

図９は、発光素子を構成するための半導体薄膜層５００の構造例を示している。同図において、５１０は第１導電型ボンディング層（例えばＧａＡｓ層）、５１１は第１導電型導通層（例えばＡｌ_ｔＧａ_１−ｔＡｓ層）、５１２は第１導電型コンタクト層（例えばＧａＡｓ層）、５１３は第１導電型エッチング停止層（例えばＧａＡｓと格子整合するＩｎ組成で、実質的なＩｎ_ｓＧａ_１−ｓＰの組成において、例えばｓ＝０．４８〜０．４９の範囲の値とする）、５１４は第１導電型分離層（例えばＧａＡｓ層）、５１５は第１導電型クラッド層（例えばＡｌ_ｘＧａ_１−ｘＡｓ層）、５１６は第１導電型活性層（例えばＡｌ_ｙＧａ_１−ｙＡｓ層）、５１７は第２導電型クラッド層（例えばＡｌ_ｚＧａ_１−ｚＡｓ層）、そして５１８は第２導電型コンタクト層である。本実施の形態では、図１０に示すような素子分離した半導体薄膜層５００の半導体素子が、発光素子であるＬＥＤに相当する。

図１０は、図９の半導体薄膜層５００の状態から、第１導電型コンタクト層５１２の深さまで、素子分離のために島状の発光領域を残してエッチング除去した状態を示す。この時、第１導電型ボンディング層５１０から第１導電型コンタクト層５１２までが、前記した半導体層３１１（図４）に相当し、第１導電型エッチング停止層５１３から第２導電型コンタクト層５１８までが前記した半導体層３１２（図４）に相当する。

図１１及び図１２は、半導体薄膜層に、選択拡散型で発光素子を形成する場合の形成例を示す説明図である。

図１１は、拡散形態の発光素子を作製するための半導体薄膜層のエピ層構造例を示している。同図において、５５１はボンディング層で例えば第１導電型ＧａＡｓ層、５５２は第１導電型下クラッド層で、例えばＡｌ_ｘ１Ｇａ_１−ｘ１Ａｓ層５５２ａ及びＡｌ_ｘ２Ｇａ_１−ｘ２Ａｓ層５５２ｂの積層構造としている。５５３は第１導電型活性層で、例えばＡｌ_ｙＧａ_１−ｙＡｓ、５５４は上クラッド層で、例えばＡｌ_ｚ１Ｇａ_１−ｚ１Ａｓ層５５４ａ及びＡｌ_ｚ２Ｇａ_１−ｚ２Ａｓ層５５４ｂの積層構造としている。５５５はコンタクト層で、例えばＧａＡｓ層である。

図１２は、図１１に示したエピ層構造に、選択的に第２導電型の不純物をドープして第２導電型不純物拡散領域を形成した状態を示す断面図である。同図中、５７０は第２導電型不純物拡散領域、５７０ａは第２導電型コンタクト層、５７０ｂは第２導電型クラッド層、５７０ｃは第２導電型活性層を示している。この第２導電型活性層５７０ｃは活性層内の拡散領域で、拡散領域のフロントが活性層内にある。活性層内のｐｎ接合を介して注入されたキャリアは活性層内に閉じ込められるため、活性層内で発光領域を形成している。またここでは、この発光領域での発光に拘わる個々の半導体素子が、発光素子であるＬＥＤに相当する。

図１３〜図１６は、本実施の形態の半導体複合装置１００（図１）の変形例を示す図である。尚、各図において、図１に示す半導体複合装置と共通する部分には同一の符号を付している。

図１３は、平坦化領域１０４を集積回路領域１０２の端に近い領域から、中心に近い領域にシフトした形態を示す。図１４は、平坦化領域１０４を集積回路領域１０２の中央領域に位置させ、周囲に入出力パッド１０３を周囲に配置した形態を示す。図１５は、集積回路領域１０２上に２箇所の平坦化領域を設けた形態である。図１６は、中央領域に設けた平坦化領域を２箇所の領域に分割した形態である。

また、各変形例においては、より多くの複数の平坦化領域を設けても良いし、入出力パッドの配列を複数列にしてもよい。またそれぞれの配置は等ピッチである必要はなく、適宜配列を変形することもできる。また、多層配線層を構成する絶縁膜の総数や材料も、本実施の形態で説明した平坦性を確保すれば適宜変更することができる。また、補正パターンの配列も適宜変更することができる。また、基板はＳｉ基板以外の基板であってもよい。また半導体薄膜層に形成される半導体素子は発光素子以外のであってもよい。更に、一部の層にＣＭＰ（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を施して、補正パターンとＣＭＰ処理を組み合わせてもよい。

以上のように、本実施の形態の半導体複合装置によれば、基板上に設けた集積回路を構成する多層配線構造において、回路動作機能を担わない補正パターンを設け、集積回路が備える多層配線層の各層が平坦化されるパターンおよび膜構成を備え、最上層の表面に有機材料膜または酸化物膜を設けて表面の平坦性を向上させる構造とし、その上に半導体素子を備えた半導体薄膜を設けたので、駆動集積回路上への半導体薄膜のボンディングにおいて十分な強度を確保することができる。また、集積回路領域と異なる領域にボンディング領域を設ける必要がないので、駆動集積回路と半導体薄膜素子を複合化した半導体複合装置のサイズを小さくすることができる。

実施の形態２．
図１７は、本発明に基づく実施の形態２の半導体複合装置の要部構成を概略的に示す平面図である。

この半導体複合装置６００が、前記した図１に示す実施の形態１の半導体複合装置１００と主に異なる点は、平坦化領域１０４の一部領域（例えば、平坦化領域の端部領域）が集積回路領域１０２を超えて設けられている点である。従って、この半導体複合装置６００が、前記した実施の形態１の半導体複合装置１００と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。

平坦化領域１０４の集積回路領域１０２からはみ出したはみ出し領域６１０には、回路機能を担う配線パターンは設けないが、回路領域の多層配線層と同等の多層構造を備え、各層には補正パターンのみが配列されている。図１８は、図１７に示す集積回路領域１０２からはみ出したはみ出し領域６１０において、Ｂ−Ｂ線で切る断面を模式的に示す要部断面図である。但し、前記した図４で説明した構成に準じて、補正パターンを使った平坦化領域１０４（図１７）上に半導体素子を有する半導体薄膜を設けた形態の断面模式図を示し、このはみ出し領域６１０にも半導体素子が配設されている例を示している。同図に示すように、このはみ出し領域６１０にはメタル配線（配線パターン、図４参照）２３０はなく、補正パターン２３２のみが形成されている。

図１９は、このはみ出し領域６１０において形成された補正パターン２３２の平面形状を模式的に示す部分拡大図である。各層の補正パターン２３２は、高さ、平坦性が回路領域の配線パターン（メタル配線）２３０（図４）と同等となるように、例えば同一サイズのパターンを同一ピッチで設けてある。また隣接する補正パターン間の距離（隙間）や配線パターンとの間の距離（隙間）を、配線パターンの厚さ以下とすることが好ましい。例えば、配線パターン（メタル配線）２３０（図４）の厚さを０．５μｍとする場合、各パターン間のスペースを０．５μｍ以下とする。同様に配線パターン層を１μｍとする場合、各パターン間スペースを１μｍ以下とする。

補正パターンは、必ずしも図１９のようなパターンに限定されるものではない。図２０〜図２４は、この補正パターン２３２の別の形状例を示す図である。例えば、図２０のようにライン状パターン２３２ａとすることもできるし、図２１のように小片パターン２３２ｂとライン状パターン２３２ａを組み合わせることもできる。また、図２２のようにサイズが異なる小片パターン２３２ｂと２３２ｃを組み合わせることもできる。更に、図２３のようにベタ状パターン２３２ｄと小片パターン２３２ｃの組み合わせとすることもできる。図２４のようにベタ状パターン２３２ｄのみで構成してもよい。

補正パターン２３２を構成するメタル材料及び絶縁膜材料は、回路領域の配線パターン（メタル配線）２３０を形成する材料と同一の材料とする。メタル材料は例えば、Ａｌ系、例えばＡｌＳｉＣｕやＣｕ系配線とする。平坦化領域１０４では、熱処理などの工程でメタル表面に、例えば、３０ｎｍ以上の高さがある突起など、平坦性を阻害する構造が存在しない材料、及び平坦性を阻害する構造を発生させない加工、又は処理条件とすることが望ましい。

図２５は、平坦化領域１０４と集積回路領域１０２との関係における別の形態を示している。平坦化領域１０４は、集積回路領域１０２に対して、長手方向（矢印Ｘ方向）と共に短手方向（矢印Ｙ方向）においても集積回路領域１０２を外側に越えて設けられている。また、半導体薄膜を設けるボンディング領域１０５も同様に長手方向（矢印Ｘ方向）と共に短手方向（矢印Ｙ方向）においても外側に回路領域を越えて設けられている。図２６はさらに別の変形例を示している。図２６において、平坦化領域１０４は、短手、長手の両方向において集積回路領域１０２を越えて設けられているが、半導体薄膜を設けるボンディング領域１０５は短手方向（矢印Ｙ方向）においては、集積回路領域１０２内に収まっている。

図２７、図２８は半導体複合チップをダイシングして個片チップにする際の説明に供する図である。同図中、６２０（２点鎖線）は、ダイシングラインを示している。長手方向（矢印Ｘ方向）では、例えば、半導体薄膜領域を設けるボンディング領域１０５は切断しないが、平坦化領域１０４の一部を切断する。一方短手方向（矢印Ｙ方向）では平坦化領域１０４を切断しないようにダイシングする。但し、ダイシング後のチップ端部と平坦化領域１０４の間のスペースを十分広くとることができる場合には、全ての辺で、個別チップに分割するためのカットライン（スクライブライン）が平坦化領域１０４にかからないことが望ましい。図２７では、平坦化領域１０４の短手方向（矢印Ｙ方向）が集積回路領域１０２内に設けられている例を示し、図２８では、平坦化領域１０４の短手方向（矢印Ｙ方向）が集積回路領域１０２を越えて設けられている例を示している。

以上のように、本実施の形態の半導体複合装置によれば、集積回路領域１０２を越えて平坦化領域１０４を設けるようにしたので、個片チップにダイシングする際に、ダイシング・ラインと回路領域が離れているので、ダイシングの回路領域への影響を低減することができる。

実施の形態３．
図２９は、本発明の実施の形態３の半導体複合装置の要部構成を概略的に示す平面図である。

この半導体複合装置６５０が、前記した図１に示す実施の形態１の半導体複合装置１００と主に異なる点は、この半導体複合装置６５０において、平坦化領域１０４の多層配線層における最上層に、（形成された後）パターニングしないメタル層（以下、ベタメタル層と称す）を備えている点である。従って、この半導体複合装置６５０が、前記した実施の形態１の半導体複合装置１００と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。

図２９において、１０４は平坦化領域を、１０５は半導体薄膜層のボンディング領域を示している。６６１は、平坦化領域１０４の多層配線層における最上層部に形成されるベタメタル層である。ここで、平坦化領域１０４とは、実施の形態１で説明したような多層配線層の最上層（ここではベタメタル層６６１）より下層において、補正パターンを設けて平坦性を向上させた領域を意味する。平坦化領域１０４とベタメタル層６６１の領域の位置関係はいろいろな形態をとることができる。

図３０に示した例は、ベタメタル層６６１の領域が平坦化領域１０４よりも小さいが、半導体薄膜のボンディング領域１０５よりも大きい例であり、図３１に示した例は、ベタメタル層６６１の領域が平坦化領域１０４よりも大きい例である。その他、種々の変形が可能である。また、回路形成領域１０２との位置関係についても、実施の形態２で説明した例を含めて、ベタメタルパターンは、平坦化領域とともに回路形成領域を越えた領域に設ける、などいろいろな位置関係が可能である。

図３２は、図３０に示すボンディング領域１０５において、Ｃ−Ｃ線で切る断面を模式的に示す要部断面図である。但し、前記した図４の場合と同様に、補正パターンを使った平坦化領域１０４（図３０）上に半導体素子を有する半導体薄膜を設けた形態の断面模式図を示し、断面上に半導体素子が配設されている例を示している。同図中、多層配線層の各層に設けた絶縁膜層２１０〜２１５、配線パターン（メタル配線）２３０、及び補正パターン２３２は、図２で説明したものであり、補正パターン２３２及び補正パターンと配線を被覆する層間絶縁膜（２１１、２１２）を使って平坦化されている。

更に多層配線層の最上層には前記したベタメタル層６６１が形成されている。６６２はベタメタル層６６１上に設けたＳｉＯ_２層（例えば、ＳＯＧ膜、ＣＶＤ膜、或いはスパッタ膜など）、６６３は窒化物薄膜（例えば、プラズマＣＶＤ膜など）を示している。６６４は塗装膜で、例えば有機材料層又は酸化物材料層であり、有機材料層６６４の上には、上記した半導体薄膜層３００がボンディングされている。半導体層３１２内の発光領域で発光した光のうち、裏面方向に出射した光は、ベタメタル層６６１で反射して上面に向うため、ベタメタル層６６１は、上面からの光取り出しに寄与する。

以上のように、本実施の形態の半導体複合装置によれば、平坦化領域の最上層部にベタメタル層を設けたので、ベタメタル層による平坦化の効果が得られ、半導体薄膜の平坦化領域へのポンディング強度が高くなり、性能や信頼性の高い半導体複合装置が得られる。また、発光素子を含む形態においては、ベタメタル層が平坦化機能と同時に反射機能を備えることができる。

実施の形態４．
図３３は、本発明による実施の形態４の半導体複合装置の断面を概略的に示す要部断面図である。この半導体複合装置７００が前記した実施の形態１の半導体複合装置と主に異なる点は、平坦化領域の積層構造である。従って、この半導体複合装置７００が、前記した実施の形態１の半導体複合装置１００と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。尚、この断面は、例えば実施の形態１において、図２の断面図が示す図１の半導体複合装置におけるＡ−Ａ線の切り取り位置に対応する部分の断面を示すものとする。

同図において、１０１はＳｉ基板、７１０は第１の層間絶縁膜、７１１は第２の層間絶縁膜である。第１の層間絶縁膜７１０は例えば酸化物膜、例えばＳｉＯ_２熱酸化膜であり、７１１は例えば酸化物膜、例えばＳｉＯ_２ＣＶＤ膜或いはスパッタ膜である。７１２ａ〜７１７ａは第１層目の配線層であり、７１２ａは第１層目配線層のメタルパターン、７１３ａは第３の絶縁膜、７１４ａは誘電体材料パターン、７１５ａは第４の層間絶縁膜、７１６ａは第５の層間絶縁膜、そして７１７ａは第６の層間絶縁膜をそれぞれ示している。第１層目配線層メタルパターン（実配線パターン又は、実配線パターンと補正パターン）７１２ａは、例えばＡｌ系材料、例えばＡｌＳｉＣｕ、ＡｌＳｉ、ＡｌＮｉ、ＡｌＴｉ、ＡｌＣｒなどの材料（積層膜または混合膜）やＣｕである。メタル層表面は適宜Ｔｉ、ＴｉＮなどで表面が被覆されていてもよい。第３の絶縁膜７１３ａは、例えばＳｉＯ_２膜でＣＶＤ膜、スパッタ又は膜ＳＯＧ膜であり、補正パターンに相当する誘電体材料パターン７１４ａは、例えば塗布誘電体層パターン（例えばＳＯＧ層パターンやその他無機材料のパターン）である。

第４の層間絶縁膜７１５ａ及び第５の層間絶縁膜７１６ａは、例えばＳＯＧ膜（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ膜）、第６の層間絶縁膜７１７ａは、例えばＳｉＯ_２膜でＣＶＤ膜又はスパッタ膜である。７１２ｂ〜７１７ｂは第２層目の配線層であり、前記した第１層目の配線層７１２ａ〜７１７ａを同様に構成されている。

７１２ｃは第３層目配線層のメタル層、７２０は例えばＳｉＯ_２層で、例えばＣＶＤ膜、スパッタ膜又はＳＯＧ膜、７２１層は例えばＳｉＮ層で、例えばＣＶＤ膜、７２２は例えば塗布膜で、例えば有機材料膜または酸化物材料膜である。７２３は、有機材料膜７２２上にボンディングした半導体薄膜を示している。以上のように、多層配線層の最上層（ここではＳｉＮ層７２１）より下層の各配線層では、配線パターン等に起因した凹凸を平坦化するためのパターン構造、膜構造を備えている。

以上の構成に示すように、メタルパターン７１２ａ，７１２ｂ（実配線パターン又は、実配線パターンと補正パターン）に加えて、パターン空隙の影響を小さくするようにメタルパターンの空隙に、メタルパターン厚さ、或いはメタルパターンとこれを被覆する絶縁膜の合計の高さから絶縁膜７１３の膜厚を差し引いた程度の厚さの誘電体材料パターン７１４を設けた。

以上のように、本実施の形態半導体複合装置によれば、メタルパターンとの密着性と比較して、誘電体膜パターン表面とその上に形成する塗布材料との密着性が高いため、補正すべきパターン空隙面積が広範にわたる場合には、より信頼性が高い平坦性領域を設けることができる。

実施の形態５．
図３４は、本発明による実施の形態５の半導体複合装置の要部構成を概略的に示す平面図である。

この半導体複合装置８００が、前記した図１に示す実施の形態１の半導体複合装置１００と主に異なる点は、集積回路領域１０２の平坦化領域１０４上に複数の発光波長に対応する発光材料の複数の薄膜発光素子を配列し、駆動集積回路と配線接続した点にある。従って、この半導体複合装置８００が、前記した実施の形態１の半導体複合装置２００と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。

同図において、１０１はＳｉ基板、１０２は集積回路領域、１０４は回路領域上の平坦化領域で、実施形態１〜４で説明した形態と同等の形態で平坦化されている。８２０は第１導電側配線、８２２は第２導電型配線である。８４０、８４２、８４４はそれぞれ異なる材料による発光素子で、ここでは例えば、材料毎に横一列に配列されている。８６０は第１導電型半導体領域、８６２は第２導電型半導体領域である。８５０は駆動回路への電源及び駆動信号の入力のためのパッドであり、８５２、８５４は発光素子を駆動制御するための出力パッドである。例えば、出力パッド８５２は第１導電側配線８２０に接続され、出力パッド８５４は第２導電側配線８２２に接続されている。これらのパッド８５０，８５２，８５４は、例えば、最上層の配線を経由して、前記した図３に示す各層における配線パターン２３０の所定のコンタクト領域２５２に各々接続される。

尚、第１導電側配線８２０と第２導電型配線８２２とは、図示しない層間絶縁膜を介して配線され、第１導電側配線８２０は対応する各発光素子の第１導電型半導体領域８６０に接続し、第２導電側配線８２２は対応する各発光素子の第２導電型半導体領域８６２に接続している。

図３５は、本実施の形態５の半導体複合装置８００の変形例を示す平面図である。
同図に示すように、この変形例では第１導電側配線８２０ａ，８２０ｂを左右２分割している。また、発光素子８４０ａ，８４０ｂ、発光素子８４２ａ，８４２ｂ及び発光素子８４４ａ，８４４ｂの各材料も、左右の群で分割している。このようの形成することで、この分割に対応して同一発光波長の群を複数に割り当てたり、全て別の波長にしたりするなど、種々の変形が可能である。

尚、上記の例では、各列に８個のＬＥＤを示しているが、この数を限定するものではない。また上記の例では、ＬＥＤを３列に配列しているが、この数を限定するものではない。更に、発光素子の配列、配線の接続は、例えば図３５に示したような形態の他に、種々の変形が可能である。その他、パッド配置も、全て１列にする、千鳥配置で複数列にするなど、種々の変形が可能である。

以上のように、本実施の形態の半導体複合装置によれば、集積回路領域上に複数の材料の複数の素子を配列する形態としたので、半導体複合装置のサイズを大幅に削減できる。また、発光素子の配列においても、自由度が大きくなり、発光時の色調、強度などの制御性に優れた装置を実現できる。

実施の形態６．
図３６は、本発明による実施の形態６の半導体複合装置の断面を概略的に示す要部断面図である。この半導体複合装置９００が前記した実施の形態１の半導体複合装置と主に異なる点は、平坦化領域の積層構造である。従って、この半導体複合装置９００が、前記した実施の形態１の半導体複合装置１００と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。尚、この断面は、例えば実施の形態１において、図２の断面図が示す図１の半導体複合装置におけるＡ−Ａ線の切り取り位置に対応する部分の断面を示すものとする。

同図において、９０１はガラス基板、９１１は多結晶Ｓｉを使った素子層である。９１２ａ〜９１７ａは第１層目の配線層であり、９１２ａは第１層目配線層のメタルパターン（実配線パターン又は、実配線パターンと補正パターン）、９１３ａは絶縁膜、９１４ａは補正パターン、９１５ａはより平坦化を向上させるための塗布材料層、９１６ａは層間絶縁膜で例えばＳｉＯ_２層で、例えばＣＶＤ膜またはスパッタ膜またはＳＯＧ膜、９１７ａは例えばＳｉＮ層で、例えばＣＶＤ膜をそれぞれ示している。９１２ｂ〜９１７ｂは第２層目の配線層であり、前記した第１層目の配線層９１２ａ〜９１７ａを同様に構成されている。９２０層は例えば塗布膜で、例えば有機材料膜または酸化物材料膜である。９２２層は、有機材料膜９２０上にポンディングした半導体薄膜を示している。

図３７は、本実施の形態の半導体複合装置９００の変形例を示す図である。尚、図３６と共通する部分には同一の符号を付している。

平坦化のための補正パターンは、図３７に示すように、塗布膜９５０ａ，９５０ｂを設けて凹凸を軽減した層上に、補正パターン９５２ａ，９５２ｂをメタル層や絶縁材料層で等形成した後、再度塗布膜層９５４ａ，９５４ｂ層を設けることによりさらに凹凸を補正することもできる。このような塗布膜／補正パターン／塗布膜の構成は、前記した実施の形態１〜５の構成においても組み合わせることもできる。尚、９５６ａ，９５６ｂは、絶縁層である。

また、多結晶ポリＳｉ層（９１１）及びその上の平坦化多層配線層（ここでは、塗布層９２０より下の層まで）で形成し、或いはその上に半導体薄膜をポンディングした構造体を、ガラス基板から剥離し、絶縁材料であるプラスチック基板、セラミック基板、金属基板上に移植して半導体複合装置を形成することもできる。また、多結晶Ｓｉに代えて、アモルファスＳｉや有機材料を使ったものなどの薄膜あるいは厚膜によって回路を設けることもできる。

以上のように、本実施の形態の半導体複合装置よれば、薄膜或いは厚膜材料を使った回路上に半導体薄膜を設けることにより、前記した各実施の形態と同様に、半導体複合装置に必要な基板面積の低減を図ることができる。また、薄膜或いは厚膜材料を使った回路上に半導体薄膜を設けることにより、この半導体複合装置を、例えばガラス基板から別の基板への移植を容易に移植できる。

実施の形態７．
図３８は、本発明のＬＥＤヘッドに基づく実施の形態７のＬＥＤプリントヘッド１２００を示す図である。

同図に示すように、ベース部材１２０１上には、ＬＥＤユニット１２０２が搭載されている。このＬＥＤユニット１２０２は、実施の形態１乃至６の何れかの半導体複合装置が実装基板上に搭載されたものである。図３９は、このＬＥＤユニット１２０２の一構成例を示す平面配置図で、実装基板１２０２ｅ上には、前記した各実施の形態で説明した、発光部と駆動部を複合した半導体複合装置が、発光部ユニット１２０２ａとして長手方向に沿って複数配設されている。実装基板１２０２ｅ上には、その他に、電子部品が配置されて配線が形成されている電子部品実装、配線及び接続のためのエリア１２０２ｂ、１２０２ｃ、及び外部から制御信号や電源などを供給するためのコネクタ１２０２ｄ等が設けられている。

発光部ユニット１２０２ａの発光部の上方には、発部から出射された光を集光する光学素子としてのロッドレンズアレイ１２０３が配設されている。このロッドレンズアレイ１２０３は、柱状の光学レンズを発光部ユニット１２０２ａの直線状に配列された発光部（例えば、図６における半導体層３１２の配列）に沿って多数配列したもので、光学素子ホルダに相当するレンズホルダ１２０４によって所定位置に保持されている。

このレンズホルダ１２０４は、同図に示すように、ベース部材１２０１及びＬＥＤユニット１２０２を覆うように形成されている。そして、ベース部材１２０１、ＬＥＤユニット１２０２、及びレンズホルダ１２０４は、ベース部材１２０１及びレンズホルダ１２０４に形成された開口部１２０１ａ，１２０４ａを介して配設されるクランパ１２０５によって一体的に挟持されている。従って、ＬＥＤユニット１２０２で発生した光はロッドレンズアレイ１２０３を通して、所定の外部部材に照射される、このＬＥＤプリントヘッド１２００は、例えば電子写真プリンタや電子写真コピー装置等の露光装置として用いられる。

以上のように、本実施の形態のＬＥＤヘッドによれば、ＬＥＤユニット１２０２として、前記した実施形態１乃至６の各実施の形態で示した半導体複合装置の何れかが使用されるため、高品質で信頼性の高いＬＥＤヘッドを提供することができる。

実施の形態８．
図４０は、本発明の画像形成装置に基づく実施の形態８の画像形成装置１３００の要部構成を模式的に示す要部構成図である。

同図に示すように、画像形成装置１３００内には、イエロー、マゼンダ、シアン、ブラックの各色の画像を、各々に形成する四つのプロセスユニット１３０１〜１３０４が記録媒体１３０５の搬送経路１３２０に沿ってその上流側から順に配置されている。これらのプロセスユニット１３０１〜１３０４の内部構成は共通しているため、例えばシアンのプロセスユニット１３０３を例にとり、これらの内部構成を説明する。

プロセスユニット１３０３には、像担持体として感光ドラム１３０３ａが矢印方向に回転可能に配置され、この感光体ドラム１３０３ａの周囲にはその回転方向上流側から順に、感光ドラム１３０３ａの表面に電気供給して帯電させる帯電装置１３０３ｂ、帯電された感光体ドラム１３０３ａの表面に選択的に光を照射して静電潜像を形成する露光装置３１０３ｃが配設される。更に、静電潜像が形成された感光体ドラム１３０３ａの表面に、所定色（シアン）のトナーを付着させて顕像を発生させる現像装置１３０３ｄ、及び感光体ドラム１３０３ａの表面に残留したトナーを除去するクリーニング装置１３０３ｅが配設される。尚、これら各装置に用いられているドラム又はローラは、図示しない駆動源及びギアによって回転させられる。

また、画像形成装置１３００は、その下部に、紙等の記録媒体１３０５を堆積した状態で収納する用紙カセット１３０６を装着し、その上方には記録媒体１３０５を１枚ずつ分離させて搬送するためのホッピングローラ１３０７を配設している。更に、記録媒体１３０５の搬送方向における、このホッピングローラ１３０７の下流側には、ピンチローラ１３０８，１３０９と共に記録媒体１３０５を挟持することによって、記録媒体１３０５の斜行を修正し、プロセスユニット１３０１〜１３０４に搬送するレジストローラ１３１０，１３１１を配設している。これ等のホッピングローラ１３０７及びレジストローラ１３１０，１３１１は、図示しない駆動源及びギアによって連動回転する。

プロセスユニット１３０１〜１３０４の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ１３１２が配設されている。そして、感光体ドラム１３０１ａ〜１３０４ａ上のトナーを記録媒体１３０５に付着させるために、感光体ドラム１３０１ａ〜１３０４ａの表面とこれらの各転写ローラ１３１２の表面との間に所定の電位差が生じるように構成されている。

定着装置３１３は、加熱ローラとバックアップローラとを有し、記録媒体１３０５上に転写されたトナーを加圧、加熱することによって定着させる。また、排出ローラ１３１４，１３１５は、定着装置１３１３から排出された記録媒体１３０５を、排出部のピンチローラ１３１６，１３１７と共に挟持し、記録媒体スタッカ部１３１８に搬送する。尚、排出ローラ１３１４，１３１５は、図示されない駆動源及びギアによって連動回転する。ここで使用される露光装置１３０３ｃとしては、実施形態１２で説明したＬＥＤプリントヘッド１２００が用いられる。

次に、前記構成の画像形成装置の動作について説明する。
まず、用紙カセット１３０６に堆積した状態で収納されている記録媒体１３０５がホッピングローラ１３０７によって、上から１枚ずつ分離されて搬送される。続いて、この記録媒体１３０５は、レジストローラ１３１０，１３１１及びピンチローラ１３０８，１３０９に挟持されて、プロセスユニット１３０１の感光ドラム１３０１ａ及び転写ローラ１３１２に搬送される。その後、記録媒体１３０５は、感光体ドラム１３０１ａ及び転写ローラ１２１２に挟持され、その記録画面にトナー画像が転写されると同時に感光体ドラム１３０１ａの回転によって搬送される。

同様にして、記録媒体１３０５は、順次プロセスユニット１３０２〜１３０４を通過し、その通過過程で、各露光装置１３０１ｃ〜１３０４ｃにより形成された静電潜像を、現像装置１３０１ｄ〜１３０４ｄによって現像した各色のトナー像がその記録画面に順次転写され重ね合わせられる。そして、その記録面上に各色のトナー像が重ね合わせられた後、定着装置１３１３によってトナー像が定着された記録媒体１３０５は、排出ローラ１３１４，１３１５及びピンチローラ１３１６，１３１７に挟持されて、画像形成装置１３００の外部の記録媒体スタッカ部１３１８に排出される。以上の過程を経て、カラー画像が記録媒体１３０５上に形成される。

以上のように、本実施の形態の画像形成装置によれば、前記した実施の形態１２で説明したＬＥＤプリントヘッドを採用するため、小型で、信頼性の高い画像形成装置を提供することができる。

尚、前記した実施の形態１〜６まででは、半導体複合装置の半導体薄膜層に形成される半導体素子として、発光素子（ＬＥＤ）を形成した例について説明したが、これに限定されるものではなく、この発光素子に代えて受光素子を形成する、或いはこれ等の光素子だけでなく、その他の半導体素子を形成してもよいなど、種々の態様を取り得るものである。

また、前記した特許請求の範囲、及び実施の形態において、「上」、「下」と言った言葉を使用したが、これらは便宜上であって、各装置を配置する状態における絶対的な位置関係を限定するものではない。

本発明による実施の形態１の半導体複合装置の要部構成を概略的に示す平面図である。 図１に示す半導体複合装置をＡ−Ａ線で切る断面を概略的に示す要部断面図である 多層配線層の各層に設けられ、平坦化を図るための、回路動作に関わらない補正パターンの模式的概念図である。 補正パターンを使った平坦化領域上に半導体素子を有する半導体薄膜を設けた形態の断面模式図である。 図４の断面模式図に示す断面を有する半導体複合装置の平面模式図である。 半導体薄膜層の形態例として、別の発光素子アレイの形態例を示す模式図である。 半導体薄膜層の形態例として、別の発光素子アレイの形態例を示す模式図である。 半導体薄膜層の形態例として、別の発光素子アレイの形態例を示す模式図である。 半導体薄膜層に、素子分離によって発光素子を形成する場合の形成例を示す説明図である。 半導体薄膜層に、素子分離によって発光素子を形成する場合の形成例を示す説明図である。 半導体薄膜層に、選択拡散型で発光素子を形成する場合の形成例を示す説明図である。 半導体薄膜層に、選択拡散型で発光素子を形成する場合の形成例を示す説明図である。 本実施の形態の半導体複合装置（図１）の変形例を示す図である。 本実施の形態の半導体複合装置（図１）の変形例を示す図である。 本実施の形態の半導体複合装置（図１）の変形例を示す図である。 本実施の形態の半導体複合装置（図１）の変形例を示す図である。 本発明に基づく実施の形態２の半導体複合装置の要部構成を概略的に示す平面図である。 図１７に示す集積回路領域からはみ出したはみ出し領域において、Ｂ−Ｂ線で切る断面を模式的に示す要部断面図である。 はみ出し領域において形成された補正パターンの平面形状を模式的に示す部分拡大図である。 はみ出し領域において形成された補正パターンの別の形状例を示す図である。 はみ出し領域において形成された補正パターンの別の形状例を示す図である。 はみ出し領域において形成された補正パターンの別の形状例を示す図である。 はみ出し領域において形成された補正パターンの別の形状例を示す図である。 はみ出し領域において形成された補正パターンの別の形状例を示す図である。 実施の形態２において、平坦化領域と集積回路領域との関係における別の形態を示す図である。 実施の形態２において、平坦化領域と集積回路領域との関係における更に別の形態を示す図である。 半導体複合チップをダイシングして個片チップにする際の説明に供する図である。 半導体複合チップをダイシングして個片チップにする際の説明に供する図である。 本発明の実施の形態３の半導体複合装置の要部構成を概略的に示す平面図である。 ベタメタル層の領域が平坦化領域よりも小さいが、半導体薄膜のボンディング領域よりも大きい例を示す平面図である。 ベタメタル層の領域が平坦化領域よりも大きい例を示す平面図である。 図３０に示すボンディング領域において、Ｃ−Ｃ線で切る断面を模式的に示す要部断面図である。 本発明による実施の形態４の半導体複合装置の断面を概略的に示す要部断面図である。 本発明による実施の形態５の半導体複合装置の要部構成を概略的に示す平面図である。 本実施の形態５の半導体複合装置の変形例を示す平面図である。 本発明による実施の形態６の半導体複合装置の断面を概略的に示す要部断面図である。 本実施の形態の半導体複合装置の変形例を示す図である。 本発明のＬＥＤヘッドに基づく実施の形態７のＬＥＤプリントヘッドを示す図である。 実施の形態７のＬＥＤユニットの一構成例を示す平面配置図である。 本発明の画像形成装置に基づく実施の形態８の画像形成装置の要部構成を模式的に示す要部構成図である。

符号の説明

１００ 半導体複合装置、 １０１ Ｓｉ基板、 １０２ 集積回路領域、 １０３ パッド、 １０４ 平坦化領域、 １０５ ボンディング領域、 ２００ 半導体複合装置、 ２１０ 第１の層間絶縁膜、 ２１０ａ，２１０ｂ 酸化物膜、 ２１１ 第２の層間絶縁膜（ＳＯＧ膜）、 ２１２ 第２の層間絶縁膜（ＳｉＯ_２膜）、 ２１３ ＳＯＧ膜、 ２１４ ＳｉＯ_２膜、 ２１５ ＳＯＧ膜、 ２１６ ＳｉＯ_２膜、 ２１７ 窒化物膜（ｐ−ＣＶＤＳｉＮ膜）、 ２２０ 塗布膜、 ２２１ 半導体薄膜、 ２３０ 配線パターン（メタル配線）、 ２３２ 補正パターン、 ２３２ａ ライン状パターン、 ２３２ｂ 小片パターン、 ２３２ｃ 小片パターン、 ２３２ｄ ベタ状パターン、 ２５１ 動作領域、 ２５２ コンタクト領域、 ２７２ 誘電体膜層、 ２７３ 反射メタル層、 ２７４ 有機材料層、 ３００ 半導体薄膜層、 ３１１ 半導体層、 ３１２ 半導体層、 ３１５ 層間絶縁膜、 ３１６ 第２導電側電極、 ３２１ 第１導電側の電極コンタクト、 ３２２ 第１導電側配線、 ３５０ 透明電極、 ３５１ 配線用メタルコンタクト、 ３６１ 第２導電側配線、 ３６２ 第１導電側配線、 ４００ 半導体薄膜層、 ４１１ 選択不純物拡散領域、 ４１２ 第２導電側コンタクト層、 ４１３ 第２導電側電極、 ４１４ 層間絶縁膜、 ５００ 半導体薄膜層、 ５１０ 第１導電型ボンディング層、 ５１１ 第１導電型導通層、 ５１２ 第１導電型コンタクト層、 ５１３ 第１導電型エッチング停止層、 ５１４ 第１導電型分離層、 ５１５ 第１導電型クラッド層、 ５１６ 第１導電型活性層、 ５１７ 第２導電型クラッド層、 ５１８ 第２導電型コンタクト層、 ５５１ 第１導電型ＧａＡｓ層、 ５５２ 第１導電型下クラッド層、 ５５２ａ Ａｌ_ｘ１Ｇａ_１−ｘ１Ａｓ層、 ５５２ｂ Ａｌ_ｘ２Ｇａ_１−ｘ２Ａｓ層、 ５５３ 第１導電型活性層、 ５５４ 上クラッド層、 ５５４ａ Ａｌ_ｚ１Ｇａ_１−ｚ１Ａｓ層、 ５５４ｂ Ａｌ_ｚ２Ｇａ_１−ｚ２Ａｓ、 ５５５ コンタクト層、 ６００ 半導体複合装置、 ６１０ はみ出し領域、 ６２０ ダイシングライン、 ６５０ 半導体複合装置、 ６６１ ベタメタル層、 ６６２ ＳｉＯ_２層、 ６６３ 窒化物薄膜、 ７００ 半導体複合装置、 ７１０ 第１の層間絶縁膜、 ７１１ 第２の層間絶縁膜、 ７１２ａ メタルパターン、 ７１３ａ 第３の絶縁膜、 ７１４ａ 誘電体材料パターン、 ７１５ａ 第４の層間絶縁膜、 ７１６ａ 第５の層間絶縁膜、 ７１７ａ 第６の層間絶縁膜、 ７１２ｂ〜７１７ｂ 第２層目の配線層、 ７１２ｃ 第３層目配線層のメタル層、 ７２０ ＳｉＯ_２層、 ７２１ ＳｉＮ層、 ７２２ 塗布材料膜、 ７２３ 半導体薄膜、 ８００ 半導体複合装置、 ８２０ 第１導電側配線、 ８２０ａ 第１導電側配線、 ８２０ｂ 第１導電側配線、 ８２２ 第２導電型配線、 ８４０ 発光素子、 ８４０ａ 発光素子、 ８４０ｂ 発光素子、 ８４２ 発光素子、 ８４２ａ 発光素子、 ８４２ｂ 発光素子、 ８４４ 発光素子、 ８４２ａ 発光素子、 ８４２ｂ 発光素子、 ８５０ パッド、 ８５２ 出力パッド、 ８５４ 出力パッド、 ８６０ 第１導電型半導体領域、 ８６２ 第２導電型半導体領域、 ９００ 半導体複合装置、 ９１１ 多結晶Ｓｉを使った素子層、 ９１２ａ 第１層目配線層のメタルパターン、 ９１３ａ 絶縁膜、 ９１４ａ 補正パターン、 ９１５ａ 塗布材料層、 ９１６ａ 層間絶縁膜、 ９１７ａ ＳｉＮ層、 ９１２ｂ〜９１７ｂ 第２層目の配線層、 ９２０ 塗布膜、 ９２２ 半導体薄膜、 ９５０ａ，９５０ｂ 塗布膜、 ９５２ａ，９５２ｂ 補正パターン、 ９５４ａ，９５４ｂ 塗布膜層、 ９５６ａ，９５６ｂ 絶縁層、 １２００ ＬＥＤプリントヘッド、 １２０１ ベース部材、 １２０２ ＬＥＤユニット、 １２０２ａ 発光部ユニット、 １２０３ ロッドレンズアレイ、 １２０４ レンズホルダ、 １２０５ クランパ、 １３００ 画像形成装置、 １３０１，１３０２，１３０３，１３０４ プロセスユニット、 １３０１ａ〜１３０４ａ 感光体ドラム、 １３０３ｂ 帯電装置、 １３０３ｃ 露光装置、 １３０３ｄ 現像装置、 １３０３ｅ クリーニング装置、 １３０５ 記録媒体、 １３０６ 用紙カセット、 １３０７ ホッピングローラ、 １３０８，１３０９ ピンチローラ、 １３１０，１３１１ レジストローラ、 １３１２ 転写ローラ、 １３１３ 定着装置、 １３１４，１３１５ 排出ローラ、 １３１６，１３１７ ピンチローラ、 １３１８ 記録媒体スタッカ部。

Claims (25)

1. 基板と、
   前記基板上に形成され、１又は複数の配線層を備えた回路群と、
   前記配線層の上方に形成された塗布材料層と、
   半導体素子を備えて前記塗布材料層の上にボンディングされる半導体薄膜層と
   を有し、
   それぞれの前記配線層の空隙領域に回路動作機能を担わない補正パターンを備え、
   前記配線層のうち、最上層の表面の平坦性が２００ｎｍ以下であり、
   前記塗布材料層の前記半導体薄膜層側の表面の粗さが１０ｎｍ以下である
   ことを特徴とする半導体複合装置。
2. 前記塗布材料層の塗布材料が有機材料であることを特徴とする請求項１記載の半導体複合装置。
3. 前記塗布材料層の塗布材料が酸化物材料であることを特徴とする請求項３記載の半導体複合装置。
4. 前記補正パターンは、
   分割形成されていることを特徴とする請求項１記載の半導体複合装置。
5. 前記補正パターンの厚さは、
   前記配線層の回路動作機能を担う配線パターンの厚さと略等しいことを特徴とする請求項１記載の半導体複合装置。
6. 前記補正パターンの厚さは、
   前記配線層における配線パターンの底面を基準とした配線を被覆する領域の絶縁膜材料層上の高さと、前記配線パターンの底面を基準とした配線パターン間領域の絶縁膜材料層上の高さとの差、に略等しいことを特徴とする請求項１記載の半導体複合装置。
7. 前記分割された補正パターンは、
   隣接する補正パターン間距離が、該補正パターンの厚さ以下に形成された群をなすことを特徴とする請求項４記載の半導体複合装置。
8. 前記分割された補正パターンは、
   隣接する補正パターン間距離が、１μｍ以下であることを特徴とする請求項４記載の半導体複合装置。
9. 前記分割された補正パターンは、
   正方形パターンと長方形パターンであり、これらが組み合わされていることを特徴とする請求項４記載の半導体複合装置。
10. 前記分割された補正パターンは、
    複数のパターンサイズを有し、複数の異なるピッチで形成されていることを特徴とする請求項４記載の半導体複合装置。
11. 前記回路群が備える配線層の少なくとも一部に、形成された後パターニングされないベタパターンを備えたことを特徴とする請求項１記載の半導体複合装置。
12. 前記配線層の前記最上層と前記塗布材料層との間にベタメタル層が設けられていることを特徴とする請求項１記載の半導体複合装置。
13. 前記補正パターンが、
    前記回路群が存在する回路領域の外周領域に延在していることを特徴とする請求項１記載の半導体複合装置。
14. 前記半導体薄膜層が、
    複数配設されていることを特徴とする請求項１記載の半導体複合装置。
15. 前記基板が、
    単結晶Ｓｉであることを特徴とする請求項１記載の半導体複合装置。
16. 前記回路群は、
    単結晶Ｓｉ内に形成された素子を備えていることを特徴とする請求項１５記載の半導体複合装置。
17. 前記半導体薄膜層は、
    化合物半導体材料を含むことを特徴とする請求項１記載の半導体複合装置。
18. 前記半導体薄膜層は、
    単結晶Ｓｉ材料を含むことを特徴とする請求項１記載の半導体複合装置。
19. 前記半導体薄膜層が、
    複数の材料を備えていることを特徴とする請求項１７又は１８記載の半導体複合装置。
20. 前記基板が絶縁体材料であることを特徴とする請求項１記載の半導体複合装置。
21. 前記絶縁体材料が、
    ガラス、或いはセラミックであることを特徴とする請求項２０記載の半導体複合装置。
22. 前記基板が、
    メタルであることを特徴とする請求項１記載の半導体複合装置。
23. 前記回路群を構成する材料が、
    アモルファスＳｉ、多結晶Ｓｉ、或いは有機材料を含むことを特徴とする請求項１記載の半導体複合装置。
24. 前記半導体素子としてのＬＥＤ素子が形成された請求項１に記載の半導体複合装置と、
    前記半導体複合装置に形成された前記ＬＥＤ素子の光を導くレンズアレイと
    を備える
    ことを特徴とするＬＥＤヘッド。
25. 像担持体と、
    帯電された前記像担持体の表面に選択的に光を照射して静電潜像を形成する露光部と、前記静電潜像を現像する現像部とを有し、記録媒体上に前記現像部により現像された画像を形成する画像形成装置であって、
    前記露光部として、請求項２４記載のＬＥＤヘッドを用いたことを特徴とする画像形成装置。

Images