JP2005057003A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2005057003A
JP2005057003A JP2003285158A JP2003285158A JP2005057003A JP 2005057003 A JP2005057003 A JP 2005057003A JP 2003285158 A JP2003285158 A JP 2003285158A JP 2003285158 A JP2003285158 A JP 2003285158A JP 2005057003 A JP2005057003 A JP 2005057003A
Authority
JP
Japan
Prior art keywords
wiring
dummy pattern
integrated circuit
circuit device
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003285158A
Other languages
English (en)
Inventor
Hidetaka Nishimura
英孝 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003285158A priority Critical patent/JP2005057003A/ja
Priority to CNA2004100698861A priority patent/CN1581478A/zh
Priority to US10/903,596 priority patent/US20050023568A1/en
Priority to TW093122863A priority patent/TWI246742B/zh
Priority to KR1020040060225A priority patent/KR100610703B1/ko
Publication of JP2005057003A publication Critical patent/JP2005057003A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンを備えていながら、該ダミーパターンと配線との間の対向容量を好適に抑制することのできる半導体集積回路装置を提供する。
【解決手段】同一層の配線（配線パターン）３ａ、３ｂ間にそれら配線材料と同一の材料にて形成されるダミーパターン３Ｄとして、その形状を、少なくとも隣り合う配線との間の対向容量（寄生容量）が同配線との平行面を有する直方体に比べて減少される形状とする。具体的には、このダミーパターン３Ｄは、隣り合う配線（配線パターン）３ａ、３ｂに対して略４５°傾斜した柱面を備える直方体形状をもって形成される。
【選択図】 図１

Description

この発明は、半導体基板上に複数の層にわたって配線が敷設される多層配線構造を有する半導体集積回路装置、より詳しくは、それら配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンを有する半導体集積回路装置に関する。
周知のように、半導体集積回路装置をさらに高集積化する構造として、半導体基板上に複数の層にわたって配線が敷設される多層配線構造がある。このような構造を有する半導体集積回路装置では、配線層に配線密度の密な部分と疎な部分が含まれることで、これら両者の上に成膜される絶縁膜には自ずと段差が形成される。このため、こうした絶縁膜上に形成された上層の配線が上記段差部分において断線する等の問題が生じ、配線形成の信頼性の低下が避けられないものとなっている。
そこで従来は、こうした問題を解消するため、配線間隔の広い部分に配線と電気的に接続されない導体片（ダミーパターン）を同時形成して、上記段差の発生を緩和する方法なども提案されている。図５（ａ）および（ｂ）に、こうした構造を有する半導体集積回路装置の平面構造および断面構造の一例をそれぞれ模式的に示す。なお、図５（ａ）は、この半導体集積回路装置の平面構造の一部を示す拡大平面図、図５（ｂ）は図５（ａ）のＢ−Ｂ線に沿った断面図である。
図５（ｂ）に示されるように、この半導体集積回路装置は、基本的に、半導体基板１０と、絶縁膜２０と、第１の配線層３０と、層間絶縁膜層４０と、第２の配線層５０とが順次積層されて形成されている。
ここで、上記第１の配線層３０には、周知のフォトリソグラフィ技術等によって、基本的には図５（ａ）に示されるように、例えばアルミニウム等からなる配線パターン３０ａおよび３０ｂの間に、これら配線材料と同一材料からなる直方体形状のダミーパターン３０Ｄが形成されている。具体的には、上記配線パターン３０ａおよび３０ｂは互いに略平行となるように形成されており、上記直方体形状のダミーパターン３０Ｄはこれら配線との平行面をもって、各々略等間隔おいて斜めに並ぶ態様にて配設されている。
また、上記層間絶縁膜層４０は、具体的には、例えばｐ（プラズマ）−ＴＥＯＳ（テトラエトキシシラン）膜等からなる層間絶縁膜４０ａと、例えば平坦性に優れるＳＯＧ（スピンオングラス）膜等からなる層間絶縁膜４０ｂと、例えばｐ−ＴＥＯＳ膜等からなる層間絶縁膜４０ｃとが積層された構造となっている。そして、この層間絶縁膜４０ｃの上に、例えばアルミニウム等からなる配線パターン５０ａを有する上記第２の配線層５０が形成されている。
このように、上記ダミーパターン３０Ｄを配設して配線間の隙間を埋めることにより、上記第１の配線層３０の上に層間絶縁膜４０ａ〜４０ｃを成膜した場合の平坦化を図ることができるようになる。また、上記層間絶縁膜４０ａ〜４０ｃの成膜後に例えばＣＭＰを用いてさらに平坦化を図った場合においても、上記ダミーパターン３０Ｄを配設したことにより荷重の局部的な集中が緩和されるため、こうした荷重の集中等に起因した平坦性の悪化も回避することができるようになる。そして、こうして上層の第２の配線層５０の下地となる層間絶縁膜４０ｃの平坦性が高められることで、上述した上層配線の断線等も自ずと抑制されるようになる。
また従来、この種の半導体集積回路装置としては他にも、例えば特許文献１に見られるように、線状のダミーメタル（ダミーパターン）が隣り合う配線の間に配線と平行に形成された装置なども提案されている。
特開平１０−３３５３２６号公報
ところで、上述のようにダミーパターン３０Ｄを配設することで、上層配線の断線等の問題については確かにこれを解消することはできる。しかし、こうしてダミーパターン３０Ｄを配設することにより、上記配線パターン３０ａおよび３０ｂの間にはダミーパターン３０Ｄを介して自ずと対向容量、いわゆる寄生容量が生じるようになる。そして、こうして生じた寄生容量は回路動作の速度低下やノイズの増加等を引き起こし、ひいては当該半導体集積回路装置の回路特性を悪化させることとなる。
この発明は、こうした実情に鑑みてなされたものであり、配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンを備えていながら、該ダミーパターンを介した配線間の寄生容量を好適に抑制することのできる半導体集積回路装置を提供することを目的とする。
こうした目的を達成するため、請求項１に記載の発明では、半導体基板上に複数の層にわたって配線が敷設される多層配線構造を有し、それら配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンが配されてなる半導体集積回路装置として、前記ダミーパターンを、少なくとも隣り合う配線との間の対向容量が同配線との平行面を有する直方体に比べて減少される形状をもって形成されてなる構造としている。
半導体集積回路装置として、このような構造を有するダミーパターンを採用することにより、従来の隣り合う配線との平行面を有する直方体形状のダミーパターンを採用した半導体集積回路装置に比べて、前記ダミーパターンおよび隣り合う配線間の対向容量、いわゆる寄生容量は確実に低減される。このため、同構造を有する半導体集積回路装置によれば、上記ダミーパターンにより上層配線の下地の平坦性を高めつつ、前記ダミーパターンを介した配線間の寄生容量に起因する回路動作の速度低下やノイズの増加等についてもこれを的確に抑制することができるようになる。
また、請求項２に記載の半導体集積回路装置では、このようなダミーパターンを、前記隣り合う配線と対向する面が同配線に対して非平行となる面を含む多角柱形状をもって形成されてなる構造としている。
このような構造を有するダミーパターンの形状としては、例えば底面形状が菱形あるいは八角形あるいは三角形であるような多角柱等がある。そして、このような形状を有するダミーパターンを、前記隣り合う配線と対向する面が同配線に対して非平行となる面を含む態様にて形成している。このため、前記隣り合う配線からの距離を一定とした場合、前記ダミーパターンおよび隣り合う配線間の対向容量（寄生容量）は、少なくとも同配線との平行面を有する直方体形状のダミーパターンに比べて確実に減少することとなる。
また、請求項３に記載の半導体集積回路装置では、請求項１に記載の半導体集積回路装置において、前記ダミーパターンを、前記隣り合う配線と対向する面の配線からの距離が断続的もしくは連続的に変化する多角柱形状をもって形成されてなる構造としている。
このような構造を有するダミーパターンの形状としては、例えば底面形状が菱形あるいは八角形あるいは三角形であるような多角柱等がある。そして、このような形状を有するダミーパターンを、隣り合う配線と対向する面の配線からの距離が断続的もしくは連続的に変化する態様にて形成している。このため、先の請求項２に記載の発明と同様、前記隣り合う配線からの距離を一定とした場合、前記ダミーパターンおよび隣り合う配線間の対向容量（寄生容量）は、少なくとも同配線との平行面を有する直方体形状のダミーパターンに比べて確実に減少することとなる。
また、請求項４に記載の半導体集積回路装置では、請求項１に記載の半導体集積回路装置において、前記ダミーパターンを、前記隣り合う配線と対向する面の配線からの距離が連続的に変化する略円柱形状をもって形成されてなる構造としている。
こうして形成されるダミーパターンによっても、先の請求項２または３に記載の発明と同様、前記隣り合う配線からの距離を一定とした場合、前記ダミーパターンおよび隣り合う配線間の対向容量（寄生容量）は、少なくとも同配線との平行面を有する直方体形状のダミーパターンに比べて確実に減少することとなる。
一方、請求項５に記載の半導体集積回路装置では、半導体基板上に複数の層にわたって配線が敷設される多層配線構造を有し、それら配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンが配されてなる半導体集積回路装置として、前記ダミーパターンを、チップとして切り出された半導体基板の側面に対して全て非平行となる４つの柱面を備える直方体形状をもって形成されてなる構造としている。
一般に、前記配線層における配線は、チップとして切り出された半導体基板の側面に対して平行もしくは垂直となるように形成される。このため、前記ダミーパターンを、これら側面に対して全て非平行となる４つの柱面を備える直方体形状に形成することにより、それら全ての柱面に対して非平行となる配線が多くなる。すなわち、半導体集積回路装置として、このような構造を有するダミーパターンを採用すれば、先の請求項１〜４に記載の半導体集積回路装置と同様もしくはそれに準じた効果が得られるとともに、隣り合う配線に限らず、より多くの配線について、前記ダミーパターンとの間に生じる対向容量の低減を図ることができるようになる。
他方、請求項６に記載の半導体集積回路装置では、半導体基板上に複数の層にわたって配線が敷設される多層配線構造を有し、それら配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンが配されてなる半導体集積回路装置として、前記ダミーパターンを、互いに対向する面の距離が断続的もしくは連続的に変化する多角柱形状をもって形成されてなる構造としている。
半導体集積回路装置として、このような構造を有するダミーパターンを採用することによっても、一般的な配線の敷設方法に対して、前記ダミーパターンおよび隣り合う配線間の対向容量（寄生容量）の低減を図ることができるようになる。
また、請求項７に記載の半導体集積回路装置では、半導体基板上に複数の層にわたって配線が敷設される多層配線構造を有し、それら配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンが配されてなる半導体集積回路装置として、前記ダミーパターンは、互いに対向する面の距離が連続的に変化する略円柱形状をもって形成されてなる構造としている。
半導体集積回路装置として、このような構造を有するダミーパターンを採用すれば、配
線の任意の敷設方法に対して、前記ダミーパターンと隣り合う配線との間の対向容量（寄生容量）の低減を図ることができるようになる。
この発明にかかる半導体集積回路装置では、配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンを、少なくとも隣り合う配線との間の対向容量が同配線との平行面を有する直方体に比べて減少される形状をもって形成した。これにより、ダミーパターンを介した配線間の寄生容量は確実に低減され、該寄生容量に起因する回路動作の速度低下やノイズの増加等についてもこれを的確に抑制することができる。
図１に、本発明にかかる半導体集積回路装置の一実施の形態について、その構造を模式的に示す。この実施の形態にかかる半導体集積回路装置も、先の図５に例示した半導体集積回路装置と同様、前述のダミーパターンを配設することで上層配線の下地の平坦化を図っている。ただし、この実施の形態の半導体集積回路装置では、この図１に示される態様にて上記ダミーパターンを配置することにより、前述のダミーパターンおよび隣り合う配線間の対向容量（寄生容量）を抑制するようにしている。
図１（ａ）および（ｂ）は、この実施の形態にかかる半導体集積回路装置の平面構造および断面構造の一例をそれぞれ模式的に示したものである。なお、図１（ａ）は、この半導体集積回路装置の平面構造の一部を示す拡大平面図、図１（ｂ）は図１（ａ）のＢ−Ｂ線に沿った断面図である。
図１（ｂ）に示されるように、この実施の形態にかかる半導体集積回路装置も、基本的には、半導体基板１と、絶縁膜２と、第１の配線層３と、層間絶縁膜層４と、第２の配線層５とが順次積層されて形成されている。
ここで、上記第１の配線層３には、周知のフォトリソグラフィ技術等によって、基本的には図１（ａ）に示されるように、例えばアルミニウム等からなる配線パターン３ａおよび３ｂの間に、これら配線材料と同一材料からなる直方体形状のダミーパターン３Ｄが形成されている。具体的には、上記配線パターン３ａおよび３ｂは互いに略平行となるように形成されており、上記直方体形状のダミーパターン３Ｄはこれら配線に対して略４５°傾斜した柱面をもって、各々略等間隔おいて斜めに並ぶ態様にて配設されている。
また、上記層間絶縁膜層４は、具体的には、例えばｐ（プラズマ）−ＴＥＯＳ（テトラエトキシシラン）膜等からなる層間絶縁膜４ａと、例えば平坦性に優れるＳＯＧ（スピンオングラス）膜等からなる層間絶縁膜４ｂと、例えばｐ−ＴＥＯＳ膜等からなる層間絶縁膜４ｃとが積層された構造となっている。そして、この層間絶縁膜４ｃの上に、例えばアルミニウム等からなる配線パターン５ａを有する上記第２の配線層５が形成されている。
このように、上記ダミーパターン３Ｄを配設して配線間の隙間を埋めることにより、上記第１の配線層３の上に層間絶縁膜４ａ〜４ｃを成膜した場合の平坦化を図ることができるようになる。また、上記層間絶縁膜４ａ〜４ｃの成膜後に例えばＣＭＰを用いてさらに平坦化を図った場合においても、上記ダミーパターン３Ｄを配設したことにより荷重の局部的な集中が緩和されるため、こうした荷重の集中等に起因した平坦性の悪化も回避することができるようになる。そしてこの場合も、こうして上層の第２の配線層５の下地となる層間絶縁膜４ｃの平坦性が高められることで、前述した上層配線の断線等も自ずと抑制されるようになる。
次に、図２を用いて、この実施の形態に採用される上記ダミーパターン３Ｄの形状、並びに寸法についてその具体例を示す。なお、この図２は、上記ダミーパターン３Ｄの外観形状を、便宜上、左あるいは右方向に４５°傾けた方向から見た斜視図として示している。
このダミーパターン３Ｄの形状は同図２に示される通りであるが、その各部の寸法は、図２中のａ１〜ａ２およびｂ１〜ｂ２およびｃについて、例えばａ１＝ａ２＝ｂ１＝ｂ２＝０．４μｍ、ｃ＝０．３２μｍ〜１．０μｍといった設定となっている。そして、ダミーパターン３Ｄのこのような寸法に対し、図１に例示した上記配線パターン３ａおよび３ｂは、例えば幅０．４μｍ、厚さ（高さ）０．３２μｍ〜１．０μｍの寸法をもって形成されている。
一方、図３は、これら配線パターンやダミーパターンを有して形成される上記第１の配線層３のレイアウト例についてその一部を模式的に示したものである。なお、先の図１（ａ）は、同図３中に一点鎖線にて示される領域Ａ２０を拡大して示した平面図に相当する。
同図３に示すように、上記第１の配線層３のレイアウト設計に際しては、
（イ）まず、所要の数のダミーパターン３Ｄを、各々等間隔をおいて斜めに配列される態様にて基板全面に配置する。
（ロ）その後、この基板上に例えば図中Ｘ軸方向あるいはＹ軸方向に沿った配線パターン３ａ〜３ｃを配置する。
（ハ）これら配線パターン３ａ〜３ｃあるいはその周囲（図３に破線にて示される領域Ａ１１〜Ａ１３）と重なった部分のダミーパターン（図３に二点鎖線にて示されるダミーパターン３Ｄ'）についてはこれを削除する。
といった手順にて行われる。
なおこの際、上述のようにダミーパターン３Ｄを斜めに並べて配置したことで、所定の間隔をもつ配線間には必ずいずれかのダミーパターン３Ｄが配置されることとなる。また、上記ダミーパターン３Ｄを直方体形状としたことで、こうしたレイアウト設計において、あるいはその後工程として実際にエッチング等により加工を行う上においても、その作業性を高く維持することが可能となる。
本実施の形態においてはこのように、上記ダミーパターン３Ｄについてはこれを、図１あるいは図３に示したように、図中Ｘ軸方向あるいはＹ軸方向に沿った配線パターンのそれぞれに対して略４５°傾斜した柱面を備える直方体形状をもって形成することとしている。このため、このダミーパターン３Ｄが上記配線パターンのいずれと隣り合う場合であっても、隣り合う配線からの距離を一定とした場合、該ダミーパターン３Ｄと隣り合う配線との間の対向容量（寄生容量）は、同配線との平行面を有する直方体形状のダミーパターン（図５）に比べて確実に減少することとなる。さらに、該ダミーパターン３Ｄ同士の間の対向容量（寄生容量）も減少するので、結果としてダミーパターンを介した配線間の寄生容量を減少させることができる。
また、特に図示はしないが、上記半導体集積回路装置は、ウェーハをカットしてチップを切り取る工程、いわゆるダイシング工程に際して、先の図３中Ｘ軸方向あるいはＹ軸方向に沿った面を切り口として切り出されることとなる。すなわち、上記ダミーパターン３Ｄは、チップとして切り出された半導体基板の側面に対して全て略４５°傾斜した柱面を有する直方体形状となっている。そして、一般に配線は、先の図３に例示した配線パターン３ａ〜３ｃのように、上記チップとして切り出された半導体基板の側面に対して平行も
しくは垂直となるように形成されることが多い。すなわち、自ずとダミーパターン３Ｄの全ての柱面に対して非平行となる配線が多くなる。
以上説明したように、この実施の形態にかかる半導体集積回路装置によれば、以下のような優れた効果が得られるようになる。
（１）配線層間を平坦化するためのダミーパターン３Ｄを、隣り合う配線に対して略４５°傾斜した柱面を備える直方体形状とした。このため、配線からの距離を一定とした場合、隣り合う配線およびダミーパターン間の対向容量（寄生容量）を、同配線との平行面を有する直方体形状のダミーパターンに比べて確実に減少させることができる。このため、同構造を有する半導体集積回路装置によれば、上記ダミーパターンにより上層配線の下地の平坦性を高めつつ、前記配線間の寄生容量に起因する回路動作の速度低下やノイズの増加等についてもこれを好適に抑制することができるようになる。
（２）さらに、上記ダミーパターン３Ｄについて、その全ての柱面がチップとして切り出された半導体基板の側面に対して略４５°傾斜するように形成した。これにより、多くの配線について、前記ダミーパターンとの間に生じる対向容量（寄生容量）の低減を図ることができるようにもなる。
なお、本発明にかかる半導体集積回路装置は、上記実施の形態に限られることなく、例えば以下の形態にて実施することもできる。
・上記実施の形態では、層間絶縁膜層４を層間絶縁膜４ａ〜４ｃの３層から構成したが、層間絶縁膜層４の構成および材料等については一層とするなど任意である。
・上記実施の形態では、ダミーパターン３Ｄを斜めに並ぶ態様にて配置したが、ダミーパターン３Ｄの配置態様は任意であり、例えば縦方向および横方向に配列される態様にて配置した場合等についても本発明は適用できる。
・上記実施の形態では、ダミーパターン３Ｄを、隣り合う配線およびチップとして切り出された半導体基板の側面に対して全て略４５°傾斜する４つの柱面を備える直方体形状をもって形成される構造とした。しかし、同ダミーパターン３Ｄは、
（ａ）隣り合う配線と対向する面が同配線に対して非平行となる面を含む多角柱形状。
（ｂ）隣り合う配線と対向する面が同配線に対して平行となる面をもたない多角柱形状。
（ｃ）隣り合う配線と対向する面の配線からの距離が断続的もしくは連続的に変化する多角柱形状。
のいずれかを満たす構造であれば足りる。また、上記ダミーパターン３Ｄを、隣り合う配線と対向する面の配線からの距離が連続的に変化する略円柱形状としてもよい。すなわち、こうしたダミーパターンとしては、例えば図４（ａ）〜（ｌ）に例示するような形状を底面形状とする多角柱形状あるいは円柱形状のものなども適宜採用することができる。特に、上記ダミーパターン３Ｄを、互いに対向する面の距離が断続的もしくは連続的に変化する多角柱形状として形成すれば、一般的な配線の敷設方法に対して、前記ダミーパターンおよび隣り合う配線間の対向容量（寄生容量）の低減を図ることができるようになる。また、上記ダミーパターン３Ｄを、互いに対向する面の距離が連続的に変化する略円柱形状（図４（ｌ））として形成すれば、任意の方向の配線の敷設方法に対して、前記ダミーパターンと隣り合う配線との間の対向容量（寄生容量）の低減を簡便に図ることができるようになる。結局のところ、こうしたダミーパターンとして要は、少なくとも隣り合う配線との間の対向容量が同配線との平行面を有する直方体に比べて減少される形状であれば足りる。
・また、配線層に形成される配線パターンおよびダミーパターンの材料についてもアルミニウムに限られることはなく、例えば銅あるいはアルミニウム合金あるいは多結晶シリコン等でもよい。また、ダミーパターンの寸法についても任意であり、配線層に形成される配線の幅等に応じた望ましい寸法に設定することができる。
この発明にかかる半導体集積回路装置の一実施の形態について、（ａ）はその平面構造を模式的に示す平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿った断面図。 同実施の形態に用いられるダミーパターンについて、その外観形状を示す斜視図。 同実施の形態の半導体集積回路装置の配線層のレイアウト例を示す平面図。 （ａ）〜（ｌ）は、同実施の形態に用いられるダミーパターンの変形例について、その平面（底面）構造を模式的に示す平面図。 従来の半導体集積回路装置について、（ａ）はその平面構造を模式的に示す平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿った断面図。
符号の説明
１…半導体基板、２…絶縁膜、３、５…配線層、３ａ〜３ｃ、５ａ…配線パターン、３Ｄ…ダミーパターン、４…層間絶縁膜層、４ａ〜４ｃ…層間絶縁膜。

Claims (7)

  1. 半導体基板上に複数の層にわたって配線が敷設される多層配線構造を有し、それら配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンが配されてなる半導体集積回路装置において、
    前記ダミーパターンは、少なくとも隣り合う配線との間の対向容量が同配線との平行面を有する直方体に比べて減少される形状をもって形成されてなる
    ことを特徴とする半導体集積回路装置。
  2. 前記ダミーパターンは、前記隣り合う配線と対向する面が同配線に対して非平行となる面を含む多角柱形状をもって形成されてなる
    請求項１に記載の半導体集積回路装置。
  3. 前記ダミーパターンは、前記隣り合う配線と対向する面の配線からの距離が断続的もしくは連続的に変化する多角柱形状をもって形成されてなる
    請求項１に記載の半導体集積回路装置。
  4. 前記ダミーパターンは、前記隣り合う配線と対向する面の配線からの距離が連続的に変化する略円柱形状をもって形成されてなる
    請求項１に記載の半導体集積回路装置。
  5. 半導体基板上に複数の層にわたって配線が敷設される多層配線構造を有し、それら配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンが配されてなる半導体集積回路装置において、
    前記ダミーパターンは、チップとして切り出された半導体基板の側面に対して全て非平行となる４つの柱面を備える直方体形状をもって形成されてなる
    ことを特徴とする半導体集積回路装置。
  6. 半導体基板上に複数の層にわたって配線が敷設される多層配線構造を有し、それら配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンが配されてなる半導体集積回路装置において、
    前記ダミーパターンは、互いに対向する面の距離が断続的もしくは連続的に変化する多角柱形状をもって形成されてなる
    ことを特徴とする半導体集積回路装置。
  7. 半導体基板上に複数の層にわたって配線が敷設される多層配線構造を有し、それら配線層間の平坦化のために同一層の配線間に配線材料と同一材料からなるダミーパターンが配されてなる半導体集積回路装置において、
    前記ダミーパターンは、互いに対向する面の距離が連続的に変化する略円柱形状をもって形成されてなる
    ことを特徴とする半導体集積回路装置。
JP2003285158A 2003-08-01 2003-08-01 半導体集積回路装置 Withdrawn JP2005057003A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003285158A JP2005057003A (ja) 2003-08-01 2003-08-01 半導体集積回路装置
CNA2004100698861A CN1581478A (zh) 2003-08-01 2004-07-15 半导体集成电路装置
US10/903,596 US20050023568A1 (en) 2003-08-01 2004-07-29 Semiconductor integrated circuit device
TW093122863A TWI246742B (en) 2003-08-01 2004-07-30 Semiconductor integrated circuit device
KR1020040060225A KR100610703B1 (ko) 2003-08-01 2004-07-30 반도체 집적 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003285158A JP2005057003A (ja) 2003-08-01 2003-08-01 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2005057003A true JP2005057003A (ja) 2005-03-03

Family

ID=34101118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003285158A Withdrawn JP2005057003A (ja) 2003-08-01 2003-08-01 半導体集積回路装置

Country Status (5)

Country Link
US (1) US20050023568A1 (ja)
JP (1) JP2005057003A (ja)
KR (1) KR100610703B1 (ja)
CN (1) CN1581478A (ja)
TW (1) TWI246742B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095655A1 (ja) * 2005-03-11 2006-09-14 Matsushita Electric Industrial Co., Ltd. 半導体集積回路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258167B2 (ja) * 2006-03-27 2013-08-07 株式会社沖データ 半導体複合装置、ｌｅｄヘッド、及び画像形成装置
US7709962B2 (en) 2006-10-27 2010-05-04 Infineon Technologies Ag Layout structure having a fill element arranged at an angle to a conducting line
JP5494264B2 (ja) * 2010-06-14 2014-05-14 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
JP2014072379A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9793089B2 (en) 2013-09-16 2017-10-17 Kla-Tencor Corporation Electron emitter device with integrated multi-pole electrode structure
US20150076697A1 (en) * 2013-09-17 2015-03-19 Kla-Tencor Corporation Dummy barrier layer features for patterning of sparsely distributed metal features on the barrier with cmp
JP6434763B2 (ja) * 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
TWI740997B (zh) * 2017-08-03 2021-10-01 聯華電子股份有限公司 半導體結構
KR102397905B1 (ko) * 2017-12-27 2022-05-13 삼성전자주식회사 인터포저 기판 및 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695821B2 (ja) * 1988-03-22 1998-01-14 株式会社東芝 半導体集積回路装置
JP3724606B2 (ja) * 1995-05-22 2005-12-07 日立化成工業株式会社 半導体チップの接続構造及びこれに用いる配線基板
DE69618458T2 (de) * 1995-05-22 2002-11-07 Hitachi Chemical Co Ltd Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
JP2000286263A (ja) * 1999-03-29 2000-10-13 Nec Corp 半導体装置及びその製造方法
US6638863B2 (en) * 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
US7393755B2 (en) * 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095655A1 (ja) * 2005-03-11 2006-09-14 Matsushita Electric Industrial Co., Ltd. 半導体集積回路
US7541625B2 (en) 2005-03-11 2009-06-02 Panasonic Corporation Semiconductor integrated circuit

Also Published As

Publication number Publication date
CN1581478A (zh) 2005-02-16
US20050023568A1 (en) 2005-02-03
KR100610703B1 (ko) 2006-08-10
TW200511501A (en) 2005-03-16
TWI246742B (en) 2006-01-01
KR20050016055A (ko) 2005-02-21

Similar Documents

Publication Publication Date Title
US7663207B2 (en) Semiconductor device
JP2011134893A (ja) 半導体装置
US20160013133A1 (en) Air gap between tungsten metal lines for interconnects with reduced rc delay
JP2010219332A (ja) 多層配線層の電源配線構造およびその製造方法
US6943129B2 (en) Interconnection structure and method for designing the same
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
JP2007067372A (ja) 半導体装置
WO2006095655A1 (ja) 半導体集積回路
JP2005057003A (ja) 半導体集積回路装置
JP2007081044A (ja) 半導体装置
TWI485808B (zh) 半導體裝置及其製造方法
US20070200245A1 (en) Semiconductor device and pattern generating method
US8552534B2 (en) Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same
WO2011021342A1 (ja) 半導体装置
JP2007035771A (ja) 半導体装置及びその製造方法
JP2013120838A (ja) 半導体装置及び半導体チップ
JP5431037B2 (ja) 多層配線、多層配線のダミー配線配置方法、半導体装置およびその製造方法
JP2009252806A (ja) 半導体装置及びそのレイアウト方法
JP6120964B2 (ja) 半導体装置およびその製造方法
JP2006165040A (ja) 半導体装置及び半導体装置のパターン設計方法
JP2008124070A (ja) 半導体装置
JP2007087989A (ja) 半導体集積回路装置
US20220270993A1 (en) Semiconductor device and method of manufacturing the same
JP2005032768A (ja) 半導体装置
JP2009111073A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070731