KR20050016055A - 반도체 집적 회로 장치 - Google Patents

반도체 집적 회로 장치

Info

Publication number
KR20050016055A
KR20050016055A KR1020040060225A KR20040060225A KR20050016055A KR 20050016055 A KR20050016055 A KR 20050016055A KR 1020040060225 A KR1020040060225 A KR 1020040060225A KR 20040060225 A KR20040060225 A KR 20040060225A KR 20050016055 A KR20050016055 A KR 20050016055A
Authority
KR
South Korea
Prior art keywords
wiring
dummy pattern
integrated circuit
circuit device
semiconductor integrated
Prior art date
Application number
KR1020040060225A
Other languages
English (en)
Other versions
KR100610703B1 (ko
Inventor
니시무라히데따까
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050016055A publication Critical patent/KR20050016055A/ko
Application granted granted Critical
Publication of KR100610703B1 publication Critical patent/KR100610703B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

배선층간의 평탄화를 위해 동일 층의 배선 재료와 동일 재료로 이루어지는 더미 패턴을 구비하면서, 그 더미 패턴과 배선과의 사이의 대향 용량을 적절하게 억제할 수 있는 반도체 집적 회로 장치를 제공한다. 동일 층의 배선(배선 패턴)(3a, 3b) 사이에 그들 배선 재료와 동일한 재료로 형성되는 더미 패턴(3D)으로서, 그 형성을, 적어도 인접하는 배선과의 사이의 대향 용량(기생 용량)이 동일 배선과의 평행 면을 갖는 직방체에 비해 감소되는 형상으로 한다. 구체적으로는, 이 더미 패턴(3D)은, 인접하는 배선(배선 패턴)(3a, 3b)에 대하여 대략 45° 경사진 주면을 구비하는 직방체 형상으로 형성된다.

Description

반도체 집적 회로 장치{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은, 반도체 기판 위에 복수의 층에 걸쳐 배선이 깔리어 설치되는 다층 배선 구조를 갖는 반도체 집적 회로 장치, 보다 상세하게는, 이들 배선층간의 평탄화를 위해 동일 층의 배선간에 배선 재료와 동일 재료로 이루어지는 더미 패턴을 갖는 반도체 집적 회로 장치에 관한 것이다.
주지하는 바와 같이, 반도체 집적 회로 장치를 더욱 고집적화하는 구조로서, 반도체 기판 위에 복수의 층에 걸쳐 배선이 깔리어 설치되는 다층 배선 구조가 있다. 이러한 구조를 갖는 반도체 집적 회로 장치에서는, 배선층에 배선 밀도가 밀한 부분과 소한 부분이 포함됨으로써, 이들 양자의 위에 성막되는 절연막에는 자연히 단차가 형성된다. 이 때문에, 이러한 절연막 위에 형성된 상층의 배선이 상기 단차 부분에서 단선되는 등의 문제가 발생하여, 배선 형성의 신뢰성의 저하를 피할 수 없게 된다.
따라서 종래에는, 이러한 문제를 해소하기 위해, 배선 간격이 넓은 부분에 배선과 전기적으로 접속되지 않는 도체편(더미 패턴)을 동시에 형성하여, 상기 단차의 발생을 완화하는 방법 등도 제안되어 있다. 도 5의 (a) 및 (b)에, 이러한 구조를 갖는 반도체 집적 회로 장치의 평면 구조 및 단면 구조의 일례를 각각 모식적으로 도시한다. 또한, 도 5의 (a)는, 이 반도체 집적 회로 장치의 평면 구조의 일부를 도시하는 확대 평면도, 도 5의 (b)는 도 5의 (a)의 B-B선을 따라 취한 단면도이다.
도 5의 (b)에 도시한 바와 같이, 이 반도체 집적 회로 장치는, 기본적으로, 반도체 기판(10)과, 절연막(20)과, 제1 배선층(30)과, 층간 절연막층(40)과, 제2 배선층(50)이 순차적으로 적층되어 형성되어 있다.
여기서, 상기 제1 배선층(30)에는, 주지의 포토리소그래피 기술 등에 의해, 기본적으로는 도 5의 (a)에 도시한 바와 같이, 예를 들면 알루미늄 등으로 이루어지는 배선 패턴(30a, 30b) 사이에, 이들 배선 재료와 동일 재료로 이루어지는 직방체 형상의 더미 패턴(30D)이 형성되어 있다. 구체적으로는, 상기 배선 패턴(30a, 30b)은 상호 대략 평행하게 되도록 형성되어 있고, 상기 직방체 형상의 더미 패턴(30D)은 이들 배선과의 평행면을 갖고, 각각 대략 등간격으로 비스듬하게 배열되는 양태로 배치되어 있다.
또한, 상기 층간 절연막층(40)은, 구체적으로는, 예를 들면 p(플라즈마)-TEOS(테트라에톡시실란)막 등으로 이루어지는 층간 절연막(40a)과, 예를 들면 평탄성이 우수한 SOG(스핀-온-글라스)막 등으로 이루어지는 층간 절연막(40b)과, 예를 들면 p-TEOS막 등으로 이루어지는 층간 절연막(40c)이 적층된 구조로 되어 있다. 그리고, 이 층간 절연막(40c) 위에, 예를 들면 알루미늄 등으로 이루어지는 배선 패턴(50a)을 갖는 상기 제2 배선층(50)이 형성되어 있다.
이와 같이, 상기 더미 패턴(30D)을 배치하여 배선간의 간극을 매립함으로써, 상기 제1 배선층(30) 위에 층간 절연막(40a∼40c)을 성막한 경우의 평탄화를 도모할 수 있게 된다. 또한, 상기 층간 절연막(40a∼40c)의 성막 후에 예를 들면 CMP를 이용하여 더욱 평탄화를 도모한 경우에도, 상기 더미 패턴(30D)을 배치함으로써 하중의 국부적인 집중이 완화되기 때문에, 이러한 하중의 집중 등에 기인한 평탄성의 악화도 회피할 수 있게 된다. 그리고, 이렇게 해서 상층의 제2 배선층(50)의 기초가 되는 층간 절연막(40c)의 평탄성이 높아짐으로써, 상술한 상층 배선의 단선 등도 자연히 억제되게 된다.
또한 종래, 이러한 종류의 반도체 집적 회로 장치로서는 그 외에도, 예를 들면 특허 문헌1에 기재된 바와 같이, 선 형상의 더미 메탈(더미 패턴)이 인접하는 배선 사이에 배선과 평행하게 형성된 장치 등도 제안되어 있다.
[특허 문헌1]
일본 특개평10-335326호 공보
그런데, 상술한 바와 같이 더미 패턴(30D)을 배치함으로써, 상층 배선의 단선 등의 문제에 대해서는 확실하게 이것을 해소할 수 있다. 그러나, 이렇게 하여 더미 패턴(30D)을 배치함으로써, 상기 배선 패턴(30a, 30b) 사이에는 더미 패턴(30D)을 통해 자연히 대향 용량, 소위 기생 용량이 발생하게 된다. 그리고, 이렇게 하여 발생한 기생 용량은 회로 동작의 속도 저하나 노이즈의 증가 등을 야기하고, 나아가서는 해당 반도체 집적 회로 장치의 회로 특성을 악화시키게 된다.
본 발명은, 이러한 실정을 감안하여 이루어진 것으로, 배선층간의 평탄화를 위해 동일 층의 배선간에 배선 재료와 동일 재료로 이루어지는 더미 패턴을 구비하고 있으면서, 그 더미 패턴을 통한 배선간의 기생 용량을 적합하게 억제할 수 있는 반도체 집적 회로 장치를 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해, 제1항에 기재된 발명에서는, 반도체 기판 위에 복수의 층에 걸쳐 배선이 깔리어 설치되는 다층 배선 구조를 갖고, 이들 배선층간의 평탄화를 위해 동일 층의 배선간에 배선 재료와 동일 재료로 이루어지는 더미 패턴이 배치되어 이루어지는 반도체 집적 회로 장치로서, 상기 더미 패턴을, 적어도 인접하는 배선과의 사이의 대향 용량이 동일 배선과의 평행면을 갖는 직방체에 비해 감소되는 형상으로 형성되어 이루어지는 구조로 하고 있다.
반도체 집적 회로 장치로서, 이러한 구조를 갖는 더미 패턴을 채용함으로써, 종래의 인접하는 배선과의 평행면을 갖는 직방체 형상의 더미 패턴을 채용한 반도체 집적 회로 장치에 비해, 상기 더미 패턴 및 인접하는 배선간의 대향 용량, 소위 기생 용량은 확실하게 저감된다. 이 때문에, 동일 구조를 갖는 반도체 집적 회로 장치에 따르면, 상기 더미 패턴에 의해 상층 배선의 기초의 평탄성을 높이면서, 상기 더미 패턴을 통한 배선간의 기생 용량에 기인하는 회로 동작의 속도 저하나 노이즈의 증가 등에 대해서도 이것을 적확하게 억제할 수 있게 된다.
또한, 제2항에 기재된 반도체 집적 회로 장치에서는, 이러한 더미 패턴을, 상기 인접하는 배선과 대향하는 면이 동 배선에 대하여 비평행하게 되는 면을 포함하는 다각 기둥 형상으로 형성되어 이루어지는 구조로 하고 있다.
이러한 구조를 갖는 더미 패턴의 형상으로서는, 예를 들면 저면 형상이 마름모형 혹은 팔각형 혹은 삼각형인 다각 기둥 등이 있다. 그리고, 이러한 형상을 갖는 더미 패턴을, 상기 인접하는 배선과 대향하는 면이 동 배선에 대하여 비평행하게 되는 면을 포함하는 양태로 형성하고 있다. 이 때문에, 상기 인접하는 배선으로부터의 거리를 일정하게 한 경우, 상기 더미 패턴 및 인접하는 배선간의 대향 용량(기생 용량)은, 적어도 동일 배선과의 평행면을 갖는 직방체 형상의 더미 패턴에 비해 확실하게 감소되게 된다.
또한, 제3항에 기재된 반도체 집적 회로 장치에서는, 제1항에 기재된 반도체 집적 회로 장치에서, 상기 더미 패턴을, 상기 인접하는 배선과 대향하는 면의 배선으로부터의 거리가 단속적 혹은 연속적으로 변화되는 다각 기둥 형상으로 형성되어 이루어지는 구조로 하고 있다.
이러한 구조를 갖는 더미 패턴의 형상으로서는, 예를 들면 저면 형상이 마름모형 혹은 팔각형 혹은 삼각형인 다각 기둥 등이 있다. 그리고, 이러한 형상을 갖는 더미 패턴을, 인접하는 배선과 대향하는 면의 배선으로부터의 거리가 단속적 혹은 연속적으로 변화되는 양태로 형성하고 있다. 이 때문에, 앞의 제2항에 기재된 발명과 마찬가지로, 상기 인접하는 배선으로부터의 거리를 일정하게 한 경우, 상기 더미 패턴 및 인접하는 배선간의 대향 용량(기생 용량)은 적어도 동일 배선과의 평행면을 갖는 직방체 형상의 더미 패턴에 비해 확실하게 감소되게 된다.
또한, 제4항에 기재된 반도체 집적 회로 장치에서는, 제1항에 기재된 반도체 집적 회로 장치에서, 상기 더미 패턴을, 상기 인접하는 배선과 대향하는 면의 배선으로부터의 거리가 연속적으로 변화되는 대략 원주 형상으로 형성되어 이루어지는 구조로 하고 있다.
이렇게 하여 형성되는 더미 패턴에 의해서도, 앞의 제2항 또는 제3항에 기재된 발명과 마찬가지로, 상기 인접하는 배선으로부터의 거리를 일정하게 한 경우, 상기 더미 패턴 및 인접하는 배선간의 대향 용량(기생 용량)은, 적어도 동일 배선과의 평행면을 갖는 직방체 형상의 더미 패턴에 비해 확실하게 감소되게 된다.
한편, 제5항에 기재된 반도체 집적 회로 장치에서는, 반도체 기판 위에 복수의 층에 걸쳐 배선이 깔리어 설치되는 다층 배선 구조를 갖고, 이들 배선층간의 평탄화를 위해 동일 층의 배선간에 배선 재료와 동일 재료로 이루어지는 더미 패턴이 배치되어 이루어지는 반도체 집적 회로 장치로서, 상기 더미 패턴을, 칩으로서 잘라낸 반도체 기판의 측면에 대하여 모두 비평행하게 되는 4개의 주면(柱面)을 구비하는 직방체 형상으로 형성되어 이루어지는 구조로 하고 있다.
일반적으로, 상기 배선층에서의 배선은, 칩으로서 잘라낸 반도체 기판의 측면에 대하여 평행 혹은 수직으로 되도록 형성된다. 이 때문에, 상기 더미 패턴을, 이들 측면에 대하여 모두 비평행하게 되는 4개의 주면을 구비하는 직방체 형상으로 형성함으로써, 이들 모든 주면에 대하여 비평행하게 되는 배선이 많아진다. 즉, 반도체 집적 회로 장치로서, 이러한 구조를 갖는 더미 패턴을 채용하면, 앞의 제1항∼제4항에 기재된 반도체 집적 회로 장치와 마찬가지로 혹은 그것에 준한 효과가 얻어짐과 함께, 인접하는 배선에 한하지 않고, 보다 많은 배선에 대하여, 상기 더미 패턴과의 사이에 발생하는 대향 용량의 저감을 도모할 수 있게 된다.
한편, 제6항에 기재된 반도체 집적 회로 장치에서는, 반도체 기판 위에 복수의 층에 걸쳐 배선이 깔리어 설치되는 다층 배선 구조를 갖고, 이들 배선층간의 평탄화를 위해 동일 층의 배선간에 배선 재료와 동일 재료로 이루어지는 더미 패턴이 배치되어 이루어지는 반도체 집적 회로 장치로서, 상기 더미 패턴을, 상호 대향하는 면의 거리가 단속적 혹은 연속적으로 변화되는 다각 기둥 형상으로 형성되어 이루어지는 구조로 하고 있다.
반도체 집적 회로 장치로서, 이러한 구조를 갖는 더미 패턴을 채용함으로써도, 일반적인 배선의 설치 방법에 대하여, 상기 더미 패턴 및 인접하는 배선간의 대향 용량(기생 용량)의 저감을 도모할 수 있게 된다.
또한, 제7항에 기재된 반도체 집적 회로 장치에서는, 반도체 기판 위에 복수의 층에 걸쳐 배선이 깔리어 설치되는 다층 배선 구조를 갖고, 이들 배선층간의 평탄화를 위해 동일 층의 배선간에 배선 재료와 동일 재료로 이루어지는 더미 패턴이 배치되어 이루어지는 반도체 집적 회로 장치로서, 상기 더미 패턴은, 상호 대향하는 면의 거리가 연속적으로 변화되는 대략 원주 형상으로 형성되어 이루어지는 구조로 하고 있다.
반도체 집적 회로 장치로서, 이러한 구조를 갖는 더미 패턴을 채용하면, 배선의 임의의 설치 방법에 대하여, 상기 더미 패턴과 인접하는 배선 사이의 대향 용량(기생 용량)의 저감을 도모할 수 있게 된다.
<실시예>
도 1에, 본 발명에 따른 반도체 집적 회로 장치의 일 실시 형태에 대하여, 그 구조를 모식적으로 도시한다. 이 실시 형태에 따른 반도체 집적 회로 장치도, 앞의 도 5에 예시한 반도체 집적 회로 장치와 마찬가지로, 상술한 더미 패턴을 배치함으로써 상층 배선의 기초의 평탄화를 도모하고 있다. 단, 이 실시 형태의 반도체 집적 회로 장치에서는, 이 도 1에 도시한 양태로 상기 더미 패턴을 배치함으로써, 상술한 더미 패턴 및 인접하는 배선간의 대향 용량(기생 용량)을 억제하도록 하고 있다.
도 1의 (a) 및 (b)는, 이 실시 형태에 따른 반도체 집적 회로 장치의 평면 구조 및 단면 구조의 일례를 각각 모식적으로 도시한 것이다. 또한, 도 1의 (a)는, 이 반도체 집적 회로 장치의 평면 구조의 일부를 도시하는 확대 평면도, 도 1의 (b)는 도 1의 (a)의 B-B선을 따라 취한 단면도이다.
도 1의 (b)에 도시한 바와 같이, 이 실시 형태에 따른 반도체 집적 회로 장치도, 기본적으로는, 반도체 기판(1)과, 절연막(2)과, 제1 배선층(3)과, 층간 절연막층(4)과, 제2 배선층(5)이 순차적으로 적층되어 형성되어 있다.
여기서, 상기 제1 배선층(3)에는, 주지의 포토리소그래피 기술 등에 의해, 기본적으로는 도 1의 (a)에 도시한 바와 같이, 예를 들면 알루미늄 등으로 이루어지는 배선 패턴(3a, 3b) 사이에, 이들 배선 재료와 동일 재료로 이루어지는 직방체 형상의 더미 패턴(3D)이 형성되어 있다. 구체적으로는, 상기 배선 패턴(3a, 3b)은 상호 대략 평행하게 되도록 형성되어 있으며, 상기 직방체 형상의 더미 패턴(3D)은 이들 배선에 대하여 대략 45° 경사진 주면을 갖고, 각각 대략 등간격으로 비스듬하게 배열되는 양태로 배치되어 있다.
또한, 상기 층간 절연막층(4)은, 구체적으로는, 예를 들면 p(플라즈마)-TEOS (테트라에톡시실란)막 등으로 이루어지는 층간 절연막(4a)과, 예를 들면 평탄성이 우수한 SOG(스핀-온-글라스)막 등으로 이루어지는 층간 절연막(4b)과, 예를 들면 p-TEOS막 등으로 이루어지는 층간 절연막(4c)이 적층된 구조로 되어 있다. 그리고, 이 층간 절연막(4c) 위에, 예를 들면 알루미늄 등으로 이루어지는 배선 패턴(5a)을 갖는 상기 제2 배선층(5)이 형성되어 있다.
이와 같이, 상기 더미 패턴(3D)을 배치하여 배선간의 간극을 매립함으로써, 상기 제1 배선층(3) 위에 층간 절연막(4a∼4c)을 성막한 경우의 평탄화를 도모할 수 있게 된다. 또한, 상기 층간 절연막(4a∼4c)의 성막 후에 예를 들면 CMP를 이용하여 더욱 평탄화를 도모한 경우에도, 상기 더미 패턴(3D)을 배치함으로써 하중의 국부적인 집중이 완화되기 때문에, 이러한 하중의 집중 등에 기인한 평탄성의 악화도 회피할 수 있게 된다. 그리고 이 경우에도, 이렇게 하여 상층의 제2 배선층(5)의 기초가 되는 층간 절연막(4c)의 평탄성이 높아짐으로써, 상술한 상층 배선의 단선 등도 자연히 억제되게 된다.
다음으로, 도 2를 이용하여, 이 실시 형태에 채용되는 상기 더미 패턴(3D)의 형상, 및 치수에 대하여 그 구체예를 도시한다. 또한, 이 도 2는, 상기 더미 패턴(3D)의 외관 형상을, 편의상, 좌측 혹은 우측 방향으로 45° 기울인 방향으로부터 본 사시도로서 나타내고 있다.
이 더미 패턴(3D)의 형상은 도 2에 도시한 바와 같지만, 그 각 부의 치수는, 도 2에서의 a1∼a2 및 b1∼b2 및 c에 대하여, 예를 들면 a1=a2=b1=b2=0.4㎛, c=0.32㎛∼1.0㎛로 설정되어 있다. 그리고, 더미 패턴(3D)의 이러한 치수에 대하여, 도 1에 예시한 상기 배선 패턴(3a, 3b)은, 예를 들면 폭 0.4㎛, 두께(높이) 0.32㎛∼1.0㎛의 치수로 형성되어 있다.
한편, 도 3은 이들 배선 패턴이나 더미 패턴을 갖고 형성되는 상기 제1 배선층(3)의 레이아웃예에 대하여 그 일부를 모식적으로 도시한 것이다. 또한, 앞의 도 1의 (a)는, 도 3에서 일점쇄선으로 나타내는 영역 A20을 확대하여 도시한 평면도에 상당한다.
도 3에 도시한 바와 같이, 상기 제1 배선층(3)의 레이아웃 설계에서는,
(a) 우선, 소요의 수의 더미 패턴(3D)을, 각각 등간격으로 비스듬하게 배열되는 양태로 기판 전면에 배치하고,
(b) 그 후, 이 기판 위에 예를 들면 도면에서 X축 방향 혹은 Y축 방향을 따른 배선 패턴(3a∼3c)을 배치하고,
(c) 이들 배선 패턴(3a∼3c) 혹은 그 주위(도 3에 파선으로 나타내는 영역 A11∼A13)와 중첩된 부분의 더미 패턴(도 3에 이점 쇄선으로 나타내는 더미 패턴(3D'))에 대해서는 이것을 삭제하는
수순으로 행해진다.
또한, 이 때, 상술한 바와 같이 더미 패턴(3D)을 비스듬하게 배열하여 배치함으로써, 소정 간격을 갖는 배선간에는 반드시 어느 하나의 더미 패턴(3D)이 배치되게 된다. 또한, 상기 더미 패턴(3D)을 직방체 형상으로 함으로써, 이러한 레이아웃 설계에서, 혹은 그 후속 공정으로서 실제로 에칭 등에 의해 가공을 행하는 데 있어서도, 그 작업성을 높게 유지하는 것이 가능하게 된다.
본 실시 형태에서는 이와 같이, 상기 더미 패턴(3D)에 대해서는 이것을, 도 1 혹은 도 3에 도시한 바와 같이, 도면에서 X축 방향 혹은 Y축 방향을 따른 배선 패턴의 각각에 대하여 대략 45° 경사진 주면을 구비하는 직방체 형상으로 형성하는 것으로 하고 있다. 이 때문에, 이 더미 패턴(3D)이 상기 배선 패턴의 어느 것과 인접하는 경우에도, 인접하는 배선으로부터의 거리를 일정하게 한 경우, 그 더미 패턴(3D)과 인접하는 배선 사이의 대향 용량(기생 용량)은, 동일 배선과의 평행면을 갖는 직방체 형상의 더미 패턴(도 5)에 비해 확실하게 감소되게 된다. 또한, 그 더미 패턴(3D)끼리의 사이의 대향 용량(기생 용량)도 감소되기 때문에, 결과적으로 더미 패턴을 통한 배선간의 기생 용량을 감소시킬 수 있다.
또한, 특별히 도시하지 않지만, 상기 반도체 집적 회로 장치는, 웨이퍼를 컷트하여 칩을 절취하는 공정, 소위 다이싱 공정 시에, 앞의 도 3에서 X축 방향 혹은 Y축 방향을 따라 취한 면을 단면으로 하여 잘라내게 된다. 즉, 상기 더미 패턴(3D)은, 칩으로서 잘라낸 반도체 기판의 측면에 대하여 모두 대략 45° 경사진 주면을 갖는 직방체 형상으로 되어 있다. 그리고, 일반적으로 배선은, 앞의 도 3에 예시한 배선 패턴(3a∼3c)과 같이, 상기 칩으로서 잘라낸 반도체 기판의 측면에 대하여 평행 혹은 수직으로 되도록 형성되는 경우가 많다. 즉, 자연히 더미 패턴(3D)의 모든 주면에 대하여 비평행하게 되는 배선이 많아진다.
이상 설명한 바와 같이, 이 실시 형태에 따른 반도체 집적 회로 장치에 따르면, 이하와 같은 우수한 효과가 얻어지게 된다.
(1) 배선층간을 평탄화하기 위한 더미 패턴(3D)을, 인접하는 배선에 대하여 대략 45° 경사진 주면을 구비하는 직방체 형상으로 하였다. 이 때문에, 배선으로부터의 거리를 일정하게 한 경우, 인접하는 배선 및 더미 패턴 사이의 대향 용량(기생 용량)을, 동일 배선과의 평행면을 갖는 직방체 형상의 더미 패턴에 비해 확실하게 감소시킬 수 있다. 이 때문에, 동일 구조를 갖는 반도체 집적 회로 장치에 따르면, 상기 더미 패턴에 의해 상층 배선의 기초의 평탄성을 높이면서, 상기 배선간의 기생 용량에 기인하는 회로 동작의 속도 저하나 노이즈의 증가 등에 대해서도 이것을 적합하게 억제할 수 있게 된다.
(2) 또한, 상기 더미 패턴(3D)에 대하여, 그 모든 주면이 칩으로서 잘라낸 반도체 기판의 측면에 대하여 대략 45° 경사지도록 형성하였다. 이에 의해, 대부분의 배선에 대하여, 상기 더미 패턴과의 사이에 발생하는 대향 용량(기생 용량)의 저감을 도모할 수 있게 된다.
또한, 본 발명에 따른 반도체 집적 회로 장치는, 상기 실시 형태에 한정되지 않고, 예를 들면 이하의 형태로 실시할 수도 있다.
·상기 실시 형태에서는, 층간 절연막층(4)을 층간 절연막(4a∼4c)의 3층으로 구성하였지만, 층간 절연막층(4)의 구성 및 재료 등에 대해서는 일층으로 하는 등 임의이다.
·상기 실시 형태에서는, 더미 패턴(3D)을 비스듬하게 배열하는 양태로 배치하였지만, 더미 패턴(3D)의 배치 양태는 임의이고, 예를 들면 세로 방향 및 가로 방향으로 배열되는 양태로 배치한 경우 등에 대해서도 본 발명은 적용할 수 있다.
·상기 실시 형태에서는, 더미 패턴(3D)을, 인접하는 배선 및 칩으로서 잘라낸 반도체 기판의 측면에 대하여 모두 대략 45° 경사지는 4개의 주면을 구비하는 직방체 형상으로 형성되는 구조로 하였다. 그러나, 동일 더미 패턴(3D)은,
(a) 인접하는 배선과 대향하는 면이 동일 배선에 대하여 비평행하게 되는 면을 포함하는 다각 기둥 형상,
(b) 인접하는 배선과 대향하는 면이 동일 배선에 대하여 평행하게 되는 면을 갖지 않는 다각 기둥 형상,
(c) 인접하는 배선과 대향하는 면의 배선으로부터의 거리가 단속적 혹은 연속적으로 변화되는 다각 기둥 형상
중 어느 하나를 만족시키는 구조이면 된다. 또한, 상기 더미 패턴(3D)을, 인접하는 배선과 대향하는 면의 배선으로부터의 거리가 연속적으로 변화되는 대략 원주 형상으로 해도 된다. 즉, 이러한 더미 패턴으로서는, 예를 들면 도 4의 (a)∼도 4의 (l)에 예시하는 바와 같은 형상을 저면 형상으로 하는 다각 기둥 형상 혹은 원주 형상의 것 등도 적절하게 채용할 수 있다. 특히, 상기 더미 패턴(3D)을, 상호 대향하는 면의 거리가 단속적 혹은 연속적으로 변화되는 다각 기둥 형상으로서 형성하면, 일반적인 배선의 설치 방법에 대하여, 상기 더미 패턴 및 인접하는 배선간의 대향 용량(기생 용량)의 저감을 도모할 수 있게 된다. 또한, 상기 더미 패턴(3D)을, 상호 대향하는 면의 거리가 연속적으로 변화되는 대략 원주 형상(도 4의 (l))으로서 형성하면, 임의의 방향의 배선의 설치 방법에 대하여, 상기 더미 패턴과 인접하는 배선 사이의 대향 용량(기생 용량)의 저감을 간편하게 도모할 수 있게 된다. 결국, 이러한 더미 패턴으로서 요컨데, 적어도 인접하는 배선과의 사이의 대향 용량이 동일 배선과의 평행면을 갖는 직방체에 비해 감소되는 형상이면 된다.
·또한, 배선층에 형성되는 배선 패턴 및 더미 패턴의 재료에 대해서도 알루미늄에 한정되는 것이 아니라, 예를 들면 구리 혹은 알루미늄 합금 혹은 다결정 실리콘 등이어도 된다. 또한, 더미 패턴의 치수에 대해서도 임의이며, 배선층에 형성되는 배선의 폭 등에 따른 바람직한 치수로 설정할 수 있다.
본 발명에 따른 반도체 집적 회로 장치에서는, 배선층간의 평탄화를 위해 동일 층의 배선간에 배선 재료와 동일 재료로 이루어지는 더미 패턴을, 적어도 인접하는 배선과의 사이의 대향 용량이 동일 배선과의 평행면을 갖는 직방체에 비해 감소되는 형상으로 형성하였다. 이에 의해, 더미 패턴을 통한 배선간의 기생 용량은 확실하게 저감되어, 해당 기생 용량에 기인하는 회로 동작의 속도 저하나 노이즈의 증가 등에 대해서도 이것을 적확하게 억제할 수 있다.
도 1은 본 발명에 관한 반도체 집적 회로 장치의 일 실시 형태에 대하여, (a)는 그 평면 구조를 모식적으로 도시하는 평면도, (b)는 (a)의 B-B선을 따라 취한 단면도.
도 2는 동 실시 형태에 이용되는 더미 패턴에 대하여, 그 외관 형상을 도시하는 사시도.
도 3은 동 실시 형태의 반도체 집적 회로 장치의 배선층의 레이아웃예를 도시하는 평면도.
도 4의 (a)∼(l)은 동 실시 형태에 이용되는 더미 패턴의 변형예에 대하여, 그 평면(저면) 구조를 모식적으로 도시하는 평면도.
도 5는 종래의 반도체 집적 회로 장치에 대하여, (a)는 그 평면 구조를 모식적으로 도시하는 평면도, (b)는 (a)의 B-B선을 따라 취한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 기판
2 : 절연막
3, 5 : 배선층
3a∼3c, 5a : 배선 패턴
3D : 더미 패턴
4 : 층간 절연막층
4a∼4c : 층간 절연막

Claims (7)

  1. 반도체 기판 위에 복수의 층에 걸쳐 배선이 깔리어 설치되는 다층 배선 구조를 갖고, 이들 배선층간의 평탄화를 위해 동일 층의 배선간에 배선 재료와 동일 재료로 이루어지는 더미 패턴이 배치되어 이루어지는 반도체 집적 회로 장치로서,
    상기 더미 패턴은, 적어도 인접하는 배선과의 사이의 대향 용량이 동일 배선과의 평행면을 갖는 직방체에 비해 감소되는 형상으로 형성되어 이루어지는 것을 특징으로 하는 반도체 집적 회로 장치.
  2. 제1항에 있어서,
    상기 더미 패턴은, 상기 인접하는 배선과 대향하는 면이 동일 배선에 대하여 비평행하게 되는 면을 포함하는 다각 기둥 형상으로 형성되어 이루어지는 반도체 집적 회로 장치.
  3. 제1항에 있어서,
    상기 더미 패턴은, 상기 인접하는 배선과 대향하는 면의 배선으로부터의 거리가 단속적 혹은 연속적으로 변화되는 다각 기둥 형상으로 형성되어 이루어지는 반도체 집적 회로 장치.
  4. 제1항에 있어서,
    상기 더미 패턴은, 상기 인접하는 배선과 대향하는 면의 배선으로부터의 거리가 연속적으로 변화되는 대략 원주 형상으로 형성되어 이루어지는 반도체 집적 회로 장치.
  5. 반도체 기판 위에 복수의 층에 걸쳐 배선이 깔리어 설치되는 다층 배선 구조를 갖고, 이들 배선층간의 평탄화를 위해 동일 층의 배선간에 배선 재료와 동일 재료로 이루어지는 더미 패턴이 배치되어 이루어지는 반도체 집적 회로 장치로서,
    상기 더미 패턴은, 칩으로서 잘라낸 반도체 기판의 측면에 대하여 모두 비평행하게 되는 4개의 주면을 구비하는 직방체 형상으로 형성되어 이루어지는 것을 특징으로 하는 반도체 집적 회로 장치.
  6. 반도체 기판 위에 복수의 층에 걸쳐 배선이 깔리어 설치되는 다층 배선 구조를 갖고, 이들 배선층간의 평탄화를 위해 동일 층의 배선간에 배선 재료와 동일 재료로 이루어지는 더미 패턴이 배치되어 이루어지는 반도체 집적 회로 장치로서,
    상기 더미 패턴은, 상호 대향하는 면의 거리가 단속적 혹은 연속적으로 변화되는 다각 기둥 형상으로 형성되어 이루어지는 것을 특징으로 하는 반도체 집적 회로 장치.
  7. 반도체 기판 위에 복수의 층에 걸쳐 배선이 깔리어 설치되는 다층 배선 구조를 갖고, 이들 배선층간의 평탄화를 위해 동일 층의 배선간에 배선 재료와 동일 재료로 이루어지는 더미 패턴이 배치되어 이루어지는 반도체 집적 회로 장치로서,
    상기 더미 패턴은, 상호 대향하는 면의 거리가 연속적으로 변화되는 대략 원주 형상으로 형성되어 이루어지는 것을 특징으로 하는 반도체 집적 회로 장치.
KR1020040060225A 2003-08-01 2004-07-30 반도체 집적 회로 장치 KR100610703B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00285158 2003-08-01
JP2003285158A JP2005057003A (ja) 2003-08-01 2003-08-01 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR20050016055A true KR20050016055A (ko) 2005-02-21
KR100610703B1 KR100610703B1 (ko) 2006-08-10

Family

ID=34101118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060225A KR100610703B1 (ko) 2003-08-01 2004-07-30 반도체 집적 회로 장치

Country Status (5)

Country Link
US (1) US20050023568A1 (ko)
JP (1) JP2005057003A (ko)
KR (1) KR100610703B1 (ko)
CN (1) CN1581478A (ko)
TW (1) TWI246742B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100481347C (zh) * 2005-03-11 2009-04-22 松下电器产业株式会社 半导体集成电路
JP5258167B2 (ja) * 2006-03-27 2013-08-07 株式会社沖データ 半導体複合装置、ｌｅｄヘッド、及び画像形成装置
US7709962B2 (en) 2006-10-27 2010-05-04 Infineon Technologies Ag Layout structure having a fill element arranged at an angle to a conducting line
JP5494264B2 (ja) * 2010-06-14 2014-05-14 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
JP2014072379A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9793089B2 (en) 2013-09-16 2017-10-17 Kla-Tencor Corporation Electron emitter device with integrated multi-pole electrode structure
US20150076697A1 (en) * 2013-09-17 2015-03-19 Kla-Tencor Corporation Dummy barrier layer features for patterning of sparsely distributed metal features on the barrier with cmp
JP6434763B2 (ja) * 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
TWI740997B (zh) * 2017-08-03 2021-10-01 聯華電子股份有限公司 半導體結構
KR102397905B1 (ko) * 2017-12-27 2022-05-13 삼성전자주식회사 인터포저 기판 및 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695821B2 (ja) * 1988-03-22 1998-01-14 株式会社東芝 半導体集積回路装置
JP3724606B2 (ja) * 1995-05-22 2005-12-07 日立化成工業株式会社 半導体チップの接続構造及びこれに用いる配線基板
DE69618458T2 (de) * 1995-05-22 2002-11-07 Hitachi Chemical Co Ltd Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
JP2000286263A (ja) * 1999-03-29 2000-10-13 Nec Corp 半導体装置及びその製造方法
US6638863B2 (en) * 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
US7393755B2 (en) * 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits

Also Published As

Publication number Publication date
CN1581478A (zh) 2005-02-16
US20050023568A1 (en) 2005-02-03
KR100610703B1 (ko) 2006-08-10
JP2005057003A (ja) 2005-03-03
TW200511501A (en) 2005-03-16
TWI246742B (en) 2006-01-01

Similar Documents

Publication Publication Date Title
JP6978645B2 (ja) ３次元メモリデバイスのスルーアレイコンタクト構造
US7663207B2 (en) Semiconductor device
US7795615B2 (en) Capacitor integrated in a structure surrounding a die
US8519512B2 (en) Test line placement to improve die sawing quality
JP3962402B2 (ja) 半導体装置
CN110047911B (zh) 一种半导体晶圆、键合结构及其键合方法
KR100414213B1 (ko) 집적 회로 배선의 절연 신뢰성 검사 장치
JP2010219332A (ja) 多層配線層の電源配線構造およびその製造方法
KR100610703B1 (ko) 반도체 집적 회로 장치
JP2009111013A (ja) 半導体装置
JP2020155490A (ja) 半導体装置
TWI765220B (zh) 半導體裝置及其製造方法
US20080237806A1 (en) Through-electrode and semiconductor device
US20090184428A1 (en) Semiconductor device and method for manufacturing the same
JP2011165824A (ja) 半導体装置
KR20040019833A (ko) 캐패시터
KR20220029987A (ko) 3차원 구조의 반도체 장치
JP2009252806A (ja) 半導体装置及びそのレイアウト方法
JP2008124070A (ja) 半導体装置
US6414393B2 (en) Semiconductor device
JPH02184035A (ja) 半導体装置
TWI815775B (zh) 半導體結構
US11056427B2 (en) Chip package
KR20050070861A (ko) 반도체 소자의 더미층 및 그 제조방법
US20220270993A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee