TWI740997B - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWI740997B
TWI740997B TW106126195A TW106126195A TWI740997B TW I740997 B TWI740997 B TW I740997B TW 106126195 A TW106126195 A TW 106126195A TW 106126195 A TW106126195 A TW 106126195A TW I740997 B TWI740997 B TW I740997B
Authority
TW
Taiwan
Prior art keywords
conductive structure
dummy pattern
pattern units
semiconductor structure
semiconductor
Prior art date
Application number
TW106126195A
Other languages
English (en)
Other versions
TW201911485A (zh
Inventor
陳信賢
盛義忠
薛勝元
康智凱
王盟強
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW106126195A priority Critical patent/TWI740997B/zh
Publication of TW201911485A publication Critical patent/TW201911485A/zh
Application granted granted Critical
Publication of TWI740997B publication Critical patent/TWI740997B/zh

Links

Images

Abstract

一種半導體結構，包括基底、半導體元件與虛擬框。半導體元件設置於基底上。虛擬框圍繞半導體元件。虛擬框包括多個虛擬圖案單元。各個虛擬圖案單元包括多個鰭部、多個磊晶層、第一接觸窗、第一導電結構與多個第二接觸窗。鰭部突出於基底的表面。磊晶層設置於鰭部中。第一接觸窗電性連接至磊晶層。第一導電結構位於第一接觸窗的一側且跨設於鰭部上。第二接觸窗設置於第一導電結構上。各個第二接觸窗延伸至其所相鄰的磊晶層上方。

Description

半導體結構
本發明是有關於一種半導體結構，且特別是有關於一種可避免局部密度差異的半導體結構。
在半導體結構中，會使用虛擬圖案來補償晶片上圖案密度不足的部分。低圖案密度的局部區域(local area with low density，LALD)常發生在元件佔據較大面積及/或元件以最小空間進行設計的情況下。
然而，由於在低圖案密度的局部區域中並不容易插入虛擬圖案，因此常會產生局部密度差異，而導致缺陷(如，在淺溝渠隔離結構(STI)及/或層間介電層產生的碟化現象(dishing))，且這些缺陷會產生不良的交互作用(如，元件不匹配(device mismatch)或化學機械研磨(CMP)的製程裕度不易控制等)。
本發明提出一種半導體結構，其可有效地避免局部密度差異。
本發明提供一種半導體結構，包括基底、半導體元件與虛擬框。半導體元件設置於基底上。虛擬框圍繞半導體元件。虛擬框包括多個虛擬圖案單元。各個虛擬圖案單元包括多個鰭部、多個磊晶層、第一接觸窗、第一導電結構與多個第二接觸窗。鰭部突出於基底的表面。磊晶層設置於鰭部中。第一接觸窗電性連接至磊晶層。第一導電結構位於第一接觸窗的一側且跨設於鰭部上。第二接觸窗設置於第一導電結構上。各個第二接觸窗延伸至其所相鄰的磊晶層上方。
依照本發明的一實施例所述，在上述半導體結構中，虛擬框的形狀例如是多邊形。
依照本發明的一實施例所述，在上述半導體結構中，第一導電結構例如是金屬閘極結構或摻雜多晶矽層。
依照本發明的一實施例所述，在上述半導體結構中，各個虛擬圖案單元更可包括單擴散中斷層(single diffusion break，SDB)。單擴散中斷層設置於第一導電結構下方的鰭部中。
依照本發明的一實施例所述，在上述半導體結構中，第一導電結構與第一接觸窗可在第一方向上延伸。鰭部與第二接觸窗可在第二方向上延伸。第一方向與第二方向相交。
依照本發明的一實施例所述，在上述半導體結構中，位在第一方向上的多個虛擬圖案單元可共用第一導電結構。
依照本發明的一實施例所述，在上述半導體結構中，位在第一方向上的多個虛擬圖案單元可共用第一接觸窗，或者位在第一方向上的多個虛擬圖案單元中的多個第一接觸窗可在第二接觸窗的位置彼此分離。
依照本發明的一實施例所述，在上述半導體結構中，位在第二方向上的多個虛擬圖案單元可共用第二接觸窗。
依照本發明的一實施例所述，在上述半導體結構中，各個虛擬圖案單元更可包括第二導電結構。第二導電結構位於第一接觸窗的另一側且跨設於鰭部上。
依照本發明的一實施例所述，在上述半導體結構中，第二接觸窗更可延伸設置於第二導電結構上。
依照本發明的一實施例所述，在上述半導體結構中，第一導電結構與第二導電結構例如是金屬閘極結構或摻雜多晶矽層。
依照本發明的一實施例所述，在上述半導體結構中，各個虛擬圖案單元更可包括單擴散中斷層。單擴散中斷層設置於第一導電結構下方的鰭部中或第二導電結構下方的鰭部中。
依照本發明的一實施例所述，在上述半導體結構中，第一導電結構、第一接觸窗與第二導電結構可在第一方向上延伸。鰭部與第二接觸窗可在第二方向上延伸。第一方向與第二方向相交。
依照本發明的一實施例所述，在上述半導體結構中，位在第一方向上的多個虛擬圖案單元可共用第一導電結構與第二導電結構。
依照本發明的一實施例所述，在上述半導體結構中，半導體元件例如是高阻值電阻(high resistance resistor，HIR)、淺溝渠隔離結構下方的N型井區電阻(N well resistor under STI)或對準標記(alignment mark)。
基於上述，在本發明所提出的半導體結構中，虛擬框圍繞半導體元件。虛擬框包括多個虛擬圖案單元，且各個虛擬圖案單元包括依照上述配置關係設置的多個鰭部、多個磊晶層、第一接觸窗、第一導電結構與多個第二接觸窗，藉此可在低圖案密度的局部區域插入虛擬圖案，因此可避免局部密度差異(local density discrepancy)，進而可有效地防止由局部密度差異所導致的缺陷產生。此外，由於虛擬框的製造方法可與現行的半導體製程整合，因此有效地降低製程複雜度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明一實施例的半導體結構的上視圖。圖2為圖1以方框F1框示處的放大圖。圖3為圖1以方框F2框示處的放大圖。在圖2與圖3中，為了清楚地說明各構件之間的配置關係，因此並未繪示出介電層112與磊晶層118。圖4為本發明一實施例的沿著圖1中的I-I’剖面線的剖面圖。圖5為本發明另一實施例的沿著圖1中的I-I’剖面線的剖面圖。
請同時參照圖1至圖4，半導體結構100包括基底102、半導體元件104與虛擬框106。基底102可為半導體基底，如矽基底。此外，基底102具有突出於基底102的表面的多個鰭部108。
半導體元件104設置於基底102上。舉例來說，在元件區R中，隔離結構110可設置於基底102中，介電層112可設置於隔離結構110上，且半導體元件104可設置於介電層112上。隔離結構110例如是淺溝渠隔離結構。介電層112可為單層結構或多層結構，且介電層112的材料例如是氧化矽。半導體元件104例如是高阻值電阻、淺溝渠隔離結構下方的N型井區電阻或對準標記。在此實施例中，半導體元件104是以高阻值電阻為例來進行說明，此時半導體元件104的材料例如是氮化鈦(TiN)，但本發明並不以此為限。此外，導體層114可設置在半導體元件104上。導體層114的材料例如是鎢或鈷。
虛擬框106圍繞半導體元件104。虛擬框106包括多個虛擬圖案單元116。亦即，虛擬框106是由圍繞半導體元件104的多個虛擬圖案單元116所形成的虛擬圖案。虛擬框106的形狀可依照所要圍繞的半導體元件104的形狀來進行調整。虛擬框106的形狀例如是多邊形。在此實施例中，虛擬框106的形狀是以矩形為例來進行說明，但本發明並不以此為限。在其他實施例中，虛擬框106的形狀亦可為菱形、五邊形或六邊形。
各個虛擬圖案單元116包括多個鰭部108、多個磊晶層118、接觸窗120、導電結構122與多個接觸窗124，且更可包括導電結構126與單擴散中斷層128。鰭部108突出於基底102的表面，且可為基底102的一部分。磊晶層118設置於鰭部108中。磊晶層118的材料例如以磊晶法生長的SiP或SiGe。接觸窗120電性連接至磊晶層118。舉例來說，接觸窗120可穿過介電層112連接至磊晶層118。接觸窗120的材料例如是鎢或鈷。
導電結構122位於接觸窗120的一側且跨設於鰭部108上。在虛擬圖案單元116包括單擴散中斷層128的情況下，導電結構122可設置在位於鰭部108中的單擴散中斷層128上。在此實施例中，導電結構122是以位於接觸窗120的左側為例來進行說明。在另一實施例中，導電結構122亦可位於接觸窗120的右側。導電結構122例如是金屬閘極結構或摻雜多晶矽層。
在此實施例中，導電結構122是以金屬閘極結構為例來進行說明。導電結構122可包括依序設置於鰭部108上的閘介電層130、高介電常數介電層132、功函數金屬層134與金屬閘極層136，且更可包括設置於金屬閘極層136兩側的間隙壁138。閘介電層130的材料例如是氧化矽。高介電常數介電層132的材料例如是二氧化鉿(HfO2 )、氧化鋁(Al2 O3 )、氧化釔(Y2 O3 )、鋯氧化矽(ZrSix Oy )、鉿氧化矽(HfSix Oy )、鉿氮氧化矽(HfSix Oy Nz )、三氧化二鑭(La2 O3 )、二氧化鋯(ZrO2 )、五氧化二鉭(Ta2 O5 )、氧化鐠(Pr2 O3 )或二氧化鈦(TiO2 )。功函數金屬層134的材料例如是TiN、TaC、TaCNO、TaCN、TiAl、TaN或其組合。金屬閘極層136的材料例如是鎢。間隙壁138的材料例如是氮化矽、氧化矽或其組合。
接觸窗124設置於導電結構122上，且可與導電結構122電性連接。各個接觸窗124延伸至其所相鄰的磊晶層118上方。接觸窗124的材料例如是鎢或鈷。
導電結構126位於接觸窗120的另一側且跨設於鰭部108上。在此實施例中，導電結構126是以位於接觸窗120的右側為例來進行說明。在另一實施例中，導電結構126亦可位於接觸窗120的左側。此外，接觸窗124更可延伸設置於導電結構126上，且可與導電結構126電性連接。
導電結構126例如是金屬閘極結構或摻雜多晶矽層。在此實施例中，導電結構126是以金屬閘極結構為例來進行說明。此外，導電結構126可具有與導電結構122相同的結構，因此省略其說明。
在此實施例中，單擴散中斷層128可設置於導電結構122下方的鰭部108中或導電結構126下方的鰭部108中。單擴散中斷層128的材料例如是氧化矽或氮化矽。在此實施例中，單擴散中斷層128是以設置在導電結構122下方的鰭部108中為例來進行說明。在另一實施例中，單擴散中斷層128亦可不設置在導電結構122下方的鰭部108中，而設置在導電結構126下方的鰭部108中。在另一實施例中，單擴散中斷層128亦可不設置。
請同時參照圖1至圖3，導電結構122與接觸窗120可在方向D1上延伸。此外，位於導電結構122下方的單擴散中斷層128亦可在方向D1上延伸。鰭部108與接觸窗124可在方向D2上延伸。方向D1與方向D2相交。
請參照圖2，位在方向D1上的多個虛擬圖案單元116可共用導電結構122與導電結構126。亦即，導電結構122與導電結構126可分別為條狀結構且延伸通過位在方向D1上的多個虛擬圖案單元116。
此外，位在方向D1上的多個虛擬圖案單元116可共用接觸窗120，或者位在方向D1上的多個虛擬圖案單元116中的多個接觸窗120可在接觸窗124的位置彼此分離。
在此實施例中，位在方向D1上的虛擬圖案單元116共用接觸窗120，此時接觸窗120可為條狀結構且延伸通過位在方向D1上的多個虛擬圖案單元116。因此，接觸窗120可通過接觸窗124下方，且接觸窗124與接觸窗120可電性連接(請參照圖4)。
在另一實施例中，位在方向D1上的多個虛擬圖案單元116中的多個接觸窗120在接觸窗124的位置彼此分離，此時接觸窗120不會設置在接觸窗124下方(請參照圖5)。
請參照圖3，位在方向D2上的虛擬圖案單元116可共用接觸窗124。在此情況下，接觸窗124可為條狀結構且延伸通過位在方向D2上的多個虛擬圖案單元116。
此外，位在方向D2上的虛擬圖案單元116可共用鰭部108。在此情況下，鰭部108可為條狀結構且延伸通過位在方向D2上的多個虛擬圖案單元116。在另一實施例中，位在方向D2上的虛擬圖案單元116亦可不共用鰭部108，亦即位在方向D2上的虛擬圖案單元116中的鰭部108可彼此分離設置。
基於上述實施例可知，在半導體結構100中，虛擬框106圍繞半導體元件104。虛擬框106包括多個虛擬圖案單元116，且各個虛擬圖案單元116包括依照上述配置關係設置的多個鰭部108、多個磊晶層118、接觸窗120、導電結構122與多個接觸窗124，藉此可在低圖案密度的局部區域插入虛擬圖案，因此可避免局部密度差異，進而可有效地防止由局部密度差異所導致的缺陷產生。此外，由於虛擬框106的製造方法可與現行的半導體製程整合，因此有效地降低製程複雜度。
綜上所述，上述實施例所提出的半導體結構可藉由虛擬框來避免局部密度差異，因此可有效地防止缺陷產生，且可有效地降低製程複雜度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧半導體結構102‧‧‧基底104‧‧‧半導體元件106‧‧‧虛擬框108‧‧‧鰭部110‧‧‧隔離結構112‧‧‧介電層114‧‧‧導體層116‧‧‧虛擬圖案單元118‧‧‧磊晶層120、124‧‧‧接觸窗122、126‧‧‧導電結構128‧‧‧單擴散中斷層130‧‧‧閘介電層132‧‧‧高介電常數介電層134‧‧‧功函數金屬層136‧‧‧金屬閘極層138‧‧‧間隙壁D1、D2‧‧‧方向F1、F2‧‧‧方框R‧‧‧元件區
圖1為本發明一實施例的半導體結構的上視圖。 圖2為圖1以方框F1框示處的放大圖。 圖3為圖1以方框F2框示處的放大圖。 圖4為本發明一實施例的沿著圖1中的I-I’剖面線的剖面圖。 圖5為本發明另一實施例的沿著圖1中的I-I’剖面線的剖面圖。
100‧‧‧半導體結構
102‧‧‧基底
104‧‧‧半導體元件
106‧‧‧虛擬框
108‧‧‧鰭部
110‧‧‧隔離結構
112‧‧‧介電層
114‧‧‧導體層
116‧‧‧虛擬圖案單元
118‧‧‧磊晶層
120、124‧‧‧接觸窗
122、126‧‧‧導電結構
128‧‧‧單擴散中斷層
130‧‧‧閘介電層
132‧‧‧高介電常數介電層
134‧‧‧功函數金屬層
136‧‧‧金屬閘極層
138‧‧‧間隙壁

Claims (17)

  1. 一種半導體結構，包括： 一基底； 一半導體元件，設置於該基底上；以及 一虛擬框，圍繞該半導體元件，其中該虛擬框包括多個虛擬圖案單元，各該虛擬圖案單元包括： 多個鰭部，突出於該基底的表面； 多個磊晶層，設置於該些鰭部中； 一第一接觸窗，電性連接至該些磊晶層； 一第一導電結構，位於該第一接觸窗的一側且跨設於該些鰭部上；以及 多個第二接觸窗，設置於該第一導電結構上，且各該第二接觸窗延伸至其所相鄰的該磊晶層上方。
  2. 如申請專利範圍第1項所述的半導體結構，其中該虛擬框的形狀包括一多邊形。
  3. 如申請專利範圍第1項所述的半導體結構，其中該第一導電結構包括金屬閘極結構或摻雜多晶矽層。
  4. 如申請專利範圍第1項所述的半導體結構，其中各該虛擬圖案單元更包括單擴散中斷層，設置於該第一導電結構下方的該些鰭部中。
  5. 如申請專利範圍第1項所述的半導體結構，其中 該第一導電結構與該第一接觸窗在一第一方向上延伸， 該些鰭部與該些第二接觸窗在一第二方向上延伸，且 該第一方向與該第二方向相交。
  6. 如申請專利範圍第5項所述的半導體結構，其中位在該第一方向上的該些虛擬圖案單元共用該第一導電結構。
  7. 如申請專利範圍第5項所述的半導體結構，其中 位在該第一方向上的該些虛擬圖案單元共用該第一接觸窗，或者 位在該第一方向上的該些虛擬圖案單元中的該些第一接觸窗在該些第二接觸窗的位置彼此分離。
  8. 如申請專利範圍第5項所述的半導體結構，其中位在該第二方向上的該些虛擬圖案單元共用該些第二接觸窗。
  9. 如申請專利範圍第1項所述的半導體結構，其中各該虛擬圖案單元更包括一第二導電結構，位於該第一接觸窗的另一側且跨設於該些鰭部上。
  10. 如申請專利範圍第9項所述的半導體結構，其中該些第二接觸窗更延伸設置於該第二導電結構上。
  11. 如申請專利範圍第9項所述的半導體結構，其中該第一導電結構與該第二導電結構包括金屬閘極結構或摻雜多晶矽層。
  12. 如申請專利範圍第9項所述的半導體結構，其中各該虛擬圖案單元更包括單擴散中斷層，設置於該第一導電結構下方的該些鰭部中或該第二導電結構下方的該些鰭部中。
  13. 如申請專利範圍第9項所述的半導體結構，其中 該第一導電結構、該第一接觸窗與該第二導電結構在一第一方向上延伸， 該些鰭部與該些第二接觸窗在一第二方向上延伸，且 該第一方向與該第二方向相交。
  14. 如申請專利範圍第13項所述的半導體結構，其中位在該第一方向上的該些虛擬圖案單元共用該第一導電結構與該第二導電結構。
  15. 如申請專利範圍第13項所述的半導體結構，其中 位在該第一方向上的該些虛擬圖案單元共用該第一接觸窗，或者 位在該第一方向上的該些虛擬圖案單元中的該些第一接觸窗在該些第二接觸窗的位置彼此分離。
  16. 如申請專利範圍第13項所述的半導體結構，其中位在該第二方向上的該些虛擬圖案單元共用該些第二接觸窗。
  17. 如申請專利範圍第1項所述的半導體結構，其中該半導體元件包括高阻值電阻、淺溝渠隔離結構下方的N型井區電阻或對準標記。
TW106126195A 2017-08-03 2017-08-03 半導體結構 TWI740997B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106126195A TWI740997B (zh) 2017-08-03 2017-08-03 半導體結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106126195A TWI740997B (zh) 2017-08-03 2017-08-03 半導體結構

Publications (2)

Publication Number Publication Date
TW201911485A TW201911485A (zh) 2019-03-16
TWI740997B true TWI740997B (zh) 2021-10-01

Family

ID=66590486

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106126195A TWI740997B (zh) 2017-08-03 2017-08-03 半導體結構

Country Status (1)

Country Link
TW (1) TWI740997B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW415046B (en) * 1997-03-31 2000-12-11 Hitachi Ltd Semiconductor integrated circuit device, manufacturing method and the design method of the same
TW543183B (en) * 2000-11-20 2003-07-21 Hitachi Ltd Semiconductor device and a method of manufacturing the same and designing the same
TW557516B (en) * 2001-12-20 2003-10-11 Mitsubishi Electric Corp Method of manufacturing semiconductor device and method of forming photomask
US20040063038A1 (en) * 2002-04-18 2004-04-01 Taiwan Semiconductor Manufacturing Co. New method to reduce CD non-uniformity in IC manufacturing
TW200511501A (en) * 2003-08-01 2005-03-16 Sanyo Electric Co Semiconductor integrated circuit device
US20150108635A1 (en) * 2013-10-23 2015-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20170103993A1 (en) * 2015-10-08 2017-04-13 Seung-Min Lee Vertical memory devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW415046B (en) * 1997-03-31 2000-12-11 Hitachi Ltd Semiconductor integrated circuit device, manufacturing method and the design method of the same
TW543183B (en) * 2000-11-20 2003-07-21 Hitachi Ltd Semiconductor device and a method of manufacturing the same and designing the same
TW557516B (en) * 2001-12-20 2003-10-11 Mitsubishi Electric Corp Method of manufacturing semiconductor device and method of forming photomask
US20040063038A1 (en) * 2002-04-18 2004-04-01 Taiwan Semiconductor Manufacturing Co. New method to reduce CD non-uniformity in IC manufacturing
TW200511501A (en) * 2003-08-01 2005-03-16 Sanyo Electric Co Semiconductor integrated circuit device
US20150108635A1 (en) * 2013-10-23 2015-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20170103993A1 (en) * 2015-10-08 2017-04-13 Seung-Min Lee Vertical memory devices

Also Published As

Publication number Publication date
TW201911485A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
TWI644431B (zh) 半導體元件及其製造方法
KR102465533B1 (ko) 수직 채널을 가지는 반도체 소자
TW201914018A (zh) 半導體裝置
US11545484B2 (en) Method of dummy pattern layout
CN106206434B (zh) 半导体结构及其制造工艺
US20220310809A1 (en) Semiconductor devices including a fin field effect transistor
US9530851B1 (en) Semiconductor device and manufacturing methods thereof
TWI682546B (zh) 高壓金屬氧化物半導體電晶體及其製作方法
KR20200012626A (ko) 소자 특성을 향상시킬 수 있는 반도체 소자
TW201701475A (zh) 半導體結構及製程
US20100065898A1 (en) Integrated circuit semiconductor device having different gate stacks in cell region and core/peripheral region and method of manufacturing the same
US20180047724A1 (en) Integrated semiconductor device and manufacturing method therefor
US20200251565A1 (en) Gate structure of split-gate metal oxide semiconductor field effect transistor and manufacturing method thereof
TWI696247B (zh) 記憶體結構
CN106340540B (zh) 半导体元件及填补图案的方法
TWI740997B (zh) 半導體結構
TWI651812B (zh) 半導體裝置與其形成方法
TWI695477B (zh) 半導體結構及其製作方法
TW201807832A (zh) 半導體元件及其製作方法
US9978873B2 (en) Method for fabricating FinFet
TWI662599B (zh) 半導體裝置及其製作方法
TWI755729B (zh) 積體電路及其製造方法
CN111725314B (zh) 多方向沟道晶体管和包括多方向沟道晶体管的半导体器件
TWI538143B (zh) 薄膜電阻結構
US9640629B1 (en) Semiconductor device and method of manufacturing the same