TWI696247B - 記憶體結構 - Google Patents

記憶體結構 Download PDF

Info

Publication number
TWI696247B
TWI696247B TW108103145A TW108103145A TWI696247B TW I696247 B TWI696247 B TW I696247B TW 108103145 A TW108103145 A TW 108103145A TW 108103145 A TW108103145 A TW 108103145A TW I696247 B TWI696247 B TW I696247B
Authority
TW
Taiwan
Prior art keywords
doped region
transistor
memory structure
gate
capacitor
Prior art date
Application number
TW108103145A
Other languages
English (en)
Other versions
TW202029416A (zh
Inventor
黃彬傑
林曉珮
李世平
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW108103145A priority Critical patent/TWI696247B/zh
Priority to CN201910110946.6A priority patent/CN111490047B/zh
Application granted granted Critical
Publication of TWI696247B publication Critical patent/TWI696247B/zh
Publication of TW202029416A publication Critical patent/TW202029416A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種記憶體結構，包括第一電晶體、第二電晶體與電容器。第一電晶體包括第一閘極與位在第一閘極的兩側的第一摻雜區與第二摻雜區。第一摻雜區與第二摻雜區在第一方向上排列。第二電晶體包括第二閘極與位在第二閘極的兩側的第三摻雜區與第四摻雜區。第二摻雜區與第三摻雜區位在第一閘極與第二閘極之間。第二摻雜區與第三摻雜區在第二方向上排列。第二方向與第一方向相交。電容器耦接至第二摻雜區與第三摻雜區。

Description

記憶體結構
本發明是有關於一種半導體結構，且特別是有關於一種記憶體結構。
目前發展出一種記憶體結構，包括彼此耦接電晶體與電容器。在此種記憶體結構中，使用電容器作為儲存組件。因此，如何增加電容器的電容以提升記憶體元件的電性效能為目前業界持續努力的目標。
本發明提供一種記憶體結構，其可有效地增加電容器的電容，進而可提升記憶體元件的電性效能。
本發明提出一種記憶體結構，包括第一電晶體、第二電晶體與電容器。第一電晶體包括第一閘極與位在第一閘極的兩側的第一摻雜區與第二摻雜區。第一摻雜區與第二摻雜區在第一方向上排列。第二電晶體包括第二閘極與位在第二閘極的兩側的第三摻雜區與第四摻雜區。第二摻雜區與第三摻雜區位在第一閘極 與第二閘極之間。第二摻雜區與第三摻雜區在第二方向上排列。第二方向與第一方向相交。電容器耦接至第二摻雜區與第三摻雜區。
依照本發明的一實施例所述，在上述記憶體結構中，第一電晶體與第二電晶體分別可為P型金氧半導體電晶體與N型金氧半導體電晶體中的一者與另一者。
依照本發明的一實施例所述，在上述記憶體結構中，電容器可在第二方向上延伸。
依照本發明的一實施例所述，在上述記憶體結構中，第三摻雜區與第四摻雜區可在第三方向上排列。第三方向可與第二方向相交。
依照本發明的一實施例所述，在上述記憶體結構中，第一方向可與第三方向平行。
依照本發明的一實施例所述，在上述記憶體結構中，第一電晶體的閘極的延伸方向可相交於第一方向且可不垂直於第二方向。第二電晶體的閘極的延伸方向可相交於第三方向且可不垂直於第二方向。
依照本發明的一實施例所述，在上述記憶體結構中，耦接至電容器的第一電晶體與第二電晶體可呈錯位排列。
依照本發明的一實施例所述，在上述記憶體結構中，更可包括介電層。介電層覆蓋第一電晶體與第二電晶體，且具有至少一個開口。電容器可位在開口中。
依照本發明的一實施例所述，在上述記憶體結構中，更可包括隔離結構。隔離結構可位在第二摻雜區與第三摻雜區之間。
依照本發明的一實施例所述，在上述記憶體結構中，開口的數量可為一個。開口可暴露出第二摻雜區、第三摻雜區與隔離結構。
依照本發明的一實施例所述，在上述記憶體結構中，開口的數量可為多個。每個開口可暴露出第二摻雜區、第三摻雜區與隔離結構中的至少一者。
依照本發明的一實施例所述，在上述記憶體結構中，更可包括接觸窗。接觸窗耦接至電容器。接觸窗可位在隔離結構、第二摻雜區與第三摻雜區中的至少一者上方。
基於上述，在本發明所提出的記憶體結構中，第一摻雜區與第二摻雜區在第一方向上排列，第二摻雜區與第三摻雜區在第二方向上排列，第二方向與第一方向相交，且電容器耦接至第二摻雜區與第三摻雜區。藉由上述設置方式，可在不增加晶片面積的情況下，有效地增加電容器的尺寸，因此能夠有效地增加電容器的電容，進而可提升記憶體元件的電性效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200:記憶體結構
102:基底
104、106:電晶體
108、208:電容器
108a、108b、208a、208b:電極
108c、208c:絕緣層
110、112:井區
114:隔離結構
116、134:閘極
118、120、136、138:摻雜區
122、140、152:介電層
124、142:間隙壁
126、128、144、146:輕摻雜汲極
130、132、148、150:金屬矽化物層
152a、152b:開口
154、158、202:接觸窗
156、160、164、168、172、204、206、210、212:阻障層
162、166、170:導體層
D1:第一方向
D2:第二方向
D3:第三方向
ED1、ED2:延伸方向
圖1為本發明一實施例的記憶體結構的上視圖。
圖2為沿圖1中的I-I’剖面線的記憶體結構的剖面圖。
圖3為本發明另一實施例的記憶體結構的上視圖。
圖4為沿圖3中的II-II’剖面線的記憶體結構的剖面圖。
圖1為本發明一實施例的記憶體結構的上視圖。圖2為沿圖1中的I-I’剖面線的記憶體結構的剖面圖。在圖1中，省略圖2中的部分構件，以清楚地說明電晶體與電容器之間的配置關係。此外，圖1與圖2中的構件的比例關係僅為示意說明，本發明並不以此為限。在本實施例中，關於「方向」的內容繪示於圖1中。
請參照圖1與圖2，記憶體結構100包括基底102、電晶體104、電晶體106與電容器108。記憶體結構100例如是二電晶體靜態隨機存取記憶體(two-transistor static random access memory，2T SRAM)，但本發明並不以此為限。基底102例如是半導體基底，如矽基底。電容器108可耦接在電晶體104與電晶體106之間。
以下，所記載的第一導電型與第二導電型分別可為P型導電型與N型導電型中的一者與另一者。在本實施例中，第一導電型是以P型導電型為例，且第二導電型是以N型導電型為例，但本發明並不以此為限。在另一實施例中，第一導電型可為N型導電型，且第二導電型可為P型導電型。
記憶體結構100更可包括井區110、井區112與隔離結構114中的至少一者。井區110位在基底102中。井區110可具有第一導電型(如，P型)。井區112位在井區110的一側的基底102中。井區112可具有第二導電型(如，N型)。
隔離結構114設置在基底102中，且位在井區110與井區112之間。隔離結構114例如是淺溝渠隔離結構(shallow trench isolation，STI)。隔離結構114的材料例如是氧化矽。
電晶體104與電晶體106分別可為P型金氧半導體電晶體與N型金氧半導體電晶體中的一者與另一者。在本實施例中，電晶體104可具有第一導電型(P型)，且電晶體106可具有第二導電型(N型)。亦即，電晶體104是以P型金氧半導體電晶體為例，且電晶體106是以N型金氧半導體電晶體為例，但本發明並不以此為限。
電晶體104包括閘極116與位在閘極116的兩側的摻雜區118與摻雜區120。摻雜區118與摻雜區120在第一方向D1上排列。閘極116的材料例如是摻雜多晶矽。在一些實施例中，電晶體104更可包括設置在閘極116上的金屬矽化物層(未示出)。摻雜區118與摻雜區120可位在閘極116兩側的基底102中。此外，摻雜區118與摻雜區120可位在井區112中。摻雜區118與摻雜區120分別可作為源極或汲極。摻雜區118與摻雜區120可具有第一導電型(如，P型)。
此外，電晶體104更可包括介電層122、間隙壁124、輕 摻雜汲極(lightly doped drain，LDD)126、輕摻雜汲極128、金屬矽化物層130與金屬矽化物層132中的至少一者。介電層122位在閘極116與基底102之間，藉此閘極116與基底102可彼此絕緣。介電層122的材料例如是氧化矽。
間隙壁124設置在閘極116的側壁上。間隙壁124可為單層結構或多層結構。間隙壁124的材料例如是氧化矽、氮化矽或其組合。
輕摻雜汲極126位在閘極116與摻雜區118之間的基底102中。輕摻雜汲極128位在閘極116與摻雜區120之間的基底102中。此外，輕摻雜汲極126與輕摻雜汲極128可位在井區112中。輕摻雜汲極126與輕摻雜汲極128可具有第一導電型(如，P型)。在一些實施例中，「輕摻雜汲極(LDD)」亦可稱為「源極/汲極延伸區(source/drain extension，SDE)」)。
金屬矽化物層130設置在摻雜區118上。金屬矽化物層132設置在摻雜區120上。金屬矽化物層130與金屬矽化物層132的材料例如是矽化鎳或矽化鈷。
電晶體106包括閘極134與位在閘極134的兩側的摻雜區136與摻雜區138。摻雜區120與摻雜區136位在閘極116與閘極134之間。隔離結構114可位在摻雜區120與摻雜區136之間。摻雜區120與摻雜區136在第二方向D2上排列。第二方向D2與第一方向D1相交。此外，摻雜區136與摻雜區138可在第三方向D3上排列。第三方向D3可與第二方向D2相交。第一方向D1可 與第三方向D3平行，但本發明並不以此為限。另外，電晶體104的閘極116的延伸方向ED1可相交於第一方向D1且可不垂直於第二方向D2。電晶體106的閘極134的延伸方向ED2可相交於第三方向D3且可不垂直於第二方向D2。
閘極134的材料例如是摻雜多晶矽。在一些實施例中，電晶體106更可包括設置在閘極134上的金屬矽化物層(未示出)。摻雜區136與摻雜區138可位在閘極134兩側的基底102中。此外，摻雜區136與摻雜區138可位在井區110中。摻雜區136與摻雜區138分別可作為源極或汲極。摻雜區136與摻雜區138可具有第二導電型(如，N型)。
此外，電晶體106更可包括介電層140、間隙壁142、輕摻雜汲極144、輕摻雜汲極146、金屬矽化物層148與金屬矽化物層150中的至少一者。介電層140位在閘極134與基底102之間，藉此閘極134與基底102可彼此絕緣。介電層140的材料例如是氧化矽。
間隙壁142設置在閘極134的側壁上。間隙壁142可為單層結構或多層結構。間隙壁142的材料例如是氧化矽、氮化矽或其組合。
輕摻雜汲極144位在閘極134與摻雜區136之間的基底102中。輕摻雜汲極146位在閘極134與摻雜區138之間的基底102中。此外，輕摻雜汲極144與輕摻雜汲極146可位在井區110中。輕摻雜汲極144與輕摻雜汲極146可具有第二導電型(如，N 型)。
金屬矽化物層148設置在摻雜區136上。金屬矽化物層150設置在摻雜區138上。金屬矽化物層148與金屬矽化物層150的材料例如是矽化鎳或矽化鈷。
記憶體結構100更可包括介電層152。介電層152覆蓋電晶體104與電晶體106，且具有至少一個開口152a。電容器108可位在開口152a中。在本實施例中，開口152a的數量可為一個，且開口152a可為槽狀開口(slot)，但本發明並不以此為限。開口152a可暴露出摻雜區120、摻雜區136與隔離結構114，且更可暴露出金屬矽化物層132與金屬矽化物層148。介電層152可為多層結構。介電層152的材料例如是氧化矽、氮化矽或其組合。
電容器108耦接至摻雜區120與摻雜區136。因此，電容器108可在第二方向D2上延伸，且耦接至電容器108的電晶體104與電晶體106可呈錯位排列。電容器108可包括電極108a、電極108b與絕緣層108c。電極108a可直接連接至摻雜區120、摻雜區136，且更可直接連接至金屬矽化物層132與金屬矽化物層148，但本發明並不以此為限。電極108a可用以作為電容器108的下電極。電極108b設置在電極108a上。電極108b可用以作為電容器108的上電極。電極108a與電極108b的材料例如是Ti、TiN、Ta、TaN、Al、In、Nb、Hf、Sn、Zn、Zr、Cu、Y、W、Pt或其組合。絕緣層108c設置在電極108a與電極108b之間。絕緣層108c的材料例如是高介電常數材料(high-k material)、氧化矽、 氮化矽、氧化矽/氮化矽/氧化矽(oxide-nitride-oxide，ONO)或其組合。高介電常數材料例如是氧化鉭(Ta2O5)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鈦(TiO2)、氧化鋯(ZrO2)或其組合。在電容器108中，由於絕緣層108c設置在電極108a與電極108b之間，藉此可形成金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器。
記憶體結構100更可包括位在介電層152中的接觸窗154、阻障層156、接觸窗158、阻障層160、導體層162、阻障層164、導體層166、阻障層168、導體層170與阻障層172中的至少一者。接觸窗154耦接至摻雜區118。阻障層156可設置在接觸窗154與金屬矽化物層130之間。接觸窗158耦接至摻雜區138。阻障層160可設置在接觸窗158與金屬矽化物層150之間。接觸窗154與接觸窗158的材料例如是鎢。阻障層156與阻障層160的材料例如是鈦、氮化鈦或其組合。
導體層162耦接至接觸窗154。阻障層164設置在導體層162與接觸窗154之間。導體層166耦接至接觸窗158。阻障層168設置在導體層166與接觸窗158之間。導體層170耦接至電極108b。阻障層172設置在導體層170與電極108b之間。導體層162、導體層166與導體層170的材料例如是鋁(Al)、銅(Cu)或其組合。阻障層164、阻障層168與阻障層172的材料例如是鈦、氮化鈦或其組合。
基於上述實施例可知，在記憶體結構100中，摻雜區118與摻雜區120在第一方向D1上排列，摻雜區120與摻雜區136在 第二方向D2上排列，第二方向D2與第一方向D1相交，且電容器108耦接至摻雜區120與摻雜區136。藉由上述設置方式，可在不增加晶片面積的情況下，有效地增加電容器108的尺寸，因此能夠有效地增加電容器108的電容，進而可提升記憶體元件的電性效能。
圖3為本發明另一實施例的記憶體結構的上視圖。圖4為沿圖3中的II-II’剖面線的記憶體結構的剖面圖。在圖3中，省略圖4中的部分構件，以清楚地說明電晶體與電容器之間的配置關係。此外，圖3與圖4中的構件的比例關係僅為示意說明，本發明並不以此為限。在本實施例中，關於「方向」的內容繪示於圖3中。
請同時參照圖1至圖4，圖3與圖4的記憶體結構200圖1與圖2的記憶體結構100的差異如下。在記憶體結構200中，介電層152中的開口152b的數量可為多個，且開口152b可為介層窗開口(via hole)。每個開口152b可暴露出摻雜區120、摻雜區136與隔離結構114中的至少一者。舉例來說，開口152b可僅暴露出摻雜區120、開口152b可僅暴露出摻雜區136、開口152b可同時暴露出摻雜區120與隔離結構114或者開口152b可同時暴露出摻雜區136與隔離結構114。此外，雖然在圖3與圖4中未示出，但在其他實施例中，開口152b可同時暴露出摻雜區120、摻雜區136與隔離結構114。電容器208中的電極208a、電極208b與絕緣層208c分別可延伸至多個開口152b中，藉此可更進一步增加 電容器208的電容。關於電容器208中的各構件的配置方式、材料與功效可參考上述電容器108的內容，於此不再說明。
此外，記憶體結構200更可包括接觸窗202、阻障層204、阻障層206、阻障層210與阻障層212中的至少一者。接觸窗202耦接至電容器208。因此，導體層170可藉由阻障層172、接觸窗202與阻障層204而耦接至電容器208。此外，接觸窗202可位在隔離結構114、摻雜區120與摻雜區136中的至少一者上方。在本實施例中，接觸窗202是以位在隔離結構114上方為例，但本發明並不以此為限。在其他實施例中，接觸窗202可僅位在摻雜區120上方、接觸窗202可僅位在摻雜區136上方、接觸窗202可同時位在隔離結構114與摻雜區120上方、接觸窗202可同時位在隔離結構114與摻雜區136上方或者接觸窗202可同時位在隔離結構114、摻雜區120與摻雜區136上方。在圖4中，接觸窗202的數量是以一個為例來進行說明，但本發明並不以此為限。在一些實施例中，接觸窗202的數量也可為多個。接觸窗202的材料例如是鎢。
阻障層204設置在接觸窗202與電極208b之間。阻障層206、阻障層210與阻障層212分別設置在導體層162、導體層166與導體層170上。阻障層206、阻障層210與阻障層212的材料例如是鈦、氮化鈦或其組合。
在記憶體結構200中，根據製程的選擇，導體層162、阻障層164、導體層166、阻障層168、導體層170與阻障層172可 位在介電層152上。此外，導體層162、導體層166、與導體層170的材料可依據製程進行調整，例如是鋁。
此外，在記憶體結構200與記憶體結構100中，相似的構件以相同的符號表示並省略其說明。
基於上述實施例可知，在記憶體結構200中，摻雜區118與摻雜區120在第一方向D1上排列，摻雜區120與摻雜區136在第二方向D2上排列，第二方向D2與第一方向D1相交，且電容器208耦接至摻雜區120與摻雜區136。藉由上述設置方式，可在不增加晶片面積的情況下，有效地增加電容器208的尺寸，因此能夠有效地增加電容器208的電容，進而可提升記憶體元件的電性效能。此外，由於電容器208可延伸至多個開口152b中，藉此可更進一步增加電容器208的電容。
綜上所述，上述實施例的記憶體結構藉由上述電容器的設置方式，可在不增加晶片面積的情況下，有效地增加電容器的尺寸，因此能夠有效地增加電容器的電容，進而可提升記憶體元件的電性效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:記憶體結構
104、106:電晶體
108:電容器
114:隔離結構
116、134:閘極
118、120、136、138:摻雜區
126、128、144、146:輕摻雜汲極
152a:開口
D1:第一方向
D2:第二方向
D3:第三方向
ED1、ED2:延伸方向

Claims (12)

  1. 一種記憶體結構，包括： 第一電晶體，包括第一閘極與位在所述第一閘極的兩側的第一摻雜區與第二摻雜區，其中所述第一摻雜區與所述第二摻雜區在第一方向上排列； 第二電晶體，包括第二閘極與位在所述第二閘極的兩側的第三摻雜區與第四摻雜區，其中所述第二摻雜區與所述第三摻雜區位在所述第一閘極與所述第二閘極之間且在第二方向上排列，且所述第二方向與所述第一方向相交；以及 電容器，耦接至所述第二摻雜區與所述第三摻雜區。
  2. 如申請專利範圍第1項所述的記憶體結構，其中所述第一電晶體與所述第二電晶體分別為P型金氧半導體電晶體與N型金氧半導體電晶體中的一者與另一者。
  3. 如申請專利範圍第1項所述的記憶體結構，其中所述電容器在所述第二方向上延伸。
  4. 如申請專利範圍第1項所述的記憶體結構，其中所述第三摻雜區與所述第四摻雜區在第三方向上排列，且所述第三方向與所述第二方向相交。
  5. 如申請專利範圍第4項所述的記憶體結構，其中所述第一方向與所述第三方向平行。
  6. 如申請專利範圍第4項所述的記憶體結構，其中 所述第一電晶體的閘極的延伸方向相交於所述第一方向且不垂直於所述第二方向，且 所述第二電晶體的閘極的延伸方向相交於所述第三方向且不垂直於所述第二方向。
  7. 如申請專利範圍第1項所述的記憶體結構，其中耦接至所述電容器的所述第一電晶體與所述第二電晶體呈錯位排列。
  8. 如申請專利範圍第1項所述的記憶體結構，更包括： 介電層，覆蓋所述第一電晶體與所述第二電晶體，且具有至少一個開口，其中所述電容器位在所述至少一個開口中。
  9. 如申請專利範圍第8項所述的記憶體結構，更包括： 隔離結構，位在所述第二摻雜區與所述第三摻雜區之間。
  10. 如申請專利範圍第9項所述的記憶體結構，其中所述至少一個開口的數量為一個，且所述開口暴露出所述第二摻雜區、所述第三摻雜區與所述隔離結構。
  11. 如申請專利範圍第9項所述的記憶體結構，其中所述至少一個開口的數量為多個，且每個所述開口暴露出所述第二摻雜區、所述第三摻雜區與所述隔離結構中的至少一者。
  12. 如申請專利範圍第1項所述的記憶體結構，更包括： 接觸窗，耦接至所述電容器，且位在所述隔離結構、所述第二摻雜區與所述第三摻雜區中的至少一者上方。
TW108103145A 2019-01-28 2019-01-28 記憶體結構 TWI696247B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108103145A TWI696247B (zh) 2019-01-28 2019-01-28 記憶體結構
CN201910110946.6A CN111490047B (zh) 2019-01-28 2019-02-12 内存结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108103145A TWI696247B (zh) 2019-01-28 2019-01-28 記憶體結構

Publications (2)

Publication Number Publication Date
TWI696247B true TWI696247B (zh) 2020-06-11
TW202029416A TW202029416A (zh) 2020-08-01

Family

ID=71811571

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103145A TWI696247B (zh) 2019-01-28 2019-01-28 記憶體結構

Country Status (2)

Country Link
CN (1) CN111490047B (zh)
TW (1) TWI696247B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11950409B2 (en) 2022-03-29 2024-04-02 Nanya Technology Corporation Semiconductor device having diode connectedto memory device and circuit including the same
TWI809927B (zh) * 2022-03-29 2023-07-21 南亞科技股份有限公司 具有連接到記憶體元件之二極體的半導體元件及其積體電路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382814B (en) * 1998-10-30 2000-02-21 Vanguard Int Semiconduct Corp Method of making DRAM device having bitline top capacitor structure of linear bitline shape on substrate
TW200307327A (en) * 2002-05-27 2003-12-01 Fujitsu Ltd Semiconductor device and method of manufacturing the same
TW200616140A (en) * 2004-11-12 2006-05-16 Taiwan Semiconductor Mfg Co Ltd SER immune cell structure
TW200625532A (en) * 2005-01-07 2006-07-16 Fujitsu Ltd Semiconductor device having mim element
TW201334159A (zh) * 2012-02-02 2013-08-16 Taiwan Semiconductor Mfg 半導體裝置
TW201513308A (zh) * 2013-05-16 2015-04-01 Ps4 Luxco Sarl 半導體裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2796012B2 (ja) * 1992-05-06 1998-09-10 株式会社東芝 半導体装置及びその製造方法
US6104055A (en) * 1997-03-27 2000-08-15 Nec Corporation Semiconductor device with memory cell having a storage capacitor with a plurality of concentric storage electrodes formed in an insulating layer and fabrication method thereof
JP5057616B2 (ja) * 2001-06-29 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7166896B2 (en) * 2002-08-26 2007-01-23 Micron Technology, Inc. Cross diffusion barrier layer in polysilicon
US7022565B1 (en) * 2004-11-26 2006-04-04 Grace Semiconductor Manufacturing Corporation Method of fabricating a trench capacitor of a mixed mode integrated circuit
CN100544002C (zh) * 2006-09-08 2009-09-23 茂德科技股份有限公司 内存结构及其制备方法
US8716081B2 (en) * 2007-03-15 2014-05-06 Globalfoundries Singapore Pte. Ltd. Capacitor top plate over source/drain to form a 1T memory device
KR101450254B1 (ko) * 2008-07-09 2014-10-13 삼성전자주식회사 증가된 정전 용량을 갖는 스토리지 노드를 포함하는 반도체메모리 소자
US8890225B2 (en) * 2011-10-14 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device having a capacitor well doping design with improved coupling efficiency
KR20180126914A (ko) * 2017-05-19 2018-11-28 에스케이하이닉스 주식회사 캐패시터를 구비하는 반도체 메모리 장치
US10020311B1 (en) * 2017-08-02 2018-07-10 Ap Memory Technology Corporation Semiconductor memory device provided with DRAM cell including two transistors and common capacitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382814B (en) * 1998-10-30 2000-02-21 Vanguard Int Semiconduct Corp Method of making DRAM device having bitline top capacitor structure of linear bitline shape on substrate
TW200307327A (en) * 2002-05-27 2003-12-01 Fujitsu Ltd Semiconductor device and method of manufacturing the same
TW200616140A (en) * 2004-11-12 2006-05-16 Taiwan Semiconductor Mfg Co Ltd SER immune cell structure
TW200625532A (en) * 2005-01-07 2006-07-16 Fujitsu Ltd Semiconductor device having mim element
TW201334159A (zh) * 2012-02-02 2013-08-16 Taiwan Semiconductor Mfg 半導體裝置
TW201513308A (zh) * 2013-05-16 2015-04-01 Ps4 Luxco Sarl 半導體裝置

Also Published As

Publication number Publication date
TW202029416A (zh) 2020-08-01
CN111490047B (zh) 2023-11-10
CN111490047A (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
TWI696285B (zh) 記憶體結構
US9449964B2 (en) Semiconductor process
US11367725B2 (en) Buried word line of a dynamic random access memory and method for fabricating the same
CN103383933A (zh) 半导体器件及其制造方法
US9887200B2 (en) Dynamic random access memory
US10714480B2 (en) Method for fabricating contact plug in dynamic random access memory
US20190333913A1 (en) Semiconductor device and method for fabricating the same
TWI696247B (zh) 記憶體結構
US9966428B2 (en) Capacitor and fabrication method thereof
US20180061752A1 (en) Semiconductor device and method for fabricating the same
TWI691051B (zh) 記憶體結構
TWI675460B (zh) 記憶體結構及其製造方法
TWI708329B (zh) 記憶體元件及其製作方法
TWI736947B (zh) 記憶體結構及其製造方法
US9147688B2 (en) Semiconductor device and method of manufacturing the same
TWI725769B (zh) 電容器的製造方法
US20240090200A1 (en) Integrated circuit device
TWI740997B (zh) 半導體結構
US9773860B1 (en) Capacitor and method for fabricating the same
TW202412191A (zh) 積體電路裝置
KR20210103671A (ko) 반도체 메모리 소자