JP2020155490A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020155490A
JP2020155490A JP2019050354A JP2019050354A JP2020155490A JP 2020155490 A JP2020155490 A JP 2020155490A JP 2019050354 A JP2019050354 A JP 2019050354A JP 2019050354 A JP2019050354 A JP 2019050354A JP 2020155490 A JP2020155490 A JP 2020155490A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
film
metal wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019050354A
Other languages
English (en)
Inventor
政幸 北村
Masayuki Kitamura
政幸 北村
敦史 加藤
Atsushi Kato
敦史 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019050354A priority Critical patent/JP2020155490A/ja
Priority to US16/559,001 priority patent/US11139246B2/en
Publication of JP2020155490A publication Critical patent/JP2020155490A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】金属配線とビアメタルとの電気的なショート不良を低減することが可能な半導体装置を提供する。【解決手段】一実施形態に係る半導体装置は、半導体基板と、半導体基板上に設けられた第１ビアと、第１ビア上に設けられた金属配線と、金属配線上に設けられた第２ビアと、を備える。金属配線の第１方向で互いに対向する側面の一方と、第２ビアの第１方向で互いに対向する側面の一方とは、第１方向における位置が一致している。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体装置の製造工程には、金属配線上にビアを形成する工程がある。このとき、金属配線上のビアの位置がずれると、ビアが形成された金属配線と隣接する他の金属配線との距離が短くなる。この場合、電気的なショート不良が起こり得る。
特開２００１−３１３３３４号公報
本発明が解決しようとする課題は、金属配線とビアとの電気的なショート不良を低減することが可能な半導体装置を提供することである。
一実施形態に係る半導体装置は、半導体基板と、半導体基板上に設けられた第１ビアと、第１ビア上に設けられた金属配線と、金属配線上に設けられた第２ビアと、を備える。金属配線の第１方向で互いに対向する側面の一方と、第２ビアの第１方向で互いに対向する側面の一方とは、第１方向における位置が一致している。
第１実施形態に係る半導体装置の概略的な構成を示す断面図である。 素子層の構造の一例を示す断面図である。 ホールおよびバリアメタルを形成する工程を説明する断面図である。 金属膜を形成する工程を説明する断面図である。 金属膜の上半部の一部をエッチングする工程を説明する断面図である。 絶縁膜を形成する工程を説明する断面図である。 金属膜および絶縁膜をエッチングする工程を説明する断面図である。 第２実施形態に係る半導体装置の概略的な構成を示す断面図である。 第２実施形態においてバリアメタルおよび金属膜を形成する工程を説明する断面図である。 第２実施形態において、絶縁膜および金属膜をエッチングする工程を説明する断面図である。 第３実施形態に係る半導体装置の概略的な構成を示す断面図である。 第３実施形態において、バリアメタルおよび金属膜を形成する工程を説明する断面図である。 第３実施形態において、絶縁膜、バリアメタル、および金属膜をエッチングする工程を説明する断面図である。 第４実施形態に係る半導体装置の概略的な構成を示す断面図である。 第４実施形態に係る半導体装置の製造工程の一部を示す断面図である。 第５実施形態に係る半導体装置の概略的な構成を示す断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の概略的な構成を示す断面図である。図１に示す半導体装置１は、メモリセルが積層された３次元型半導体メモリである。この半導体装置１は、半導体基板１０と、素子層２０と、コンタクト層３０と、配線層４０と、ビア層５０と、絶縁膜６０と、を備える。
半導体基板１０は、例えばシリコン基板である。半導体基板１０上には、素子層２０が設けられている。ここで、図２を参照して素子層２０の構造について説明する。
図２は、素子層２０の構造の一例を示す断面図である。図２に示す素子層２０は、積層体２１およびメモリ素子膜２２を有する。積層体２１では、複数の電極層２１１と複数の絶縁層２１２とが交互に積層されている。各電極層２１１は、例えばタングステン層（Ｗ）であり、メモリ素子膜２２に電気的に接続されるワードラインとして機能する。一方、各絶縁層２１２は、例えば酸化シリコン層（ＳｉＯ２）である。
メモリ素子膜２２は、積層体２１内をＺ方向に貫通するホール内に形成される。このホールの外周部に電荷ブロック膜２２１が形成される。電荷ブロック膜２２１の内側に電荷蓄積膜２２２が形成される。電荷蓄積膜２２２の内側にトンネル絶縁膜２２３が形成される。トンネル絶縁膜２２３の内側にチャネル膜２２４が形成される。チャネル膜２２４の内側にコア膜２２５が形成される。
電荷ブロック膜２２１、トンネル絶縁膜２２３およびコア膜２２５は、例えば酸化シリコン膜である。電荷蓄積膜２２２は、例えば窒化シリコン膜（ＳｉＮ）である。チャネル膜２２４は、例えばポリシリコン膜である。
図１に示すように、素子層２０上にはコンタクト層３０が設けられる。コンタクト層３０では、コンタクト３１（第１ビア）が絶縁膜３２を貫通している。コンタクト３１は、上述したメモリ素子膜２２のチャネル膜２２４と電気的に接続される。また、コンタクト３１と絶縁膜３２との間にはバリアメタル３３が形成される。なお、コンタクト３１とチャネル膜２２４との間にさらに別のコンタクトを設けて電気的に接続してもよい。
コンタクト３１の材料は、例えばタングステンである。絶縁膜３２は、例えば酸化シリコン膜である。バリアメタル３３の材料は、例えば窒化チタン（ＴｉＮ）である。なお、図１には、１つのコンタクト３１しか示されていないが、コンタクト３１の数は、２つ以上であってもよい。
コンタクト層３０上には、配線層４０が設けられる。配線層４０には、Ｙ方向に延びる複数の金属配線４１がＸ方向に等間隔に形成される。複数の金属配線４１のうちの１つは、コンタクト３１に電気的に接続される。図１において、コンタクト３１は左端の金属配線４１と接するように接続されているが、中央および右端の金属配線４１もＹ方向において図示しない別のメモリ素子膜と図示しない別のコンタクトを介して接続される。すなわち、それぞれの金属配線４１はＹ方向において、図示しないメモリ素子膜とコンタクトを介して電気的に接続されている。金属配線４１は、コンタクト３１と同じ金属材料、例えばタングステンで形成される。なお、図１には、３本の金属配線４１が示されているが、金属配線４１の本数は、特に制限されない。
配線層４０上には、ビア層５０が形成される。ビア層５０では、ビア５１（第２ビア）の側面の一部が絶縁膜５２で覆われている。ビア５１は、複数の金属配線４１の少なくとも１つに電気的に接続される。図１において、ビア５１は中央の金属配線４１上に形成されているが、Ｙ方向において左端および右端の金属配線４１は図示しない別のビアと接続される。ビア５１は、コンタクト３１および金属配線４１と同じ金属材料、例えばタングステンで形成される。絶縁膜５２は、例えば酸化シリコン膜である。なお、コンタクト３１、金属配線４１およびビア５１の材料はタングステンに限定されず、銅またはアルミニウム等の別の導電性材料でもよい。
ビア層５０上には絶縁膜６０が形成される。絶縁膜６０は、例えば酸化シリコン膜である。絶縁膜６０によって、配線層４０およびビア層５０の下部にエアギャップ７０が形成される。このエアギャップ７０によって、金属配線４１同士が隔てられる。エアギャップ７０の底部（下端）は、例えば、コンタクト層３０にまで達する。これにより、コンタクト３１の一部が部分的に除去された切欠状となる。なお、絶縁膜６０内に別の導電部材を形成し、ビア５１と電気的に接続することが考えられる。
以下、上述した半導体装置１の製造方法について説明する。ここでは、コンタクト層３０、配線層４０およびビア層５０の製造工程について説明する。
まず、図３に示すように、コンタクト層３０の絶縁膜３２にホール３４を形成し、このホール３４の内周面および絶縁膜３２の上面にバリアメタル３３を形成する。ホール３４は、メモリ素子膜２２上に形成される。
次に、図４に示すように、金属膜８０がホール３４内に埋め込まれるとともに、絶縁膜３２の上面全体に形成される。金属膜８０のうち、ホール３４内に埋め込まれる部分が、コンタクト３１に相当する。また、絶縁膜３２の上面全体に形成された金属膜８０は、後述の工程で、金属配線４１およびビア５１に加工される部分である。
次に、図５に示すように、金属膜８０の上半部の一部をエッチングする。エッチングパターンは、例えばリソグラフィーによって形成される。このとき、上半部の残りの部分８０ａがビア５１に加工され、エッチングされなかった部分８０ｂが金属配線４１に加工される。
次に、図６に示すように、部分８０ｂの上面および部分８０ａの側面に絶縁膜５２を形成する。絶縁膜５２は、部分８０ｂおよび部分８０ａを全体的に覆うように形成された後、研磨工程によって、図５に示す形状に加工される。
次に、図７に示すように、例えば、ＲＩＥ（Reactive Ion Etching）によって、部分８０ｂおよび絶縁膜５２を所望の金属配線４１パターンに沿ってエッチングする。これにより、部分８０ｂが金属配線４１に加工され、部分８０ａがビア５１に加工される。
図７に示すエッチング工程では、金属配線４１およびビア５１が同時に加工される。そのため、仮に、金属膜８０の部分８０ａの位置が、設計位置に対してＸ方向(第１方向)にずれていたとしても、ずれた部分は、部分８０ｂと同時にエッチングされる。これにより、ビア５１の側面５１ａと金属配線の側面４１ａとの境界に段差はなく平坦になる。換言すると、金属配線４１のＸ方向で互いに対向する側面の一方と、ビア５１のＸ方向で互いに対向する側面の一方とは、Ｘ方向における位置が一致している。そのため、図７において、ビア５１と、このビア５１と電気的に接続される金属配線４１にＸ方向で隣接する他の金属配線４１との距離が十分に確保される。
また、エッチングは、コンタクト３１の上端部が部分的にエッチングされた段階でエッチングをストップする。これにより、コンタクト３１の上端部が切欠形状となり、コンタクト３１と、コンタクト３１に接続された金属配線４１に隣接する金属配線４１との距離を確保することができ、電気的なショート不良を抑制できる。
その後、図１に示すように、絶縁膜６０が形成される。このとき、絶縁膜６０は、ビア層５０の上部で終端する。そのため、エアギャップ７０が、ビア層５０の下部、および配線層４０における金属配線４１間の隙間に形成される。
以上説明した本実施形態によれば、金属配線４１およびビア５１を同時に加工することによって、ビア５１と、このビア５１と電気的に接続される金属配線４１にＸ方向で隣接する他の金属配線４１との距離が十分に確保される。よって、電気的なショート不良を低減することが可能となる。
(第２実施形態)
図８は、第２実施形態に係る半導体装置の概略的な構成を示す断面図である。図１に示す第１実施形態に係る半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図８に示す半導体装置２では、バリアメタル５３が、ビア５１の側面５１ａとＸ方向で対向する側面および底面に形成される。換言すると、断面Ｌ字形のバリアメタル５３がビア５１に形成される。バリアメタル５３の材料は、バリアメタル３３と同じ材料、例えば窒化チタンである。第２実施形態において、金属配線４１とビア５１の材料は同一でもよく、異なっていてもよい。
以下、上述した半導体装置２の製造方法について説明する。ここでは、配線層４０およびビア層５０の製造工程について説明する。
まず、図９に示すように、絶縁膜５２にバリアメタル５３および金属膜８１を形成する。バリアメタル５３は、絶縁膜５２を貫通するビアの内周部に形成される。一方、金属膜８１は、バリアメタル５３の形成後、上記ビア内に埋め込まれる。金属膜８１は、ビア５１に加工される膜である。なお、絶縁膜５２は、金属膜８２上に形成されている。金属膜８２は、金属配線４１に加工される膜である。
次に、図１０に示すように、ＲＩＥにより、絶縁膜５２、金属膜８１、金属膜８２をエッチングする。このエッチング工程では、金属配線４１のパターンに対応するマスク９０がビア５１上および絶縁膜５２上に形成される。その結果、金属膜８１がビア５１に形成され、金属膜８２が、複数の金属配線４１に加工される。マスク９０は、例えばカーボン膜であり、金属配線４１の形成後に除去される。
図１０に示すエッチング工程では、仮に、金属膜８１の位置が、設計位置に対してＸ方向にずれていたとしても、ずれた部分は、絶縁膜５２と同時にエッチングされる。これにより、第１実施形態と同様に、ビア５１の側面５１ａと金属配線の側面４１ａとの境界に段差はなく平坦になる。
その後、図８に示すように、絶縁膜６０が、第１実施形態と同様に形成される。そのため、エアギャップ７０が、ビア層５０の下部、および配線層４０における金属配線４１間の隙間に形成される。
以上説明した本実施形態によれば、ビア５１に加工される金属膜８１を金属配線４１に加工される金属膜８２上に予め形成することによって、ビア５１と他の金属配線４１との距離が十分に確保される。よって、電気的なショート不良を低減することが可能となる。
（第３実施形態）
図１１は、第３実施形態に係る半導体装置の概略的な構成を示す断面図である。図８に示す第２実施形態に係る半導体装置２と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図１１に示す半導体装置３では、第２実施形態で説明したバリアメタル５３が、ビア５１の底面に形成される。換言すると、バリアメタル５３は、金属配線４１との境界に形成される。第３実施形態において、金属配線４１とビア５１の材料は同一でもよく、異なっていてもよい。
以下、上述した半導体装置３の製造方法について説明する。ここでは、配線層４０およびビア層５０の製造工程について説明する。
まず、図１２に示すように、第２実施形態と同様の方法で、絶縁膜５２にバリアメタル５３および金属膜８１を形成する。ただし、本実施形態では、金属膜８１を埋め込むビアの口径ｄが第２実施形態よりも広い。具体的には、口径ｄは、金属配線４１のＸ方向における幅の２倍以下まで拡大してもよい。
次に、図１３に示すように、ＲＩＥにより、絶縁膜５２、金属膜８１、金属膜８１の側面に形成されたバリアメタル５３、および金属膜８２をエッチングする。このエッチング工程では、第２実施形態と同様に、マスク９０が用いられる。その結果、金属膜８１がビア５１に形成され、金属膜８２が、複数の金属配線４１に加工される。
例えば、金属配線４１を形成した後、ビア５１を形成する方法では、ビア５１と、ビア５１に接続される金属配線４１の隣に形成された他の金属配線４１との距離を確保するために、ビアの口径ｄを最小限にする必要がある。
一方、本実施形態によれば、金属配線４１よりも外側にあるビア５１は、金属膜８１の加工時に除去される。つまり、他の金属配線４１に接しない程度までビアの口径ｄを拡大しても、配線層４０の形成時のＲＩＥによって、余分な金属膜８１が除去される。これにより、ビア５１および金属配線４１では、側面５１ａと側面４１ａの境界だけでなく、側面５１ａとＸ方向で対向する側面５１ｂと側面４１ａとＸ方向で対向する側面４１ｂｔの境界も段差がなく、平坦になる。これにより、ビア５１と他の金属配線４１との距離が十分に確保されるので、電気的なショート不良を抑制することができる。
また、ビアの口径ｄを拡大することができれば、口径ｄと深さの比であるアスペクト比が低下するので、ＲＩＥ工程の生産性改善や、形成パターン拡大によるリソグラフィコストの低下も可能となる。
なお、上述した第２実施形態および第３実施形態では、バリアメタル５３は、金属配線４１およびビア５１と同じ金属材料を含んでいてもよい。この金属材料がタングステンの場合、バリアメタル５３は、例えば窒化タングステンである。
（第４実施形態）
図１４は、第４実施形態に係る半導体装置の概略的な構成を示す断面図である。図８に示す第２実施形態に係る半導体装置２と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図１４に示す半導体装置４のビア層５０では、絶縁膜５２の下に絶縁膜５４が形成されている。すなわち、ビア層５０の絶縁膜は、組成が異なる複数の層で形成されている。絶縁膜５４は、例えば窒化シリコン膜である。第４実施形態において、金属配線４１とビア５１の材料は同一でもよく、異なっていてもよい。
図１５は、半導体装置４の製造工程の一部を示す断面図である。図１５では、金属膜８２上に絶縁膜５４および絶縁膜５２を順次に成膜した後、バリアメタル５３および金属膜８１を形成する。
次に、第２実施形態または第３実施形態で説明したように、マスク９０を用いたエッチングにより配線層４０とビア層５０を同時に加工する。このとき、絶縁膜５４により、ビア層５０と配線層４０との間で加工条件を分けることが可能となり、加工形状を改善することができる。
ビア層５０のＲＩＥ工程では、絶縁膜５２と金属膜８１を同時に加工する必要があるため、それぞれのエッチング比ができるだけ等しくなるようにエッチングすることが求められる。一方、配線層４０のＲＩＥ工程では、金属膜８２のみをエッチングすることが求められるため、加工条件がビア層５０と異なることが想定される。
そこで、本実施形態のように、ビア層５０の絶縁膜が、例えば窒化シリコン膜である絶縁膜５４と、酸化シリコン膜である絶縁膜５２とを有する二層構造であれば、窒化シリコン膜を酸化シリコン膜加工時のストッパーとして用いることが可能となる。これにより、加工形状を改善することができる。
(第５実施形態)
図１６は、第５実施形態に係る半導体装置の概略的な構成を示す断面図である。上述した図１に示す第１実施形態に係る半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
上述した第１実施形態〜第４実施形態では、メモリ素子が素子層２０に設けられている。一方、本実施形態に係る半導体装置５の素子層２０には、ＭＩＳ（Metal Insulator Semiconductor）トランジスタ等のスイッチング素子が設けられている。
図１６に示す素子層２０は、第１拡散層２３、第２拡散層２４、ゲート電極２５、およびゲート絶縁膜２６を有する。第１拡散層２３および第２拡散層２４の一方は、ドレイン領域であり、他方はソース領域である。第１拡散層２３はコンタクト３１ａに接続され、第２拡散層２４は、コンタクト３１ｂに接続されている。ゲート電極２５は、コンタクト３１ｃに接続されている。ゲート絶縁膜２６は、ゲート電極２５と各拡散層との間に設けられている。コンタクト３１ａ、コンタクト３１ｂ、およびコンタクト３１ｃの外面は、バリアメタル３３で覆われ、各コンタクトは絶縁膜３５で絶縁されている。
本実施形態に係る半導体装置５も、上述した第１実施形態〜第４実施形態のいずれかと同じ製法で、配線層４０およびビア層５０を形成する。そのため、ビア５１と、このビア５１と電気的に接続される金属配線４１にＸ方向で隣接する他の金属配線４１との距離が十分に確保される。よって、電気的なショート不良を低減することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１〜５：半導体装置、１０：半導体基板、２０：素子層、２１：積層体、２２：メモリ素子膜、２３：第１拡散層、２４：第２拡散層、２５：ゲート電極、２６：ゲート絶縁膜、３０：コンタクト層、３１：コンタクト(第１ビア)、４０：配線層、５０：ビア層、５１：ビア、５３：バリアメタル、７０：エアギャップ、２１１：電極層、２１２：絶縁層

Claims (9)

  1. 半導体基板と、
    前記半導体基板上に設けられた第１ビアと、
    前記第１ビア上に設けられた金属配線と、
    前記金属配線上に設けられた第２ビアと、を備え、
    前記金属配線の第１方向で互いに対向する側面の一方と、前記第２ビアの前記第１方向で互いに対向する側面の一方とは、前記第１方向における位置が一致している、半導体装置。
  2. 前記金属配線は複数有し、隣接する前記金属配線間にエアギャップが設けられている、請求項１に記載の半導体装置。
  3. 前記第２ビアと前記金属配線との間にバリアメタルが設けられている、請求項１または２に記載の半導体装置。
  4. 前記バリアメタルが、前記第２ビアの他方の側面にも設けられている、請求項３に記載の半導体装置。
  5. 前記第１ビア、前記金属配線および前記第２ビアは同じ金属材料を含む、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記金属配線の前記第１方向で互いに対向する側面の他方と、前記第２ビアの前記第１方向で互いに対向する側面の他方とは、前記第１方向における位置が一致している、請求項１から５のいずれか一項に記載の半導体装置。
  7. 複数の前記金属配線が、前記第１方向に等間隔に設けられている、請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記第１ビアは、前記半導体基板上に電極層と絶縁層とが交互に積層された積層体を貫通するメモリ素子膜と電気的に接続する、請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記第１ビアは、前記半導体基板上に形成されたトランジスタと電気的に接続する、請求項１から７のいずれか一項に記載の半導体装置。
JP2019050354A 2019-03-18 2019-03-18 半導体装置 Pending JP2020155490A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019050354A JP2020155490A (ja) 2019-03-18 2019-03-18 半導体装置
US16/559,001 US11139246B2 (en) 2019-03-18 2019-09-03 Semiconductor device with aligned vias

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019050354A JP2020155490A (ja) 2019-03-18 2019-03-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2020155490A true JP2020155490A (ja) 2020-09-24

Family

ID=72515504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019050354A Pending JP2020155490A (ja) 2019-03-18 2019-03-18 半導体装置

Country Status (2)

Country Link
US (1) US11139246B2 (ja)
JP (1) JP2020155490A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11647630B2 (en) 2019-09-17 2023-05-09 Kioxia Corporation Semiconductor memory device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11456208B2 (en) * 2020-08-11 2022-09-27 Micron Technology, Inc. Methods of forming apparatuses including air gaps between conductive lines and related apparatuses, memory devices, and electronic systems
US11715692B2 (en) 2020-08-11 2023-08-01 Micron Technology, Inc. Microelectronic devices including conductive rails, and related methods
US11574870B2 (en) 2020-08-11 2023-02-07 Micron Technology, Inc. Microelectronic devices including conductive structures, and related methods
US20220406782A1 (en) * 2021-06-18 2022-12-22 Abhishek A. Sharma Backend memory with air gaps in upper metal layers

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242336B1 (en) * 1997-11-06 2001-06-05 Matsushita Electronics Corporation Semiconductor device having multilevel interconnection structure and method for fabricating the same
US6888247B2 (en) * 1999-09-03 2005-05-03 United Microelectronics Corp. Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same
US6940146B2 (en) * 1999-09-03 2005-09-06 United Microelectronics Corp. Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same
JP2001313334A (ja) 2000-04-28 2001-11-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6645873B2 (en) * 2000-06-21 2003-11-11 Asm Japan K.K. Method for manufacturing a semiconductor device
JP3757143B2 (ja) * 2001-10-11 2006-03-22 富士通株式会社 半導体装置の製造方法及び半導体装置
US20040232552A1 (en) * 2002-12-09 2004-11-25 Advanced Micro Devices, Inc. Air gap dual damascene process and structure
JP2008021862A (ja) 2006-07-13 2008-01-31 Renesas Technology Corp 半導体装置およびその製造方法
KR100764054B1 (ko) * 2006-08-22 2007-10-08 삼성전자주식회사 금속배선 및 그 형성 방법
JP5085241B2 (ja) * 2007-09-06 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009111134A (ja) 2007-10-30 2009-05-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2009194286A (ja) 2008-02-18 2009-08-27 Panasonic Corp 半導体装置及びその製造方法
JP4834750B2 (ja) * 2009-03-19 2011-12-14 株式会社東芝 半導体記憶装置
JP2013055142A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 不揮発性半導体記憶装置
US9312222B2 (en) * 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning approach for improved via landing profile
US10490497B2 (en) * 2014-06-13 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of conductor nanowires
US9704760B2 (en) 2015-06-24 2017-07-11 International Business Machines Corporation Integrated circuit (IC) with offset gate sidewall contacts and method of manufacture
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11647630B2 (en) 2019-09-17 2023-05-09 Kioxia Corporation Semiconductor memory device

Also Published As

Publication number Publication date
US11139246B2 (en) 2021-10-05
US20200303308A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
JP2020155490A (ja) 半導体装置
US10622304B2 (en) Storage device including multiple wiring and electrode layers
US20050285226A1 (en) Parallel capacitor of semiconductor device
JP2018152496A (ja) 半導体記憶装置
JP2015170692A (ja) 半導体装置及びその製造方法
JP2013197533A (ja) 記憶装置及びその製造方法
JP2019220534A (ja) 半導体記憶装置およびその製造方法
TWI736929B (zh) 半導體裝置及其製造方法
JP2008091835A (ja) 半導体装置およびその製造方法
US20040021225A1 (en) Integrated circuits including insulating spacers that extend beneath a conductive line, and methods of fabricating same
TWI602264B (zh) 動態隨機存取記憶體的主動區接觸窗及其製造方法
JP2018160532A (ja) 半導体記憶装置及びその製造方法
JP2008091898A (ja) 半導体装置
JP2012199391A (ja) 半導体装置及びその製造方法
JP5412071B2 (ja) 半導体装置
JP2021150591A (ja) 半導体装置
JP2009135217A (ja) 半導体装置の製造方法および半導体装置
JP2009164534A (ja) 半導体装置およびその製造方法
KR19990029180A (ko) 반도체 집적 회로 및 그 제조 방법
CN110896079A (zh) 半导体存储装置
US11515323B2 (en) Semiconductor device and method of manufacturing the same
US12016182B2 (en) Semiconductor device and method of manufacturing the same
JP5424551B2 (ja) 半導体装置
KR100734144B1 (ko) Ｍｉｍ 커패시터 형성 방법
JP4770841B2 (ja) 半導体装置