TWI602264B - 動態隨機存取記憶體的主動區接觸窗及其製造方法 - Google Patents

Description

動態隨機存取記憶體的主動區接觸窗及其製造方法

本發明是有關於一種動態隨機存取記憶體(DRAM)，且特別是有關於一種動態隨機存取記憶體的主動區接觸窗(AA contact)及其製造方法。

隨著大廠擴廠影響，記憶體市場環境日趨嚴峻，各家大廠積極戮力於製程技術研發及降低製程成本，製程微縮為主要成本降低之途徑。晶片尺寸(chip size)縮小不僅對於曝光機台技術及蝕刻能力極具挑戰，還因為字元線間距和記憶體陣列的隔離結構不斷縮小，導致種種不良影響。譬如接觸窗(contact)阻值Rs部分，因為晶片尺寸的微縮，導致接觸窗體積跟著減少，進而大幅增加接觸窗阻值，故如何改善接觸窗Rs也是一大課題。

目前的接觸窗是採行後形成的溝填方式，亦即藉由蝕刻製程在絕緣層或介電層中蝕刻出接觸窗開口，再填入導體材料。

本發明提供一種動態隨機存取記憶體的主動區接觸窗之製造方法，能改善接觸窗阻值並擴大接觸窗的製程窗(process window)。

本發明的一種動態隨機存取記憶體的主動區接觸窗之製造方法，包括在基板上形成導電層，覆蓋接觸窗區域與位元線。所述動態隨機存取記憶體至少包括基板、基板內的隔離結構、經由隔離結構隔開的主動區、穿過主動區的埋入式字元線以及基板上的位元線，其中每一主動區包括數個接觸窗區域。然後，去除接觸窗區域以外的上述導電層，以形成數個主動區接觸窗，再於所述基板上形成絕緣層，覆蓋主動區接觸窗。

在本發明的一實施例中，上述主動區接觸窗之形成方法包括利用點狀微影蝕刻去除接觸窗區域以外的導電層，形成柱形的主動區接觸窗。

在本發明的一實施例中，上述主動區接觸窗之形成方法包括先平坦化導電層直到露出位元線的頂面，再利用線型微影蝕刻去除接觸窗區域以外的導電層。

在本發明的一實施例中，去除上述接觸窗區域以外的導電層之步驟包括留下數條導電線層，而形成上述絕緣層之方法包括利用自行氧化技術，將部分導電線層轉變為絕緣材料。

在本發明的一實施例中，上述自行氧化技術包括臨場蒸氣產生技術(ISSG)、濕式氧化法或低溫電漿氧化法(SPA oxide)。

在本發明的一實施例中，形成上述絕緣層之方法包括共形地形成覆蓋主動區接觸窗的氮化矽層與氮氧化矽層，再利用旋塗法在基板上形成旋塗式玻璃層(SOG)。

在本發明的一實施例中，形成上述絕緣層之方法包括利用原子層沉積(ALD)在基板上的主動區接觸窗之間填入氮化矽層。

在本發明的一實施例中，形成上述導電層之前還可在位元線的側面形成間隙壁，以隔離導電層與位元線。

本發明另提供一種動態隨機存取記憶體的主動區接觸窗，能在晶片尺寸日益縮減時仍維持其低阻值並具有較大的底面積。

本發明的另一種動態隨機存取記憶體的主動區接觸窗，所述動態隨機存取記憶體至少包括基板、基板內的隔離結構、經由隔離結構隔開的主動區、穿過主動區的埋入式字元線、以及在基板上與埋入式字元線相交的位元線。每一主動區包括數個接觸窗區域。所述主動區接觸窗分別位於所述接觸窗區域上，其中每一主動區接觸窗為柱形；在兩兩位元線之間的主動區接觸窗的側面為弧面；以及每一主動區接觸窗的底面面積大於頂面面積，且底面是直接與接觸窗區域接觸的那一面。

在本發明的另一實施例中，上述主動區接觸窗的材料包括多晶矽。

在本發明的另一實施例中，上述主動區接觸窗與位元線接觸的面為平面。

在本發明的另一實施例中，上述主動區接觸窗的頂面高於位元線的頂面。

在本發明的另一實施例中，上述主動區接觸窗的頂面與位元線的頂面齊平。

基於上述，本發明藉由先形成接觸窗再形成接觸窗之間的絕緣層的方式，來增加主動區接觸窗與主動區的接觸面積，進而降低接觸窗阻值Rs，並且因為主動區接觸窗先形成，所以能避免習知位元線與接觸窗短路或臨界電壓變低的問題。另外，當本發明運用自行氧化技術形成上述絕緣層，還可避免記憶體區與周邊區之間的階梯高度差。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧基板

100a‧‧‧接觸窗區域

102‧‧‧隔離結構

104‧‧‧埋入式字元線

106‧‧‧位元線

106a、124a、304、322、400a、602a、604a‧‧‧頂面

108‧‧‧絕緣結構

112‧‧‧磊晶層或多晶矽層

114‧‧‧金屬層

116‧‧‧氮化矽層

118‧‧‧間隙壁

120‧‧‧阻障層

122‧‧‧導電層

124、300a、300b、300c、300d、400、604‧‧‧主動區接觸窗

124b、306、324‧‧‧底面

126‧‧‧氮化矽層或氮化矽/氮氧化矽的疊層

128‧‧‧旋塗式玻璃層

200‧‧‧主動區

202‧‧‧接觸窗區域

302、310、316、320‧‧‧平面

308、312、314、318、602b、604b‧‧‧側面

402‧‧‧氮化矽層

600‧‧‧罩幕

602‧‧‧導電線層

606‧‧‧絕緣材料

圖1A至圖1D是依照本發明的第一實施例的一種動態隨機存取記憶體的主動區接觸窗的製造流程剖面示意圖。

圖2是圖1C的動態隨機存取記憶體之佈局示意圖。

圖3A至圖3D是依照本發明的第二實施例之數種動態隨機存取記憶體的主動區接觸窗的立體示意圖。

圖4A至圖4B是依照本發明的第三實施例的一種動態隨機存取記憶體的主動區接觸窗的製造流程剖面示意圖。

圖5是圖4A的動態隨機存取記憶體之佈局示意圖。

圖6A至圖6C是依照本發明的第四實施例的一種動態隨機存取記憶體的主動區接觸窗的製造流程剖面示意圖。

本文中請參照圖式，以便更加充分地體會本發明的概念，隨附圖式中顯示本發明的實施例。但是，本發明還可採用許多不同形式來實踐，且不應將其解釋為限於底下所述之實施例。實際上，提供實施例僅為使本發明更將詳盡且完整，並將本發明之範疇完全傳達至所屬技術領域中具有通常知識者。

在圖式中，為明確起見可能將各層以及區域的尺寸以及相對尺寸作誇張的描繪。

圖1A至圖1D是依照本發明的第一實施例的一種動態隨機存取記憶體的主動區接觸窗的製造流程剖面示意圖。

請參照圖1A，本實施例的動態隨機存取記憶體，至少包括基板100、基板100內的隔離結構102、經由隔離結構102隔開的主動區(即隔離結構102之間的基板100位置)、穿過主動區的埋入式字元線104以及基板100上的位元線106。埋入式字元線104與位元線106之間可具有絕緣結構108將兩者隔開。而位元線106例如由磊晶層或多晶矽層112、金屬層114與氮化矽層116構成的，但本發明並不限於此。另外，可在位元線106的側面形成間隙壁118，以保護位元線106不受後續製程影響。埋入式字元線 104與基板100之間則通常會有一層阻障層120。

在一實施例中，隔離結構102的材料例如氧化矽、氮化矽或其他適合的材料。在一實施例中，埋入式字元線104的材料例如鎢、鋁、銅或其他適合的材料。在一實施例中，絕緣結構108例如氧化矽、氮化矽或其他適合的材料。在一實施例中，金屬層114的材料例如鈦、氮化鈦、鎢或鋁/銅的疊層及其他的適合材料。在一實施例中，間隙壁118的材料例如氧化矽、氮化矽或其他適合的材料。在一實施例中，阻障層120例如氧化矽或其他適合的材料。

接著，請參照圖1B，在基板100上形成導電層122，覆蓋每一主動區內的接觸窗區域100a，且導電層122的厚度如夠大，可覆蓋位元線的頂面106a。導電層122的材料例如摻雜多晶矽、鈦、氮化鈦、鎢或其他合適的導電材料。

然後，請參照圖1C，去除接觸窗區域100a以外的導電層(請見圖1B的122)，而形成數個主動區接觸窗124，並請同時參照圖2，其中的剖面線段就是對應圖1C的位置。在圖2中，位元線106與埋入式字元線104相交，單一主動區200則由埋入式字元線104劃分為數個接觸窗區域(請見圖1C的100a)。在第一實施例中，形成主動區接觸窗124之方法例如利用點狀(dot)微影蝕刻去除接觸窗區域202以外的導電層，以形成柱形的主動區接觸窗124，所謂的點狀(dot)微影蝕刻就是利用微影製程形成點狀光阻層，並以此點狀光阻層作為蝕刻罩幕來進行導電層的蝕刻製程。 由於蝕刻製程會因為愈接近中心蝕刻區的蝕刻速率較快而側壁蝕刻區的蝕刻速率愈慢，所以容易造成蝕刻截面積由上往下逐漸縮小，因此上述柱形的主動區接觸窗124的底面124b面積大於頂面124a面積。

之後，請參照圖1D，於基板100上形成絕緣層，例如先共形地形成覆蓋主動區接觸窗124的氮化矽層或氮化矽/氮氧化矽的疊層126，再利用旋塗法(spin coating)在基板100上形成旋塗式玻璃層(SOG)128覆蓋主動區接觸窗124。由於本實施例是先形成主動區接觸窗124再形成絕緣層(膜層126與128)，所以能藉由較為寬鬆的製程窗形成下大上小的柱形主動區接觸窗124，使主動區接觸窗124與接觸窗區域100a之間的接觸面積增加，進而達到降低接觸窗阻值Rs的效果。所謂的較為寬鬆的製程窗是由於所形成的柱形主動接觸窗124比傳統後形成的接觸窗來得大，而傳統的後形成的接觸窗因為要藉由蝕刻出接觸窗開口再填入導體(即溝填方式)，所以為了避免損害旁邊的位元線106，因此其尺寸都比本實施例的柱形主動接觸窗124要小，也必須精準控制其位置，所以例如接觸窗位置的容許偏移量也相對要小。而且，因為主動區接觸窗124並非利用溝填方式製作，所以也能避免從前為形成接觸窗洞(opening)而破壞位元線側面(如圖1A的間隙壁118)所導致的短路或臨界電壓(Vth)低等問題。

圖3A至圖3D是依照本發明的第二實施例之數種動態隨機存取記憶體的主動區接觸窗300a~300d結構的立體示意圖。

在圖3A中，主動區接觸窗30oa在動態隨機存取記憶體的位置可參照圖2的佈局是位於位元線之間的接觸窗區域202上，且主動區接觸窗300a的頂面304高於位元線的頂面(如圖1C中的106a)，所以與位元線接觸的面302(如平面)上方還有部分主動區接觸窗300a。圖3A顯示的是單一主動區接觸窗300a，其略呈柱形，且在位元線之間的側面308為弧面。而且，主動區接觸窗300a的底面306面積大於頂面304面積，且文中的底面306是指直接與接觸窗區域接觸的那一面。

在圖3B中，主動區接觸窗300b與位元線接觸的面310是平面、在位元線之間的側面312是弧面、且主動區接觸窗300b的頂面比位元線高，但是本圖中的主動區接觸窗300b的頂面和底面是相同面積。

在圖3C中，主動區接觸窗300c的頂面因為與位元線的頂面齊平，所以在位元線之間的側面314是弧面、與位元線接觸的面316是平面。

在圖3D中，主動區接觸窗300d的頂面因為與位元線的頂面齊平，所以和圖3C一樣，在位元線之間的側面318是弧面、與位元線接觸的面320是平面，差異在於其底面324大於頂面322。

以上圖3A至圖3D僅為說明本發明之主動區接觸窗的幾種可實施的例子，但並不以此為限。

圖4A至圖4B是依照本發明的第三實施例的一種動態隨機存取記憶體的主動區接觸窗的製造流程剖面示意圖，其中使用 與第一實施例相同的元件符號來代表相同或類似的構件。

在本實施例中，形成導電層的步驟可參照第一實施例的圖1B後，請參照圖4A，形成數個主動區接觸窗400，其方法例如先平坦化導電層直到其頂面400a與位元線的頂面106a齊平，並請同時參照圖5，利用線型(line)微影蝕刻去除部分導電層，圖5中的剖面線段就是對應圖4A的位置，所以主動區接觸窗400大致介於位元線106之間並與主動區200接觸。上述線型(line)微影蝕刻就是利用微影製程形成線型光阻層，並以此線型光阻層作為蝕刻罩幕來進行導電層的蝕刻製程。

之後，請參照圖4B，於基板100上形成絕緣層，例如利用原子層沉積(ALD)在基板100上的主動區接觸窗400之間填入氮化矽層402。由於本實施例是先形成主動區接觸窗400再形成氮化矽層402，所以能藉由較為寬鬆的製程窗，使主動區接觸窗400與基板100的接觸面積增加，進而達到降低接觸窗阻值Rs的效果。所謂的較為寬鬆的製程窗是由於傳統的後形成的接觸窗因為要藉由蝕刻出接觸窗開口再填入導體(即溝填方式)，所以為了避免損害旁邊的位元線106，必須精準控制其位置，所以這種接觸窗位置的容許偏移量相對所形成的主動區接觸窗400要小，因此傳統的後形成的接觸窗之製程窗顯然小於本實施例的主動區接觸窗40。

圖6A至圖6C是依照本發明的第四實施例的一種動態隨機存取記憶體的主動區接觸窗的製造流程剖面示意圖，其中使用 與第一實施例相同的元件符號來代表相同或類似的構件。

在本實施例中，形成導電層的步驟可參照第一實施例的圖1B後，選擇性地對導電層122進行如化學機械研磨(CMP)的平坦化製程，然後參照圖6A，於導電層122上對應接觸窗區域100a的適當位置形成罩幕600，其材料例如光阻、氮化矽或其他適合的材料。

接著，請參照圖6B，以罩幕600作為蝕刻罩幕，去除露出的導電層，而留下導電線層602。導電線層602的頂面602a可比位元線106的頂面106a高。

然後，請參照圖6C，利用自行氧化技術(self-oxidation)，將部分導電線層轉變為絕緣材料606，其中的自行氧化技術例如臨場蒸氣產生技術(ISSG)、濕式氧化法或低溫電漿氧化法(SPA oxide)。由於本實施例是藉由自行氧化技術形成絕緣層，所以圖6B的導電線層602會變成為主動區接觸窗604，且圖6B的頂面602a會降低到圖6C的頂面604a，側面602b也會往內縮到圖6C的側面604b。由於本實施例是利用自行氧化技術，而不是另外沉積絕緣材料，所以不會在記憶體區以外的周邊區也形成絕緣材料。因此，按照第四實施例的製程，就不需要額外的CMP步驟來消除記憶體區與周邊區之間的階梯高度(step height)差。

綜上所述，本發明的方法能製作出下大上小的接觸窗，且在位元線之間的接觸窗側面是弧面，所以能增加主動區接觸窗與基板(主動區)的接觸面積，進而達到降低接觸窗阻值Rs的效 果。而且，因為主動區接觸窗先形成，而不是傳統先形成絕緣層在於其中形成接觸窗洞的方式，所以能避免因破壞位元線側面的間隙壁等保護結構所導致的短路或臨界電壓變低的問題。另外，本發明還可運用自行氧化技術來形成主動區接觸窗之間的絕緣層，以避免記憶體區與周邊區之間有階梯高度差的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基板

100a‧‧‧接觸窗區域

106a‧‧‧頂面

124‧‧‧主動區接觸窗

124a‧‧‧頂面

124b‧‧‧底面

Claims (13)

1. 一種動態隨機存取記憶體的主動區接觸窗之製造方法，所述動態隨機存取記憶體至少包括基板、所述基板內的數個隔離結構、經由所述隔離結構隔開的數個主動區、穿過所述主動區的數條埋入式字元線、以及所述基板上的數條位元線，其中每一所述主動區包括數個接觸窗區域，所述製造方法包括：在所述基板上形成導電層，覆蓋所述接觸窗區域與所述位元線；去除所述接觸窗區域以外的所述導電層，以形成數個主動區接觸窗；以及在所述基板上形成絕緣層，覆蓋所述主動區接觸窗。
2. 如申請專利範圍第1項所述的動態隨機存取記憶體的主動區接觸窗之製造方法，其中形成所述主動區接觸窗之方法包括：利用點狀微影蝕刻去除所述接觸窗區域以外的所述導電層，形成柱形的所述主動區接觸窗。
3. 如申請專利範圍第1項所述的動態隨機存取記憶體的主動區接觸窗之製造方法，其中形成所述主動區接觸窗之方法包括：平坦化所述導電層直到露出所述位元線的頂面；以及利用線型微影蝕刻去除所述接觸窗區域以外的所述導電層。
4. 如申請專利範圍第1項所述的動態隨機存取記憶體的主動區接觸窗之製造方法，其中去除所述接觸窗區域以外的所述導電層之步驟包括留下數條導電線層；以及形成所述絕緣層之方法包 括利用自行氧化技術，將部分所述導電線層轉變為絕緣材料。
5. 如申請專利範圍第4項所述的動態隨機存取記憶體的主動區接觸窗之製造方法，其中所述自行氧化技術包括臨場蒸氣產生技術(ISSG)、濕式氧化法或低溫電漿氧化法(SPA oxide)。
6. 如申請專利範圍第1項所述的動態隨機存取記憶體的主動區接觸窗之製造方法，其中形成所述絕緣層之方法包括：共形地形成覆蓋所述主動區接觸窗的氮化矽層與氮氧化矽層；以及利用旋塗法在所述基板上形成旋塗式玻璃層。
7. 如申請專利範圍第1項所述的動態隨機存取記憶體的主動區接觸窗之製造方法，其中形成所述絕緣層之方法包括利用原子層沉積在所述基板上的所述主動區接觸窗之間填入氮化矽層。
8. 如申請專利範圍第1項所述的動態隨機存取記憶體的主動區接觸窗之製造方法，其中形成所述導電層之前更包括在所述位元線的側面形成間隙壁，以隔離所述導電層與所述位元線。
9. 一種動態隨機存取記憶體的主動區接觸窗，所述動態隨機存取記憶體至少包括基板、所述基板內的數個隔離結構、經由所述隔離結構隔開的數個主動區、穿過所述主動區的數條埋入式字元線、以及在所述基板上與所述埋入式字元線相交的數條位元線，其中每一所述主動區包括數個接觸窗區域，其特徵在於：所述主動區接觸窗分別位於所述接觸窗區域上，其中每一所述主動區接觸窗為柱形；在兩兩所述位元線之間的所述主動區接觸窗的側面為弧面； 以及每一所述主動區接觸窗的底面面積大於頂面面積，所述底面直接與所述接觸窗區域接觸。
10. 如申請專利範圍第9項所述的動態隨機存取記憶體的主動區接觸窗，其中所述主動區接觸窗的材料包括多晶矽。
11. 如申請專利範圍第9項所述的動態隨機存取記憶體的主動區接觸窗，其中所述主動區接觸窗與所述位元線接觸的面為平面。
12. 如申請專利範圍第9項所述的動態隨機存取記憶體的主動區接觸窗，其中所述主動區接觸窗的所述頂面高於所述位元線的頂面。
13. 如申請專利範圍第9項所述的動態隨機存取記憶體的主動區接觸窗，其中所述主動區接觸窗的所述頂面與所述位元線的頂面齊平。