TW201440172A - 埋入式字元線結構及其製造方法 - Google Patents

埋入式字元線結構及其製造方法 Download PDF

Info

Publication number
TW201440172A
TW201440172A TW102111661A TW102111661A TW201440172A TW 201440172 A TW201440172 A TW 201440172A TW 102111661 A TW102111661 A TW 102111661A TW 102111661 A TW102111661 A TW 102111661A TW 201440172 A TW201440172 A TW 201440172A
Authority
TW
Taiwan
Prior art keywords
layer
gate
trench
conductive layer
word line
Prior art date
Application number
TW102111661A
Other languages
English (en)
Other versions
TWI497649B (zh
Inventor
Tzung-Han Lee
Yaw-Wen Hu
Original Assignee
Inotera Memories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inotera Memories Inc filed Critical Inotera Memories Inc
Priority to TW102111661A priority Critical patent/TWI497649B/zh
Priority to US13/920,269 priority patent/US20140291754A1/en
Publication of TW201440172A publication Critical patent/TW201440172A/zh
Application granted granted Critical
Publication of TWI497649B publication Critical patent/TWI497649B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種埋入式字元線結構係設置於半導體基底的溝槽內，包括閘極氧化層、閘極導電層、閘極蓋層、阻障層以及隔離結構。閘極氧化層係設置於溝槽之內壁，閘極導電層係設置於溝槽中，而閘極蓋層係設置於閘極導電層上。阻障層包覆閘極導電層底部，且閘極導電層底部與閘極氧化層以阻障層相隔離。隔離結構包覆閘極導電層頂部，且隔離結構密接於阻障層頂端，而閘極導電層頂部透過所述隔離結構隔離於閘極氧化層以及閘極蓋層。

Description

埋入式字元線結構及其製造方法
本發明乃是關於一種半導體電子元件結構及其製造方法，特別是指一種埋入式字元線結構及其製造方法。
在半導體電子元件裝置中，動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)元件是常見的產品之一。隨著電子產品日益朝向輕、薄、短、小發展，動態隨機存取記憶體元件的設計也必須符合高積集度、高密度之要求朝小型化發展之趨勢發展。動態隨機存取記憶體是將資料儲存為儲存電容器電荷的資料儲存裝置。隨著電子產品日益朝向輕、薄、短、小發展，動態隨機存取記憶體元件的設計也必須符合高積集度、高密度之要求朝小型化發展之趨勢發展。DRAM是由許多記憶胞單元所構成，同時它也是目前最常用的主要揮發性記憶體之一。DRAM的每一記憶胞單元利用字元線與位元線電連接DRAM進行寫入和請取資料的動作。
本發明實施例提供一種埋入式字元線結構及其製造方法，所述埋入式字元線結構及其製造方法，透過包覆閘極導電層頂部之隔離結構，使閘極導電層頂部透過隔離結構隔離於閘極氧化層以及閘極蓋層。再者，利用隔離結構可密接於阻障層頂端，可阻擋閘極導電層之成份擴散至閘極氧化層或閘極蓋層而影響元件電性。
本發明實施例提供一種埋入式字元線結構，所述埋入式字元線結構係設置於一半導體基底的一溝槽內，溝槽係形成於半導體基底內。所述埋入式字元線結構包括一閘極氧化層、一閘極導電層、一閘極蓋層、一阻障層以及一隔離結構。閘極氧化層係設置於溝槽之內壁，閘極導電層係設置於溝槽中，而閘極蓋層係設置於閘極導電層上。阻障層包覆閘極導電層底部，且閘極導電層底部與閘極氧化層以阻障層相隔離。隔離結構包覆閘極導電層頂部，且隔離結構密接於阻障層頂端，而閘極導電層頂部透過所述隔離結構隔離於閘極氧化層以及閘極蓋層。
除此之外，本發明實施例還提供一種埋入式字元線結構的製造方法，包括下列步驟。首先，提供半導體基底，半導體基底具有溝槽，溝槽係形成於半導體基底內。然後，於溝槽之內壁形成閘極氧化層。接著，於溝槽之底部形成阻障層，阻障層係設置於閘極氧化層上。然後，於溝槽中形成閘極導電層，阻障層係包覆閘極導電層底部，而閘極導電層底部與閘極氧化層以阻障層相隔離。接下來，沉積隔離結構材料層，以覆蓋溝槽之內壁以及閘極導電層頂部，且密接於阻障層頂端。然後，沉積閘極蓋材料層，以覆蓋隔離結構材料層。最後，移除位於半導體基底表面的部分隔離結構材料層與部分閘極蓋層材料層。
為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式與附件僅提供參考與說明用，並非用來對本發明加以限制者。
1‧‧‧埋入式字元線結構
2‧‧‧半導體基底
S‧‧‧半導體基底表面
21‧‧‧溝槽
21a‧‧‧溝槽內壁
11‧‧‧閘極氧化層
12‧‧‧閘極導電層
12a‧‧‧閘極導電層底部
12b‧‧‧閘極導電層頂部
13‧‧‧閘極蓋層
130‧‧‧閘極蓋層材料層
131‧‧‧第一蓋層
132‧‧‧第二蓋層
131’‧‧‧第一蓋層材料
13’‧‧‧第二蓋層材料
14‧‧‧阻障層
14a‧‧‧阻障層頂端
15‧‧‧隔離結構
150‧‧‧隔離結構材料層
15a‧‧‧開孔
S1~S7‧‧‧步驟
圖1A係本發明實施例之埋入式字元線結構之側視剖面示意圖。
圖1B係圖1A之埋入式字元線結構之立體示意圖。
圖2A至圖2E係圖1A之埋入式字元線結構於製造過程中之側視剖 面示意圖。
圖3係本發明實施例之埋入式字元線結構的製造方法之步驟流程圖。
請同時參照圖1A、圖1B與圖2A，圖1A係本發明實施例之埋入式字元線結構1之側視剖面示意圖，圖1B係圖1A之埋入式字元線結構1之立體示意圖，而圖2A係圖1A之埋入式字元線結構1於製造過程中之側視剖面示意圖。埋入式字元線結構1係設置於半導體基底2的溝槽21內，而溝槽21係形成於半導體基底2內。埋入式字元線結構1包括閘極氧化層11、閘極導電層12、閘極蓋層13、阻障層14以及隔離結構15。
在埋入式字元線結構1的製造方法中，首先，提供半導體基底2，半導體基底2具有溝槽21，而溝槽21形成於半導體基底2內。基底可具有複數個主動區行以及複數個主動區列。於基底中可形成多個淺溝槽隔離區(Shallow Thrench Isolation，STI)，以定義主動區(active area)。具體而言，半導體基底2可包括任何具半導體表面的半導體結構，例如可包括未摻雜或摻雜之矽晶圓。另外，半導體基底2可包括記憶陣列區以及周邊電路區，為了簡化說明，此處僅以記憶陣列區作說明。
如圖2A所示，半導體基底2具有溝槽21，而溝槽21形成於半導體基底2內。於本實施例中，可蝕刻各主動區的半導體基底2，以於半導體基底2內形成溝槽21。具體而言，可沉積硬質遮罩層於半導體基底2的表面S上。硬質遮罩層例如可藉由化學氣相沉積製程以沉積於半導體基底2的表面S上。硬質遮罩層可具有圖案，接著，以圖案化的硬質遮罩層作為罩幕，蝕刻半導體基底2而形成溝槽21。
接下來，於溝槽21之內壁21a形成閘極氧化層11。閘極氧化層11可作為介電層，於本實施例中，閘極氧化層11例如為矽氧化物層，可利用將之溝槽21內壁21a之半導體矽基底2藉由氧化 而形成。於閘極氧化層11外圍之半導體基底2可成為閘極通道。
接著，於溝槽21之底部形成阻障層14，且阻障層14係設置於閘極氧化層11上。於本實施例中，阻障層14是位於U形閘極氧化層11所形成之U形凹槽中。可利用沉積的方式將阻障層材料填入所述凹槽中，再利用蝕刻方式形成U形阻障層14，U形阻障層14具有凹槽以供後續閘極導電層12形成於其中。阻障層14例如為氮化鈦層。
然後，於溝槽21中形成閘極導電層12，其中阻障層14可包覆閘極導電層12底部12a，而閘極導電層12底部12a與閘極氧化層11能以阻障層14相隔離。詳細而言，可先於溝槽21內填入閘極導電層材料，再移除部分閘極導電層材料，使閘極導電層材料的表面低於半導體基底2表面S，以於溝槽21中形成閘極導電層12。舉例來說，可利用沉積的方式將閘極導電層材料填入溝槽21中，再透過回蝕製程以移除部分閘極導電層材料。值得一提的是，阻障層14可包覆閘極導電層12底部12a，使閘極導電層12底部12a與閘極氧化層11能以阻障層14相隔離。於本實施例中，閘極導電層12例如為包括鎢之導電層，而閘極導電層12頂部12b表面可高於阻障層14頂端14a。
請參考圖2B，圖2B係圖1A之埋入式字元線結構1於製造過程中之側視剖面示意圖，接下來，沉積隔離結構材料層150，以覆蓋溝槽21之內壁21a以及閘極導電層12頂部12b，且密接於阻障層14頂端14a。詳細而言，如圖2B所示，可沉積連續的隔離結構材料層150於半導體基底2上，使隔離結構材料層150可覆蓋溝槽21之內壁21a以及溝槽21內的閘極導電層12頂部12b，且密接於阻障層14頂端14a。也就是說，隔離結構材料層150可共形地(conformingly)覆蓋半導體基底2之溝槽21、閘極導電層12頂部12b以及阻障層14頂端14a，以密接於阻障層14頂端14a，使隔離結構材料層150與阻障層14可包覆閘極導電層12頂部 12b。於本實施例中，隔離結構材料層150可為氮化矽層(SiN)或氧化鋁層(Al2O3)。
請參一併考圖2C與圖2D，圖2C與圖2D係圖1A之埋入式字元線結構1於製造過程中之側視剖面示意圖。接下來，沉積閘極蓋層材料層130，以覆蓋隔離結構材料層150。閘極蓋層材料層130可包含介電材料，例如氮化矽、氧化矽等等。於本實施例中，閘極蓋層13包括第一蓋層131以及第二蓋層132，第二蓋層132設置於第一蓋層131上。詳細而言，如圖2C所示，隔離結構材料層150具有開孔15a，可先於開孔15a中覆蓋第一蓋層材料131’，以形成第一蓋層131。第一蓋層131例如為TEOS(tetraethylorthosilicate，四乙基正矽酸鹽)氧化層。接著，如圖2D所示，沉積第二蓋層材料132’以覆蓋隔離結構材料層150以及第一蓋層131。第二蓋層132例如為高密度電漿層(HDP)。
請參考圖2E，圖2E係圖1A之埋入式字元線結構1於製造過程中之側視剖面示意圖，最後，移除位於半導體基底2表面S的部分隔離結構材料層150與部分閘極蓋層材料層130。於本實施例中，可利用平坦化製程，例如化學機械研磨(chemical mechanical polishing,CMP)製程，選擇性的將位於半導體基底2表面S的部分隔離結構材料層150與部分閘極蓋層材料層130去除，以形成隔離結構15以及閘極蓋層13。值得一提的是，隔離結構15的剖面為H形狀，而閘極導電層12頂部12b可透過隔離結構15隔離於閘極氧化層11以及閘極蓋層13。
在移除位於半導體基底2表面S的部分隔離結構材料層150與部分閘極蓋層材料層130之後，埋入式字元線結構1大致上已形成。如圖1A與圖1B所示之本發明之實施例，埋入式字元線結構1係設置於半導體基底2的溝槽21內，溝槽21係形成於半導體基底2內。埋入式字元線結構1包括閘極氧化層11、閘極導電層12、閘極蓋層13、阻障層14以及隔離結構15。閘極氧化層11 係設置於溝槽21之內壁21a，閘極導電層12係設置於溝槽21中，而閘極蓋層13係設置於閘極導電層12上。阻障層14包覆閘極導電層12底部12a，且閘極導電層12底部12a與閘極氧化層11以阻障層14相隔離。隔離結構15包覆閘極導電層12頂部12b，且隔離結構15密接於阻障層14頂端14a，而閘極導電層12頂部12b透過所述隔離結構15隔離於閘極氧化層11以及閘極蓋層13。
請參照圖3，圖3為根據上述實施例之埋入式字元線結構1之製造方法，其步驟如下：步驟S1：提供半導體基底2，半導體基底2具有溝槽21，溝槽21形成於半導體基底2內；步驟S2：於溝槽21之內壁21a形成閘極氧化層11；步驟S3：於溝槽21之底部12a形成阻障層14，阻障層14設置於閘極氧化層11上；步驟S4：於溝槽21中形成閘極導電層12，其中阻障層14包覆閘極導電層12底部12a，而閘極導電層12底部12a與閘極氧化層11以阻障層14相隔離；步驟S5：沉積隔離結構材料層150，覆蓋溝槽21之內壁21a以及閘極導電層12頂部12b，且密接於阻障層14頂端14a；步驟S6：沉積閘極蓋層材料層130，覆蓋隔離結構材料層150；步驟S7：移除位於半導體基底2表面S的部分隔離結構材料層150與部分閘極蓋層材料層130。
根據上述本發明實施例，本發明實施例提供一種埋入式字元線結構1及其製造方法，透過包覆閘極導電層12底部12a之阻障層14，使閘極導電層12底部12a與閘極氧化層11以阻障層14相隔離，且透過包覆閘極導電層12頂部12b之隔離結構15，使閘極導電層12頂部12b透過隔離結構15隔離於閘極氧化層11以及閘極蓋層13。再者，本發明實施例之埋入式字元線結構1及其製造方法，利用隔離結構15可密接於阻障層14頂端14a，可阻擋閘極 導電層12之成份擴散至閘極氧化層11或閘極蓋層13而影響元件電性。
以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。
1‧‧‧埋入式字元線結構
2‧‧‧半導體基底
S‧‧‧半導體基底表面
21‧‧‧溝槽
21a‧‧‧溝槽內壁
11‧‧‧閘極氧化層
12‧‧‧閘極導電層
12a‧‧‧閘極導電層底部
12b‧‧‧閘極導電層頂部
13‧‧‧閘極蓋層
131‧‧‧第一蓋層
132‧‧‧第二蓋層
14‧‧‧阻障層
14a‧‧‧阻障層頂端
15‧‧‧隔離結構

Claims (10)

  1. 一種埋入式字元線結構，設置於一半導體基底的一溝槽內，該溝槽形成於該半導體基底內，該埋入式字元線結構包括：一閘極氧化層，設置於該溝槽之內壁；一閘極導電層，設置於該溝槽中；一閘極蓋層，設置於該閘極導電層上；一阻障層，包覆該閘極導電層底部，其中該閘極導電層底部與該閘極氧化層以該阻障層相隔離；以及一隔離結構，包覆該閘極導電層頂部，且該隔離結構密接於該阻障層頂端，其中該閘極導電層頂部透過該隔離結構隔離於該閘極氧化層以及該閘極蓋層。
  2. 如請求項1之埋入式字元線結構，其中該隔離結構的剖面為H形狀。
  3. 如請求項1之埋入式字元線結構，其中該閘極蓋層包括一第一蓋層以及一第二蓋層，該第二蓋層設置於該第一蓋層上。
  4. 如請求項1之埋入式字元線結構，其中該隔離結構包括氮化矽或氧化鋁。
  5. 如請求項1之埋入式字元線結構，其中該閘極導電層包括鎢。
  6. 一種埋入式字元線結構的製造方法，包括：提供一半導體基底，該半導體基底具有一溝槽，該溝槽形成於該半導體基底內；於該溝槽之內壁形成一閘極氧化層；於該溝槽之底部形成一阻障層，該阻障層設置於該閘極氧化層上；於該溝槽中形成一閘極導電層，其中該阻障層包覆該閘極導電層底部，而該閘極導電層底部與該閘極氧化層以該阻障層相隔離；沉積一隔離結構材料層，覆蓋該溝槽之內壁以及該閘極導電層頂部，且密接於該阻障層頂端；沉積一閘極蓋層材料層，覆蓋該隔離結構材料層；以及移除位於該半導體基底表面的部分該隔離結構材料層與部分該閘極蓋層材料層。
  7. 如請求項6之埋入式字元線結構的製造方法，其中於該溝槽中形成該閘極導電層的步驟包括：於該溝槽內填入一閘極導電層材料；以及移除部分該閘極導電層材料，使該閘極導電層材料的表面低於該半導體基底表面。
  8. 如請求項6之埋入式字元線結構的製造方法，其中該隔離結構的剖面為H形狀。
  9. 如請求項6之埋入式字元線結構的製造方法，其中該閘極蓋層包括一第一蓋層以及一第二蓋層，該第二蓋層設置於該第一蓋層上。
  10. 如請求項6之埋入式字元線結構的製造方法，其中該隔離結構包括氮化矽或氧化鋁。
TW102111661A 2013-04-01 2013-04-01 埋入式字元線結構及其製造方法 TWI497649B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102111661A TWI497649B (zh) 2013-04-01 2013-04-01 埋入式字元線結構及其製造方法
US13/920,269 US20140291754A1 (en) 2013-04-01 2013-06-18 Semiconductor structure having buried word line and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102111661A TWI497649B (zh) 2013-04-01 2013-04-01 埋入式字元線結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201440172A true TW201440172A (zh) 2014-10-16
TWI497649B TWI497649B (zh) 2015-08-21

Family

ID=51619971

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102111661A TWI497649B (zh) 2013-04-01 2013-04-01 埋入式字元線結構及其製造方法

Country Status (2)

Country Link
US (1) US20140291754A1 (zh)
TW (1) TWI497649B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538811B2 (en) 2021-02-25 2022-12-27 Winbond Electronics Corp. Dynamic random access memory and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018182609A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Vertical multi-gate thin film transistors
US11164816B2 (en) * 2019-09-05 2021-11-02 Nanya Technology Corporation Semiconductor device and method for fabricating the same
CN113707610B (zh) * 2020-05-21 2023-04-18 长鑫存储技术有限公司 半导体器件及其形成方法
US11742402B2 (en) * 2021-07-21 2023-08-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN113782534A (zh) * 2021-09-15 2021-12-10 长鑫存储技术有限公司 半导体结构及其制作方法、存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI288411B (en) * 2005-03-09 2007-10-11 Nanya Technology Corp Memory device with vertical transistor and trench capacitor memory cells and method of fabrication
US7867851B2 (en) * 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
TW200901382A (en) * 2007-06-26 2009-01-01 Nanya Technology Corp Structure of a buried word line
US8044459B2 (en) * 2008-11-10 2011-10-25 Infineon Technologies Austria Ag Semiconductor device with trench field plate including first and second semiconductor materials
TWI414058B (zh) * 2009-10-22 2013-11-01 Taiwan Memory Corp 埋入式字元線及其製造方法
JP5626356B2 (ja) * 2010-05-27 2014-11-19 富士電機株式会社 Ｍｏｓ駆動型半導体装置およびｍｏｓ駆動型半導体装置の製造方法
US8390062B2 (en) * 2010-07-20 2013-03-05 Powerchip Technology Corporation Vertical channel transistor array and manufacturing method thereof
US8889532B2 (en) * 2011-06-27 2014-11-18 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device and structure
TWI418008B (zh) * 2011-08-01 2013-12-01 Winbond Electronics Corp 半導體元件及其製造方法
KR20130020417A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 반도체 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538811B2 (en) 2021-02-25 2022-12-27 Winbond Electronics Corp. Dynamic random access memory and method of manufacturing the same
TWI809359B (zh) * 2021-02-25 2023-07-21 華邦電子股份有限公司 動態隨機存取記憶體的製造方法

Also Published As

Publication number Publication date
TWI497649B (zh) 2015-08-21
US20140291754A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
TWI621245B (zh) 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法
US9472644B2 (en) Semiconductor device with air gap and method for fabricating the same
US8691680B2 (en) Method for fabricating memory device with buried digit lines and buried word lines
US8786014B2 (en) Vertical channel transistor array and manufacturing method thereof
US9613967B1 (en) Memory device and method of fabricating the same
CN104900584A (zh) 具有线型气隙的半导体器件及其制造方法
US9711508B2 (en) Capacitor structure and method of manufacturing the same
KR102242963B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
TWI520191B (zh) 堆疊式電容器結構及其製造方法
KR20200037087A (ko) 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조
US20120217576A1 (en) Semiconductor device and method for forming the same
CN110061001B (zh) 半导体元件及其制作方法
TWI497649B (zh) 埋入式字元線結構及其製造方法
US20140159131A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
JP2011108927A (ja) 半導体装置の製造方法
US20120119278A1 (en) Semiconductor device and method of forming the same
TW201303980A (zh) 製造具有垂直閘極之半導體裝置的方法
KR20200038386A (ko) 반도체 소자 및 반도체 소자 제조 방법
TWI455250B (zh) 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程
KR20140082281A (ko) 에어 스페이서를 포함하는 반도체 소자 및 그 제조 방법
JP2010153509A (ja) 半導体装置およびその製造方法
TW201929151A (zh) 半導體記憶體結構及其製備方法
TWI652770B (zh) 半導體記憶體結構及其製備方法
TWI506766B (zh) 半導體電子元件結構及其製造方法
TW201711169A (zh) 晶胞接觸結構