TWI783212B

TWI783212B - 字元線結構、記憶元件及其製造方法

Info

Publication number: TWI783212B
Application number: TW109104130A
Authority: TW
Inventors: 王麗婷; 江明崇
Original assignee: 華邦電子股份有限公司
Priority date: 2020-02-11
Filing date: 2020-02-11
Publication date: 2022-11-11
Also published as: TW202131499A

Abstract

一種字元線結構包括基底、字元線以及磊晶圖案。字元線內埋於基底中。字元線包括導體層、阻障層、絕緣層以及閘介電層。阻障層包覆導體層的下部。絕緣層包覆導體層的上部。閘介電層環繞絕緣層與阻障層，以電性隔離阻障層與基底。磊晶圖案配置於絕緣層與基底之間，並與基底接觸。另提供一種包括字元線結構的記憶元件及其製造方法。

Description

字元線結構、記憶元件及其製造方法

本發明是有關於一種字元線結構、包括字元線結構的記憶元件及其製造方法。

動態隨機存取記憶體(dynamic random access memory，DRAM)屬於一種揮發性記憶體，其是由多個記憶胞所構成。詳細地說，每一個記憶胞主要是由一個電晶體與一個由電晶體所操控的電容器所構成，且每一個記憶胞藉由字元線與位元線彼此電性連接。為提升動態隨機存取記憶體的積集度以加快元件的操作速度，並符合消費者對於小型化電子裝置的需求，近年來發展出埋入式字元線動態隨機存取記憶體，以滿足上述種種需求。

隨著科技的進步，各類電子產品皆朝向輕薄短小的趨勢發展。然而，在這趨勢之下，DRAM的臨界尺寸亦逐漸縮小，其導致DRAM的製程將面臨許多挑戰。

本發明提供一種字元線結構、記憶元件及其製造方法，其可增加電容器接觸窗與主動區之間的接觸面積，以降低電容器接觸窗的阻值，進而提升記憶元件的可靠度與製程裕度。

本發明提供一種字元線結構包括基底、字元線以及磊晶圖案。字元線內埋於基底中。字元線包括導體層、阻障層、絕緣層以及閘介電層。阻障層包覆導體層的下部。絕緣層包覆導體層的上部。閘介電層環繞絕緣層與阻障層，以電性隔離阻障層與基底。磊晶圖案配置於絕緣層與基底之間，並與基底接觸。

本發明提供一種記憶元件包括：基底、多條字元線、多個電容器、多個電容器接觸窗以及多個磊晶層。基底具有多個主動區。多條字元線沿著Y方向平行配置於基底中。多個電容器，分別配置於多個主動區的長邊的兩端點上。多個電容器接觸窗，分別位於多個電容器與多個主動區之間。多個磊晶層分別配置於多條字元線與多個主動區之間，其中多個磊晶層分別從基底的上側壁橫向延伸至多條字元線中。

本發明提供一種記憶元件的製造方法，其步驟如下。提供具有多個主動區的基底；於基底中形成字元線，字元線沿著Y方向延伸並穿過多個主動區；移除多條字元線的第一側的一部分以形成多個開口，多個開口至少暴露出多個主動區中的基底的上側壁；進行磊晶成長製程，以於基底的上側壁上形成多個磊晶層；以及將絕緣材料填入多個開口中。

10:記憶元件

12、14、16、18、20、22:開口

24:電容器開口

12s1、216s1:第一側壁

12s2、216s2:第二側壁

100:基底

100s:上側壁

100t、101t、118t、120t、128t、220t、225t:頂面

101:隔離結構

102:位元線結構

116、116a、118、118a、118b、130、140、142b:介電層

120、120a、212:氧化矽層

122:碳層

124:氮氧化矽層

126、216:光阻圖案

126A:區域

128:導體材料

128a、204a、204b:導體層

128b、128c1、128c2:導體柱

132:介電材料

132a:介電柱

134:著陸墊

136、206a、206b:阻障層

138:金屬層

142:電容器

142a:下電極

142c:上電極

201:字元線開口

202:字元線組

202a、202b:字元線

202s1、202s2、OS:外側壁

208、208a、208b、222:絕緣材料

210a、210b:閘介電層

214:TEOS氧化物層

220:磊晶層

220R:範圍

221:空隙

225a、225b:絕緣層

AA:主動區

AC1、AC2、AC3:主動區行

BC:位元線接觸窗

CC1、CC2:電容器接觸窗

D1:高度

D2、D3、D4:距離

EP:磊晶圖案

HM:硬罩幕層

IS:內側壁

IF:界面

L1:長邊

L2:短邊

L3、L4:長度

R1:第一區

R2:第二區

X、Y:方向

WL:字元線結構

W1、W2、W3:寬度

θ:夾角

圖1是本發明之一實施例的記憶元件的上視示意圖。

圖2A至圖2R是沿著圖1之A-A’線段的記憶元件之製造流程的剖面示意圖。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之標號表示相同或相似之元件，以下段落將不再一一贅述。

圖1是本發明之一實施例的記憶元件的上視示意圖。以下段落之記憶元件是以動態隨機存取記憶體為例來說明，但本發明不以此為限。請參照圖1，本實施例提供一種記憶元件10包括：基底100、多個隔離結構101、多個主動區AA、多個位元線結構102、多個字元線組202、多個電容器接觸窗CC1、CC2以及磊晶圖案EP。為圖面清楚起見，圖1僅顯示上述構件，其他結構可見於後續圖2A至圖2R的剖面圖。

如圖1所示，基底100包括多個第一區R1與多個第二區R2。第一區R1與第二區R2沿著X方向交替排列。隔離結構101配置於基底100中，以將基底100定義出多個主動區(active areas)AA。換言之，相鄰兩個主動區AA之間具有隔離結構101。在一實施例中，一個主動區AA上只形成有一個記憶單元，且各記憶單元由隔離結構101分隔，以有效減少記憶單元之間的干擾問題。詳細地說，主動區AA被配置為帶狀且排列成一陣列。在本實施例中，主動區AA排列成3個主動區行(active area columns)AC1~AC3，且相鄰兩個主動區行呈鏡像配置。舉例來說，主動區行AC3的長邊方向與X方向呈現非正交而具有夾角θ，主動區行AC2的長邊方向與X方向呈現非正交而具有夾角(180°-θ)。在一實施例中，夾角θ可介於36度至37度之間。但本發明不以此為限，在其他實施例中，相鄰兩個主動區行亦可以是相同配置。

位元線結構102位於基底100上，且橫越第一區R1與第二區R2。位元線結構102沿著X方向延伸，且沿著Y方向相互排列。字元線組202位於第一區R1的基底100中。字元線組202沿著Y方向延伸，且沿著X方向相互排列。每一字元線組202具有兩個埋入式字元線202a、202b。在一實施例中，X方向與Y方向實質上互相垂直。

在本實施例中，每一主動區AA具有長邊L1與短邊L2，且長邊L1橫越所對應的字元線組202(即兩個埋入式字元線202a、202b)，且每一主動區AA與所對應的位元線結構102的重疊處具有位元線接觸窗BC。因此，每一位元線結構102在橫越所對應的字元線組202時，可利用位元線接觸窗BC來電性連接所對應的摻雜區(未繪示)。所述摻雜區位於兩個埋入式字元線202a、202b之間。

電容器接觸窗CC1、CC2位於位元線結構102之間的基底100上。詳細地說，電容器接觸窗CC1、CC2分別配置在主動區AA的長邊L1的兩端點上，其可電性連接主動區AA與後續形成的電容器(未繪示)。另外，雖然電容器接觸窗CC1、CC2在圖1中顯示為矩形，但實際上形成的接觸窗會略呈圓形，且其大小可依製程需求來設計。

值得注意的是，如圖1所示，磊晶圖案EP具有多個磊晶層220。在一實施例中，磊晶層220沿著Y方向分隔且不連續地配置在字元線202a、202b的一側。具體地說，磊晶層220分別配置於電容器接觸窗CC1、CC2與字元線202a、202b的交疊處。從上視角度來看，磊晶層220位於字元線202a、202b的範圍內。在此情況下，本實施例之磊晶層220可增加電容器接觸窗CC1、CC2與主動區AA之間的接觸面積，以降低電容器接觸窗CC1、CC2的阻值，進而提升記憶元件10的可靠度與製程裕度。

圖2A至圖2R是沿著圖1之A-A’線段的記憶元件10之製造流程的剖面示意圖。請同時參照圖1與圖2A，首先，提供一初始結構，其包括基底100、多個隔離結構101以及多個字元線組202。在一實施例中，基底100可例如為半導體基底、半導體化合物基底或是絕緣層上有半導體基底(SOI)。在本實施例中，基底100為矽基底。

如圖1與圖2A所示，隔離結構101配置於基底100中，以將基底100分隔出多個主動區AA。在一實施例中，隔離結構 101包括介電材料，所述介電材料可以是氧化矽。在另一實施例中，隔離結構101可例如是淺溝渠隔離結構(STI)。

如圖2A所示，多個字元線組202配置於第一區R1的基底100中。詳細地說，每一字元線組202包括兩個埋入式字元線202a、202b。埋入式字元線202a包括導體層204a、阻障層206a以及閘介電層210a。阻障層206a包覆導體層204a的下部。也就是說，導體層204a突出於阻障層206a的頂面，使得導體層204a的頂面高於阻障層206a的頂面。閘介電層210a環繞阻障層206a，以電性隔離阻障層206a與基底100。在一實施例中，導體層204a可視為閘極，導體層204a的材料包括導體材料，其可例如是金屬材料、阻障金屬材料或其組合。阻障層206a的材料包括阻障金屬材料，例如是Ti、TiN、Ta、TaN、TiAl或其組合。閘介電層210a的材料可例如是氧化矽。相似地，另一埋入式字元線202b亦包括導體層204b(亦可稱為閘極)、阻障層206b以及閘介電層210b。阻障層206b包覆導體層204b的下部，且導體層204b突出於阻障層206b的頂面。閘介電層210b環繞阻障層206b，以電性隔離阻障層206b與基底100。

另外，所述初始結構更包括氧化矽層212、四乙氧基矽烷(TEOS)氧化物層214以及絕緣材料208。詳細地說，氧化矽層212配置在基底100上並延伸覆蓋隔離結構101的頂面。TEOS氧化物層214配置在氧化矽層212上。絕緣材料208配置在TEOS氧化物層214上且延伸穿過氧化矽層212與TEOS氧化物層214，以包覆導體層204a、204b的上部。在一實施例中，包覆導體層204a的上部的一部分絕緣材料208a可視為字元線202a的一部分；而包覆導體層204b的上部的另一部分絕緣材料208b可視為字元線202b的一部分。絕緣材料208的材料可例如是氮化矽。

在一些實施例中，字元線202a、202b的形成包括以下步驟。於基底100中形成字元線開口201。字元線開口201沿著Y方向(如圖1所示)延伸，且穿過主動區AA與隔離結構101。於字元線開口201中共形形成閘介電層210a、210b，其形成方法可以是化學氣相沈積法(CVD)、熱氧化法或臨場蒸氣產生法(in situ steam generation，ISSG)等。接著，於閘介電層210a、210b上共形形成阻障材料並於阻障材料上形成導體材料，其形成方法可以是CVD或物理氣相沈積法(PVD)。之後，進行回蝕刻製程，移除部分阻障材料與部分導體材料，以分別形成阻障層206a、206b與導體層204a、204b。在本實施例中，可調整回蝕刻製程的蝕刻劑的蝕刻選擇比，進一步地凹蝕阻障材料使得阻障層206a的頂面凹陷於導體層204a的頂面。接著，於導體層204a上形成絕緣材料208，以覆蓋導體層204a的上部與阻障層206a的頂面，其形成方法可以是CVD或PVD。

請參照圖2B，在絕緣層208上形成光阻圖案216。在一實施例中，光阻圖案216對應字元線組202，且位於字元線組202的相對側壁202s1、202s2的範圍內。也就是說，光阻圖案216覆蓋字元線202a、202b的內側壁IS(亦可稱為第二側)，且暴露出字元線202a、202b的外側壁OS(亦可稱為第一側)。在此情況下，光阻圖案216的第一側壁216s1與相對應的字元線202a的外側壁202s1之間具有長度L3，而光阻圖案216的第二側壁216s2與相對應的字元線202b的外側壁202s2之間具有長度L4。在一些實施例中，長度L3與L4至少大於零。在替代實施例中，長度L3可介於6nm至11nm之間；而長度L4可介於6nm至11nm之間。

請參照圖2B至2D，以光阻圖案216為罩幕，移除部分絕緣材料208與部分閘介電層210a、210b，以於字元線的202a、202b的外側壁OS內形成多個開口12。在一實施例中，開口12至少暴露出主動區AA中的基底100的上側壁100s。在一些實施例中，開口12從字元線的202a、202b的外側壁OS與主動區AA之間的界面IF往字元線202a、202b的內側壁IS的方向橫向延伸。在形成開口12之後，移除光阻圖案216以暴露出絕緣材料208的頂面，如圖2D所示。

請參照圖2E，進行磊晶成長製程，以於基底100的上側壁100s上形成多個磊晶層220。磊晶層220分別從基底100的上側壁100s橫向延伸至字元線202a、202b中。在一實施例中，磊晶層220從開口12的第一側壁12s1往相對於第一側壁12s1的第二側壁12s2的方向延伸。如圖2E所示，磊晶層220與開口12的第二側壁12s2之間具有空隙221。亦即，磊晶層220未填滿整個開口12，且未接觸到開口12的第二側壁12s2。另外，由於磊晶層220是經由磊晶生長製程選擇性形成在基底100的上側壁100s 上，因此磊晶層220的材料是源自於基底100。舉例來說，當基底100為矽基底時，磊晶層220可為磊晶矽層或是磊晶矽鍺層。

請參照圖2F，於TEOS氧化物層214上形成絕緣材料222。在一實施例中，絕緣材料222填入開口12與空隙221中，且延伸覆蓋TEOS氧化物層214的頂面。在一些實施例中，絕緣材料222與絕緣材料208具有相同材料，其可例如是氮化矽。在此情況下，絕緣材料222與絕緣材料208可視為同一絕緣材料或層，以覆蓋磊晶層220與導體層204a、204b的上部。在替代實施例中，絕緣材料222與絕緣材料208亦可具有不同材料。

請參照圖2G，進行平坦化製程，移除部分絕緣材料222、208與TEOS氧化物層214，以暴露出磊晶層220。剩餘的絕緣材料222、208(如虛線所示)可統稱為絕緣層225a、225b，其分別覆蓋包覆導體層204a、204b的上部，且閘介電層210a、210b延伸以環繞絕緣層225a、225b。在一實施例中，上述平坦化製程可以是化學機械研磨(CMP)製程或回蝕刻製程。在此情況下，如圖2G所示，磊晶層220的頂面220t、絕緣層225a、225b的頂面225t、基底100的頂面100t以及隔離結構101的頂面101t可視為實質上共平面。於此，具有磊晶層220的字元線結構WL便已製造完成。如圖2G所示，磊晶層220分別內埋在字元線202a、202b的外側壁202s1、202s2的上部與主動區AA中的基底100之間，且與主動區AA中的基底100(物理上)接觸。在本實施例中，磊晶層220可視為主動區AA的延伸部，其可擴大主動區AA與後續形成的電容器接觸窗CC1、CC2(如圖2R所示)之間的接觸面積。

在本實施例中，磊晶層220的高度D1可介於20nm至25nm之間。磊晶層220的底面至阻障層206a、206b的頂面之間的距離D2可介於73nm至93nm之間。絕緣層225a、225b的頂面225t至導體層204a、204b的頂面之間的距離D3可介於55nm至65nm之間。導體層204a、204b的頂面至阻障層206a、206b的頂面之間的距離D4可介於18nm至28nm之間。在一實施例中，高度D1與距離D4的比可介於0.9至1.1之間。也就是說，磊晶層220的高度或深度大約等於阻障層206a、206b凹陷的深度。在此情況下，經凹蝕的阻障層206a、206b可增加磊晶層220與阻障層206a、206b之間的距離，進而避免閘極引發汲極洩漏(Gate Induced Drain Leakage，GIDL)所引起的漏電流情況。

請參照圖2H，在圖2G的結構上依序形成介電層116、介電層118、氧化矽層120、碳層122以及氮氧化矽層124。具體來說，介電層116覆蓋主動區AA、隔離結構101以及字元線組202。在一實施例中，介電層116可以是氮化矽、超低溫氧化物或其組合，其形成方法可以是CVD或PVD。在一實施例中，介電層118的材料可以是旋塗式介電材料。在一實施例中，氧化矽層120、碳層122以及氮氧化矽層124的複合層可視為硬罩幕層HM。在本實施例中，氧化矽層120的材料例如為TEOS。接著，在氮氧化矽層124(或硬罩幕層HM)上形成光阻圖案126。在一實施例中，光阻圖案126對應字元線組202，且其正投影在基底100的頂面上的區域126A至少位於相鄰磊晶層220的內側壁的範圍220R內。

另一方面，在形成介電層118、硬罩幕層HM以及光阻圖案126之前，更包括形成沿著X方向延伸的多個位元線結構102。位元線結構102並未繪示在圖1之A-A’線段的剖面上，其相關空間關係請參照上視圖1。

請參照圖2I，以光阻圖案126為罩幕，移除部分硬罩幕層HM、部分介電層118以及部分介電層116，以形成多個開口14。在一實施例中，如圖2I所示，開口14暴露出磊晶層220的頂面220t、主動區AA中的基底100的頂面100t以及隔離結構101的頂面101t。另外，剩餘的氧化矽層120a、介電層118a以及介電層116a可視為一介電柱，其具有上窄下寬的剖面輪廓。

請參照圖2J，在圖2I的結構上形成導體材料128。導體材料128填入開口14中，並覆蓋氧化矽層120a的頂面120t。在一實施例中，導體材料128可為多晶矽，其形成方法可以是CVD。

請參照圖2K，進行回蝕刻製程，移除部分導體材料128，以使導體層128a的頂面128t低於氧化矽層120a的頂面120t。在此情況下，介電層118a分隔兩個相鄰導體層128a，如圖2K所示。

請參照圖2L，在圖2K的結構上形成介電層130。介電層130共形地形成在導體層128a、介電層118a以及氧化矽層120a上。由於導體層128a的頂面128t與氧化矽層120a的頂面120t之間具有高度差，因此，介電層130的頂面可例如是一連續凹凸結構。位於氧化矽層120a上的介電層130為凸部；而位於導體層128a 上的介電層130為凹部。如圖2L所示，第二區R2的基底100上的介電層130上具有凹部開口16，凹部開口16對應基底100中的隔離結構101。在一實施例中，介電層130的材料可以是氮化矽。

請參照圖2M，進行蝕刻製程，移除部分介電層130與部分導體層128a，以於第二區R2的導體柱128b與介電層130a中形成開口18。開口18暴露第二區R2的隔離結構101的頂面101t。在一實施例中，開口18將一個導體層128a分隔成兩個導體柱128b，如圖2M所示。由於開口18不需要利用微影製程便可對準第二區R2的隔離結構101，因此，此開口18可視為自對準開口。

請參照圖2N，在圖2M的結構上形成介電材料132。介電材料132填入開口18中並延伸覆蓋介電層130a與氧化矽層120a。在一實施例中，介電材料132可以是氮化矽，其可與介電層130a具有相同材料。在替代實施例中，介電材料132亦可與介電層130a具有不同材料。

請參照圖2O，進行平坦化製程，移除部分介電材料132、介電層130a、氧化矽層120a以及部分介電層118a，以暴露出導體柱128b的頂面128t與介電層118b的頂面118t。在一實施例中，所述平坦化製程可以是CMP製程或是回蝕刻製程。

請參照圖2P，進行蝕刻製程，移除部分導體柱128b，以形成開口20於導體柱128c1上並形成開口22於導體柱128c2上。在一實施例中，所述蝕刻製程可以是濕式蝕刻或乾式蝕刻製程。在一實施例中，如圖2P所示，開口20的底面與開口22的底面為共平面。

請參照圖2Q，於開口20、22中共形地形成阻障層136。在一實施例中，阻障層136覆蓋且接觸導體柱128c1、128c2的表面。阻障層136的材料可例如是Ti、TiN、Ta、TaN、TiAl或其組合，其形成方法可以是CVD或PVD。接著，於阻障層136上形成金屬層138。在一實施例中，金屬層138被阻障層136包覆。金屬層138的材料可例如是W，其形成方法可以是PVD。在本實施例中，開口20、22中的阻障層136與金屬層138可視為著陸墊134，其可用以連接導體柱128c1、128c2與後續形成的電容器142。在另一實施例中，上述著陸墊134亦可由金屬層與夾置在金屬層與導體柱128c1、128c2之間的矽化金屬層所構成。

如圖2Q所示，導體柱128c1與著陸墊134的複合結構可視為電容器接觸窗CC1；而導體柱128c2與著陸墊134的複合結構可視為電容器接觸窗CC2。電容器接觸窗CC1配置在主動區AA的一端，以電性連接主動區AA與後續形成的電容器142。電容器接觸窗CC2配置在主動區AA的另一端，以電性連接主動區AA與後續形成的電容器142(如圖2R所示)。

在一實施例中，電容器接觸窗CC1往相鄰的字元線202a方向延伸並接觸對應的磊晶層220的頂面。也就是說，電容器接觸窗CC1不僅覆蓋主動區AA，還覆蓋磊晶層220。具體來說，電容器接觸窗CC1的底部具有一面積或寬度W1，主動區AA的頂部具有一面積或寬度W2，而磊晶層220的頂部具有一面積或寬度 W3。在一實施例中，寬度W1至少大於寬度W2(即W1>W2)。在本實施例中，寬度W1實質上等於寬度W2與寬度W3的總和(即W1=W2+W3)。在一實施例中，寬度W1可介於40nm至51nm之間，寬度W2可介於35nm至40nm之間，而寬度W3可介於5nm至11nm之間。基於上述，本實施例可最大化電容器接觸窗CC1與主動區AA之間的接觸面積，以降低電容器接觸窗CC1與主動區AA之間的阻值，藉此增加記憶元件10的讀取速度，進而提升效能與可靠度。同樣地，電容器接觸窗CC2也具有相同的功效。

另外，如圖2Q所示，介電柱132a分別對應第二區R2的基底100中的隔離結構101，以電性隔絕相鄰兩個導體柱128c1、128c2(或電容器接觸窗CC1、CC2)。在本實施例中，介電柱132a是藉由填入自對準開口18而形成，其不需要額外的微影製程與蝕刻製程。因此，介電柱132a可視為自對準介電結構。

請參照圖2R，在形成著陸墊134之後，在基底100上形成介電層140。之後，在介電層140中形成多個電容器開口24，並將多個電容器142分別形成在電容器開口24中。電容器142藉由電容器接觸窗CC1、CC2分別與主動區AA電性連接。具體來說，各電容器142包括下電極142a、上電極142c及介電層142b。介電層142b位於下電極142a與上電極142c之間。下電極142a分別與電容器接觸窗CC1、CC2電性連接。在一實施例中，介電層140的材料可例如是氧化矽。下電極142a與上電極142c的材料例如是氮化鈦、氮化鉭、鎢、鈦鎢、鋁、銅或金屬矽化物。介電層142b可包括高介電常數材料層(即介電常數高於4的介電材料)，其材料例如是下述元素的氧化物，如：鉿、鋯、鋁、鈦、鑭、釔、釓或鉭，又或是氮化鋁，或是上述任意組合。

綜上所述，本發明藉由從基底的上側壁橫向延伸的磊晶層以增加電容器接觸窗與主動區之間的接觸面積並降低電容器接觸窗的阻值，進而提升記憶元件的可靠度與製程裕度。另外，本發明還進一步凹蝕阻障層，以增加磊晶層與阻障層之間的距離，進而避免閘極引發汲極洩漏(GIDL)所引起的漏電流情況。