TWI678793B - 記憶元件及其製造方法 - Google Patents

Abstract

一種記憶元件，包括：基底、多個接觸窗以及多個空氣間隙。基底具有多個主動區。接觸窗分別配置在主動區的端點上。空氣間隙分別環繞接觸窗的側壁。

Description

記憶元件及其製造方法

本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種記憶元件及其製造方法。

動態隨機存取記憶體（dynamic random access memory，DRAM）屬於揮發性記憶體的一種，其各記憶胞主要是由一個電晶體與一個由電晶體所操控的電容器所構成，且電性連接至對應的位元線與字元線。

隨著科技的進步，各類電子產品皆朝向輕薄短小的趨勢發展。然而，在這趨勢之下，DRAM的關鍵尺寸亦逐漸縮小，其導致位元線與接觸窗之間的電容值增加，產生較慢的電阻-電容延遲（RC Delay），進而影響元件的操作速度。

本發明提供一種記憶元件及其製造方法，其具有環繞接觸窗的空氣間隙，以降低位元線與接觸窗之間的電容值，進而增加記憶元件的操作速度。

本發明提供一種記憶元件，包括：基底、多個接觸窗以及多個空氣間隙。基底具有多個主動區。接觸窗分別配置在主動區的端點上。空氣間隙分別環繞接觸窗的側壁。

本發明提供一種記憶元件的製造方法，其步驟如下。提供基底，基底具有多個第一區與多個第二區；於第一區形成多個字元線組；於第一區的基底上形成第一介電層；於第二區的基底上形成導體層，其中導體層的頂面低於第一介電層的頂面；形成犧牲層，犧牲層環繞導體層；於基底上共形地形成第二介電層；進行蝕刻製程，以於第二區的導體層與第二介電層中形成開口，其中開口暴露第二區的基底中的第一隔離結構；於開口中形成第二隔離結構；進行平坦化製程，以暴露出犧牲層；凹蝕部分導體層，以形成第一導體結構並暴露出犧牲層；移除犧牲層，以形成空氣間隙環繞第一導體結構的上部；以及於第一導體結構上形成第二導體結構，以包封空氣間隙。

本發明提供另一種記憶元件的製造方法，其步驟如下。提供基底，基底具有多個主動區；於基底上形成第一介電層；於第一介電層中形成多個接觸窗開口，接觸窗開口分別配置在主動區的端點上；於接觸窗開口中分別形成多個導體層；形成犧牲層，以環繞導體層；凹蝕部分導體層，以形成第一導體結構；移除犧牲層，以形成空氣間隙環繞第一導體結構的上部；以及於第一導體結構上形成第二導體結構，以包封空氣間隙。

基於上述，本發明之記憶元件包括環繞接觸窗的側壁的空氣間隙，其可降低位元線與接觸窗之間的電容值並降低電阻-電容延遲，進而增加記憶元件的操作速度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之元件標號表示相同或相似之元件，以下段落將不再一一贅述。

請參照圖1，本實施例提供一種記憶元件1包括：基底100、隔離結構101、多個主動區AA、多個位元線結構102、多個字元線組202以及多個電容器接觸窗CC。為使圖面清楚起見，圖1僅顯示上述構件，其他結構可見於後續圖2A至2N與圖3A至3N的剖面圖。

如圖1所示，基底100包括多個第一區R1與多個第二區R2。第一區R1與第二區R2沿著第一方向D1相互排列。隔離結構101配置於基底100中，以將基底100定義出多個主動區（active areas）AA。換言之，相鄰兩個主動區AA之間具有隔離結構101。在一實施例中，一個主動區AA上只形成有一個記憶單元，且各記憶單元之間由隔離結構101分隔，以有效減少記憶單元之間的干擾問題。詳細地說，主動區AA被配置為帶狀且排列成一陣列。在本實施例中，主動區AA排列成3個主動區行（active area columns）AC1~AC3，且相鄰兩個主動區行呈鏡像配置。舉例來說，主動區行AC3的長邊方向與第一方向D1呈現非正交而具有夾角θ，主動區行AC2的長邊方向與第一方向D1呈現非正交而具有夾角(180º-θ)。夾角θ可介於15度至75度之間。在其他實施例中，相鄰兩個主動區行亦可以是相同配置。

位元線結構102位於基底100上，且橫越第一區R1與第二區R2。位元線結構102沿著第一方向D1延伸，且沿著第二方向D2相互排列。字元線組202位於第一區R1的基底100中。字元線組202沿著第二方向D2延伸，且沿著第一方向D1相互排列。每一字元線組202具有兩個埋入式字元線202a、202b。在一實施例中，第一方向D1與第二方向D2不同且實質上互相垂直。

在本實施例中，每一主動區AA具有長邊L1與短邊L2，且長邊L1橫越所對應的字元線組202（202a、202b）。每一主動區AA與所對應的位元線結構102的重疊處具有位元線接觸窗（未繪示）。因此，每一位元線結構102在橫越所對應的字元線組202時，可利用位元線接觸窗來電性連接所對應的摻雜區（未繪示），其中所述摻雜區位於兩個埋入式字元線202a、202b之間。

如圖1所示，電容器接觸窗CC分別配置在主動區AA的長邊L1的兩端點上，其電性連接主動區AA與後續形成的電容器（未繪示）。從另一角度來看，位元線結構102分別配置於主動區AA的長邊L1的兩端處的電容器接觸窗CC之間。字元線組202分別配置於橫向（即第一方向D1）相鄰的兩個電容器接觸窗CC之間的基底100中。另外，介電柱132（其亦可視為隔離結構）配置在位元線結構102之間的基底100上，以分隔或電性隔離相鄰主動區AA上的電容器接觸窗CC。介電柱132對應於隔離結構101。在一些實施例中，介電柱132的底面積小於或等於隔離結構101的頂面積，以確保電容器接觸窗CC與主動區AA之間具有最大的接觸面積。

值得注意的是，記憶元件1更包括：多個空氣間隙AG分別環繞電容器接觸窗CC的側壁。空氣間隙AG環繞電容器接觸窗CC的三個側壁，另一側壁則被介電柱132所覆蓋。從圖1可知，空氣間隙AG延伸於縱向（即第二方向D2）相鄰的兩個位元線結構102的側壁之間。也就是說，空氣間隙AG自位元線結構102的一側壁延伸並覆蓋至縱向相鄰的位元線結構102的另一側壁。由於空氣間隙AG的介電常數趨近於1，因此空氣間隙AG可降低位元線結構102與電容器接觸窗CC之間的電容值並降低RC延遲，進而增加記憶元件1的操作速度。另外，雖然電容器接觸窗CC在圖1中顯示為矩形，但實際上形成的接觸窗會略呈圓形，且其大小可依製程需求來設計。此外，雖然圖1中所繪示的字元線組202與空氣間隙AG之間相隔一距離，但本發明不以此為限。在其他實施例中，空氣間隙AG或電容器接觸窗CC可在上視圖中與字元線組202部分重疊。

請同時參照圖1、圖2A以及圖3A，本實施例提供一種記憶元件1的製造方法，其步驟如下。首先，提供一初始結構，其包括基底100、隔離結構101以及多個字元線組202。

如圖1與圖2A所示，多個字元線組202配置於第一區R1的基底100中。每一字元線組202包括兩個埋入式字元線202a、202b。埋入式字元線202a、202b包括閘極204a、204b以及閘介電層206a、206b。閘介電層206a、206b圍繞閘極204a、204b，以電性隔離閘極204a、204b與基底100。另外，所述初始結構更包括介電層208a、208b，其分別配置於埋入式字元線202a、202b上。

如圖2A所示，在第一區R1的初始結構(或基底100)上形成介電層212(其可視為第一介電層)。介電層212與基底100之間還具有介電層210。在一實施例中，介電層210、212的材料包括氮化矽，其形成方法可以是CVD。介電層210、212暴露出第二區R2的基底100與隔離結構101，以形成開口10。

請參照圖1與圖3A，在初始結構上形成多個位元線結構102。在圖3A中，位元線結構102由下而上包括介電層104、位元線106以及頂蓋層108。第一間隙壁110覆蓋位元線106的側壁與頂蓋層108的側壁。第二間隙壁112覆蓋第一間隙壁110的側壁與介電層104的側壁。另一方面，在沿著主動區AA的剖面上，位元線結構102由下而上包括位元線接觸窗(未繪示)、位元線110以及頂蓋層108。位元線結構102可藉由位元線接觸窗(未繪示)來電性連接主動區AA(即源極/汲極摻雜區)。

如圖3A所示，在形成第一間隙壁110的第二間隙壁112之後，位元線結構102之間具有多個開口10。開口10至少暴露出基底100(或主動區AA)的頂面。如圖2A與圖3A所示，開口10是由基底100、介電層210、212以及位元線結構102所定義。

請同時參照圖2B與圖3B，在初始結構(或基底100)上形成導體材料114。導體材料114填入開口10中，並延伸覆蓋位元線結構102的頂面以及介電層212的頂面。

請同時參照圖2B-2C與圖3B-3C，進行回蝕刻製程，移除部分導體材料114，以於開口10中形成厚度較薄的導體材料124（其可視為第一導體材料）。在一實施例中，如圖3C所示，導體材料124的頂面低於位元線106的底面。在其他實施例中，導體材料124的頂面介於位元線106的底面與基底100的頂面之間。

請同時參照圖2D與圖3D，於基底100上形成犧牲材料116。犧牲材料116共形地覆蓋介電層212、位元線結構102以及導體材料124。在一實施例中，犧牲材料116的材料包括氧化矽，其形成方法可以是原子層沉積法（Atomic layer deposition，ALD）。

請同時參照圖2D-2E與圖3D-3E，進行回蝕刻製程，移除部分犧牲材料116，以暴露出導體材料124的頂面與介電層212的頂面。在此情況下，如圖2E與圖3E所示，剩餘的犧牲材料116a（以下稱為犧牲層116a）配置在導體材料124上並沿著開口10的側壁延伸。

請同時參照圖2F與圖3F，在導體材料124上形成導體材料118。具體來說，導體材料118填入開口10中，並延伸覆蓋位元線結構102的頂面以及介電層212的頂面。導體材料118可以是多晶矽，其形成方法可以是CVD。

請同時參照圖2F-2G與圖3F-3G，對導體材料118進行回蝕刻製程，移除部分導體材料118，以於開口10中形成厚度較薄的導體材料128（其可視為第二導體材料）。在此情況下，導體材料128形成在導體材料124上，以形成導體層120。犧牲層116a配置導體材料124上且環繞導體材料128的側壁。如圖2G所示，導體層120（或導體材料128）的頂面低於介電層212的頂面。另一方面，如圖3G所示，導體材料128延伸覆蓋位元線結構102的頂面。

請同時參照圖2H與圖3H，於基底100上共形地形成介電層126（其可視為第二介電層）。介電層126共形地覆蓋導體材料128與介電層212上。由於導體材料128的頂面與介電層212的頂面之間具有高度差，因此，介電層126的頂面可例如是一連續凹凸結構。換言之，介電層126具有凹凸不平的頂面，第二區R2的介電層126的頂面低於第一區R1的介電層126的頂面。具體來說，位於介電層212上的介電層126為凸部；而位於導體材料128上的介電層126為凹部。如圖2H所示，第二區R2的介電層126上具有凹部開口12，凹部開口12對應基底100中的絕緣結構101。在一實施例中，介電層126的材料可以是氮化矽。

請同時參照圖2H-2I與圖3H-3I，將開口12延伸，以形成暴露出絕緣結構101的開口14。具體來說，進行蝕刻製程，移除部分介電層126與部分導體層120，以於第二區R2的導體層120a與介電層126a中形成開口14。開口14對應且暴露第二區R2的絕緣結構101。另外，在進行上述蝕刻製程時，亦包括移除第一區R1的介電層126，以暴露介電層212的頂面。此外，圖3H的介電層126亦被薄化為圖3I的介電層126a。另一方面來看，開口14將一個導體層120分隔成兩個導體層120a。由於開口14不需要利用微影製程便可對準第二區R2的絕緣結構101，因此，此開口14可視為自對準開口。

請同時參照圖2J與圖3J，在基底100上形成介電材料122。介電材料122填入開口14中並覆蓋介電層126a的頂面。在一實施例中，介電材料122包括氮化矽，其形成方法可以是CVD。

請同時參照圖2J-2K與圖3J-3K，進行平坦化製程，移除部分介電材料122、部分介電層212、介電層126a以及部分犧牲層116a，以停在導體材料128a的頂面上。在一實施例中，所述平坦化製程可以是化學機械研磨（chemical mechanical polishing，CMP）製程或是全面性回蝕刻（blanket etch back）製程。在此情況下，如圖2K所示，介電柱132形成在開口14（如圖2I所示）中。介電柱132（其可視為第二隔離結構）接觸隔離結構101（其可視為第一隔離結構），且分隔第二區R2上的導體層120a與犧牲層116b。另外，在圖2K中，犧牲層116b外露於導體層120a。

請同時參照圖2K-2L與圖3K-3L，凹蝕部分導體材料128a，以暴露出位元線結構102之間的犧牲層116b。在此情況下，如圖2L與圖3L所示，形成了導體結構120b（其可視為第一導體結構）。具體來說，導體結構120b包括導體材料124a與其上方的導體材料128b，其中犧牲層116b環繞導體材料128b的側壁。在一實施例中，凹蝕導體材料128a包括進行濕式蝕刻製程。所述濕式蝕刻製程使用具有高蝕刻選擇比的蝕刻液，其移除大部分的導體材料128a，而不移除或僅些微移除介電層212、介電柱132以及犧牲層116b。在此情況下，位元線結構102之間的犧牲層116b外露於導體結構120b。

請同時參照圖2L-2M與圖3L-3M，完全移除犧牲層116b，以形成空氣間隙AG環繞導體結構120b的上部（亦即導體材料128b）。在一實施例中，完全移除犧牲層116b的方法包括進行濕式蝕刻製程，其例如是使用含有氫氟酸（HF）、稀釋氫氟酸（DHF）、緩衝氧化物蝕刻液（BOE）等蝕刻液。所述蝕刻液可移除由氧化矽所構成的犧牲層116b，而不移除或僅些微移除介電層212與介電柱132。

請同時參照圖2M-2N與圖3M-3N，於導體結構120b上形成另一導體結構220，以包封空氣間隙AG。具體來說，導體結構220包括阻障層222與金屬層224，其中阻障層222包覆金屬層224。在一實施例中，阻障層222的材料包括阻障金屬，其可例如是Ti、TiN、Ta、TaN或其組合。金屬層224的材料包括金屬，其可例如是W。在此情況下，如圖2N所示，導體結構120b與其上的導體結構220可構成電容器接觸窗CC。在一實施例中，導體結構120b的材料與導體結構220的材料不同。

值得注意的是，如圖2N所示，導體結構120b包括下部124a與上部128b。在一實施例中，下部124a的底部寬度大於上部128b的底部寬度，如圖3N所示。在此情況下，空氣間隙AG環繞導體結構120b的上部128b，以使導體結構120b的剖面輪廓呈倒T字型。在本實施例中，空氣間隙AG不僅可降低位元線結構102與電容器接觸窗CC之間的電容值，亦不會犧牲電容器接觸窗CC與主動區AA之間的接觸面積，進而增加記憶元件1的操作速度並提升元件可靠度。此外，在一些實施例中，介電柱132的底面積小於或等於隔離結構101的頂面積，以確保電容器接觸窗CC與主動區AA之間具有最大的接觸面積，如圖2N所示。

圖4是本發明之第二實施例的記憶元件的上視示意圖。

請參照圖4，基本上，第二實施例的記憶元件2與第一實施例的記憶元件1相似。上述兩者不同之處在於：從另一角度來看，主動區AA的長邊L1橫跨兩個字元線402。電容器接觸窗CC’分別配置在主動區AA的長邊L1的兩端點上。值得注意的是，記憶元件2更包括多個空氣間隙AG完全包圍電容器接觸窗CC’的側壁，以降低位元線結構102與電容器接觸窗CC’之間的電容值並降低RC延遲，進而增加記憶元件2的操作速度。

請同時參照圖4、圖5A以及圖6A，本實施例提供一種記憶元件2的製造方法，其步驟如下。首先，提供一初始結構，其包括基底100、隔離結構101以及多個字元線402。隔離結構101配置於基底100中，以將基底100分隔出多個主動區AA。如圖5A所示，多個字元線402配置於第一區R1的基底100中。詳細地說，每一字元線402包括閘極404以及圍繞閘極404的閘介電層406。另外，主動區AA之外的字元線402是配置在隔離結構101中。此外，所述初始結構更包括介電層408分別配置於字元線402上。

如圖5A所示，在基底100上形成介電層412，並在介電層412中形成開口20（其可視為接觸窗開口）。開口20分別配置在主動區AA的兩端上。另外，如圖6A所示，開口20亦配置在位元線結構102之間。也就是說，開口20是由基底100、介電層412以及位元線結構102所定義。

請同時參照圖5B與圖6B，在初始結構（或基底100）上形成導體材料314。導體材料314填入開口10中，並延伸覆覆蓋位元線結構102的頂面以及介電層412的頂面。

請同時參照圖5B-5C與圖6B-6C，進行回蝕刻製程，移除部分導體材料314，以於開口20中形成厚度較薄的導體材料324（其可視為第一導體材料）。

請同時參照圖5D與圖6D，於基底100上形成犧牲材料316。犧牲材料316共形地覆蓋介電層412、位元線結構102以及導體材料324。

請同時參照圖5D-5E與圖6D-6E，進行回蝕刻製程，移除部分犧牲材料316，以暴露出導體材料324的頂面與介電層412的頂面。在此情況下，如圖5E與圖6E所示，剩餘的犧牲材料316a（以下稱為犧牲層316a）配置在導體材料324上並沿著開口20的側壁延伸。

請同時參照圖5F與圖6F，在導體材料324上形成導體材料318。具體來說，導體材料318填入開口20中，並延伸覆蓋位元線結構102的頂面以及介電層412的頂面。

請同時參照圖5F-5G，進行平坦化製程，移除部分導體材料318、部分介電層412以及部分犧牲層316a。在此情況下，導體材料328形成在導體材料324上，以形成導體層320。犧牲層316a配置導體材料324上且環繞導體材料328的側壁。另外，如圖6F-6G所示，所述平坦化製程亦移除部分頂蓋層108、部分第一間隙壁110以及部分第二間隙壁112。在所述平坦化製程之後，如圖5G與圖6G所示，犧牲層316b外露於導體層320與位元線結構102。

請同時參照圖5G-5H與圖6G-6H，凹蝕部分導體材料328，以暴露出犧牲層316b的側壁。在此情況下，如圖5H與圖6H所示，形成了導體結構320a（其可視為第一導體結構）。具體來說，導體結構320a包括導體材料324與其上方的導體材料328a，其中犧牲層316b環繞導體材料328a的側壁。

請同時參照圖5H-5I與圖6H-6I，完全移除犧牲層316b，以形成空氣間隙AG'完全環繞導體結構320a的上部（亦即導體材料328a）。

請同時參照圖5I-5J與圖6I-6J，於導體結構320a上形成另一導體結構420，以包封空氣間隙AG’。具體來說，導體結構420包括阻障層422與金屬層424，其中阻障層422包覆金屬層424。在此情況下，如圖6J所示，導體結構320a與其上的導體結構420可構成電容器接觸窗CC’。導體結構320a包括下部324與上部328a。空氣間隙AG'環繞導體結構320a的上部328a，以使導體結構320a的剖面輪廓呈倒T字型。在本實施例中，空氣間隙AG’不僅可降低位元線結構102與電容器接觸窗CC’之間的電容值，亦不會犧牲電容器接觸窗CC’與主動區AA之間的接觸面積，進而增加記憶元件2的操作速度並提升元件可靠度。

綜上所述，本發明之記憶元件包括環繞接觸窗的側壁的空氣間隙，其可降低位元線與接觸窗之間的電容值並降低電阻-電容延遲，進而增加記憶元件的操作速度。另外，本發明之記憶元件在降低電阻-電容延遲時，仍可保持接觸窗與主動區之間的接觸面積，以提升元件可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

1、2‧‧‧記憶元件
10、14、20‧‧‧開口
12‧‧‧凹部開口
100‧‧‧基底
101‧‧‧隔離結構
102‧‧‧位元線結構
104、126、126a、208a、208b、210、212、408、412‧‧‧介電層
106‧‧‧位元線
108‧‧‧頂蓋層
110‧‧‧第一間隙壁
112‧‧‧第二間隙壁
114、124、124a、118、128、128a、128b、314、324、318、328、328a‧‧‧導體材料
116、316‧‧‧犧牲材料
116a、116b、316a、316b‧‧‧犧牲層
120、120a‧‧‧導體層
120b、220、320、320a、420‧‧‧導體結構
132‧‧‧介電柱
202‧‧‧字元線組
202a、202b‧‧‧埋入式字元線
204a、204b‧‧‧閘極
206a、206b‧‧‧閘介電層
222、422‧‧‧阻障層
224、424‧‧‧金屬層
402‧‧‧字元線
AA‧‧‧主動區
AC1、AC2、AC3‧‧‧主動區行
AG、AG’‧‧‧ 空氣間隙
CC、CC’‧‧‧電容器接觸窗
D1‧‧‧第一方向
D2‧‧‧第二方向
L1‧‧‧主動區的長邊
L2‧‧‧主動區的短邊
R1‧‧‧第一區
R2‧‧‧第二區
θ‧‧‧夾角

圖1是本發明之第一實施例的記憶元件的上視示意圖。
圖2A至圖2N是沿著圖1之A-A’線段的記憶元件之製造流程的剖面示意圖。
圖3A至圖3N是沿著圖1之B-B’線段的記憶元件之製造流程的剖面示意圖。
圖4是本發明之第二實施例的記憶元件的上視示意圖。
圖5A至圖5J是沿著圖4之C-C’線段的記憶元件之製造流程的剖面示意圖。
圖6A至圖6J是沿著圖4之D-D’線段的記憶元件之製造流程的剖面示意圖。

Claims (15)

1. 一種記憶元件，包括：基底，具有多個主動區；多個接觸窗，分別配置在所述主動區的端點上，其中所述接觸窗具有彼此相對的底面與頂面，以及連接所述底面與所述頂面的側壁，且所述底面直接接觸所述主動區；以及多個空氣間隙，分別環繞所述接觸窗的所述側壁。
2. 如申請專利範圍第1項所述的記憶元件，其中各所述接觸窗包括：第一導體結構；第二導體結構，配置於所述第一導體結構上，其中所述二導體結構的材料與所述第一導體結構的材料不同，其中所述第一導體結構包括下部與上部，所述空氣間隙環繞所述第一導體結構的所述上部，以使所述第一導體結構的剖面輪廓呈倒T字型。
3. 如申請專利範圍第2項所述的記憶元件，其中所述下部的底部寬度大於所述上部的底部寬度。
4. 如申請專利範圍第2項所述的記憶元件，其中所述空氣間隙完全包圍所述第一導體結構的所述上部。
5. 如申請專利範圍第1項所述的記憶元件，更包括：多個位元線結構，分別配置於所述主動區的所述端點處的所述接觸窗之間並沿著第一方向延伸；以及多個字元線，分別配置在所述第一方向上相鄰的兩個接觸窗之間並沿著第二方向延伸，其中所述第二方向與所述第一方向不同。
6. 如申請專利範圍第5項所述的記憶元件，其中所述空氣間隙延伸於在所述第二方向上相鄰的兩個位元線結構的側壁之間。
7. 如申請專利範圍第1項所述的記憶元件，更包括：多個隔離結構，分別配置於在第一方向上相鄰的兩個主動區之間，以電性隔離在所述第一方向上相鄰的兩個主動區上的接觸窗。
8. 一種記憶元件的製造方法，包括：提供基底，所述基底具有多個第一區與多個第二區；於所述第一區形成多個字元線組；於所述第一區的所述基底上形成第一介電層；於所述第二區的所述基底上形成導體層，其中所述導體層的頂面低於所述第一介電層的頂面；形成犧牲層，所述犧牲層環繞所述導體層；於所述基底上共形地形成第二介電層；進行蝕刻製程，以於所述第二區的所述導體層與所述第二介電層中形成開口，其中所述開口暴露所述第二區的所述基底中的第一隔離結構；於所述開口中形成第二隔離結構；進行平坦化製程，以暴露出所述犧牲層；凹蝕部分所述導體層，以形成第一導體結構並暴露出所述犧牲層；移除所述犧牲層，以形成空氣間隙環繞所述第一導體結構的上部；以及於所述第一導體結構上形成第二導體結構，以包封所述空氣間隙。
9. 如申請專利範圍第8項所述的記憶元件的製造方法，其中形成所述犧牲層以環繞所述導體層的步驟包括：於所述第二區的所述基底上形成第一導體材料；形成犧牲材料，以共形地覆蓋所述第一導體材料與所述第一介電層；移除部分犧牲材料，以形成所述犧牲層，且暴露出所述第一導體材料的頂面與所述第一介電層的頂面；以及於所述第一導體材料上形成第二導體材料，以使所述犧牲層環繞所述第二導體材料的側壁。
10. 如申請專利範圍第8項所述的記憶元件的製造方法，其中形成所述第二介電層之後，所述第二介電層具有凹凸不平的頂面，其中所述第二區的所述第二介電層的頂面低於所述第一區的所述第二介電層的頂面。
11. 如申請專利範圍第8項所述的記憶元件的製造方法，其中在進行所述蝕刻製程時，包括移除所述第一區的部分所述第二介電層，以暴露所述第一介電層的頂面。
12. 如申請專利範圍第8項所述的記憶元件的製造方法，其中所述第二隔離結構接觸所述第一隔離結構，且分隔所述第二區上的所述導體層與所述犧牲層。
13. 一種記憶元件的製造方法，包括：提供基底，所述基底具有多個主動區；於所述基底上形成第一介電層；於所述第一介電層中形成多個接觸窗開口，所述接觸窗開口分別配置在所述主動區的端點上；於所述接觸窗開口中分別形成多個導體層；形成犧牲層，以環繞所述導體層；凹蝕部分所述導體層，以形成第一導體結構；移除所述犧牲層，以形成空氣間隙環繞所述第一導體結構的上部；以及於所述第一導體結構上形成第二導體結構，以包封所述空氣間隙。
14. 如申請專利範圍第13項所述的記憶元件的製造方法，其中形成所述犧牲層以環繞所述導體層的步驟包括：於所述接觸窗開口中形成第一導體材料；形成犧牲材料，以共形地覆蓋所述第一導體材料與所述第一介電層；移除部分犧牲材料，以形成所述犧牲層，且暴露出所述第一導體材料的頂面與所述第一介電層的頂面；以及於所述第一導體材料上形成第二導體材料，以使所述犧牲層環繞所述第二導體材料的側壁。
15. 如申請專利範圍第14項所述的記憶元件的製造方法，其中完全移除所述犧牲層之後，所述空氣間隙完全環繞所述第一導體結構的所述上部。