KR20230107960A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20230107960A
KR20230107960A KR1020220003187A KR20220003187A KR20230107960A KR 20230107960 A KR20230107960 A KR 20230107960A KR 1020220003187 A KR1020220003187 A KR 1020220003187A KR 20220003187 A KR20220003187 A KR 20220003187A KR 20230107960 A KR20230107960 A KR 20230107960A
Authority
KR
South Korea
Prior art keywords
spacer
bit line
disposed
contact
pattern
Prior art date
Application number
KR1020220003187A
Other languages
English (en)
Inventor
나재원
이성삼
임태욱
강병하
김강현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220003187A priority Critical patent/KR20230107960A/ko
Priority to US17/959,634 priority patent/US20230225113A1/en
Priority to CN202310024066.3A priority patent/CN116419565A/zh
Publication of KR20230107960A publication Critical patent/KR20230107960A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

제1 활성 영역 및 제2 활성 영역을 포함하는 기판, 상기 기판 상에서 일 방향으로 연장되며, 상기 제1 활성 영역과 전기적으로 연결되는 비트라인 구조물, 상기 비트라인 구조물의 측벽 상에 배치되며, 상기 제2 활성 영역과 전기적으로 연결되는 스토리지 노드 콘택, 상기 비트라인 구조물과 상기 스토리지 노드 콘택 사이의 스페이서 구조물, 상기 스토리지 노드 콘택 상에 배치되며 상기 스페이서 구조물의 측벽과 접하는 랜딩 패드, 및 상기 랜딩 패드와 전기적으로 연결되는 캐패시터 구조물을 포함하고, 상기 스페이서 구조물은 상기 비트라인 구조물 측벽 상에서 차례로 적층되는 제1 내지 제4 스페이서들을 포함하고, 상기 제2 스페이서는 에어 스페이서이고, 상기 제3 스페이서는 상기 제1 스페이서보다 얇은 두께를 갖는다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자에 관한 것이다.
전자 산업의 발전 및 사용자의 요구에 따라 전자기기는 더욱 소형화 및 고성능화되고 있다. 이에 따라 전자기기에 사용되는 반도체 소자 또한 고집적화 및 고성능화가 요구되고 있다. 고성능의 반도체 소자를 제조하기 위해서, RC 지연(RC delay)의 의한 신호 전송 속도가 저하되는 것을 최소화할 수 있도록 인접하는 도전 구조물들 사이의 기생 커패시턴스를 최소화할 수 있는 기술이 요구되고 있다.
본 발명의 실시예들에 따른 기술적 과제 중 하나는, 전기적 특성 또는 신뢰성이 향상된 반도체 소자를 제공하는 것이다.
예시적인 실시예들에 따른 반도체 소자는, 제1 활성 영역 및 제2 활성 영역을 포함하는 기판, 상기 기판 상에서 일 방향으로 연장되며, 상기 제1 활성 영역과 전기적으로 연결되는 비트라인 구조물, 상기 비트라인 구조물의 측벽 상에 배치되며, 상기 제2 활성 영역과 전기적으로 연결되는 스토리지 노드 콘택, 상기 비트라인 구조물과 상기 스토리지 노드 콘택 사이의 스페이서 구조물, 상기 스토리지 노드 콘택 상에 배치되며 상기 스페이서 구조물의 측벽과 접하는 랜딩 패드, 및 상기 랜딩 패드와 전기적으로 연결되는 캐패시터 구조물을 포함하고, 상기 스페이서 구조물은 상기 비트라인 구조물 측벽 상에서 차례로 적층되는 제1 내지 제4 스페이서들을 포함하고, 상기 제2 스페이서는 에어 스페이서이고, 상기 제3 스페이서는 상기 제1 스페이서보다 얇은 두께를 가질 수 있다.
예시적인 실시예들에 따른 반도체 소자는, 제1 활성 영역 및 제2 활성 영역을 포함하는 기판, 상기 기판 상에서 일 방향으로 연장되며, 상기 제1 활성 영역과 전기적으로 연결되는 비트라인 구조물, 상기 비트라인 구조물의 측벽 상에 배치되며, 상기 제2 활성 영역과 전기적으로 연결되는 스토리지 노드 콘택, 상기 비트라인 구조물과 상기 스토리지 노드 콘택 사이의 스페이서 구조물, 상기 스토리지 노드 콘택 상에 배치되며 상기 스페이서 구조물의 측벽과 접하는 랜딩 패드, 및 상기 랜딩 패드와 전기적으로 연결되는 캐패시터 구조물을 포함하고, 상기 스페이서 구조물은 상기 비트라인 구조물 측벽 상에서 차례로 적층되는 제1 내지 제4 스페이서들을 포함하고, 상기 제2 스페이서는 에어 스페이서이고, 상기 제3 스페이서 및 상기 제4 스페이서는 서로 다른 물질을 포함하며, 상기 제3 스페이서의 최하면은 상기 제2 스페이서의 최하면보다 낮은 레벨에 위치할 수 있다.
예시적인 실시예들에 따른 반도체 소자는 기판, 상기 기판 상에 배치되는 복수의 배선들, 상기 기판 상에 배치되는 층간 절연층, 상기 층간 절연층 및 상기 복수의 배선들 사이에 배치되는 스페이서 구조물, 및 상기 층간 절연층, 상기 복수의 배선들, 및 상기 스페이서 구조물의 상면을 덮는 캡핑층을 포함하되, 상기 스페이서 구조물은, 상기 복수의 배선들 상에 차례로 적층되는 제1 내지 제4 스페이서를 포함하고, 상기 제2 스페이서는 에어 스페이서이고, 상기 제3 스페이서는 상기 제1, 2, 4 스페이서들 각각의 두께보다 얇은 두께를 갖고, 실리콘 산질화물을 포함할 수 있다.
스페이서 구조물 구조를 최적화함으로써, 전기적 특성 및 신뢰성이 향상된 반도체 소자가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 반도체 소자의 개략적인 평면도이다.
도 2는 예시적인 실시예들에 따른 반도체 소자의 개략적인 단면도이다.
도 3은 예시적인 실시예들에 따른 반도체 소자의 부분 확대 단면도이다.
도 4a 내지 도 4h는 예시적인 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 5a 및 도 5b는 예시적인 실시예들에 따른 반도체 소자의 개략적인 평면도 및 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1은 예시적인 실시예들에 따른 반도체 소자의 개략적인 평면도이다.
도 2는 예시적인 실시예들에 따른 반도체 소자의 개략적인 단면도들이다. 도 2는 도 1의 절단선 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'를 따른 단면을 도시한다.
도 3은 예시적인 실시예들에 따른 반도체 소자의 부분 확대 단면도이다. 도 3은 도 2의 'A' 영역 및 'B' 영역을 확대하여 도시한다.
도 1 내지 도 3을 참조하면, 반도체 소자(100)는, 활성 영역들(ACT)을 포함하는 기판(101), 기판(101) 내에 매립되어 연장되며 워드라인들(WL)을 포함하는 워드라인 구조물들(WLS), 기판(101) 상에서 워드라인 구조물들(WLS)과 교차하여 연장되며 비트라인들(BL)을 포함하는 비트라인 구조물들(BLS), 비트라인 구조물들(BLS)의 양측의 스페이서 구조물들(SS), 비트라인 구조물들(BLS)의 상부에 배치되는 캐패시터 구조물들(CAP), 캐패시터 구조물들(CAP)과 활성 영역들(ACT)을 전기적으로 연결하는 스토리지 노드 콘택(160), 스토리지 노드 콘택(160)과 캐패시터 구조물들(CAP)을 전기적으로 연결하는 랜딩 패드(LP), 및 비트라인 구조물들(BLS) 상의 캡핑 절연층(180)을 포함할 수 있다. 반도체 소자(100)는, 활성 영역들(ACT)을 정의하는 소자분리층들(110), 기판(101) 상의 배리어 패턴(130), 스토리지 노드 콘택(160) 상의 금속-반도체층(165), 및 비트라인 구조물들(BLS) 사이의 절연 패턴들(158)을 더 포함할 수 있다. 반도체 소자(100)는 예를 들어, DRAM(Dynamic Random Access Memory)의 셀 어레이(cell array)에 적용될 수 있으나, 이에 한정되는 것은 아니다.
기판(101)은 x 방향과 y 방향으로 연장되는 상면을 가질 수 있다. 기판(101)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 기판(101)은 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator, SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator, GOI) 기판, 실리콘-게르마늄 기판, 또는 에피택셜층을 포함하는 기판일 수 있다.
활성 영역들(ACT)은 소자분리층들(110)에 의해 정의될 수 있다. 활성 영역(ACT)은 바(bar) 형태일 수 있으며, 기판(101) 내에 일 방향, 예를 들어 w 방향으로 연장되는 아일랜드 형상으로 배치될 수 있다. 상기 w 방향은 워드라인들(WL) 및 비트라인들(BL)의 연장 방향에 대하여 경사진 방향일 수 있다.
활성 영역(ACT)은 기판(101)의 상면으로부터 소정 깊이의 제1 및 제2 불순물 영역들(105a, 105b)을 가질 수 있다. 제1 및 제2 불순물 영역들(105a, 105b)은 서로 이격될 수 있다. 제1 및 제2 불순물 영역들(105a, 105b)은 트랜지스터의 소스/드레인 영역으로 제공될 수 있다. 예를 들어, 하나의 활성 영역(ACT)을 가로지르는 두 개의 워드라인들(WL) 사이에는 드레인 영역이 형성될 수 있으며, 상기 두 개의 워드라인들(WL)의 바깥쪽에는 소스 영역이 각각 형성될 수 있다. 상기 소스 영역과 상기 드레인 영역은 실질적으로 동일한 불순물들의 도핑 또는 이온 주입에 의한 제1 및 제2 불순물 영역들(105a, 105b)에 의해 형성되는 것으로, 최종적으로 형성되는 트랜지스터의 회로 구성에 따라 서로 바뀌어 지칭될 수도 있다. 상기 불순물들은 기판(101)과 반대의 도전형을 갖는 도펀트들을 포함할 수 있다. 예시적인 실시예들에서, 상기 소스 영역과 상기 드레인 영역에서 제1 및 제2 불순물 영역들(105a, 105b)의 깊이가 서로 다를 수도 있을 것이다.
소자분리층들(110)은 쉘로우 트렌치 소자 분리(shallow trench isolation, STI) 공정에 의하여 형성될 수 있다. 소자분리층들(110)은 활성 영역들(ACT)을 둘러싸면서 이들을 서로 이격 시킬 수 있다. 소자분리층들(110)은 절연 물질로 이루어질 수 있으며, 예를 들어, 산화물, 질화물, 또는 그들의 조합일 수 있다. 예시적인 실시예에서, 소자분리층들(110) 각각은 복수의 층들을 포함할 수 있다.
워드라인 구조물들(WLS) 각각은 게이트 유전층(120), 워드라인(WL), 및 매립 절연층(125)을 포함할 수 있다.
워드라인들(WL)은 기판(101) 내에서 연장되는 게이트 트렌치들 내에 배치될 수 있다. 워드라인들(WL)은 기판(101) 내에서 활성 영역들(ACT)을 가로질러 일 방향, 예를 들어 x 방향으로 연장되도록 배치될 수 있다. 예를 들어, 한 쌍의 워드라인들(WL)이 하나의 활성 영역(ACT)을 가로지르도록 배치될 수 있다. 워드라인들(WL) 및 제1 및 제2 불순물 영역들(105a, 105b)을 포함하는 트랜지스터들은 BCAT(buried channel array transistor)을 구성할 수 있으나, 이에 한정되지는 않는다.
워드라인(WL)은 상기 게이트 트렌치들의 하부에 소정 두께로 배치될 수 있다. 워드라인(WL)의 상면은 기판(101)의 상면보다 낮은 레벨에 위치할 수 있다. 본 명세서에서, 사용되는 용어 "레벨"의 높고 낮음은 기판(101)의 실질적으로 편평한 상면을 기준으로 정의될 수 있다. 워드라인(WL)은 도전성 물질, 예를 들어, 다결정 실리콘(Si), 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐(W), 텅스텐 질화물(WN), 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 예시적인 실시예들에서, 워드라인(WL)은 복수의 층들을 포함할 수 있다.
게이트 유전층(120)은 상기 게이트 트렌치들의 바닥면 및 내측면들 상에 배치될 수 있다. 게이트 유전층(120)은 상기 게이트 트렌치들의 내측벽을 컨포멀하게 덮을 수 있다. 게이트 유전층(120)은 워드라인(WL)과 활성 영역(ACT) 사이에 배치될 수 있다. 게이트 유전층(120)은 산화물, 질화물, 및 산질화물 중 적어도 하나를 포함할 수 있다. 게이트 유전층(120)은 예를 들어, 실리콘 산화막 또는 고유전율을 가지는 절연막일 수 있다. 예시적인 실시예들에서, 게이트 유전층(120)은 활성 영역(ACT)을 산화(oxidation)시켜 형성된 층이거나, 증착에 의해 형성된 층일 수 있다.
매립 절연층(125)은 워드라인(WL)의 상에 배치되고 상기 게이트 트렌치들을 채울 수 있다. 매립 절연층(125)의 상면은 기판(101)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다. 매립 절연층(125)은 절연 물질, 예를 들어, 실리콘 질화막으로 이루어질 수 있다.
배리어 패턴(130)은 기판(101) 상에 배치될 수 있다. 배리어 패턴(130)은 워드라인 구조물들(WLS)을 덮을 수 있다. 배리어 패턴(130)은 기판(101)과 비트라인 구조물들(BLS) 사이에 배치될 수 있다. 스토리지 노드 콘택(160)은 배리어 패턴(130)을 관통하여 활성 영역(ACT)에 전기적으로 연결될 수 있다. 배리어 패턴(130)은 절연 물질, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 이들의 조합을 포함할 수 있다.
예시적인 실시예에서, 배리어 패턴(130)은 제1 배리어 패턴(130a) 및 제2 배리어 패턴(130b)을 포함할 수 있다. 예를 들어, 제1 배리어 패턴(130a)은 실리콘 산화물을 포함하고, 제2 배리어 패턴(130b)은 실리콘 질화물을 포함할 수 있다. 다만, 실시예들에 따라 배리어 패턴(130)은 이와 달리 3개 이상의 층을 갖거나 다른 물질을 포함할 수 있다.
비트라인 구조물들(BLS)은 워드라인들(WL)과 수직하게 일 방향, 예를 들어 y 방향으로 연장될 수 있다. 비트라인 구조물들(BLS)은 비트라인(BL) 및 비트라인 상의 비트라인 캡핑 패턴(BC)을 포함할 수 있다.
비트라인(BL)은 차례로 적층된 제1 도전 패턴(141), 제2 도전 패턴(142), 및 제3 도전 패턴(143)을 포함할 수 있다. 비트라인 캡핑 패턴(BC)은 제3 도전 패턴(143) 상에 배치될 수 있다. 제1 도전 패턴(141)과 기판(101) 사이에 배리어 패턴(130)이 배치될 수 있으며, 제1 도전 패턴(141)의 일부분(이하, 비트라인 콘택 패턴(DC))은 배리어 패턴(130)을 관통하여 활성 영역(ACT)의 제1 불순물 영역(105a)과 접할 수 있다. 비트라인(BL)은 비트라인 콘택 패턴(DC)을 통해 제1 불순물 영역(105a)과 전기적으로 연결될 수 있다. 비트라인 콘택 패턴(DC)의 하면은 기판(101)의 상면보다 낮은 레벨에 위치할 수 있고, 워드라인들(WL)의 상면보다 높은 레벨에 위치할 수 있다. 예시적인 실시예에서, 비트라인 콘택 패턴(DC)은 기판(101) 내에 형성되어 제1 불순물 영역(105a)을 노출시키는 비트라인 콘택 홀(135) 내에 국소적으로 배치될 수 있다.
제1 도전 패턴(141)은 다결정 실리콘과 같은 반도체 물질을 포함할 수 있다. 제1 도전 패턴(141)은 제1 불순물 영역(105a)과 직접 접촉할 수 있다. 제2 도전 패턴(142)은 금속-반도체 화합물을 포함할 수 있다. 상기 금속-반도체 화합물은 예를 들어, 제1 도전 패턴(141)의 일부를 실리사이드화한 층일 수 있다. 예를 들어, 상기 금속-반도체 화합물은 코발트 실리사이드(CoSi), 티타늄 실리사이드(TiSi), 니켈 실리사이드(NiSi), 텅스텐 실리사이드(WSi), 또는 기타 금속 실리사이드를 포함할 수 있다. 제3 도전 패턴(143)은 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 및 알루미늄(Al)과 같은 금속 물질을 포함할 수 있다. 비트라인(BL)을 이루는 도전 패턴들의 개수, 물질의 종류, 및/또는 적층 순서는 실시예들에 따라 다양하게 변경될 수 있다.
비트라인 캡핑 패턴(BC)은 제3 도전 패턴(143) 상에 차례로 적층된 제1 캡핑 패턴, 제2 캡핑 패턴, 및 제3 캡핑 패턴을 포함할 수 있다. 상기 제1 내지 제3 캡핑 패턴들은 각각 절연 물질, 예를 들어, 실리콘 질화막을 포함할 수 있다. 상기 제1 내지 제3 캡핑 패턴들은 서로 다른 물질로 이루어질 수 있으며, 동일한 물질을 포함하더라도 물성의 차이에 경계가 구분될 수 있다. 상기 제2 캡핑 패턴의 두께는 상기 제1 캡핑 패턴의 두께 및 상기 제3 캡핑 패턴의 두께보다 각각 작을 수 있다. 비트라인 캡핑 패턴(BC)을 이루는 캡핑 패턴들의 개수 및/또는 물질의 종류는 실시예들에 따라 다양하게 변경될 수 있다.
스페이서 구조물들(SS)은 비트라인 구조물들(BLS) 각각의 양 측벽 상에 배치되어 일 방향, 예를 들어, y 방향으로 연장될 수 있다. 스페이서 구조물들(SS)은 비트라인 구조물(BLS)과 스토리지 노드 콘택(160)의 사이에 배치될 수 있다. 스페이서 구조물들(SS)은 비트라인(BL)의 측벽들 및 비트라인 캡핑 패턴(BC)의 측벽들을 따라 연장되도록 배치될 수 있다. 하나의 비트라인 구조물(BLS)의 양측에 배치된 한 쌍의 스페이서 구조물들(SS)은 비트라인 구조물(BLS)을 기준으로 비대칭적인 형상을 가질 수 있다. 상기 비대칭적인 형상은 캡핑 절연층(180)에 의해 형성된 것일 수 있다.
스페이서 구조물(SS)은 비트라인 구조물(BLS) 측벽 상에 차례로 적층되는 제1 스페이서(151), 제2 스페이서(152), 제3 스페이서(153), 및 제4 스페이서(154)를 포함할 수 있다. 예시적인 실시예에서, 스페이서 구조물(SS)은 비트라인 콘택 스페이서(DCP1, DCP2)를 더 포함할 수 있다.
제1 스페이서(151)는 비트라인 구조물들(BLS)의 측벽들 상에 배치될 수 있다. 제1 스페이서(151)는 비트라인 캡핑 패턴(BC)과 비트라인(BL)을 컨포멀 하게 덮을 수 있다. 제1 스페이서(151)는 절연 물질, 예를 들어 실리콘 질화물을 포함할 수 있다.
제2 스페이서(152)는 제1 스페이서(151) 및 제3 스페이서(153) 사이에 배치되는 에어 스페이서일 수 있다. 예시적인 실시예에서, 제2 스페이서(152)는 절연 물질, 예를 들어 실리콘 산화물이 잔존하고 에어 갭을 갖는 형태의 에어 스페이서일 수도 있다. 제2 스페이서(152)는 그 상부에 배치된 캡핑 절연층(180)에 의해 상단이 정의될 수 있으며, 랜딩 패드(LP)에 의해 상단이 정의될 수도 있다. 제2 스페이서(152)는 캡핑 절연층(180)과 접촉할 수 있다.
제3 스페이서(153)는 제2 스페이서(152)와 제4 스페이서(154)의 사이에 배치될 수 있다. 제3 스페이서(153)는 절연 물질, 예를 들어 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
제4 스페이서(154)는 제3 스페이서(153)와 스토리지 노드 콘택(160) 및 랜딩 패드(LP) 사이에 배치될 수 있다. 즉, 제4 스페이서(154)의 일측면은 제3 스페이서(153)와 접촉하고 제4 스페이서의 타측면은 스토리지 노드 콘택(160) 및 랜딩 패드(LP)와 접촉할 수 있다. 제4 스페이서(154)는 절연 물질, 예를 들어, 실리콘 질화물을 포함할 수 있다. 제4 스페이서(154)의 최상면은 제3 도전 패턴의 최상면보다 높은 레벨에 위치할 수 있다.
제3 스페이서(153)는 제4 스페이서(154)와 다른 물질을 포함할 수 있다. 제3 스페이서(153)는 제4 스페이서(154)보다 산소 함량이 더 많은 물질을 포함할 수 있다. 제3 스페이서(153) 및 제4 스페이서(154)는 모두 질소 원소를 포함할 수 있다. 제3 스페이서(153)의 밀도가 제4 스페이서(154)의 밀도보다 낮을 수 있다.
제3 스페이서(153)의 제1 두께(t1)은 제1 스페이서(151)의 제2 두께(t2)보다 얇을 수 있다. 즉, 제3 스페이서(153)는 제1 스페이서(151) 및 제4 스페이서(154)보다 얇은 두께를 가질 수 있다. 제3 스페이서(153)의 제1 두께(t1)는 예를 들어, 약 5Å 내지 10Å의 범위일 수 있다.
제3 스페이서(153)는 질화(Nitridation) 공정에 의해 형성된 층이고, 제4 스페이서(154)는 제3 스페이서(153) 상에서 증착 공정에 의해 형성된 층일 수 있다. 제3 스페이서(153)는 상기 질화 공정의 조건에 따라 두께를 조절할 수 있다. 이에 따라, 제2 스페이서(152)에 대응되는 희생 스페이서(152', 도 4a 참조)의 두께를 상대적으로 증가시켜 전기적 특성이 향상된 반도체 소자가 제공될 수 있다.
상기 질화 공정으로 형성된 제3 스페이서(153) 상에 제4 스페이서(154)를 형성함에 따라 제4 스페이서(154) 내의 핀 홀(Pin hole)이 상대적으로 감소할 수 있다. 즉, 제4 스페이서(154)의 밀도가 상대적으로 증가할 수 있다. 이에 따라, 제4 스페이서(154)의 두께를 상대적으로 작게 조절하고 스토리지 노드 콘택(160)의 두께를 상대적으로 크게 조절하여 전기적 특성이 향상된 반도체 소자를 제공할 수 있다. 또한, 제4 스페이서(154)의 밀도가 상대적으로 증가함에 따라 제2 스페이서(152)에 잔존하는 절연 물질이 상대적으로 감소하여 전기적 특성이 향상된 반도체 소자를 제공할 수 있다. 이는, 제4 스페이서(154)가 후속 공정에서의 스페이서 구조물(SS)의 무너짐 현상이 방지하여 제2 스페이서(152)의 상단 높이가 제3 도전 패턴(143) 최상면 레벨보다 높은 레벨로 유지될 수 있기 때문일 수 있다.
비트라인 콘택 스페이서(DCP1, DCP2)는 비트라인 콘택 패턴(DC)이 형성된 비트라인 콘택 홀(135)의 잔부를 채울 수 있다. 비트라인 콘택 스페이서(DCP)는 비트라인 콘택 홀(135) 내로 연장된 제1 스페이서(151)를 덮을 수 있다. 비트라인 콘택 스페이서(DCP1, DCP2)는 비트라인 콘택 패턴(DC)의 양 측벽들 상에 배치될 수 있다. 예시적인 실시예에서, 비트라인 콘택 스페이서(DCP1, DCP2)는 비트라인 콘택 패턴(DC)의 측면들을 둘러쌀 수 있다. 비트라인 콘택 스페이서(DCP1, DCP2)는 배리어 패턴(130)에 대해 식각 선택성을 갖는 절연 물질로 형성될 수 있다. 비트라인 콘택 스페이서(DCP1, DCP2)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있다. 예시적인 실시예에서, 비트라인 콘택 스페이서(DCP1, DCP2)는 제1 하부 콘택 스페이서(DCP1) 및 제1 하부 콘택 스페이서(DCP1)와 제1 스페이서(151) 사이에서 소정 두께를 갖고 연장하는 제2 하부 콘택 스페이서(DCP2)를 포함할 수 있다. 제1 하부 콘택 스페이서(DCP1)는 실리콘 질화물을 포함하고, 제2 하부 콘택 스페이서(DCP2)는 실리콘 산화물을 포함할 수 있다. 다만, 비트라인 콘택 스페이서(DCP1, DCP2)의 물질 및 층의 개수는 이에 한정되지 않고 다양하게 변경될 수 있다.
도 3의 부분 확대도를 함께 참조할 때, 제1 스페이서(151)는 비트라인(BL) 측면 상으로부터 비트라인 콘택 패턴(DC)과 비트라인 콘택 스페이서(DCP1, DCP2) 사이로 연장될 수 있다. 다만, 실시예들에 따라, 이와 달리 비트라인 콘택 패턴(DC) 및 비트라인 콘택 스페이서(DCP1, DCP2) 사이에 별도의 스페이서 층이 배치되고, 상기 스페이서 층 상에 제1 스페이서(151)가 배치될 수도 있다.
제2 스페이서(152)는 비트라인 콘택 스페이서(DCP1, DCP2) 상에서 스토리지 노드 콘택(160)과 이격되어 배치될 수 있다. 제3 및 제4 스페이서들(153, 154)은 비트라인 콘택 스페이서(DCP1, DCP2)의 상단부 일부를 리세스하면서 스토리지 노드 콘택(160)과 접촉할 수 있으나, 제3 및 제4 스페이서들(153, 154)의 형상은 이에 한정되지 않는다.
제4 스페이서(154)는 제3 스페이서(153)에 의해 비트라인 콘택 스페이서(DCP1, DCP2)와 이격되어 배치될 수 있다.
비트라인 콘택 스페이서(DCP1, DCP2)는 제2 스페이서(152)와 접촉하는 상면 및 제3 스페이서(153)와 접촉하는 경사진 측면을 포함할 수 있다.
도 3의 부분 확대도를 함께 참조할 때, 제1 스페이서(151)는 배리어 패턴(130)의 상면 일부로 연장하여 'L'자 형상 또는 이와 좌우 대칭되는 형상을 가질 수 있다. 즉, 제1 스페이서(151)는 비트라인(BL)의 측면 및 비트라인 캡핑 패턴(BC)의 측면을 따라 연장하는 수직 연장부(151V) 및 배리어 패턴(130)의 상면 일부를 덮는 수평 연장부(151P)를 포함할 수 있다.
제2 스페이서(152)는 제1 스페이서(151)의 수평 연장부(151P) 상에 배치될 수 있다.
제3 스페이서(153)는 제2 스페이서(152)의 측면 및 배리어 패턴(130)의 측면의 적어도 일부를 덮을 수 있다. 제3 스페이서(153)는 제1 배리어 패턴(130a) 및 제2 배리어 패턴(130b) 중 적어도 하나와 접촉할 수 있다. 제3 스페이서(153)는 수평 연장부(151P)와 접촉할 수 있다. 제3 스페이서(153)는 제2 스페이서(152)의 외측면 상으로부터 수평 연장부(151P) 및 배리어 패턴(130)의 측면 상으로 연장될 수 있다. 이에 따라, 제3 스페이서(153)의 최하면은 제2 스페이서(152)의 최하면보다 낮은 레벨에 위치할 수 있다.
제4 스페이서(154)는 제3 스페이서(153)에 의해 배리어 패턴(130)과 이격되어 배치될 수 있다.
절연 패턴들(158)이 비트라인 구조물들(BLS)의 사이에서 일 방향, 예를 들어, y 방향에서 이격되어 배리어 패턴(130) 상에 배치될 수 있다. 절연 패턴들(158)은, 평면적 관점에서, 워드라인 구조물들(WLS)과 중첩할 수 있다. 절연 패턴들(158)은 배리어 패턴(130)에 대해 특정 식각 조건에서 식각 선택성을 갖는 절연 물질로 형성될 수 있다. 예를 들어, 절연 패턴들(158)은 실리콘 질화물을 포함할 수 있다.
스토리지 노드 콘택(160)은 활성 영역(ACT)의 일 영역, 예를 들어, 제2 불순물 영역(105b)에 연결될 수 있다. 예시적인 실시예에서, 스토리지 노드 콘택(160)은 복수 개일 수 있다. 스토리지 노드 콘택들(160) 각각은, 도 1에 도시된 것과 같이, 평면적 관점에서, x 방향을 따라 인접하는 비트라인 구조물들(BLS)의 사이, 특히, 비트라인 구조물들(BLS) 양측의 스페이서 구조물들(SS)의 사이에 배치될 수 있다. 평면적 관점에서, 스토리지 노드 콘택들(160) 각각은, 워드라인 구조물들(WLS) 사이 및 비트라인 구조물들(BLS) 사이에 배치될 수 있다. 스토리지 노드 콘택들(160) 각각은 x 방향으로 인접하는 비트라인 구조물들(BLS)과 y 방향으로 인접하는 절연 패턴들(158)에 의해 정의되는 공간을 채울 수 있다. 스토리지 노드 콘택들(160)은 x 방향 및 y 방향을 따라 열과 행을 이루어 배치될 수 있다.
스토리지 노드 콘택(160)은 배리어 패턴(130)을 관통하여, 활성 영역(ACT)의 제2 불순물 영역(105b)과 캐패시터 구조물(CAP)을 전기적으로 연결할 수 있다. 스토리지 노드 콘택(160)은 제2 불순물 영역(105b)과 직접 접촉할 수 있다. 스토리지 노드 콘택(160)의 하단은, 기판(101)의 상면보다 낮은 레벨에 위치할 수 있고, 비트라인 콘택 패턴(DC)의 하면보다 높은 레벨에 위치할 수 있다. 스토리지 노드 콘택(160)은 비트라인 콘택 스페이서(DCP1, DCP2)에 의해 비트라인 콘택 패턴(DC)과 절연될 수 있다.
스토리지 노드 콘택(160)은 도전성 물질로 이루어질 수 있으며, 예를 들어, 다결정 실리콘(Si), 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐(W), 텅스텐 질화물(WN), 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 예시적인 실시예에서, 스토리지 노드 콘택(160)은 복수의 층들을 포함할 수 있다.
금속-반도체층(165)은 스토리지 노드 콘택(160)과 랜딩 패드(LP)의 사이에 배치될 수 있다. 금속-반도체층(165)은 스토리지 노드 콘택(160)의 상면을 덮을 수 있다. 금속-반도체층(165)은 예를 들어, 스토리지 노드 콘택(160)의 일부를 실리사이드화한 층일 수 있다. 예를 들어, 금속-반도체층(165)은 코발트 실리사이드(CoSi), 티타늄 실리사이드(TiSi), 니켈 실리사이드(NiSi), 텅스텐 실리사이드(WSi), 또는 기타 금속 실리사이드를 포함할 수 있다. 실시예들에 따라, 금속-반도체층(165)은 생략되는 것도 가능하다.
랜딩 패드(LP)는 스토리지 노드 콘택(160)과 캐패시터 구조물(CAP)을 전기적으로 연결할 수 있다.
랜딩 패드(LP)는 한 쌍의 비트라인 구조물들(BLS)의 사이 및 스토리지 노드 콘택(160) 상에 배치될 수 있다. 랜딩 패드(LP)는 금속-반도체층(165)의 상면을 덮을 수 있다. 랜딩 패드(LP)는 스페이서 구조물들(SS)의 사이에서, 스페이서 구조물들(SS)의 측벽과 접할 수 있다. 랜딩 패드(LP)는 캡핑 절연층(180)을 관통하며, 캡핑 절연층(180)과 접할 수 있다.
예시적인 실시예에서, 랜딩 패드(LP)는 복수 개일 수 있고, 복수의 랜딩 패드들(LP)은 육각형 또는 벌집(honeycomb) 형태를 이루는 격자 패턴으로 배열될 수 있다. 이러한 복수의 랜딩 패드들(LP)의 배열 형태는 캐패시터 구조물들(CAP)의 배열에 대응되는 것일 수 있다.
예시적인 실시예에서, 랜딩 패드(LP)는 도전층 및 상기 도전층의 하면 및 측면을 덮는 배리어층을 포함하는 이중층 구조를 가질 수 있다. 상기 도전층은 도전성 물질, 예를 들어 다결정 실리콘(Si), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있고, 상기 배리어층은 금속 질화물, 예를 들어 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 및 텅스텐 질화물(WN) 중 적어도 하나를 포함할 수 있다. 다만, 실시예들에 따라 랜딩 패드(LP)의 층 수 및 형상은 다양하게 변경될 수 있다.
캡핑 절연층(180)은 절연 패턴(138) 및 비트라인 구조물(BLS) 상에 배치될 수 있다. 캡핑 절연층(180)은 비트라인 구조물(BLS), 스페이서 구조물(SS), 및 랜딩 패드(LP)와 접하도록 배치될 수 있다. 예시적인 실시예에서, 캡핑 절연층(180)은 복수의 랜딩 패드들(LP)의 사이에 배치될 수 있다. 캡핑 절연층(180)은 스페이서 구조물(SS)의 상면과 접하는 하단을 가질 수 있다. 캡핑 절연층(180)은 비트라인 구조물(BLS)의 일부를 관통하여 제2 스페이서(152)와 접촉할 수 있다.
캐패시터 구조물들(CAP) 각각은 절연 패턴들(158)의 상부에서 랜딩 패드(LP)와 접하도록 배치될 수 있다. 캐패시터 구조물들(CAP)의 각각은 하부 전극(192), 캐패시터 유전층(194), 및 상부 전극(196)을 포함할 수 있다. 하부 전극(192) 및 상부 전극(196)은 도핑된 반도체, 금속 질화물, 금속, 및 금속 산화물 중에서 적어도 하나를 포함할 수 있다. 하부 전극(192) 및 상부 전극(196)은 예를 들어, 다결정 실리콘, 티타늄 질화물(TiN), 텅스텐(W), 티타늄(Ti), 루테늄(Ru), 및 텅스텐 질화물(WN) 중 적어도 하나를 포함할 수 있다. 캐패시터 유전층(194)은 예를 들어, 지르코늄 산화물(ZrO2), 알루미늄 산화물(Al2O3), 하프늄 산화물(Hf2O3)과 같은 고유전율 물질 중 적어도 하나를 포함할 수 있다. 도 2에서, 캐패시터 구조물(CAP)은 실린더(cylinder) 형상으로 도시되었으나 이에 한정되지 않으며, 예시적인 실시예들에서, 필라(pillar)형의 형태를 가질 수도 있을 것이다.
도4a 내지 도 4h는 예시적인 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 4a를 참조하면, 기판(101) 내에 활성 영역(ACT)을 정의하는 소자분리층들(110)을 형성하고, 기판(101) 내에 워드라인 구조물들(WLS)을 형성하고, 기판(101) 상에 비트라인 구조물들(BLS)을 형성하고, 비트라인 구조물들(BLS)의 양 측벽에 제1 예비 스페이서(151') 및 희생 스페이서(152')를 형성할 수 있다.
먼저, 쉘로우 트렌치 소자 분리(STI) 공정에 따라, 기판(101)을 이방성 식각하여 트렌치들을 형성하고, 상기 트렌치들 내에 절연 물질들을 증착한 후 평탄화 공정을 수행함으로써 소자분리층들(110)을 형성할 수 있다. 소자분리층들(110)의 형성 전에 기판(101)에 불순물들을 주입하여 불순물 영역들(105a, 105b)을 형성할 수 있다. 다만, 실시예들에 따라, 불순물 영역들(105a, 105b)은 소자분리층들(110)의 형성 후 또는 다른 공정 단계에서 형성될 수도 있다.
다음으로, 기판(101)을 이방성 식각하여 워드라인들(WL)이 배치되는 게이트 트렌치들을 형성할 수 있다. 상기 게이트 트렌치들은 x 방향으로 연장되며 활성 영역들(ACT) 및 소자분리층들(110)을 가로지를 수 있다. 상기 게이트 트렌치들 내에, 게이트 유전층(120), 워드라인(WL) 및 매립 절연층(125)을 순차적으로 형성할 수 있다. 게이트 유전층(120)은 상기 게이트 트렌치들의 내측벽 및 바닥면 상에 실질적으로 균일한 두께를 갖도록 형성될 수 있다. 게이트 유전층(120)은 활성 영역(ACT)의 산화 공정에 의하거나, 유전 물질의 증착 공정에 의하여 형성될 수 있다. 워드라인들(WL)은 상기 게이트 트렌치들 내에 도전성 물질을 증착하고, 상부로부터 소정 깊이로 리세스함으로써 형성될 수 있다. 매립 절연층(125)은 상기 게이트 트렌치의 잔부를 채우도록 절연 물질을 증착한 후 평탄화 공정을 수행하여 형성할 수 있다. 이로써, 워드라인 구조물들(WLS)을 형성할 수 있다.
다음으로, 비트라인 구조물들(BLS)을 기판(101) 상에 형성할 수 있다. 비트라인 구조물들(BLS)을 형성하기 전에, 기판(101) 상에 배리어 패턴(130)을 형성할 수 있다. 배리어 패턴(130)은 예를 들어, SiN, SiOC, SiO, SiCN, SiON, 및 SiOCN 중 적어도 하나를 포함할 수 있다. 예시적인 실시예에서, 실리콘 산화물을 포함하는 제1 배리어 패턴(130a)을 형성하고, 실리콘 질화물을 포함하는 제2 배리어 패턴(130b)을 형성하여 배리어 패턴(130)을 형성할 수 있다. 비트라인 구조물들(BLS)은, 배리어 패턴(130) 상에 비트라인(BL) 및 비트라인 캡핑 패턴(BC)을 이루는 층들을 순차적으로 적층하고 패터닝함으로써 형성될 수 있다. 기판(101) 및 배리어 패턴(130)을 패터닝하여 제1 불순물 영역들(105a)을 각각 노출시키는 비트라인 콘택 홀(135)을 형성한 후, 비트라인(BL)을 이루는 제1 도전 패턴(141)의 일부가 비트라인 콘택 홀(135) 내에 국소적으로 형성되어 비트라인 콘택 패턴(DC)을 구성할 수 있다.
다음으로, 제1 예비 스페이서(151') 및 희생 스페이서(152')를 차례로 형성한 후 제1 예비 스페이서(151') 및 희생 스페이서(152')의 일부를 제거하여 배리어 패턴(130)의 상면 일부를 노출시킬 수 있다. 제1 예비 스페이서(151') 및 희생 스페이서(152')는 증착 공정, 예를 들어 원자층 증착(Atomic Layer Deposition, ALD) 공정 또는 화학 기상 증착(Chemical Vapor Deposition) 공정에 의해 형성될 수 있다. 배리어 패턴(130)은 상기 증착 공정을 통해 형성된 제1 예비 스페이서(151') 및 희생 스페이서(152')에 대하여 이방성 식각하여 비트라인 구조물들(BLS)이 배치되지 않은 일부가 노출될 수 있다. 예를 들어, 제1 예비 스페이서(151')는 실리콘 질화물을 포함하고, 희생 스페이서는 실리콘 산화물을 포함할 수 있다.
예시적인 실시예에서, 제1 예비 스페이서(151')의 일부는 비트라인 콘택 홀(135) 내로 연장될 수 있다. 즉, 제1 예비 스페이서(151')를 형성한 후 비트라인 콘택 홀(135)의 잔부를 채우는 비트라인 콘택 스페이서(DCP1, DCP2)를 형성한 뒤 희생 스페이서(152')를 형성할 수 있다. 다만, 실시예들에 따라 비트라인 콘택 스페이서(DCP1, DCP2)를 형성하는 공정 및 순서는 이와 달리 다양하게 변경될 수 있다.
도 4b를 참조하면, 질화(Nitridation) 공정을 수행하여 제3 예비 스페이서(153')를 형성할 수 있다. 질화(Nitridation) 공정은 플라즈마 질화 공정일 수 있다.
질화 공정을 수행하여 희생 스페이서(152')의 측벽을 덮는 제3 예비 스페이서(153')가 형성될 수 있다. 제3 예비 스페이서(153')는 상기 질화 공정 조건에 따라 두께가 조절될 수 있고, 예를 들어 약 5Å 내지 약 10Å의 범위로 조절될 수 있다. 제3 예비 스페이서(153')은 질화 공정을 수행하여 형성됨에 따라 질소(N) 원소를 포함할 수 있다. 예시적인 실시예에서, 제3 예비 스페이서(153')는 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 희생 스페이서(152')는 실리콘 산화물 층으로 형성될 수 있고, 제3 예비 스페이서(153')는 실리콘 산화물 층의 표면을 플라즈마 질화시키어 형성되는 물질 층일 수 있다. 제3 예비 스페이서(153')는 후속 공정에서 희생 스페이서(152')의 외측벽 상에 형성될 수 있는 불필요한 층을 방지하여 희생 스페이서(152')의 두께를 보존하는 역할을 수행할 수 있다. 또한 제3 예비 스페이서(153')는 후속 공정을 통해 형성되는 제4 스페이서(154)의 품질을 개선시키는 역할을 수행할 수도 있다.
예시적인 실시예에서, 제3 예비 스페이서(153')는 희생 스페이서(152')의 측벽으로부터 연장하여 노출된 배리어 패턴(130)의 일부 및 비트라인 콘택 스페이서(DCP1, DCP2)를 덮을 수 있다.
도 4c를 참조하면, 제3 예비 스페이서(153')를 덮는 제4 예비 스페이서(154')를 형성할 수 있다.
제4 예비 스페이서(154')는 증착 공정, 예를 들어 화학 기상 증착(CVD) 공정 또는 원자층 증착(ALD) 공정을 통해 형성될 수 있다. 제4 예비 스페이서(154')는 제3 예비 스페이서(153')를 컨포멀하게 덮을 수 있고 제3 예비 스페이서(153')의 두께보다 두꺼운 두께를 가지도록 형성될 수 있다. 제4 예비 스페이서(154')는 절연 물질, 예를 들어 실리콘 질화물을 포함할 수 있다. 제4 예비 스페이서(154')는 제3 예비 스페이서(153')와 경계가 구분될 수 있다.
제3 예비 스페이서(153')는 플라즈마 질화 공정으로, 매우 얇고 일정한 두께, 예를 들어 약 5Å 내지 약 10Å의 범위로 형성할 수 있기 때문에, 희생 스페이서(152')의 최종 두께를 쉽게 제어할 수 있다.
제3 예비 스페이서(153')는 제4 예비 스페이서(154') 내의 질소 원소가 희생 스페이서(152') 내로 확산하는 것을 방지하는 배리어 역할을 할 수 있다. 따라서, 제3 예비 스페이서(153')는 제4 예비 스페이서(154') 내의 질소 원소가 희생 스페이서(152')의 실리콘 산화물과 반응하여 실리콘 산질화물이 형성되는 것을 방지할 수 있기 때문에, 희생 스페이서(152') 의 두께가 감소하는 것을 방지할 수 있고, 제4 예비 스페이서(154') 내의 질소 원소가 빠져 나가면서 발생하는 제4 예비 스페이서(154') 내의 핀 홀(pin hole) 발생을 최소화 또는 방지할 수 있다.
제4 예비 스페이서(154')는 제3 예비 스페이서(153') 상에서 증착 공정을 수행하여 형성됨에 따라 희생 스페이서(152') 상에 증착 공정을 수행한 것과 비교하여 스페이서 성능이 개선될 수 있다. 예를 들어, 제3 예비 스페이서(153')는 제4 예비 스페이서(154') 내의 핀 홀(pin hole) 발생을 최소화 또는 방지할 수 있기 때문에, 제4 예비 스페이서(154')의 밀도가 저하되는 것을 방지하여, 제4 예비 스페이서(154')를 원하는 강성을 갖도록 형성할 수 있다.
도 4d를 참조하면, 비트라인 구조물들(BLS)의 사이에서 배리어 패턴(130) 상에 절연 패턴들(158)을 형성할 수 있다.
절연 패턴들(158)은 비트라인 구조물들(BLS)의 사이에 희생 패턴들(157)을 형성하고, 희생 패턴들(157)의 일부를 식각하여 희생 패턴들(157)과 다른 절연 물질, 예를 들어 실리콘 질화물을 채움으로써 형성될 수 있다. 예시적인 실시예에서, 절연 패턴들(158)은 워드라인 구조물들(WLS)과 z 방향으로 중첩되어 배치될 수 있다. 희생 패턴들(157) 및 절연 패턴들(158)은 y 방향을 따라 번갈아 배치될 수 있다.
도 4e를 참조하면, 희생 패턴들(157)을 식각하여 콘택 개구들(168)을 형성할 수 있다.
희생 패턴들(157)을 절연 패턴들(158)에 대하여 선택적으로 식각하여 제거하여 콘택 개구(168)를 형성할 수 있다. 콘택 개구(168)는 희생 패턴들(157)과 함께 제4 예비 스페이서(154'), 제3 예비 스페이서(153') 및 배리어 패턴(130)을 관통할 수 있다. 또한, 콘택 개구(168)는 기판(101)의 활성 영역(ACT)의 일부를 제거하여 제2 불순물 영역들(105b)을 노출시킬 수 있다.
예시적인 실시예에서, 콘택 개구(168) 형성시 소자분리층들(110)의 일부가 식각될 수 있으며, 비트라인 콘택 스페이서(DCP1, DCP2)의 일부분이 노출될 수 있으나 이에 한정되는 것은 아니다.
도 4f를 참조하면, 스토리지 노드 콘택(160) 및 금속-반도체층(165)을 형성할 수 있다.
콘택 개구(168)와 함께 비트라인 구조물들(BLS) 사이 및 워드라인 구조물들(WLS) 사이를 도전 물질로 채우고 식각 공정을 수행하여 스토리지 노드 콘택(160)을 형성할 수 있다. 상기 도전 물질은 예를 들어, 도핑된 반도체 물질, 금속, 금속 질화물 중 적어도 하나를 포함할 수 있다. 실시예들에 따라, 상기 도전 물질은 다결정 실리콘을 포함할 수 있다.
다음으로, 스토리지 노드 콘택(160) 상에 금속-반도체층(165)을 형성할 수 있다. 금속-반도체층(165)은 스토리지 노드 콘택(160)의 상면을 금속 물질과 반응시켜 형성할 수 있다. 상기 반응은 예를 들어 실리사이드 공정을 포함할 수 있다.
도 4g를 참조하면, 스토리지 노드 콘택(160) 상에 랜딩 패드(LP)를 형성하고, 제2 스페이서(152)를 형성할 수 있다.
먼저, 스토리지 노드 콘택(160) 상에서 제4 스페이서(154)와 접하는 랜딩 패드(LP)를 형성할 수 있다. 랜딩 패드(LP)는 비트라인 구조물들(BLS) 사이로 연장되고, 각각의 스토리지 노드 콘택들(160)에 연결되는 랜딩 패드들(LP)은 서로 분리될 수 있다.
다음으로, 랜딩 패드(LP)를 식각 마스크로 이용하여 식각 공정을 추가적으로 수행할 수 있다. 랜딩 패드(LP)가 배치되지 않은 영역에서 식각 공정이 수행되어, 비트라인 캡핑 패턴(BC), 제1, 3, 및 4 예비 스페이서들(151', 153', 154') 및 희생 스페이서(152'), 및 절연 패턴들(158) 각각의 일부가 제거될 수 있다. 이에 의해 제1, 3, 및 4 스페이서들(151, 153, 154)이 형성될 수 있고, 각각의 랜딩 패드들(LP)의 사이에서 캡핑 절연층(180)이 형성되는 위치에 대응하는 리세스 영역들(RS)이 형성될 수 있다. 본 단계에서, 리세스 영역들(RS)에 의해 희생 스페이서(152')가 노출될 수 있다.
다음으로, 상기 노출된 공간을 통해 희생 스페이서(152')를 제거하고, 후속 공정을 통해 상기 희생 스페이서(152')가 제거된 공간의 상단 부분을 캡핑하여 에어 스페이서인 제2 스페이서(152)를 형성할 수 있다.
앞에서 설명한 바와 같이, 제3 예비 스페이서(153')로 인하여 희생 스페이서(152')의 두께가 감소하는 것을 방지할 수 있기 때문에, 에어 스페이서인 제2 스페이서(152)의 체적을 최대한 확보할 수 있다. 따라서, 스토리지 노드 콘택(160)과 비트라인 구조물(BLS) 사이에 발생하는 기생 커패시턴스를 최소화할 수 있다.
도 4h를 참조하면, 비트라인 구조물(BLS) 및 절연 패턴들(158) 상에 캡핑 절연층(180)을 형성할 수 있다.
캡핑 절연층(180)은 랜딩 패드들(LP)의 사이로 연장되며 리세스 영역들(RS)의 바닥면을 덮도록 형성될 수 있다. 캡핑 절연층(180)에 의해 제2 스페이서(152)의 상단 부분이 캡핑될 수 있다. 예시적인 실시예에서, 캡핑 절연층(180)은 에어 스페이서인 제2 스페이서(152)의 내부로 일부가 연장될 수 있으나, 캡핑 절연층(180) 및 제2 스페이서(152)의 형상 및 구조는 이에 한정되지 않는다.
다음으로, 도 1 내지 도 3을 함께 참조하면, 평탄화 공정 및/또는 에치백 공정을 수행하여 캡핑 절연층(180)의 일부를 제거한 뒤, 랜딩 패드(LP) 상에 캐패시터 구조물(CAP)을 형성할 수 있다. 이에 의해, 도 1 내지 도 3의 반도체 소자(100)가 제조될 수 있다.
도 5a 및 도 5b는 예시적인 실시예들에 따른 반도체 소자의 개략적인 평면도 및 단면도이다. 도 5b는 도 5a의 절단선 Ⅲ-Ⅲ'를 따른 단면을 도시한다.
도 5a 및 도 5b를 참조하면, 반도체 소자(200)는 기판(201), 기판(201) 상의 활성 영역(ACT), 활성 영역(ACT) 상의 채널층(210), 채널층(210)과 접촉되는 소스/드레인 영역(220), 활성 영역(ACT)과 교차하여 연장되는 게이트 구조물(240), 스페이서 구조물(250), 절연층들(260), 및 소스/드레인 영역(220)에 연결되는 콘택 플러그들(270)을 포함할 수 있다. 예시적인 실시예에서, 반도체 소자(200)는 채널층(210)이 핀(fin) 구조를 갖는 핀(Fin) 형 전계 효과 트랜지스터일 수 있다. 실시예들에 따라, 반도체 소자(200)는 게이트 구조물(240)이 채널층(210)을 둘러싸는 형태의 게이트-올-어라운드(Gate-All-Around, GAA)형 전계 효과 트랜지스터인 MBCFETTM(Multi Bridge Channel FET) 구조의 트랜지스터일 수도 있다.
활성 영역(ACT)은 기판(101) 내에서 소자분리층들에 의해 정의되며, 예를 들어, x 방향으로 연장되도록 배치될 수 있다.
채널층(210)은 활성 영역(ACT) 상에 배치될 수 있다. 예시적인 실시예에서, 채널층(210)은 활성 영역(ACT)과 연결되어 연장되는 핀 형태일 수 있으나, 실시예들에 따라 활성 영역(ACT)과 z 방향으로 이격되어 배치되는 복수의 층들일 수 있다.
소스/드레인 영역(220)은 채널층(210)의 적어도 일측에서, 활성 영역(ACT) 상에 배치될 수 있다. 소스/드레인 영역(220)은 서로 다른 종류 및/또는 농도의 불순물들을 포함할 수 있다. 예를 들어, 소스/드레인 영역(220)은 n형으로 도핑된 실리콘(Si) 및/또는 p형으로 도핑된 실리콘 저마늄(SiGe)을 포함할 수 있다.
게이트 구조물(240)은 활성 영역(ACT)과 교차하여 일 방향, 예를 들어 y 방향으로 연장되도록 배치될 수 있다. 게이트 구조물(240)과 교차하는 활성 영역(ACT) 및/또는 채널층(210)에는 트랜지스터들의 채널 영역이 형성될 수 있다. 게이트 구조물(240)은 게이트 전극(244), 게이트 전극(244)과 채널층(210) 사이의 게이트 유전층(242), 및 게이트 전극(244) 상면 상의 게이트 캡핑층(246)을 포함할 수 있다.
게이트 유전층(242)은 게이트 전극(244)의 면들 중 적어도 일부를 덮도록 배치될 수 있다. 예를 들어, 게이트 유전층(242)은 게이트 전극(244)의 최하부면만을 덮을 수 있으나, 실시예들에 따라 게이트 전극(244)의 최상부면을 제외한 모든 면들을 둘러싸도록 배치될 수 있다. 이 경우, 게이트 유전층(242)은 게이트 전극(244)과 스페이서 구조물(250) 사이로 연장될 수 있다. 게이트 유전층(242)은 산화물, 질화물 또는 고유전율(high-k) 물질을 포함할 수 있다. 상기 고유전율 물질은, 실리콘 산화막(SiO2)보다 높은 유전 상수(dielectric constant)를 가지는 유전 물질을 의미할 수 있다. 상기 고유전율 물질은, 예를 들어, 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSixOy), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 란탄 산화물(La2O3), 란탄 알루미늄 산화물(LaAlxOy), 란탄 하프늄 산화물(LaHfxOy), 하프늄 알루미늄 산화물(HfAlxOy), 및 프라세오디뮴 산화물(Pr2O3) 중 어느 하나일 수 있다.
게이트 전극(244)은 도전성 물질을 포함할 수 있으며, 예를 들어 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 또는 텅스텐 질화막(WN)과 같은 금속 질화물, 및/또는 알루미늄(Al), 텅스텐(W), 또는 몰리브덴(Mo) 등의 금속 물질 또는 도핑된(doped) 폴리실리콘과 같은 반도체 물질을 포함할 수 있다. 게이트 전극(244)은 2개 이상의 다중층으로 구성될 수도 있다.
게이트 캡핑층(246)은 게이트 전극(244) 상에 배치될 수 있으며, 절연 물질, 예를 들어 실리콘 질화물(SiN)을 포함할 수 있다.
스페이서 구조물(250)은 게이트 전극(244)의 양 측벽 상에 배치되고, 기판(101)의 상면과 수직한 z 방향으로 연장될 수 있다. 스페이서 구조물(250)은 게이트 전극(244)의 양 측벽 상에 차례로 적층된 제1 내지 제4 스페이서들(251, 252, 253, 254)을 포함할 수 있다.
제1 스페이서(251)는 절연 물질, 예를 들어 실리콘 질화물을 포함할 수 있다. 제2 스페이서(252)는 제1 스페이서(251) 및 제3 스페이서(253) 사이에 배치되는 에어 스페이서일 수 있다. 예시적인 실시예에서, 제2 스페이서(252)는 절연 물질, 예를 들어 실리콘 산화물이 잔존하고 에어 갭을 갖는 형태의 에어 스페이서일 수도 있다. 제3 스페이서(253)는 제2 스페이서(252)의 측벽 상에 배치되고, 절연 물질, 예를 들어 실리콘 산질화물을 포함할 수 있다. 제4 스페이서(254)는 제3 스페이서(253) 및 절연층들(260) 사이에 배치되고, 절연 물질, 예를 들어 실리콘 질화물을 포함할 수 있다.
제3 스페이서(253)는 제1 스페이서(251) 및 제4 스페이서(254)보다 얇은 두께를 가질 수 있다. 제3 스페이서(253)의 두께는 예를 들어, 약 5Å 내지 10Å의 범위일 수 있다.
제3 스페이서(253)는 질화 공정을 통해 형성된 층이고, 제4 스페이서(254)는 제3 스페이서(253) 상에서 증착 공정을 통해 형성된 층일 수 있다. 제3 스페이서(253)는 상기 질화 공정의 조건에 따라 두께를 조절할 수 있다. 이에 따라, 제2 스페이서(252)의 두께를 상대적으로 증가시켜 전기적 특성이 향상된 반도체 소자가 제공될 수 있다.
절연층들(260)은 기판(101) 상에서 게이트 구조물(240)을 덮을 수 있다. 절연층들(260)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 이들의 조합을 포함할 수 있다. 예시적인 실시예에서, 절연층들(260)은 기판(101) 및 활성 영역(ACT)을 덮는 제1 층간 절연층(261), 제1 층간 절연층(261) 상에서 게이트 구조물(240)을 덮는 캡핑 절연층(262), 및 캡핑 절연층(262) 상의 제2 층간 절연층(263)을 포함할 수 있다. 캡핑 절연층(262)은 스페이서 구조물(250)을 덮을 수 있고, 에어 스페이서의 상단을 덮음으로써 제2 스페이서(252)를 정의할 수 있다. 예시적인 실시예에서, 제2 절연층(262)은 제2 스페이서(252)와 접하는 면에서 아래로 볼록한 돌출부를 포함할 수 있다.
콘택 플러그들(270)은 층간 절연층(260)을 관통하여 소스/드레인 영역(220)과 연결될 수 있으며, 소스/드레인 영역(220)에 전기적인 신호를 인가할 수 있다. 콘택 플러그들(270)은 종횡비에 따라 하부의 폭이 상부의 폭보다 좁아지는 경사진 측면을 가질 수 있으나, 이에 한정되지 않는다. 콘택 플러그들(270)은 예를 들어, 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 또는 텅스텐 질화막(WN)과 같은 금속 질화물, 및/또는 알루미늄(Al), 텅스텐(W), 또는 몰리브덴(Mo) 등의 금속 물질을 포함할 수 있다.
본 실시예에서, 스페이서 구조물(250)은 활성 영역(ACT)을 교차하는 게이트 구조물(240)의 양 측벽 상에 배치되는 스페이서 구조물로 예시적으로 설명되었으나, 게이트 구조물뿐만 아니라 전도성 물질을 포함하는 복수의 배선들을 둘러싸는 스페이서 구조물에도 동일하게 적용될 수 있을 것이다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경과 실시예들의 조합이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 반도체 소자 105a, 105b: 불순물 영역
110: 소자분리층들 120: 게이트 유전층
125: 매립 절연층 130: 배리어 패턴
141, 142, 143: 도전 패턴 146, 147, 148: 캡핑 패턴
151, 152, 153, 154: 스페이서 158: 절연 패턴
160: 스토리지 노드 콘택 165: 금속-반도체층
180: 캡핑 절연층 192: 하부 도전층
194: 캐패시터 유전층 196: 상부 도전층
BL: 비트라인 BLS: 비트라인 구조물
CAP: 캐패시터 구조물 LP: 랜딩 패드
SS: 스페이서 구조물 WL: 워드라인
WLS: 워드라인 구조물

Claims (10)

  1. 제1 활성 영역 및 제2 활성 영역을 포함하는 기판;
    상기 기판 상에서 일 방향으로 연장되며, 상기 제1 활성 영역과 전기적으로 연결되는 비트라인 구조물;
    상기 비트라인 구조물의 측벽 상에 배치되며, 상기 제2 활성 영역과 전기적으로 연결되는 스토리지 노드 콘택;
    상기 비트라인 구조물과 상기 스토리지 노드 콘택 사이의 스페이서 구조물;
    상기 스토리지 노드 콘택 상에 배치되며 상기 스페이서 구조물의 측벽과 접하는 랜딩 패드; 및
    상기 랜딩 패드와 전기적으로 연결되는 캐패시터 구조물을 포함하고,
    상기 스페이서 구조물은 상기 비트라인 구조물 측벽 상에서 차례로 적층되는 제1 내지 제4 스페이서들을 포함하고,
    상기 제2 스페이서는 에어 스페이서이고,
    상기 제3 스페이서는 상기 제1 스페이서보다 얇은 두께를 갖는 반도체 소자.
  2. 제1 항에 있어서,
    상기 기판 및 상기 비트라인 구조물 사이의 배리어 패턴을 더 포함하고,
    상기 비트라인 구조물은 차례로 적층된 비트라인 및 비트라인 캡핑 패턴을 포함하고,
    상기 제1 스페이서는 상기 비트라인의 측면 및 상기 비트라인 캡핑 패턴의 측면을 덮고,
    상기 제2 스페이서는 상기 제1 스페이서의 측면을 덮으며,
    상기 제3 스페이서는 상기 제2 스페이서의 측면 및 상기 배리어 패턴의 측면의 적어도 일부를 덮는 반도체 소자.
  3. 제2 항에 있어서,
    상기 제1 스페이서는 상기 비트라인의 측면 및 상기 비트라인 캡핑 패턴의 측면을 따라 연장하는 수직 연장부 및 상기 배리어 패턴의 상면 일부를 덮는 수평 연장부를 포함하고,
    상기 제2 스페이서는 상기 수평 연장부 상에 배치되며,
    상기 제3 스페이서는 상기 수평 연장부와 접촉하는 반도체 소자.
  4. 제2 항에 있어서,
    상기 제4 스페이서는 상기 제3 스페이서에 의해 상기 배리어 패턴과 이격되어 배치되는 반도체 소자.
  5. 제1 항에 있어서,
    상기 비트라인 구조물은 상기 제1 활성 영역과 전기적으로 연결되는 비트라인 콘택 패턴을 더 포함하며,
    상기 스페이서 구조물은 상기 비트라인 콘택 패턴의 측벽을 둘러싸는 비트라인 콘택 스페이서를 더 포함하며,
    상기 제4 스페이서는 상기 비트라인 콘택 스페이서와 이격되는 반도체 소자.
  6. 제5 항에 있어서,
    상기 비트라인 콘택 스페이서는 상기 제2 스페이서와 접촉하는 상면 및 상기 제3 스페이서와 접촉하는 경사진 측면을 갖는 반도체 소자.
  7. 제1 항에 있어서,
    상기 제3 스페이서의 최하면은 상기 제2 스페이서의 최하면보다 낮은 레벨에 위치하는 반도체 소자.
  8. 제1 항에 있어서,
    상기 제3 스페이서는 약 5Å 내지 10Å 인 반도체 소자.
  9. 제1 항에 있어서,
    상기 제3 스페이서는 상기 제4 스페이서보다 산소 함량이 더 많은 물질을 포함하는 반도체 소자.
  10. 기판;
    상기 기판 상에 배치되는 복수의 배선들;
    상기 기판 상에 배치되는 층간 절연층;
    상기 층간 절연층 및 상기 복수의 배선들 사이에 배치되는 스페이서 구조물; 및
    상기 층간 절연층, 상기 복수의 배선들, 및 상기 스페이서 구조물의 상면을 덮는 캡핑층을 포함하되,
    상기 스페이서 구조물은,
    상기 복수의 배선들 상에 차례로 적층되는 제1 내지 제4 스페이서를 포함하고,
    상기 제2 스페이서는 에어 스페이서이고,
    상기 제3 스페이서는 상기 제1, 2, 4 스페이서들 각각의 두께보다 얇은 두께를 갖고, 실리콘 산질화물을 포함하는 반도체 소자.
KR1020220003187A 2022-01-10 2022-01-10 반도체 소자 KR20230107960A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220003187A KR20230107960A (ko) 2022-01-10 2022-01-10 반도체 소자
US17/959,634 US20230225113A1 (en) 2022-01-10 2022-10-04 Semiconductor device
CN202310024066.3A CN116419565A (zh) 2022-01-10 2023-01-09 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220003187A KR20230107960A (ko) 2022-01-10 2022-01-10 반도체 소자

Publications (1)

Publication Number Publication Date
KR20230107960A true KR20230107960A (ko) 2023-07-18

Family

ID=87058768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220003187A KR20230107960A (ko) 2022-01-10 2022-01-10 반도체 소자

Country Status (3)

Country Link
US (1) US20230225113A1 (ko)
KR (1) KR20230107960A (ko)
CN (1) CN116419565A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117529097B (zh) * 2023-12-28 2024-04-19 长鑫集电(北京)存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN116419565A (zh) 2023-07-11
US20230225113A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
US20230225113A1 (en) Semiconductor device
KR20220169174A (ko) 반도체 장치 및 그 제조 방법
KR20220148366A (ko) 반도체 소자
US20230253318A1 (en) Semiconductor device
US20230017800A1 (en) Semiconductor device and method for fabricating the same
US11805639B2 (en) Semiconductor devices
KR20220154266A (ko) 반도체 장치
KR20210032906A (ko) 반도체 소자
US20240130116A1 (en) Semiconductor device
US20230371235A1 (en) Semiconductor device
TWI785706B (zh) 半導體元件
US20240023319A1 (en) Semiconductor device
US11647627B2 (en) Integrated circuit device
US20240023318A1 (en) Semiconductor device
US20230148126A1 (en) Semiconductor memory device and method for fabricating the same
US20240074165A1 (en) Semiconductor device and method for fabricating the same
US20240162281A1 (en) Semiconductor device
US20240023325A1 (en) Semiconductor device
US20240049441A1 (en) Semiconductor device
US20240155833A1 (en) Semiconductor device
US20230112907A1 (en) Semiconductor memory device and method of fabricating the same
JPH1084091A (ja) 半導体集積回路装置およびその製造方法
KR20230164849A (ko) 반도체 장치
KR20230062490A (ko) 비트라인 콘택을 포함하는 반도체 소자
KR20230062981A (ko) 반도체 장치