KR20230164849A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR20230164849A KR20230164849A KR1020220064505A KR20220064505A KR20230164849A KR 20230164849 A KR20230164849 A KR 20230164849A KR 1020220064505 A KR1020220064505 A KR 1020220064505A KR 20220064505 A KR20220064505 A KR 20220064505A KR 20230164849 A KR20230164849 A KR 20230164849A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- lower electrodes
- blocking
- blocking layer
- support layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 230000000903 blocking effect Effects 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000010936 titanium Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 238000013459 approach Methods 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 10
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 7
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 4
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 claims description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 3
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000395 magnesium oxide Substances 0.000 claims description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 322
- 239000012535 impurity Substances 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 17
- 238000002955 isolation Methods 0.000 description 16
- 239000004020 conductor Substances 0.000 description 15
- 150000001875 compounds Chemical class 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 7
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
예시적인 실시예들에 따른 반도체 장치는, 기판; 상기 기판 상에 배치되는 복수의 하부 전극들; 상기 복수의 하부 전극들과 접촉하며 상기 기판의 상면과 평행한 방향으로 연장되는 적어도 하나의 서포터 층; 상기 복수의 하부 전극들 및 상기 적어도 하나의 서포터 층 상의 상부 전극; 상기 복수의 하부 전극들과 상기 상부 전극 사이, 및 상기 적어도 하나의 서포터 층과 상기 상부 전극 사이의 유전 층; 및 상기 적어도 하나의 서포터 층과 상기 유전 층 사이에 배치되고, 상기 적어도 하나의 서포터 층의 물질보다 큰 에너지 밴드갭을 갖는 물질을 포함하는 블록킹 층을 포함하되, 상기 유전 층은 상기 복수의 하부 전극들과 접촉하고, 상기 블록킹 층에 의해 상기 적어도 하나의 서포터 층과 이격된다.
Description
본 발명은 반도체 장치에 관한 것이다.
반도체 소자의 고집적화 및 소형화 요구에 따라 반도체 소자의 커패시터의 크기 또한 미세화되고 있다. 이에 따라, 디램(Dynamic random-access memory, DRAM)에서 정보를 저장할 수 있는 커패시터의 구조를 최적화하기 위한 다양한 연구가 시도되고 있다.
본 발명의 실시예들에 따른 기술적 과제 중 하나는, 전기적 특성 및 신뢰성이 향상된 반도체 장치를 제공하는 것이다.
예시적인 실시예들에 따른 반도체 장치는, 기판; 상기 기판 상에 배치되는 복수의 하부 전극들; 상기 복수의 하부 전극들과 접촉하며 상기 기판의 상면과 평행한 방향으로 연장되는 적어도 하나의 서포터 층; 상기 복수의 하부 전극들 및 상기 적어도 하나의 서포터 층 상의 상부 전극; 상기 복수의 하부 전극들과 상기 상부 전극 사이, 및 상기 적어도 하나의 서포터 층과 상기 상부 전극 사이의 유전 층; 및 상기 적어도 하나의 서포터 층과 상기 유전 층 사이에 배치되고, 상기 적어도 하나의 서포터 층의 물질보다 큰 에너지 밴드갭을 갖는 물질을 포함하는 블록킹 층을 포함하되, 상기 유전 층은 상기 복수의 하부 전극들과 접촉하고, 상기 블록킹 층에 의해 상기 적어도 하나의 서포터 층과 이격될 수 있다.
예시적인 실시예들에 따른 반도체 장치는, 기판 상의 복수의 콘택 구조물들; 상기 복수의 콘택 구조물들 상의 식각 정지 층; 상기 식각 정지 층을 관통하여 상기 복수의 콘택 구조물들과 각각 연결되는 복수의 하부 전극들; 상기 복수의 하부 전극들과 접촉하며 상기 기판의 상면과 평행한 방향으로 연장되는 적어도 하나의 서포터 층; 상기 복수의 하부 전극들 및 상기 적어도 하나의 서포터 층 상의 상부 전극; 상기 복수의 하부 전극들과 상기 상부 전극 사이, 및 상기 적어도 하나의 서포터 층과 상기 상부 전극 사이의 유전 층; 상기 적어도 하나의 서포터 층과 상기 유전 층 사이에 배치되고, 상기 적어도 하나의 서포터 층의 물질보다 큰 에너지 밴드갭을 갖는 물질을 포함하는 제1 블록킹 층; 및 상기 식각 정지 층과 상기 유전 층 사이에 배치되고, 상기 적어도 하나의 서포터 층의 물질보다 큰 에너지 밴드갭을 갖는 물질을 포함하는 제2 블록킹 층을 포함할 수 있다.
예시적인 실시예들에 따른 반도체 장치는, 기판; 상기 기판 상에 배치되는 복수의 하부 전극들, 상기 복수의 하부 전극들의 각각은 도전 층 및 상기 도전 층의 적어도 일 표면을 따라 연장되는 계면 막을 포함하고; 상기 도전 층의 측면의 일부와 접촉하며 상기 기판의 상면에 평행한 방향으로 연장되는 적어도 하나의 서포터 층; 상기 복수의 하부 전극들 및 상기 적어도 하나의 서포터 층 상의 상부 전극; 상기 계면 막과 접촉하며, 상기 계면 막과 상기 상부 전극 사이, 및 상기 적어도 하나의 서포터 층과 상기 상부 전극 사이에 배치되는 유전 층; 및 상기 적어도 하나의 서포터 층과 상기 유전 층 사이에 배치되어 상기 적어도 하나의 서포터 층 및 상기 유전 층과 접촉하며, 상기 적어도 하나의 서포터 층의 물질보다 큰 에너지 밴드갭을 갖는 물질을 포함하는 블록킹 층을 포함할 수 있다.
예시적인 실시예들에 따른 반도체 장치의 제조 방법은, 기판 상에 하부 전극들 및 상기 하부 전극들을 지지하는 적어도 하나의 서포터 층을 형성하는 단계; 상기 적어도 하나의 서포터 층의 표면 상에 영역 선택적 원자 층 증착(Area Selective Atomic Layer Deposition) 공정을 이용하여 제1 블록킹 층을 형성하는 단계; 상기 하부 전극들 및 상기 제1 블록킹 층 상에 유전 층을 형성하는 단계; 및 상기 유전 층 상에 상부 전극을 형성하는 단계를 포함할 수 있다.
커패시터 구조물의 하부 전극들과 접촉하는 서포터 층의 표면 또는 식각 정지 층의 표면을 따라 연장되는 블록킹 층을 배치함으로써, 전기적 특성 및 신뢰성이 향상된 반도체 장치가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 2는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도이다.
도 3은 예시적인 실시예들에 따른 반도체 장치의 커패시터 구조물을 포함하는 'A' 영역을 확대하여 도시하는 부분 확대 단면도이다.
도 4a는 도 3의 'B' 영역을 확대하여 도시하는 도면이고, 도 4b는 도 3의 'C' 영역을 확대하여 도시하는 도면이다.
도 5a는 도 3의 'B' 영역에 대응하는 영역을 확대하여 도시하는 도면이고, 도 5b는 도 3의 'C' 영역에 대응하는 영역을 확대하여 도시하는 도면이다.
도 6a는 도 3의 'B' 영역에 대응하는 영역을 확대하여 도시하는 도면이고, 도 6b는 도 3의 'C' 영역에 대응하는 영역을 확대하여 도시하는 도면이다.
도 7은 예시적인 실시예들에 따른 반도체 장치의 커패시터 구조물을 포함하는 'A' 영역에 대응하는 영역을 확대하여 도시하는 부분 확대 단면도이다.
도 8은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 순서도이다.
도 9 내지 도 13는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도이다.
도 3은 예시적인 실시예들에 따른 반도체 장치의 커패시터 구조물을 포함하는 'A' 영역을 확대하여 도시하는 부분 확대 단면도이다.
도 4a는 도 3의 'B' 영역을 확대하여 도시하는 도면이고, 도 4b는 도 3의 'C' 영역을 확대하여 도시하는 도면이다.
도 5a는 도 3의 'B' 영역에 대응하는 영역을 확대하여 도시하는 도면이고, 도 5b는 도 3의 'C' 영역에 대응하는 영역을 확대하여 도시하는 도면이다.
도 6a는 도 3의 'B' 영역에 대응하는 영역을 확대하여 도시하는 도면이고, 도 6b는 도 3의 'C' 영역에 대응하는 영역을 확대하여 도시하는 도면이다.
도 7은 예시적인 실시예들에 따른 반도체 장치의 커패시터 구조물을 포함하는 'A' 영역에 대응하는 영역을 확대하여 도시하는 부분 확대 단면도이다.
도 8은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 순서도이다.
도 9 내지 도 13는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 2는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도이다. 도 2는 도 1의 반도체 장치를 절단선 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'를 따른 단면들을 도시한다.
도 3은 예시적인 실시예들에 따른 반도체 장치의 커패시터 구조물을 포함하는 'A' 영역을 확대하여 도시하는 부분 확대 단면도이다.
도 4a는 도 3의 'B' 영역을 확대하여 도시하는 도면이고, 도 4b는 도 3의 'C' 영역을 확대하여 도시하는 도면이다.
도 1 내지 도 4b를 참조하면, 반도체 장치(100)는 반도체 장치(100)는, 활성 영역들(ACT)을 포함하는 기판(101), 기판(101) 내에서 활성 영역들(ACT)을 한정하는 소자 분리 층(110), 기판(101) 내에 매립되어 연장되며 워드 라인(WL)을 포함하는 워드 라인 구조물(WLS), 기판(101) 상에서 워드 라인 구조물(WLS)과 교차하여 연장되며 비트 라인(BL)을 포함하는 비트 라인 구조물(BLS), 비트 라인 구조물(BLS)의 측면 상의 콘택 구조물(150, 155, 160), 및 콘택 구조물(150, 155, 160) 상의 커패시터 구조물(CAP)을 포함할 수 있다. 반도체 장치(100)는 절연 패턴(165) 및 식각 정지 층(168)을 더 포함할 수 있다.
반도체 장치(100)는, 예를 들어, DRAM(Dynamic Random Access Memory)의 셀 어레이(cell array)를 포함할 수 있다. 예를 들어, 비트 라인(BL)은 활성 영역(ACT)의 제1 불순물 영역(105a)과 연결되고, 활성 영역(ACT)의 제2 불순물 영역(105b)은 콘택 구조물(150, 155, 160)을 통해, 커패시터 구조물(CAP)과 전기적으로 연결될 수 있다. 커패시터 구조물(CAP)은 하부 전극들(170), 하부 전극들(170) 상의 상부 전극(190), 하부 전극들(170)과 상부 전극(190) 사이의 유전 층(180), 및 하부 전극들(170)을 지지하는 서포터 층(175)을 포함할 수 있다. 하부 전극들(170)의 노드 분리를 확보하고 누설 전류를 방지 또는 최소화하기 위해, 커패시터 구조물(CAP)은 서포터 층(175)과 유전 층(180) 사이에 배치되고, 고 에너지 밴드갭 물질을 포함하는 제1 블록킹 층(71) 및 식각 정지 층(168)과 유전 층(180) 사이에 배치되고, 고 에너지 밴드갭 물질을 포함하는 제2 블록킹 층(72)을 더 포함할 수 있다.
반도체 장치(100)는 셀 어레이가 배치되는 셀 어레이 영역 및 상기 셀 어레이에 배치되는 메모리 셀들을 구동하기 위한 주변 회로들이 배치되는 주변 회로 영역을 포함할 수 있다. 상기 주변 회로 영역은 상기 셀 어레이 영역 주위로 배치될 수 있다.
기판(101)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘, 저마늄 또는 실리콘-저마늄을 포함할 수 있다. 기판(101)은 불순물들을 더 포함할 수 있다. 기판(101)은 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator, SOI) 기판, 저마늄 기판, 저마늄-온-인슐레이터(germanium on insulator, GOI) 기판, 실리콘-저마늄 기판, 또는 에피택셜층을 포함하는 기판일 수 있다.
활성 영역들(ACT)은 소자 분리 층(110)에 의해 기판(101) 내에 정의될 수 있다. 활성 영역(ACT)은 바(bar) 형태일 수 있으며, 기판(101) 내에 일 방향으로 연장되는 아일랜드 형상으로 배치될 수 있다. 상기 일 방향은 워드 라인들(WL) 및 비트 라인들(BL)의 연장 방향에 대하여 경사진 방향일 수 있다. 활성 영역들(ACT)은 서로 평행하도록 배열되되, 하나의 활성 영역(ACT)의 단부는 이에 인접한 다른 활성 영역(ACT)의 중심에 인접하도록 배열될 수 있다.
활성 영역(ACT)은 기판(101)의 상면으로부터 소정 깊이의 제1 및 제2 불순물 영역들(105a, 105b)을 가질 수 있다. 제1 및 제2 불순물 영역들(105a, 105b)은 서로 이격될 수 있다. 제1 및 제2 불순물 영역들(105a, 105b)은 워드 라인(WL)에 의해 구성되는 트랜지스터의 소스/드레인 영역으로 제공될 수 있다. 상기 소스 영역과 상기 드레인 영역은 실질적으로 동일한 불순물들의 도핑 또는 이온 주입에 의한 제1 및 제2 불순물 영역들(105a, 105b)에 의해 형성되는 것으로, 최종적으로 형성되는 트랜지스터의 회로 구성에 따라 서로 바뀌어 지칭될 수도 있다. 상기 불순물들은 기판(101)과 반대의 도전형을 갖는 도펀트들을 포함할 수 있다. 예시적인 실시예들에서, 상기 소스 영역과 상기 드레인 영역에서 제1 및 제2 불순물 영역들(105a, 105b)의 깊이가 서로 다를 수도 있을 것이다.
소자 분리 층(110)은 쉘로우 트렌치 소자 분리(shallow trench isolation, STI) 공정에 의하여 형성될 수 있다. 소자 분리 층(110)은 활성 영역들(ACT)을 둘러싸면서 이들을 서로 전기적으로 분리할 수 있다. 소자 분리 층(110)은 절연 물질로 이루어질 수 있으며, 예를 들어, 실리콘 산화물, 실리콘 질화물, 또는 그들의 조합일 수 있다. 소자 분리 층(110)은 기판(101)이 식각된 트렌치의 너비에 따라 상이한 하단 깊이를 갖는 복수의 영역들을 포함할 수 있다.
워드 라인 구조물들(WLS)은 기판(101) 내에서 연장되는 게이트 트렌치들(115) 내에 배치될 수 있다. 워드 라인 구조물들(WLS)의 각각은, 게이트 유전층(120), 워드 라인(WL), 및 게이트 캡핑층(125)을 포함할 수 있다. 본 명세서에서, '게이트(120, WL)'는 게이트 유전 층(120) 및 워드 라인(WL)을 포함하는 구조물로 지칭될 수 있으며, 워드 라인(WL)은 '게이트 전극'으로 지칭될 수 있으며, 워드 라인 구조물(WLS)은 '게이트 구조물'로 지칭될 수 있다.
워드 라인(WL)은 활성 영역(ACT)을 가로질러 제1 방향(X)으로 연장되도록 배치될 수 있다. 예를 들어, 서로 인접하는 한 쌍의 워드 라인들(WL)이 하나의 활성 영역(ACT)을 가로지르도록 배치될 수 있다. 워드 라인(WL)은 BCAT(buried channel array transistor)의 게이트를 구성할 수 있으나, 이에 한정되지는 않는다. 예시적인 실시예들에서, 워드 라인들(WL)은 기판(101)의 상부에 배치되는 형태를 갖는 것도 가능할 것이다. 워드 라인(WL)은 게이트 트렌치(115)의 하부에 소정 두께로 배치될 수 있다. 워드 라인(WL)의 상면은 기판(101)의 상면보다 낮은 레벨에 위치할 수 있다. 본 명세서에서, 사용되는 용어 "레벨"의 높고 낮음은 기판(101)의 실질적으로 편평한 상면을 기준으로 정의될 수 있다.
워드 라인(WL)은 도전성 물질, 예를 들어, 다결정 실리콘(Si), 타이타늄(Ti), 타이타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐(W), 텅스텐 질화물(WN), 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 일 예로, 워드 라인(WL)은 서로 다른 물질로 형성되는 하부 패턴 및 상부 패턴을 포함할 수 있으며, 상기 하부 패턴은 텅스텐(W), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐 질화물(WN), 타이타늄 질화물(TiN), 및 탄탈륨 질화물(TaN) 중 적어도 하나를 포함할 수 있고, 상기 상부 패턴은 P형 또는 N형 불순물로 도핑된 폴리 실리콘을 포함하는 반도체 패턴일 수 있다.
게이트 유전 층(120)은 게이트 트렌치(115)의 바닥면 및 내측면들 상에 배치될 수 있다. 게이트 유전 층(120)은 게이트 트렌치(115)의 내측벽을 컨포멀하게 덮을 수 있다. 게이트 유전 층(120)은 실리콘 산화물, 실리콘 질화물, 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다. 게이트 유전 층(120)은 예를 들어, 실리콘 산화막 또는 고유전율을 가지는 절연막일 수 있다. 예시적인 실시예들에서, 게이트 유전 층(120)은 활성 영역(ACT)을 산화(oxidation)시켜 형성된 층이거나, 증착에 의해 형성된 층일 수 있다.
게이트 캡핑층(125)은 워드 라인(WL)의 상부에서 게이트 트렌치(115)를 채우도록 배치될 수 있다. 게이트 캡핑층(125)의 상면은 기판(101)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다. 게이트 캡핑층(125)은 절연 물질, 예를 들어, 실리콘 질화물로 형성될 수 있다.
비트 라인 구조물(BLS)은 워드 라인(WL)과 수직하게 일 방향, 예를 들어 제2 방향(Y)으로 연장될 수 있다. 비트 라인 구조물(BLS)은 비트 라인(BL) 및 비트 라인(BL) 상의 비트 라인 캡핑 패턴(BC)을 포함할 수 있다.
비트 라인(BL)은 차례로 적층된 제1 도전 패턴(141), 제2 도전 패턴(142), 및 제3 도전 패턴(143)을 포함할 수 있다. 비트 라인 캡핑 패턴(BC)은 제3 도전 패턴(143) 상에 배치될 수 있다. 제1 도전 패턴(141)과 기판(101) 사이에 버퍼 절연 층(128)이 배치될 수 있으며, 제1 도전 패턴(141)의 일부분(이하, 비트 라인 콘택 패턴(DC))은 활성 영역(ACT)의 제1 불순물 영역(105a)과 접할 수 있다. 비트 라인(BL)은 비트 라인 콘택 패턴(DC)을 통해 제1 불순물 영역(105a)과 전기적으로 연결될 수 있다. 비트 라인 콘택 패턴(DC)의 하면은 기판(101)의 상면보다 낮은 레벨에 위치할 수 있고, 워드 라인(WL)의 상면보다 높은 레벨에 위치할 수 있다. 예시적인 실시예에서, 비트 라인 콘택 패턴(DC)은 기판(101) 내에 형성되어 제1 불순물 영역(105a)을 노출시키는 비트 라인 콘택 홀 내에 국소적으로 배치될 수 있다.
제1 도전 패턴(141)은 다결정 실리콘과 같은 반도체 물질을 포함할 수 있다. 제1 도전 패턴(141)은 제1 불순물 영역(105a)과 직접 접촉할 수 있다. 제2 도전 패턴(142)은 금속-반도체 화합물을 포함할 수 있다. 상기 금속-반도체 화합물은 예를 들어, 제1 도전 패턴(141)의 일부를 실리사이드화한 층일 수 있다. 예를 들어, 상기 금속-반도체 화합물은 코발트 실리사이드(CoSi), 타이타늄 실리사이드(TiSi), 니켈 실리사이드(NiSi), 텅스텐 실리사이드(WSi), 또는 기타 금속 실리사이드를 포함할 수 있다. 제3 도전 패턴(143)은 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 및 알루미늄(Al)과 같은 금속 물질을 포함할 수 있다. 비트 라인(BL)을 이루는 도전 패턴들의 개수, 물질의 종류, 및/또는 적층 순서는 실시예들에 따라 다양하게 변경될 수 있다.
비트 라인 캡핑 패턴(BC)은 제3 도전 패턴(143) 상에 차례로 적층된 제1 캡핑 패턴(146), 제2 캡핑 패턴(147), 및 제3 캡핑 패턴(148)을 포함할 수 있다. 제1 내지 제3 캡핑 패턴들(146, 147, 148)은 각각 절연 물질, 예를 들어, 실리콘 질화막을 포함할 수 있다. 제1 내지 제3 캡핑 패턴들(146, 147, 148)은 서로 다른 물질로 이루어질 수 있으며, 동일한 물질을 포함하더라도 물성의 차이에 경계가 구분될 수 있다. 제2 캡핑 패턴(147)의 두께는 제1 캡핑 패턴(146)의 두께 및 제3 캡핑 패턴(148)의 두께보다 각각 작을 수 있다. 비트 라인 캡핑 패턴(BC)을 이루는 캡핑 패턴들의 개수 및/또는 물질의 종류는 실시예들에 따라 다양하게 변경될 수 있다.
스페이서 구조물들(SS)은 비트 라인 구조물들(BLS) 각각의 양 측벽 상에 배치되어 일 방향, 예를 들어, Y 방향으로 연장될 수 있다. 스페이서 구조물들(SS)은 비트 라인 구조물(BLS)과 하부 도전 패턴(150)의 사이에 배치될 수 있다. 스페이서 구조물들(SS)은 비트 라인(BL)의 측벽들 및 비트 라인 캡핑 패턴(BC)의 측벽들을 따라 연장되도록 배치될 수 있다. 하나의 비트 라인 구조물(BLS)의 양측에 배치된 한 쌍의 스페이서 구조물들(SS)은 비트 라인 구조물(BLS)을 기준으로 비대칭적인 형상을 가질 수 있다. 스페이서 구조물들(SS)의 각각은 복수의 스페이서 층들을 포함할 수 있으며, 실시예들에 따라 에어 스페이서를 더 포함할 수도 있다.
하부 도전 패턴(150)은 활성 영역(ACT)의 일 영역, 예를 들어, 제2 불순물 영역(105b)에 연결될 수 있다. 하부 도전 패턴(150)은 비트 라인들(BL)의 사이 및 워드 라인들(WL)의 사이에 배치될 수 있다. 하부 도전 패턴(150)은 버퍼 절연 층(128)을 관통하여, 활성 영역(ACT)의 제2 불순물 영역(105b)과 연결될 수 있다. 하부 도전 패턴(150)은 제2 불순물 영역(105b)과 직접 접촉할 수 있다. 하부 도전 패턴(150)의 하면은, 기판(101)의 상면보다 낮은 레벨에 위치할 수 있고, 비트 라인 콘택 패턴(DC)의 하면보다 높은 레벨에 위치할 수 있다 하부 도전 패턴(150)은 스페이서 구조물(SS)에 의해 비트 라인 콘택 패턴(DC)과 절연될 수 있다. 하부 도전 패턴(150)은 도전성 물질루 이루어질 수 있으며, 예를 들어, 다결정 실리콘(Si), 타이타늄(Ti), 타이타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐(W), 텅스텐 질화물(WN), 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 예시적인 실시예에서, 하부 도전 패턴(150)은 복수의 층들을 포함할 수 있다.
하부 도전 패턴(150)과 상부 도전 패턴(160) 사이에 금속-반도체 화합물층(155)이 배치될 수 있다. 금속-반도체 화합물층(155)은 예를 들어, 하부 도전 패턴(150)이 반도체 물질을 포함하는 경우, 하부 도전 패턴(150)의 일부를 실리사이드화한 층일 수 있다. 금속-반도체 화합물층(155)은 예를 들어, 코발트 실리사이드(CoSi), 타이타늄 실리사이드(TiSi), 니켈 실리사이드(NiSi), 텅스텐 실리사이드(WSi), 또는 기타 금속 실리사이드를 포함할 수 있다. 실시예들에 따라, 금속-반도체 화합물층(155)은 생략되는 것도 가능하다.
상부 도전 패턴(160)은 하부 도전 패턴(150) 상에 배치될 수 있다. 상부 도전 패턴(160)은 스페이서 구조물들(SS) 사이로 연장되어 금속-반도체 화합물층(155)의 상면을 덮을 수 있다. 상부 도전 패턴(160)은 배리어층(162) 및 도전 층(164)을 포함할 수 있다. 배리어층(162)은 도전 층(164)의 하면 및 측면들을 덮을 수 있다. 배리어층(162)은 금속 질화물, 예를 들어 타이타늄 질화물(TiN), 탄탈륨 질화물(TaN), 및 텅스텐 질화물(WN) 중 적어도 하나를 포함할 수 있다. 도전 층(164)은 도전성 물질, 예를 들어 다결정 실리콘(Si), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 루테늄(Ru), 구리(Cu), 몰리브데넘(Mo), 백금(Pt), 니켈(Ni), 코발트(Co), 알루미늄(Al), 타이타늄 질화물(TiN), 탄탈륨 질화물(TaN), 및 텅스텐 질화물(WN) 중 적어도 하나를 포함할 수 있다.
절연 패턴들(165)은 상부 도전 패턴(160)을 관통하도록 배치될 수 있다. 상부 도전 패턴(160)은 절연 패턴들(165)에 의해 복수개로 분리될 수 있다. 절연 패턴들(165)은 절연 물질, 예를 들어, 실리콘 산화물, 실리콘 질화물, 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
식각 정지 층(168)은 하부 전극들(170) 사이에서 절연 패턴들(165)을 덮을 수 있다. 식각 정지 층(168)은 하부 전극들(170)의 측면들의 하부 영역과 접촉할 수 있다. 식각 정지 층(168)은 서포터 층(175)보다 아래에 배치될 수 있다. 식각 정지 층(168)의 상면은 제2 블록킹 층(72)과 접촉하며, 유전 층(180)과 이격될 수 있다. 식각 정지 층(168)은 예를 들어, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 및 실리콘 붕소 질화물 중 적어도 하나를 포함할 수 있다.
커패시터 구조물(CAP)은 하기에서 도 3 내지 도 4b를 참조하여 자세히 설명하기로 한다.
하부 전극들(170)은 상부 도전 패턴들(160) 상에 배치될 수 있다. 하부 전극들(170)은 식각 정지 층(168)을 관통하여 상부 도전 패턴들(160)과 접촉 및 연결될 수 있다. 하부 전극들(170)은 원기둥 형태이거나 또는 속이 빈 실린더나 컵 형태를 가질 수 있다. 인접하는 하부 전극들(170) 사이에 하부 전극들(170)을 지지하는 서포터 층(175)이 적어도 하나 이상 제공될 수 있다. 하부 전극들(170) 중 서로 인접하는 제1 전극 패턴(170A) 및 제2 전극 패턴(170B) 사이에 제1 전극 패턴(170A) 및 제2 전극 패턴(170B)과 접촉하는 서포터 층(175)이 제공될 수 있다.
하부 전극들(170)의 각각은 도전 층(171) 및 도전 층(171)과 유전 층(180) 사이의 계면 막(172)을 포함할 수 있다. 계면 막(172)은 제1 블록킹 층(71)의 엣지와 인접한 영역으로부터 도전 층(171)의 측면을 따라 수직하게 연장되어 도전 층(171)의 상면을 덮을 수 있다. 계면 막(172)은 제2 블록킹 층(72)의 엣지와 인접한 영역으로부터 도전 층(171)의 측면을 따라 수직하게 연장될 수 있다. 도전 층(171)은 다결정 실리콘(Si), 타이타늄(Ti), 타이타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐(W), 텅스텐 질화물(WN), 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 계면 막(172)은 주석(Sn), 몰리브데넘(Mo), 네오븀(Nb), 탄탈륨(Ta), 타이타늄(Ti), 인듐(In), 니켈(Ni), 코발트(Co), 텅스텐(W), 루테늄(Ru), 지르코늄(Zr), 및 하프늄(Hf) 중 적어도 하나의 원소와, 산소(O) 및 질소(N) 중 적어도 하나의 원소를 포함할 수 있다.
서포터 층(175)은 하부 전극들(170)과 접촉하며, 기판(101)의 상면과 평행한 방향으로 연장될 수 있다. 서포터 층(175)은 높은 종횡비(aspect ratio)를 갖는 하부 전극들(170)을 지지하는 층일 수 있다. 서포터 층(175)은 도 1에 도시된 것과 같이, 평면 관점에서 하부 전극들(170) 사이의 일부 공간이 오픈된 형상을 가질 수 있으나, 그 평면적 형상은 도시된 것에 한정되지 않고, 실시예들에 따라 다양하게 변경될 수 있다. 서포터 층(175)은 제1 블록킹 층(71)에 의해 그 상면, 하면, 및 측면들의 일부가 둘러싸이며, 유전 층(180)과 이격될 수 있다. 서포터 층(175)은 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 및 실리콘 붕소 질화물 중 적어도 하나를 포함할 수 있다. 예시적인 실시예에서, 하나의 서포터 층(175)은 단일 층 또는 복수의 층들을 포함할 수 있다. 서포터 층(175)의 개수 및 두께는 도시된 것에 한정되지 않고, 실시예들에 따라 다양하게 변경될 수 있다. 예를 들어, 서포터 층(175)은 도 7에 도시된 것과 같이 2개 이상의 복수의 서포터 층들(175A, 175B)을 포함할 수도 있다.
유전 층(180)은 하부 전극들(170)의 표면들, 제1 블록킹 층(71)의 표면, 및 제2 블록킹 층(72)의 표면을 따라 연장될 수 있다. 유전 층(180)은 하부 전극들(170)과 접촉하며, 예를 들어, 계면 막(172)과 접촉할 수 있다. 유전 층(180)은 서포터 층(175)의 하면을 따라 연장되는 제1 블록킹 층(71)의 제1 부분의 하면을 따라 연장되는 제1 부분 및 서포터 층(175)의 상면을 따라 연장되는 제1 블록킹 층(71)의 제2 부분의 상면을 따라 연장되는 제2 부분을 포함할 수 있다. 유전 층(180)은 하부 전극들(170)과 상부 전극(190) 사이에 배치될 수 있다. 예를 들어, 유전 층(180)은 계면 막(172)과 상부 전극(190) 사이에 배치될 수 있다. 유전 층(180)은 제1 블록킹 층(71)에 의해 서포터 층(175)과 이격될 수 있다. 유전 층(180)은 고유전체 물질이나 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함할 수 있다. 다만, 실시예들에 따라 유전 층(180)은 하프늄(Hf), 알루미늄(Al), 지르코늄(Zr), 타이타늄(Ti), 네오븀(Nb), 탄탈륨(Ta), 이트륨(Y), 및 란탄(La) 중 하나를 포함하는 산화물, 질화물, 규화물, 산질화물, 또는 규화산질화물을 포함할 수도 있다.
상부 전극(190)은 유전 층(180) 상에 배치될 수 있다. 상부 전극(190)은 유전 층(180)의 표면을 따라 연장될 수 있다. 상부 전극(190)은 하부 전극들(170) 및 서포터 층(175) 상에 배치될 수 있다. 상부 전극(190)은 하부 전극들(170) 사이의 유전 층(180)을 덮으며, 하부 전극들(170) 사이 공간을 채우도록 배치될 수 있다. 상부 전극(190)은 다결정 실리콘(Si), 타이타늄(Ti), 타이타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐(W), 텅스텐 질화물(WN), 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다.
제1 블록킹 층(71)은 서포터 층(175)의 표면 상에만 선택적 증착(selective deposition)될 수 있고, 하부 전극들(170)의 표면 상에는 증착되지 않을 수 있다. 즉, 제1 블록킹 층(71)은 서포터 층(175)과 유전 층(180) 사이에 배치되고, 하부 전극들(170)과 유전 층(180) 사이에 배치되지 않을 수 있다. 제1 블록킹 층(71)은 서포터 층(175)과 접촉하며, 서포터 층(175)의 표면을 따라 연장될 수 있다. 예를 들어, 제1 블록킹 층(71)의 서포터 층(175)의 하면을 따라 연장되는 제1 부분 및 서포터 층(175)의 상면을 따라 연장되는 제2 부분을 포함할 수 있다. 제1 블록킹 층(71)은 하부 전극들(170)의 측면들을 따라 연장되지 않을 수 있다. 제1 블록킹 층(71)은 원자 층 증착(Atomic Layer Deposition, ALD) 공정으로 형성될 수 있으며, 단일 층 또는 복수의 층으로 이루어질 수 있다.
제1 블록킹 층(71)은 제1 블록킹 층(71)을 덮는 유전 층(180)의 두께(td1)보다 작은 두께(t1)를 가질 수 있다. 제1 블록킹 층(71)의 두께(t1)는 계면 막(172)의 두께와 동일한 것으로 도시되었으나, 이들은 실시예들에 따라 서로 다를 수도 있다. 제1 블록킹 층(71)의 두께(t1)는 약 2 nm 이하 및 약 0.2 nm 이상일 수 있다. 제1 블록킹 층(71)을 상기 범위 이상의 두께로 형성하는 경우, 커패시터 구조물(CAP)의 정전 용량이 감소할 수 있고, 상기 범위 이하의 두께로 형성하는 경우, 노드 분리 확보 또는 누설 전류 방지 효과가 미미할 수 있다.
제1 블록킹 층(71)이 없는 경우, 하부 전극들(170)에 계면 막(172)이 형성되는 동안, 서포터 층(175)의 표면 상에도 도전성 물질 층 또는 도전성 물질의 잔여물이 형성되어, 하부 전극들(170) 사이의 누설 전류가 발생하거나 또는 하부 전극들(170) 사이의 전기적 연결 통로가 형성되어 전기적 브릿지(bridge)가 발생할 수 있다. 예시적인 실시예에 의하면, 제1 블록킹 층(71)이 서포터 층(175)의 표면 상에 선택적으로 형성된 상태에서 하부 전극들(170)에 계면 막(172)이 형성되므로, 상기 도전성 물질 층 또는 상기 도전성 물질의 잔여물이 서포터 층(175)의 표면 상에 형성되는 것을 방지할 수 있다. 하부 전극들(170) 사이의 누설 전류를 방지 또는 최소화하고, 하부 전극들(170) 사이의 전기적 브릿지를 방지할 수 있다. 따라서, 전기적 특성 및 신뢰성이 향상된 커패시터 구조물(CAP)을 포함하는 반도체 장치가 제공될 수 있다.
제2 블록킹 층(72)은 식각 정지 층(168)의 표면 상에만 선택적 증착될 수 있고, 하부 전극들(170)의 표면 상에는 배치되지 않을 수 있다. 즉, 제2 블록킹 층(72)은 식각 정지 층(168)과 유전 층(180) 사이에 배치되고, 하부 전극들(170)과 유전 층(180) 사이에 배치되지 않을 수 있다. 제2 블록킹 층(72)은 식각 정지 층(168)과 접촉하며, 식각 정지 층(168)의 표면을 따라 연장될 수 있다. 제2 블록킹 층(72)은 하부 전극들(170)의 측면들을 따라 연장되지 않을 수 있다. 제2 블록킹 층(72)은 원자 층 증착(Atomic Layer Deposition, ALD) 공정으로 형성될 수 있으며, 단일 층 또는 복수의 층으로 이루어질 수 있다. 제2 블록킹 층(72)은 제1 블록킹 층(71)과 동일한 공정 단계에서 함께 형성될 수 있다.
제2 블록킹 층(72)은 제2 블록킹 층(72)을 덮는 유전 층(180)의 두께(td2)보다 작은 두께(t2)를 가질 수 있다. 제2 블록킹 층(72)의 두께(t2)는 예를 들어, 약 2 nm 이하 및 약 0.2 nm 이상일 수 있다.
제2 블록킹 층(72)이 없는 경우, 하부 전극들(170)에 계면 막(172)이 형성되는 동안, 식각 정지 층(168)의 표면 상에도 도전성 물질 층 또는 도전성 물질의 잔여물이 형성되어, 하부 전극들(170) 사이의 누설 전류가 발생하거나 또는 하부 전극들(170) 사이의 전기적 연결 통로가 형성되어 전기적 브릿지가 발생할 수 있다. 예시적인 실시예에 의하면, 제2 블록킹 층(72)이 식각 정지 층(168)의 표면 상에 선택적으로 형성된 상태에서 하부 전극들(170)에 계면 막(172)이 형성되므로, 상기 도전성 물질 층 또는 상기 도전성 물질의 잔여물이 식각 정지 층(168)의 표면 상에 형성되는 것을 방지할 수 있다. 하부 전극들(170) 사이의 누설 전류를 방지 또는 최소화하고, 하부 전극들(170) 사이의 전기적 브릿지를 방지할 수 있다. 따라서, 전기적 특성 및 신뢰성이 향상된 커패시터 구조물(CAP)을 포함하는 반도체 장치가 제공될 수 있다.
제1 및 제2 블록킹 층들(71, 72)은 고 에너지 밴드갭 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 블록킹 층들(71, 72)은 서포터 층(175)을 이루는 물질보다 큰 에너지 밴드갭을 갖는 물질을 포함할 수 있다. 제1 및 제2 블록킹 층들(71, 72)은 각각 예를 들어, 알루미늄 산화물, 지르코늄 산화물, 란탄 산화물, 하프늄 산화물, 이트륨 산화물, 베릴륨 산화물, 마그네슘 산화물, 실리콘 산화물, 하프늄 실리콘 산화물, 지르코늄 실리콘 산화물, 또는 이들의 조합을 포함할 수 있다. 일 례로, 제1 및 제2 블록킹 층들(71, 72)은 각각 약 5.0 eV 이상의 에너지 밴드갭을 갖는 물질을 포함할 수 있다. 일 례로, 제1 및 제2 블록킹 층들(71, 72)은 각각 약 7.0 eV 이상의 에너지 밴드갭을 갖는 물질을 포함할 수 있다.
도 5a는 도 3의 'B' 영역에 대응하는 영역을 확대하여 도시하는 도면이고, 도 5b는 도 3의 'C' 영역에 대응하는 영역을 확대하여 도시하는 도면이다.
도 5a 및 도 5b를 참조하면, 반도체 장치(100A)의 제1 블록킹 층(71a)이 하부 전극들(170)의 측면들에 가까울수록 두께가 감소하는 적어도 하나의 부분(SP1a)을 포함할 수 있고, 제2 블록킹 층(72a)이 하부 전극들(170)의 측면들에 가까울수록 두께가 감소하는 적어도 하나의 부분(SP2a)을 포함할 수 있다. 상기 부분들(SP1a, SP2a)의 측면들은 서포터 층(175)의 표면 또는 식각 정지 층(168)의 표면과 예각을 이룰 수 있다. 상기 부분들(SP1a, SP2a)의 측면들은 곡면인 부분을 포함할 수 있다. 제1 블록킹 층(71a)과 제2 블록킹 층(72a)이 상기 부분들(SP1a, SP2a)을 각각 포함함으로써, 하부 전극들(170)과 유전 층(180) 사이의 접촉 면적을 증가시킬 수 있어, 커패시터 구조물(CAP)의 정전 용량이 향상될 수 있다.
도 6a는 도 3의 'B' 영역에 대응하는 영역을 확대하여 도시하는 도면이고, 도 6b는 도 3의 'C' 영역에 대응하는 영역을 확대하여 도시하는 도면이다.
도 6a 및 도 6b를 참조하면, 반도체 장치(100B)의 제1 블록킹 층(71b)이 하부 전극들(170)의 측면들에 가까울수록 두께가 증가하는 적어도 하나의 부분(SP1b)을 포함할 수 있고, 제2 블록킹 층(72b)이 하부 전극들(170)의 측면들에 가까울수록 두께가 증가하는 적어도 하나의 부분(SP2b)을 포함할 수 있다. 제1 블록킹 층(71b)과 제2 블록킹 층(72b)이 상기 부분들(SP1b, SP2b)을 각각 포함함으로써, 하부 전극들(170) 사이의 누설 전류 또는 전기적 브릿지 발생을 더욱 방지 또는 최소화할 수 있다.
도 7은 예시적인 실시예들에 따른 반도체 장치의 커패시터 구조물을 포함하는 'A' 영역에 대응하는 영역을 확대하여 도시하는 부분 확대 단면도이다.
도 7을 참조하면, 반도체 장치(100C)는 적어도 두 개의 서포터 층들(175A, 175B), 적어도 두 개의 서포터 층들(175A, 175B)의 표면들 상에 각각 선택적으로 증착되는 제1 및 제2 블록킹 층들(71_1, 71_2)과 식각 정지 층(168)의 표면 상에 선택적으로 증착되는 제3 블록킹 층(72)을 포함할 수 있다. 적어도 두 개의 서포터 층들(175A, 175B)은 제1 서포터 층(175A) 및 제1 서포터 층(175A) 상의 제2 서포터 층(175B)을 포함할 수 있다. 제2 서포터 층(175B)이 제1 서포터 층(175A)의 두께보다 큰 두께를 가질 수 있으나, 이에 한정되지는 않는다. 다른 예들에서, 서포터 층들이 적층된 개수는 세 개 이상일 수도 있으며, 각각의 서포터 층들의 표면 상에는 블록킹 층들이 배치될 수 있다.
한편, 다른 예들에서, 각각의 블록킹 층들(71_1, 71_2, 72)은 도 5a 내지 도 6b에서 설명한 두께가 달라지는 적어도 하나의 부분들을 포함할 수도 있다.
도 8은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 순서도이다.
도 9 내지 도 13는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 9 내지 도 13은 도 2의 'B' 영역에 위치하는 커패시터 구조물을 형성하는 과정을 도시한다.
먼저, 도 2를 참조하면, 기판(101)에 소자 분리 층(110)을 형성하여, 활성 영역(ACT)을 정의할 수 있다. 기판(101)에 소자 분리 트렌치를 형성할 수 있으며, 소자 분리 층(110)은 상기 소자 분리 트렌치를 채울 수 있다. 평면적으로, 활성 영역(ACT)은 워드 라인(WL)의 연장 방향과 비스듬한 방향으로 연장되는 길쭉한 바(bar) 형태일 수 있다. 소자 분리 층(110)을 이온 주입 마스크로 이용하여 이온 주입 공정을 진행하여, 활성 영역(ACT)의 상부에 불순물 영역들을 형성할 수 있다. 활성 영역(ACT) 및 소자 분리 층(110)을 패터닝하여 게이트 트렌치(115)를 형성할 수 있다. 한 쌍의 게이트 트렌치(115)가 활성 영역(ACT)을 가로지를 수 있으나, 이에 한정되지는 않는다. 게이트 트렌치(115)에 의해 상기 불순물 영역들도 분리되어 제1 불순물 영역(105a)과 제2 불순물 영역(105b)을 형성할 수 있다.
게이트 유전 층(120)을 게이트 트렌치(115) 내면 상에 실질적으로 컨포멀한 두께로 형성할 수 있다. 이어서, 워드 라인(WL)을 게이트 트렌치(115)의 적어도 일부를 채우도록 형성할 수 있다. 워드 라인(WL)의 상면은 활성 영역(ACT)의 상면보다 낮도록 리세스될 수 있다. 기판(101) 상에 절연 층을 적층하여 게이트 트렌치(115)를 채우고 식각하여 워드 라인(WL) 상에 게이트 캡핑층(125)을 형성할 수 있다.
기판(101)의 전면 상에 절연 층과 도전 층을 차례로 형성하고 패터닝하여 차례로 적층된 버퍼 절연 층(128)과 제1 도전 패턴(141)을 형성할 수 있다. 버퍼 절연 층(128)은 실리콘 산화물, 실리콘 질화물, 및 실리콘 산질화물 중 적어도 하나로 형성될 수 있다. 버퍼 절연 층(128)은 복수개가 서로 이격된 형태로 형성될 수 있다. 제1 도전 패턴(141)은 버퍼 절연 층(128)의 평면적 형상에 상응하는 형상을 가질 수 있다. 버퍼 절연 층(128)은 인접하는 두 개의 활성 영역(ACT)의 단부들, 즉 인접하는 제2 불순물 영역들(105b)을 동시에 덮도록 형성될 수 있다. 버퍼 절연 층(128)과 제1 도전 패턴(141)을 식각 마스크로 이용하여 소자 분리 층(110), 기판(101), 및 게이트 캡핑층(125)의 상부를 식각하여 비트 라인 콘택 홀을 형성할 수 있다. 비트 라인 콘택 홀은 제1 불순물 영역(105a)을 노출시킬 수 있다.
비트 라인 콘택 홀을 채우는 비트 라인 콘택 패턴(DC)을 형성할 수 있다. 비트 라인 콘택 패턴(DC)을 형성하는 것은, 비트 라인 콘택 홀을 채우는 도전 층을 형성하고 평탄화 공정을 수행하는 것을 포함할 수 있다. 일 예로, 비트 라인 콘택 패턴(DC)은 폴리 실리콘으로 형성될 수 있다. 제1 도전 패턴(141) 상에 차례로 제2 도전 패턴(142), 제3 도전 패턴(143), 제1 내지 제3 캡핑 패턴들(146, 147, 148)을 형성한 후, 제1 내지 제3 캡핑 패턴들(146, 147, 148)을 식각 마스크로 제1 내지 제3 도전 패턴(141, 142, 143)을 차례로 식각할 수 있다. 그 결과, 제1 내지 제3 도전 패턴(141, 142, 143)을 포함하는 비트 라인(BL)과 제1 내지 제3 캡핑 패턴들(146, 147, 147)을 포함하는 비트 라인 캡핑 패턴(BC)을 포함하는 비트 라인 구조물(BLS)을 형성할 수 있다.
비트 라인 구조물(BLS)의 측면들 상에 스페이서 구조물(SS)을 형성할 수 있다. 스페이서 구조물(SS)은 복수의 층들로 형성될 수 있다. 스페이서 구조물들(SS) 사이에서 펜스 절연 패턴들(154)이 형성될 수 있다. 펜스 절연 패턴들(154)은 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 펜스 절연 패턴들(154) 및 제3 캡핑 패턴(148)을 식각 마스크로 하는 이방성 식각 공정을 수행하여 제2 불순물 영역(105b)을 노출시키는 개구부를 형성할 수 있다.
상기 개구부의 하부에 하부 도전 패턴(150)을 형성할 수 있다. 하부 도전 패턴(150)은 폴리 실리콘과 같은 받도체 물질로 형성될 수 있다. 일 예로, 하부 도전 패턴(150)은 상기 개구부를 채우는 폴리 실리콘 층을 형성한 후, 에치백 공정을 수행하여 형성될 수 있다.
하부 도전 패턴(150) 상에 금속-반도체 화합물층(155)을 형성할 수 있다. 금속-반도체 화합물층(155)의 형성은 금속층의 증착 공정 및 열처리 공정을 포함할 수 있다.
상기 제1 개구부의 상부에 상부 도전 패턴(160)을 형성할 수 있다. 상부 도전 패턴(160)을 형성하는 것은 배리어층(162) 및 도전 층(164)을 차례로 형성하는 것을 포함할 수 있다. 이후, 배리어층(162) 및 도전 층(164)에 패터닝 공정을 수행하여, 이를 관통하는 절연 패턴들(165)을 형성할 수 있다. 이에 따라, 기판(101), 워드 라인 구조물(WLS), 및 비트 라인 구조물(BLS) 등을 포함하는 하부 구조물이 형성될 수 있다.
도 8을 참조하면, 기판(101) 상에 하부 전극들(170) 및 서포터 층(175)을 형성할 수 있다(S10). 하부 전극들(170) 및 서포터 층(175)을 형성하는 것은, 아래 도 9 내지 도 11을 참조하여 더 설명한다.
도 9를 참조하면, 상기 하부 구조물 상에 식각 정지 층(168)을 컨포멀하게 형성하고, 식각 정지 층(168) 상에 몰드 층들(118)과 적어도 하나의 서포터 층 (175')을 형성할 수 있다. 식각 정지 층(168)은 몰드 층들(118)과 특정 식각 조건에서 식각 선택성을 갖는 절연성 물질, 예를 들어, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 및 실리콘 붕소 질화물 중 적어도 하나를 포함할 수 있다. 몰드 층들(118)은 제1 몰드 층(118a) 및 제1 몰드 층(118a) 상의 제2 몰드 층(118b)을 포함할 수 있다. 적어도 하나의 서포터 층(175')은 제1 몰드 층(118a)과 제2 몰드 층(118b) 사이에 형성될 수 있다.
몰드 층들(118) 및 적어도 하나의 서포터 층(175')을 관통하는 복수의 홀들(H)을 형성할 수 있다. 복수의 홀들(H)을 형성하는 단계에서, 식각 정지 층(168)은 식각 공정의 진행을 멈추는 스타퍼의 역할을 할 수 있다. 복수의 홀들(H)은 식각 정지 층(168)을 관통하여 상부 도전 패턴들(160)을 노출시킬 수 있다. 복수의 홀들(H)은 하부 전극들(170)이 형성될 영역으로, 도 1에 도시된 것과 같이, 평면 상에서 소정의 간격으로 이격되어 규칙적인 배열로 형성될 수 있다.
도 10을 참조하면, 복수의 홀들(H)에 도전성 물질을 채워 하부 전극들(170')을 형성할 수 있다. 하부 전극들(170')은 복수의 홀들(H) 하단에서 상부 도전 패턴(160)과 연결되도록 형성될 수 있다. 하부 전극들(170')을 형성하는 것은, 복수의 홀들(H) 내부 및 복수의 홀들(H) 상에 도전성 물질 층을 형성하고, 상기 도전성 물질 층에 대하여 평탄화 공정, 예를 들어, 화학적 기계적 연마(CMP, Chemical Mechanical Polishing) 공정을 수행하는 것을 포함할 수 있다. 이를 통해, 하부 전극들(170')은 노드 분리되어 서로 이격된 복수의 패턴들로 형성될 수 있다.
도 11을 참조하면, 하부 전극들(170') 상에 별도의 마스크를 형성하고, 상기 마스크를 이용하여 몰드 층들(118) 및 서포터 층(175')의 적어도 일부를 제거할 수 있다. 이에 따라, 하부 전극들(170')을 지지하는 적어도 하나의 서포터 층(175)이 형성될 수 있다. 서포터 층(175)은 상기 마스크의 구조에 따라 패터닝되어 복수의 개구부들을 포함하는 형태를 가질 수 있다. 서포터 층(175)은 인접하는 하부 전극들(170)을 서로 연결할 수 있다. 몰드 층들(118)은 서포터 층(175)에 대하여 선택적으로 제거될 수 있다. 상기 마스크는 몰드 층들(118)을 식각한 후에, 또는 몰드 층들(118)을 식각하는 동안에 제거할 수 있다.
도 8 및 도 12를 참조하면, 서포터 층(175) 상에 영역 선택적 원자 층 증착(Area Selective Atomic Layer Deposition) 공정을 이용하여 제1 블록킹 층(71)을 형성할 수 있다(S20). 제1 블록킹 층(71)은 하부 전극들(170) 상에는 증착되지 않고, 서포터 층(175)의 표면 상에만 선택적으로 증착될 수 있다. 제1 블록킹 층(71)의 영역 선택적 원자 층 증착 공정 시, 금속 화합물을 포함하는 프리커서와 H2, NH3, N2 등과 같은 반응 가스가 공급될 수 있다. 실시예들에 따라, 하부 전극들(170)의 표면들 상의 증착을 억제할 수 있는 억제제(inhibitor)가 함께 공급될 수도 있다.
제1 블록킹 층(71)을 형성하는 동안, 식각 정지 층(168) 상에 제2 블록킹 층(72)이 선택적으로 증착될 수 있다. 제2 블록킹 층(72)도 제1 블록킹 층(71)과 동일하게 영역 선택적 증착(ASD) 방법으로, 하부 전극들(170) 상에는 증착되지 않고, 식각 정지 층(168)의 표면 상에만 선택적으로 증착될 수 있다.
제1 블록킹 층(71)은 하부 전극들(170)의 측면들에 가까울수록 두께가 감소하거나 또는 증가하는 부분을 포함하도록 형성될 수 있다. 제2 블록킹 층(72)은 하부 전극들(170)의 측면들에 가까울수록 두께가 감소하거나 또는 증가하는 부분을 포함하도록 형성될 수 있다.
도 8 및 도 13을 참조하면, 하부 전극들(170) 및 블록킹 층들(71, 72) 상에 유전 층(180)을 형성할 수 있다(S30). 유전 층(180)은 하부 전극들(170)의 표면 및 블록킹 층들(71, 72)의 표면들을 컨포멀한 두께로 덮도록 형성될 수 있다. 하부 전극들(170')은 도전 층(171) 및 계면 막(172)을 포함하는 하부 전극들(170)으로 형성될 수 있다. 계면 막(172)은 유전 층(180)을 형성하는 동안 또는 유전 층(180)의 형성하기 이전에, 하부 전극(170')을 표면으로부터 일부 산화시키는 단계 및/또는 도핑 공정을 수행함으로써 형성될 수 있다.
다음으로, 도 3을 참조하면, 유전 층(180)상에 상부 전극(190)을 형성할 수 있다(S40). 이로써, 하부 전극들(170), 유전 층(180), 상부 전극(190), 그리고 블록킹 층들(71, 72)을 포함하는 커패시터 구조물(CAP)이 상기 하부 구조물 상에 형성될 수 있으며, 이를 포함하는 반도체 장치(100)를 제조할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경과 실시예들의 조합이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
71, 72: 블록킹 층
105a, 105b: 불순물 영역
110: 소자 분리 층 115: 게이트 트렌치
120: 게이트 유전 층 125: 게이트 캡핑 층
141, 142, 143: 도전 패턴 146, 147, 148: 캡핑 패턴
150: 하부 도전 패턴 155: 금속-반도체 화합물층
160: 상부 도전 패턴 162: 배리어 층
164: 도전 층 165: 절연 패턴
170: 하부 전극 175: 서포터 층
180: 유전 층 190: 상부 전극
ACT: 활성 영역 BL: 비트 라인
CAP: 커패시터 구조물 WL: 워드 라인
110: 소자 분리 층 115: 게이트 트렌치
120: 게이트 유전 층 125: 게이트 캡핑 층
141, 142, 143: 도전 패턴 146, 147, 148: 캡핑 패턴
150: 하부 도전 패턴 155: 금속-반도체 화합물층
160: 상부 도전 패턴 162: 배리어 층
164: 도전 층 165: 절연 패턴
170: 하부 전극 175: 서포터 층
180: 유전 층 190: 상부 전극
ACT: 활성 영역 BL: 비트 라인
CAP: 커패시터 구조물 WL: 워드 라인
Claims (20)
- 기판;
상기 기판 상에 배치되는 복수의 하부 전극들;
상기 복수의 하부 전극들과 접촉하며 상기 기판의 상면과 평행한 방향으로 연장되는 적어도 하나의 서포터 층;
상기 복수의 하부 전극들 및 상기 적어도 하나의 서포터 층 상의 상부 전극;
상기 복수의 하부 전극들과 상기 상부 전극 사이, 및 상기 적어도 하나의 서포터 층과 상기 상부 전극 사이의 유전 층; 및
상기 적어도 하나의 서포터 층과 상기 유전 층 사이에 배치되고, 상기 적어도 하나의 서포터 층의 물질보다 큰 에너지 밴드갭을 갖는 물질을 포함하는 블록킹 층을 포함하되,
상기 유전 층은 상기 복수의 하부 전극들과 접촉하고, 상기 블록킹 층에 의해 상기 적어도 하나의 서포터 층과 이격되는 반도체 장치.
- 제1 항에 있어서,
상기 블록킹 층은 상기 적어도 하나의 서포터 층의 표면을 따라 연장되는 반도체 장치.
- 제1 항에 있어서,
상기 블록킹 층은 상기 유전 층의 두께보다 작은 두께를 갖는 반도체 장치.
- 제1 항에 있어서,
상기 블록킹 층은 알루미늄 산화물, 지르코늄 산화물, 란탄 산화물, 하프늄 산화물, 이트륨 산화물, 베릴륨 산화물, 마그네슘 산화물, 실리콘 산화물, 하프늄 실리콘 산화물, 지르코늄 실리콘 산화물, 또는 이들의 조합을 포함하고,
상기 적어도 하나의 서포터 층은 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 또는 실리콘 붕소 질화물을 포함하는 반도체 장치.
- 제1 항에 있어서,
상기 블록킹 층은 5.0 eV 이상의 에너지 밴드갭을 갖는 물질을 포함하는 반도체 장치.
- 제1 항에 있어서,
상기 블록킹 층은 7.0 eV 이상의 에너지 밴드갭을 갖는 물질을 포함하는 반도체 장치.
- 제1 항에 있어서,
상기 블록킹 층은 상기 복수의 하부 전극들의 측면들에 가까울수록 두께가 감소하는 부분을 포함하는 반도체 장치.
- 제1 항에 있어서,
상기 블록킹 층은 상기 복수의 하부 전극들의 측면들에 가까울수록 두께가 증가하는 부분을 포함하는 반도체 장치.
- 제1 항에 있어서,
상기 복수의 하부 전극들의 각각은, 도전 층 및 상기 도전 층과 상기 유전 층 사이의 계면 막을 포함하고,
상기 계면 막은 상기 블록킹 층의 엣지와 인접한 영역으로부터 상기 도전 층의 측면을 따라 수직하게 연장되는 반도체 장치.
- 제9 항에 있어서,
상기 계면 막은 주석(Sn), 몰리브데넘(Mo), 네오븀(Nb), 탄탈륨(Ta), 타이타늄(Ti), 인듐(In), 니켈(Ni), 코발트(Co), 텅스텐(W), 루테늄(Ru), 지르코늄(Zr), 및 하프늄(Hf) 중 적어도 하나의 원소와, 산소(O) 및 질소(N) 중 적어도 하나의 원소를 포함하는 반도체 장치.
- 제1 항에 있어서,
상기 기판 상의 활성 영역;
상기 활성 영역과 교차하는 워드 라인;
상기 워드 라인 상의 비트 라인; 및
상기 비트 라인의 측면 상에 배치되고, 상기 활성 영역의 일부와 상기 복수의 하부 전극들 중 하나를 서로 전기적으로 연결하는 콘택 구조물을 더 포함하는 반도체 장치.
- 기판 상의 복수의 콘택 구조물들;
상기 복수의 콘택 구조물들 상의 식각 정지 층;
상기 식각 정지 층을 관통하여 상기 복수의 콘택 구조물들과 각각 연결되는 복수의 하부 전극들;
상기 복수의 하부 전극들과 접촉하며 상기 기판의 상면과 평행한 방향으로 연장되는 적어도 하나의 서포터 층;
상기 복수의 하부 전극들 및 상기 적어도 하나의 서포터 층 상의 상부 전극;
상기 복수의 하부 전극들과 상기 상부 전극 사이, 및 상기 적어도 하나의 서포터 층과 상기 상부 전극 사이의 유전 층;
상기 적어도 하나의 서포터 층과 상기 유전 층 사이에 배치되고, 상기 적어도 하나의 서포터 층의 물질보다 큰 에너지 밴드갭을 갖는 물질을 포함하는 제1 블록킹 층; 및
상기 식각 정지 층과 상기 유전 층 사이에 배치되고, 상기 적어도 하나의 서포터 층의 물질보다 큰 에너지 밴드갭을 갖는 물질을 포함하는 제2 블록킹 층을 포함하는 반도체 장치.
- 제12 항에 있어서,
상기 제1 블록킹 층은 상기 적어도 하나의 서포터 층과 접촉하고, 상기 적어도 하나의 서포터 층의 표면을 따라 연장되고,
상기 제2 블록킹 층은 상기 식각 정지 층과 접촉하고, 상기 식각 정지 층의 표면을 따라 연장되는 반도체 장치.
- 제13 항에 있어서,
상기 유전 층은 상기 복수의 하부 전극들의 표면들, 상기 제1 블록킹 층의 표면, 및 상기 제2 블록킹 층의 표면을 따라 연장되는 반도체 장치.
- 제12 항에 있어서,
상기 제1 및 제2 블록킹 층들 중 적어도 하나는, 상기 복수의 하부 전극들의 표면들과 상기 유전 층 사이로 연장되지 않는 반도체 장치.
- 제12 항에 있어서,
상기 제1 블록킹 층은 상기 복수의 하부 전극들의 측면들에 가까울수록 두께가 감소하는 부분을 포함하고,
상기 제2 블록킹 층은 상기 복수의 하부 전극들의 측면들에 가까울수록 두께가 감소하는 부분을 포함하는 반도체 장치.
- 제12 항에 있어서,
상기 제1 및 제2 블록킹 층들은 각각 7.0 eV 이상의 에너지 밴드갭을 갖는 물질을 포함하는 반도체 장치.
- 기판;
상기 기판 상에 배치되는 복수의 하부 전극들, 상기 복수의 하부 전극들의 각각은 도전 층 및 상기 도전 층의 적어도 일 표면을 따라 연장되는 계면 막을 포함하고;
상기 도전 층의 측면의 일부와 접촉하며 상기 기판의 상면에 평행한 방향으로 연장되는 적어도 하나의 서포터 층;
상기 복수의 하부 전극들 및 상기 적어도 하나의 서포터 층 상의 상부 전극;
상기 계면 막과 접촉하며, 상기 계면 막과 상기 상부 전극 사이, 및 상기 적어도 하나의 서포터 층과 상기 상부 전극 사이에 배치되는 유전 층; 및
상기 적어도 하나의 서포터 층과 상기 유전 층 사이에 배치되어 상기 적어도 하나의 서포터 층 및 상기 유전 층과 접촉하며, 상기 적어도 하나의 서포터 층의 물질보다 큰 에너지 밴드갭을 갖는 물질을 포함하는 블록킹 층을 포함하는 반도체 장치.
- 제18 항에 있어서,
상기 블록킹 층은 상기 적어도 하나의 서포터 층의 하면을 따라 연장되는 제1 부분 및 상기 적어도 하나의 서포터 층의 상면을 따라 연장되는 제2 부분을 포함하고,
상기 유전 층은 상기 블록킹 층의 상기 제1 부분의 하면을 따라 연장되는 제1 부분 및 상기 블록킹 층의 상기 제2 부분의 상면을 따라 연장되는 제2 부분을 포함하는 반도체 장치.
- 제18 항에 있어서,
상기 적어도 하나의 서포터 층은 제1 서포터 층 및 상기 제1 서포터 층 상의 제2 서포터 층을 포함하고,
상기 제1 블록킹 층은 상기 제1 서포터 층과 상기 유전 층 사이에 배치되고,
상기 제2 서포터 층과 상기 유전 층 사이에 배치되고, 상기 제1 서포터 층의 물질보다 큰 에너지 밴드갭을 갖는 물질을 포함하는 제2 블록킹 층을 더 포함하는 반도체 장치.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220064505A KR20230164849A (ko) | 2022-05-26 | 2022-05-26 | 반도체 장치 |
| US18/095,561 US20230387191A1 (en) | 2022-05-26 | 2023-01-11 | Semiconductor device |
| TW112109786A TW202347777A (zh) | 2022-05-26 | 2023-03-16 | 半導體裝置 |
| EP23163402.3A EP4284140A1 (en) | 2022-05-26 | 2023-03-22 | Semiconductor device |
| CN202310577798.5A CN117135916A (zh) | 2022-05-26 | 2023-05-22 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220064505A KR20230164849A (ko) | 2022-05-26 | 2022-05-26 | 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230164849A true KR20230164849A (ko) | 2023-12-05 |
Family
ID=85724845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220064505A KR20230164849A (ko) | 2022-05-26 | 2022-05-26 | 반도체 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230387191A1 (ko) |
| EP (1) | EP4284140A1 (ko) |
| KR (1) | KR20230164849A (ko) |
| CN (1) | CN117135916A (ko) |
| TW (1) | TW202347777A (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101876996B1 (ko) * | 2011-12-07 | 2018-08-10 | 삼성전자 주식회사 | 반도체 소자 |
| KR101934037B1 (ko) * | 2012-11-21 | 2018-12-31 | 삼성전자주식회사 | 서포터를 갖는 반도체 소자 및 그 형성 방법 |
| CN112331650B (zh) * | 2020-11-03 | 2022-12-02 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
-
2022
- 2022-05-26 KR KR1020220064505A patent/KR20230164849A/ko unknown
-
2023
- 2023-01-11 US US18/095,561 patent/US20230387191A1/en active Pending
- 2023-03-16 TW TW112109786A patent/TW202347777A/zh unknown
- 2023-03-22 EP EP23163402.3A patent/EP4284140A1/en active Pending
- 2023-05-22 CN CN202310577798.5A patent/CN117135916A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP4284140A1 (en) | 2023-11-29 |
| TW202347777A (zh) | 2023-12-01 |
| CN117135916A (zh) | 2023-11-28 |
| US20230387191A1 (en) | 2023-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11805639B2 (en) | Semiconductor devices | |
| US11716839B2 (en) | Semiconductor devices | |
| KR20230107960A (ko) | 반도체 소자 | |
| EP4284140A1 (en) | Semiconductor device | |
| US20240162281A1 (en) | Semiconductor device | |
| KR20240070309A (ko) | 반도체 장치 | |
| US20240021664A1 (en) | Semiconductor devices | |
| US20230225112A1 (en) | Semiconductor device | |
| US20240049441A1 (en) | Semiconductor device | |
| US20240023319A1 (en) | Semiconductor device | |
| TWI785706B (zh) | 半導體元件 | |
| US20230422470A1 (en) | Method of fabricating semiconductor device | |
| EP4290997A1 (en) | Semiconductor device | |
| US20230371235A1 (en) | Semiconductor device | |
| US20240074150A1 (en) | Semiconductor device | |
| US20240172426A1 (en) | Semiconductor device | |
| KR20240050830A (ko) | 반도체 소자 | |
| KR20220068964A (ko) | 반도체 장치 | |
| KR20240067605A (ko) | 반도체 소자 | |
| KR20240012869A (ko) | 반도체 장치 | |
| KR20230062981A (ko) | 반도체 장치 | |
| KR20240009798A (ko) | 반도체 장치 | |
| KR20240076534A (ko) | 반도체 소자 |