TWI815775B - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWI815775B
TWI815775B TW112105057A TW112105057A TWI815775B TW I815775 B TWI815775 B TW I815775B TW 112105057 A TW112105057 A TW 112105057A TW 112105057 A TW112105057 A TW 112105057A TW I815775 B TWI815775 B TW I815775B
Authority
TW
Taiwan
Prior art keywords
electrode layer
layer
view pattern
overlapping area
dielectric
Prior art date
Application number
TW112105057A
Other languages
English (en)
Other versions
TW202433664A (zh
Inventor
王尉霖
櫻井道雄
蔡政諭
張守仁
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW112105057A priority Critical patent/TWI815775B/zh
Priority to CN202310155479.5A priority patent/CN118486673A/zh
Priority to US18/183,165 priority patent/US20240274652A1/en
Application granted granted Critical
Publication of TWI815775B publication Critical patent/TWI815775B/zh
Publication of TW202433664A publication Critical patent/TW202433664A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種半導體結構，包括以下構件。第一電容器結構設置在基底的上方。第一電容器結構包括第一電極層、第二電極層、第三電極層、第一介電層與第二介電層。第二電極層設置在第一電極層上。第二電極層的上視圖案與第一電極層的上視圖案部分重疊而具有第一重疊區。第三電極層設置在第二電極層上。第三電極層的上視圖案與第二電極層的上視圖案部分重疊而具有第二重疊區。第一重疊區與第二重疊區具有相同上視面積。第一介電層設置在第一電極層與第二電極層之間。第二介電層設置在第二電極層與第三電極層之間。

Description

半導體結構
本發明是有關於一種半導體結構，且特別是有關於一種包括電容器結構的半導體結構。
電容器是廣泛應用於半導體結構中的元件。目前的電容器結構可包括堆疊設置的多個電極層，而形成多個電容器。藉此，可提升電容器結構的電容量(capacitance)。然而，由於電容器結構中的多個電容器具有不同的電容量，因此會增加電容器結構在設計上的複雜度。
本發明提供一種電容器結構，其可提升電容量且在設計上更加容易。
本發明提出一種半導體結構，包括基底、第一電容器結構、第一接觸窗結構與第二接觸窗結構。第一電容器結構設置在基底的上方。第一電容器結構包括第一電極層、第二電極層、第三電極層、第一介電層與第二介電層。第二電極層設置在第一電極層上。第二電極層的上視圖案與第一電極層的上視圖案部分重疊而具有第一重疊區。第三電極層設置在第二電極層上。第三電極層的上視圖案與第二電極層的上視圖案部分重疊而具有第二重疊區。第一重疊區與第二重疊區具有相同上視面積。第一介電層設置在第一電極層與第二電極層之間。第二介電層設置在第二電極層與第三電極層之間。第一接觸窗結構電性連接於第一電極層與第三電極層。第一接觸窗結構的上視圖案位在第一重疊區的外部與第二重疊區的外部。第二接觸窗結構電性連接於第二電極層。第二接觸窗結構的上視圖案位在第一重疊區的外部與第二重疊區的外部。
依照本發明的一實施例所述，在上述半導體結構中，第一電極層的上視圖案與第三電極層的上視圖案可在第一方向上延伸。第二電極層的上視圖案可在第二方向上延伸。第一方向可相交於第二方向。
依照本發明的一實施例所述，在上述半導體結構中，第一方向可垂直於第二方向。
依照本發明的一實施例所述，在上述半導體結構中，第一電極層的上視圖案與第三電極層的上視圖案可具有相同形狀與相同尺寸。
依照本發明的一實施例所述，在上述半導體結構中，第一電極層的上視圖案、第二電極層的上視圖案與第三電極層的上視圖案可具有相同形狀與相同尺寸。
依照本發明的一實施例所述，在上述半導體結構中，第二電極層的上視圖案的輪廓在旋轉90度後可完全重疊於第一電極層的上視圖案的輪廓與第三電極層的上視圖案的輪廓。
依照本發明的一實施例所述，在上述半導體結構中，第一電極層的上視圖案、第二電極層的上視圖案與第三電極層的上視圖案例如是長方形。
依照本發明的一實施例所述，在上述半導體結構中，第一接觸窗結構可直接連接於第一電極層與第三電極層。第二接觸窗結構可直接連接於第二電極層。
依照本發明的一實施例所述，在上述半導體結構中，第三電極層可直接連接於第一電極層。第一接觸窗結構可直接連接於第一電極層。第二接觸窗結構可直接連接於第二電極層。
依照本發明的一實施例所述，在上述半導體結構中，第一電容器結構更可包括第四電極層與第三介電層。第四電極層設置在第三電極層上。第四電極層的上視圖案與第三電極層的上視圖案可部分重疊而具有第三重疊區。第一重疊區、第二重疊區與第三重疊區可具有相同上視面積。第三介電層設置在第三電極層與第四電極層之間。第一接觸窗結構的上視圖案可位在第一重疊區的外部、第二重疊區的外部與第三重疊區的外部。第二接觸窗結構可電性連接於第二電極層與第四電極層。第二接觸窗結構的上視圖案可位在第一重疊區的外部、第二重疊區的外部與第三重疊區的外部。
依照本發明的一實施例所述，在上述半導體結構中，第二電極層的上視圖案與第四電極層的上視圖案可具有相同形狀與相同尺寸。
依照本發明的一實施例所述，在上述半導體結構中，更可包括第二電容器結構。第二電容器結構設置在第一電容器結構的上方。第二電容器結構包括第四電極層、第五電極層、第六電極層、第三介電層與第四介電層。第五電極層設置在第四電極層上。第五電極層的上視圖案與第四電極層的上視圖案可部分重疊而具有第三重疊區。第六電極層設置在第五電極層上。第六電極層的上視圖案與第五電極層的上視圖案可部分重疊而具有第四重疊區。第一重疊區、第二重疊區、第三重疊區與第四重疊區可具有相同上視面積。第三介電層設置在第四電極層與第五電極層之間。第四介電層設置在第五電極層與第六電極層之間。第一接觸窗結構可電性連接於第一電極層、第三電極層、第四電極層與第六電極層。第一接觸窗結構的上視圖案可位在第一重疊區的外部、第二重疊區的外部、第三重疊區的外部與第四重疊區的外部，第二接觸窗結構可電性連接於第二電極層與第五電極層。第二接觸窗結構的上視圖案可位在第一重疊區的外部、第二重疊區的外部、第三重疊區的外部與第四重疊區的外部。
依照本發明的一實施例所述，在上述半導體結構中，第一電容器結構與第二電容器結構可設置在不同介電層中。
依照本發明的一實施例所述，在上述半導體結構中，更可包括介電結構。介電結構設置在基底上。第一電容器結構可設置在介電結構中。
依照本發明的一實施例所述，在上述半導體結構中，介電結構可包括第三介電層、第四介電層與第五介電層。第三介電層設置在基底上。第四介電層設置在第三介電層上。第五介電層設置在第四介電層上。半導體結構更可包括第一內連線結構與第二內連線結構。第一內連線結構設置在第三介電層中。第二內連線結構設置在第四介電層與第五介電層中。第二內連線結構設置在第一內連線結構上。第二內連線結構可電性連接於第一內連線結構。
依照本發明的一實施例所述，在上述半導體結構中，第一電容器結構可設置在第四介電層或第五介電層中。
依照本發明的一實施例所述，在上述半導體結構中，第一接觸窗結構與第二接觸窗結構可設置在第四介電層與第五介電層中。
依照本發明的一實施例所述，在上述半導體結構中，第一接觸窗結構與第二接觸窗結構可設置在第三介電層中。
依照本發明的一實施例所述，在上述半導體結構中，介電結構更可包括頂蓋層與終止層。頂蓋層設置在第三介電層與第四介電層之間。終止層設置在第四介電層與第五介電層之間。
依照本發明的一實施例所述，在上述半導體結構中，第一電容器結構可設置在終止層與頂蓋層之間。
基於上述，在本發明所提出的半導體結構中，第二電極層的上視圖案與第一電極層的上視圖案部分重疊而具有第一重疊區。第三電極層的上視圖案與第二電極層的上視圖案部分重疊而具有第二重疊區。第一重疊區與第二重疊區具有相同上視面積。因此，由第一電極層、第一介電層與第二電極層所形成的電容器與由第二電極層、第二介電層與第三電極層所形成的電容器可具有相同的電容量。如此一來，可提升電容器結構的電容量，且電容器結構在設計上更加容易。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。為了方便理解，在下述說明中相同的構件將以相同的符號標示來說明。此外，附圖僅以說明為目的，並未依照原尺寸作圖。另外，上視圖中的特徵與剖面圖中的特徵並非按相同比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1為根據本發明的一些實施例的半導體結構的剖面圖。圖2為圖1的半導體結構中的部分構件的上視圖。圖1為沿著圖2中的I-I’剖面線與II-II’剖面線的剖面圖。在以下實施例的上視圖中，省略剖面圖中的部分構件，以清楚說明上視圖中的各構件之間的位置關係。
請參照圖1與圖2，半導體結構10包括基底100、電容器結構102、接觸窗結構104與接觸窗結構106。在一些實施例中，基底100可為半導體基底，如矽基底。此外，在圖中雖未示出，但在基底100上可具有所需的半導體元件(如，主動元件)、介電層及/或內連線結構，於此省略其說明。
電容器結構102設置在基底100的上方。電容器結構102包括電極層108、電極層110、電極層112、介電層114與介電層116。在一些實施例中，電極層108的材料可為導電材料，如鉭(Ta)、氮化鉭(TaN)或其組合。
電極層110設置在電極層108上。電極層110的上視圖案與電極層108的上視圖案部分重疊而具有重疊區R1。在一些實施例中，電極層110的材料可為導電材料，如鉭、氮化鉭或其組合。
電極層112設置在電極層110上。電極層112的上視圖案與電極層110的上視圖案部分重疊而具有重疊區R2。重疊區R1與重疊區R2具有相同上視面積。因此，由電極層108、介電層114與電極層110所形成的電容器與由電極層110、介電層116與電極層112所形成的電容器可具有相同的電容量。在本文中，「上視面積」可為由構件(如，重疊區)的上視圖案的輪廓所定義出的面積。在一些實施例中，電極層112的材料可為導電材料，如鉭、氮化鉭或其組合。
在一些實施例中，電極層108的上視圖案與電極層112的上視圖案可在方向D1上延伸。電極層110的上視圖案可在方向D2上延伸。方向D1可相交於方向D2。在一些實施例中，方向D1可垂直於方向D2。
在一些實施例中，電極層108的上視圖案、電極層110的上視圖案與電極層112的上視圖案例如是長方形。在一些實施例中，電極層108的上視圖案的輪廓與電極層112的上視圖案的輪廓可完全重疊。在一些實施例中，電極層108的上視圖案與電極層112的上視圖案可具有相同形狀與相同尺寸(如，長度與寬度)，藉此可節省光罩的數量，但本發明並不以此為限。此外，當電極層108的上視圖案與電極層112的上視圖案具有相同形狀與相同尺寸(如，長度與寬度)時，即使在電極層108、電極層110與電極層112之間產生重疊偏移(overlay shift)，由電極層108、介電層114與電極層110所形成的電容器以及由電極層110、介電層116與電極層112所形成的電容器仍可具有相同的電容量。
在一些實施例中，電極層108的上視圖案、電極層110的上視圖案與電極層112的上視圖案可具有相同形狀與相同尺寸(如，長度與寬度)。在一些實施例中，電極層110的上視圖案的輪廓在旋轉90度後可完全重疊於電極層108的上視圖案的輪廓與電極層112的上視圖案的輪廓。
在本實施例中，電容器結構102是以包括三個電極層(如，電極層108、電極層110與電極層112)為例，但本發明並不以此為限。只要電容器結構102包括三個以上的電極層，且三個以上的電極層之間的多個重疊區具有相同上視面積，即屬於本發明所涵蓋的範圍。
介電層114設置在電極層108與電極層110之間。在一些實施例中，介電層114的材料例如是氮化矽或高介電常數(high dielectric constant (high-k)介電材料。在本文中，「高介電常數」可定義為大於7的介電常數。在一些實施例中，上述高介電常數介電材料例如是氧化鋁(Al 2O 3)、氧化鋯(ZrO 2)或氧化鉭(Ta 2O 5)。
介電層116設置在電極層110與電極層112之間。在一些實施例中，介電層116的材料例如是氮化矽或高介電常數介電材料。在一些實施例中，上述高介電常數介電材料例如是氧化鋁(Al 2O 3)、氧化鋯(ZrO 2)或氧化鉭(Ta 2O 5)。
接觸窗結構104電性連接於電極層108與電極層112。接觸窗結構104的上視圖案位在重疊區R1的外部與重疊區R2的外部。在一些實施例中，接觸窗結構104可直接連接於電極層108與電極層112。接觸窗結構104可為單層結構或多層結構。在一些實施例中，接觸窗結構104可包括接觸窗118與阻障層120。在一些實施例中，接觸窗118的材料例如是銅等導電材料。在一些實施例中，阻障層120的材料例如是金屬(如，鉭)、金屬氮化物(metal nitride)(如，氮化鉭)或其組合。在另一些實施例中，可省略阻障層120。
接觸窗結構106電性連接於電極層110。接觸窗結構106的上視圖案位在重疊區R1的外部與重疊區R2的外部。在一些實施例中，接觸窗結構106可直接連接於電極層110。接觸窗結構106可為單層結構或多層結構。在一些實施例中，接觸窗結構106可包括接觸窗122與阻障層124。在一些實施例中，接觸窗122的材料例如是銅等導電材料。在一些實施例中，阻障層124的材料例如是金屬(如，鉭)、金屬氮化物(如，氮化鉭)或其組合。在另一些實施例中，可省略阻障層124。
在圖2中，接觸窗結構104的數量是以兩個為例，且接觸窗結構106的數量是以兩個為例，但本發明並不以此為限。只要接觸窗結構104為至少一個，且接觸窗結構106的數量為至少一個，即屬於本發明所涵蓋的範圍。在本實施例中，如圖2所示，接觸窗結構104可位在重疊區(如，重疊區R1)的一側，但本發明並不以此為限。在另一些實施例中，接觸窗結構104可位在重疊區(如，重疊區R1)的兩側。在本實施例中，如圖2所示，接觸窗結構106可位在重疊區(如，重疊區R1)一側，但本發明並不以此為限。在另一些實施例中，接觸窗結構106可位在重疊區(如，重疊區R1)的兩側。
半導體結構10中更可包括介電結構126。介電結構126設置在基底100上。電容器結構102可設置在介電結構126中。介電結構126可包括介電層128、介電層130與介電層132。介電層128設置在基底100上。在一些實施例中，介電層128的材料例如是氧化矽。介電層130設置在介電層128上。在一些實施例中，電容器結構102可設置在介電層130中。在一些實施例中，介電層130的材料例如是氧化矽。介電層132設置在介電層130上。在一些實施例中，接觸窗結構104與接觸窗結構106可設置在介電層130與介電層132中。在一些實施例中，介電層132的材料例如是氧化矽。
介電結構126更可包括頂蓋層134與終止層136中的至少一者。頂蓋層134設置在介電層128與介電層130之間。頂蓋層134可用以作為擴散阻擋層。在一些實施例中，電容器結構102可設置在頂蓋層134上。在一些實施例中，電極層108可設置在頂蓋層134上。在一些實施例中，頂蓋層134的材料例如是氮碳化矽(SiCN)或氮化矽等介電材料。終止層136設置在介電層130與介電層132之間。在一些實施例中，電容器結構102可設置在終止層136與頂蓋層134之間。在一些實施例中，終止層136的材料例如是氮化矽等介電材料。
半導體結構10更可包括內連線結構138與內連線結構140。內連線結構138設置在介電層128中。內連線結構138可為單層結構或多層結構。在一些實施例中，內連線結構138可包括導電層142與阻障層144。圖1中所示出的部分內連線結構138可為導線部。在一些實施例中，導電層142的材料例如是銅等導電材料。在一些實施例中，阻障層144的材料例如是金屬(如，鉭)、金屬氮化物(如，氮化鉭)或其組合。在另一些實施例中，可省略阻障層144。
內連線結構140設置在介電層130與介電層132中。內連線結構140設置在內連線結構138上。內連線結構140可電性連接於內連線結構138。內連線結構140可為單層結構或多層結構。在一些實施例中，內連線結構140可包括通孔(via)部P1與導線部P2。通孔部P1設置在介電層130中。導線部P2設置在介電層132中，且連接於通孔部P1。在一些實施例中，內連線結構140可包括導電層146與阻障層148。在一些實施例中，導電層146的材料例如是銅等導電材料。在一些實施例中，阻障層148的材料例如是金屬(如，鉭)、金屬氮化物(如，氮化鉭)或其組合。在另一些實施例中，可省略阻障層148。
半導體結構10更可包括頂蓋層150。頂蓋層150設置在電容器結構102上，且設置在介電結構126中。在一些實施例中，頂蓋層150的材料例如是氮化矽等介電材料。
此外，半導體結構10更可包括分別用以連接於接觸窗結構104、接觸窗結構106與內連線結構140的其他內連線結構(未示出)，於此省略其說明。
基於上述實施例可知，在半導體結構10中，電極層110的上視圖案與電極層108的上視圖案部分重疊而具有重疊區R1。電極層112的上視圖案與電極層110的上視圖案部分重疊而具有重疊區R2。重疊區R1與重疊區R2具有相同上視面積。因此，由電極層108、介電層114與電極層110所形成的電容器與由電極層110、介電層116與電極層112所形成的電容器可具有相同的電容量。如此一來，可提升電容器結構102的電容量，且電容器結構102在設計上更加容易。
圖3為根據本發明的另一些實施例的半導體結構的剖面圖。圖4為圖3的半導體結構中的部分構件的上視圖。圖3為沿著圖4中的III-III’剖面線與IV-IV’剖面線的剖面圖。
請參照圖1與圖3，圖3的半導體結構20與圖1的半導體結構10的差異如下。在半導體結構20中，電容器結構102可設置在介電層132中，且接觸窗結構104與接觸窗結構106可設置在介電層132中。在圖4中，接觸窗結構104的數量是以一個為例，且接觸窗結構106的數量是以一個為例，但本發明並不以此為限。只要接觸窗結構104為至少一個，且接觸窗結構106的數量為至少一個，即屬於本發明所涵蓋的範圍。此外，在圖1的半導體結構10與圖3的半導體結構20中，相同的構件以相同的符號表示，且省略其說明。
基於上述實施例可知，在半導體結構20中，電極層110的上視圖案與電極層108的上視圖案部分重疊而具有重疊區R1。電極層112的上視圖案與電極層110的上視圖案部分重疊而具有重疊區R2。重疊區R1與重疊區R2具有相同上視面積。因此，由電極層108、介電層114與電極層110所形成的電容器與由電極層110、介電層116與電極層112所形成的電容器可具有相同的電容量。如此一來，可提升電容器結構102的電容量，且電容器結構102在設計上更加容易。
圖5為根據本發明的另一些實施例的半導體結構的剖面圖。圖6為圖5的半導體結構中的部分構件的上視圖。圖5為沿著圖6中的V-V’剖面線與VI-VI’剖面線的剖面圖。
請參照圖1、圖2、圖5與圖6，圖5的半導體結構30與圖1的半導體結構10的差異如下。在半導體結構30中，電極層112可直接連接於電極層108，接觸窗結構104可直接連接於電極層108，且接觸窗結構106可直接連接於電極層110。在半導體結構30中，接觸窗結構104與接觸窗結構106可設置在介電層128中。在半導體結構30中，電極層108可設置在頂蓋層134中，且可設置在介電層128上。
在圖6中，接觸窗結構104的數量是以一個為例，且接觸窗結構106的數量是以一個為例，但本發明並不以此為限。只要接觸窗結構104為至少一個，且接觸窗結構106的數量為至少一個，即屬於本發明所涵蓋的範圍。此外，在圖1的半導體結構10與圖5的半導體結構30中，相同的構件以相同的符號表示，且省略其說明。
基於上述實施例可知，在半導體結構30中，電極層110的上視圖案與電極層108的上視圖案部分重疊而具有重疊區R1。電極層112的上視圖案與電極層110的上視圖案部分重疊而具有重疊區R2。重疊區R1與重疊區R2具有相同上視面積。因此，由電極層108、介電層114與電極層110所形成的電容器與由電極層110、介電層116與電極層112所形成的電容器可具有相同的電容量。如此一來，可提升電容器結構102的電容量，且電容器結構102在設計上更加容易。
圖7為根據本發明的另一些實施例的半導體結構的剖面圖。圖8為圖7的半導體結構中的部分構件的上視圖。圖9為根據本發明的另一些實施例的半導體結構的剖面圖。圖7與圖9為沿著圖8中的VII-VII’剖面線與VIII-VIII’剖面線的剖面圖。
請參照圖1、圖2、圖7與圖8，圖7的半導體結構40與圖1的半導體結構10的差異如下。在半導體結構40中，電容器結構102更可包括電極層152與介電層154。電極層152設置在電極層112上。電極層152的上視圖案與電極層112的上視圖案可部分重疊而具有重疊區R3。重疊區R1、重疊區R2與重疊區R3可具有相同上視面積。在一些實施例中，電極層152的材料可為導電材料，如鉭、氮化鉭或其組合。
在一些實施例中，電極層110與電極層152的上視圖案可在方向D2上延伸。在一些實施例中，電極層152的上視圖案例如是長方形。在一些實施例中，電極層110的上視圖案的輪廓與電極層152的上視圖案的輪廓可完全重疊。在一些實施例中，電極層110的上視圖案與電極層152的上視圖案可具有相同形狀與相同尺寸(如，長度與寬度)，藉此可節省光罩的數量，但本發明並不以此為限。此外，當電極層108的上視圖案與電極層112的上視圖案具有相同形狀與相同尺寸(如，長度與寬度)，且電極層110的上視圖案與電極層152的上視圖案具有相同形狀與相同尺寸(如，長度與寬度)時，即使在電極層108、電極層110、電極層112與電極層152之間產生重疊偏移，由電極層108、由介電層114與電極層110所形成的電容器、由電極層110、介電層116與電極層112所形成的電容器以及由電極層112、介電層154與電極層152所形成的電容器仍可具有相同的電容量。
在一些實施例中，電極層108的上視圖案、電極層110的上視圖案、電極層112的上視圖案與電極層152的上視圖案可具有相同形狀與相同尺寸(如，長度與寬度)。在一些實施例中，電極層110的上視圖案的輪廓與電極層152的上視圖案的輪廓在旋轉90度後可完全重疊於電極層108的上視圖案的輪廓與電極層112的上視圖案的輪廓。
介電層154設置在電極層112與電極層152之間。在一些實施例中，介電層154的材料例如是氮化矽或高介電常數介電材料。在一些實施例中，上述高介電常數介電材料例如是氧化鋁(Al 2O 3)、氧化鋯(ZrO 2)或氧化鉭(Ta 2O 5)。
接觸窗結構104可電性連接於電極層108與電極層112。接觸窗結構104的上視圖案可位在重疊區R1的外部、重疊區R2的外部與重疊區R3的外部。接觸窗結構106可電性連接於電極層110與電極層152。接觸窗結構106的上視圖案可位在重疊區R1的外部、重疊區R2的外部與重疊區R3的外部。
在圖7中，電極層108設置在頂蓋層134的頂面上，但本發明並不以此為限。在另一些實施例中，如圖9所示，電極層108可埋入頂蓋層134，藉此可降低電容器結構102的頂面高度。
此外，在圖1的半導體結構10與圖7的半導體結構40中，相同的構件以相同的符號表示，且省略其說明。
基於上述實施例可知，在半導體結構40中，電極層110的上視圖案與電極層108的上視圖案部分重疊而具有重疊區R1。電極層112的上視圖案與電極層110的上視圖案部分重疊而具有重疊區R2。電極層152的上視圖案與電極層112的上視圖案可部分重疊而具有重疊區R3。重疊區R1、重疊區R2與重疊區R3可具有相同上視面積。因此，由電極層108、介電層114與電極層110所形成的電容器與由電極層110、介電層116與電極層112所形成的電容器以及由電極層112、介電層154與電極層152所形成的電容器可具有相同的電容量。如此一來，可提升電容器結構102的電容量，且電容器結構102在設計上更加容易。
圖10為根據本發明的另一些實施例的半導體結構的剖面圖。圖11為圖10的半導體結構中的部分構件的上視圖。圖10為沿著圖11中的IX-IX’剖面線與X-X’剖面線的剖面圖。
請參照圖1、圖2、圖10與圖11，圖10的半導體結構50與圖1的半導體結構10的差異如下。半導體結構50更可包括電容器結構102A。電容器結構102A設置在電容器結構102的上方。在一些實施例中，電容器結構102與電容器結構102A可設置在不同介電層中。舉例來說，電容器結構102可設置在介電層130中，且電容器結構102A可設置在介電層132中。
電容器結構102A包括電極層108A、電極層110A、電極層112A、介電層114A與介電層116A。電極層110A的上視圖案與電極層108A的上視圖案部分重疊而具有重疊區R1A。電極層112A的上視圖案與電極層110A的上視圖案部分重疊而具有重疊區R2A。重疊區R1、重疊區R2、重疊區R1A與重疊區R2A可具有相同上視面積。此外，在電容器結構102與電容器結構102A中，相似的構件以相似的符號表示，且省略其說明。亦即，電容器結構102A中各構件的詳細內容(如，材料與設置關係等)可參考上述實施例對電容器結構102的說明。另外，電容器結構102中的電極層的數量、形狀及/或膜層的尺寸與電容器結構102A中的電極層的數量、膜層的形狀及/或膜層的尺寸可為相同或不同。
接觸窗結構104電性連接於電極層108、電極層112、電極層108A與電極層112A。接觸窗結構104的上視圖案位在重疊區R1的外部、重疊區R2的外部、重疊區R1A的外部與重疊區R2A的外部。在一些實施例中，接觸窗結構104可直接連接於電極層108、電極層112、電極層108A與電極層112A。
接觸窗結構106電性連接於電極層110與電極層110A。接觸窗結構106的上視圖案位在重疊區R1的外部、重疊區R2的外部、重疊區R1A的外部與重疊區R2A的外部。在一些實施例中，接觸窗結構106可直接連接於電極層110與電極層110A。
半導體結構50更可包括頂蓋層150A。頂蓋層150A設置在電容器結構102A上，且設置在介電結構126中。在一些實施例中，頂蓋層150A的材料例如是氮化矽等介電材料。
此外，在圖1的半導體結構10與圖10的半導體結構50中，相同的構件以相同的符號表示，且省略其說明。
基於上述實施例可知，在半導體結構50中，電極層110的上視圖案與電極層108的上視圖案部分重疊而具有重疊區R1。電極層112的上視圖案與電極層110的上視圖案部分重疊而具有重疊區R2。重疊區R1與重疊區R2具有相同上視面積。因此，由電極層108、介電層114與電極層110所形成的電容器與由電極層110、介電層116與電極層112所形成的電容器可具有相同的電容量。如此一來，可提升電容器結構102的電容量，且電容器結構102在設計上更加容易。
此外，在半導體結構50中，電極層110A的上視圖案與電極層108A的上視圖案部分重疊而具有重疊區R1A。電極層112A的上視圖案與電極層110A的上視圖案部分重疊而具有重疊區R2A。重疊區R1A與重疊區R2A可具有相同上視面積。因此，由電極層108A、介電層114A與電極層110A所形成的電容器與由電極層110A、介電層116A與電極層112A所形成的電容器可具有相同的電容量。如此一來，可提升電容器結構102A的電容量，且電容器結構102A在設計上更加容易。
綜上所述，在上述實施例的半導體結構中，第一電容器結構包括第一電極層、第二電極層、第三電極層、第一介電層與第二介電層。第二電極層的上視圖案與第一電極層的上視圖案部分重疊而具有第一重疊區。第三電極層的上視圖案與第二電極層的上視圖案部分重疊而具有第二重疊區。第一重疊區與第二重疊區具有相同上視面積。因此，由第一電極層、第一介電層與第二電極層所形成的電容器與由第二電極層、第二介電層與第三電極層所形成的電容器可具有相同的電容量。如此一來，可提升電容器結構的電容量，且電容器結構在設計上更加容易。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10,20,30,40,50:半導體結構 100:基底 102:電容器結構 104,106:接觸窗結構 108,110,112,152:電極層 114,116,128,130,132,154:介電層 118,122:接觸窗 120,124,144,148:阻障層 126:介電結構 134,150,150A:頂蓋層 136:終止層 138,140:內連線結構 142,146:導電層 D1,D2:方向 P1:通孔部 P2:導線部 R1,R1A,R2,R2A,R3:重疊區
圖1為根據本發明的一些實施例的半導體結構的剖面圖。 圖2為圖1的半導體結構中的部分構件的上視圖。 圖3為根據本發明的另一些實施例的半導體結構的剖面圖。 圖4為圖3的半導體結構中的部分構件的上視圖。 圖5為根據本發明的另一些實施例的半導體結構的剖面圖。 圖6為圖5的半導體結構中的部分構件的上視圖。 圖7為根據本發明的另一些實施例的半導體結構的剖面圖。 圖8為圖7的半導體結構中的部分構件的上視圖。 圖9為根據本發明的另一些實施例的半導體結構的剖面圖。 圖10為根據本發明的另一些實施例的半導體結構的剖面圖。 圖11為圖10的半導體結構中的部分構件的上視圖。
104,106:接觸窗結構
108,110,112:電極層
D1,D2:方向
R1,R2:重疊區

Claims (20)

  1. 一種半導體結構，包括： 基底； 第一電容器結構，設置在所述基底的上方，且包括： 第一電極層； 第二電極層，設置在所述第一電極層上，其中所述第二電極層的上視圖案與所述第一電極層的上視圖案部分重疊而具有第一重疊區； 第三電極層，設置在所述第二電極層上，其中所述第三電極層的上視圖案與所述第二電極層的上視圖案部分重疊而具有第二重疊區，其中所述第一重疊區與所述第二重疊區具有相同上視面積； 第一介電層，設置在所述第一電極層與所述第二電極層之間；以及 第二介電層，設置在所述第二電極層與所述第三電極層之間； 第一接觸窗結構，電性連接於所述第一電極層與所述第三電極層，其中所述第一接觸窗結構的上視圖案位在所述第一重疊區的外部與所述第二重疊區的外部；以及 第二接觸窗結構，電性連接於所述第二電極層，其中所述第二接觸窗結構的上視圖案位在所述第一重疊區的外部與所述第二重疊區的外部。
  2. 如請求項1所述的半導體結構，其中 所述第一電極層的上視圖案與所述第三電極層的上視圖案在第一方向上延伸， 所述第二電極層的上視圖案在第二方向上延伸，且 所述第一方向相交於所述第二方向。
  3. 如請求項2所述的半導體結構，其中所述第一方向垂直於所述第二方向。
  4. 如請求項1所述的半導體結構，其中所述第一電極層的上視圖案與所述第三電極層的上視圖案具有相同形狀與相同尺寸。
  5. 如請求項1所述的半導體結構，其中所述第一電極層的上視圖案、所述第二電極層的上視圖案與所述第三電極層的上視圖案具有相同形狀與相同尺寸。
  6. 如請求項1所述的半導體結構，其中所述第二電極層的上視圖案的輪廓在旋轉90度後完全重疊於所述第一電極層的上視圖案的輪廓與所述第三電極層的上視圖案的輪廓。
  7. 如請求項1所述的半導體結構，其中所述第一電極層的上視圖案、所述第二電極層的上視圖案與所述第三電極層的上視圖案包括長方形。
  8. 如請求項1所述的半導體結構，其中 所述第一接觸窗結構直接連接於所述第一電極層與所述第三電極層，且 所述第二接觸窗結構直接連接於所述第二電極層。
  9. 如請求項1所述的半導體結構，其中 所述第三電極層直接連接於所述第一電極層， 所述第一接觸窗結構直接連接於所述第一電極層，且 所述第二接觸窗結構直接連接於所述第二電極層。
  10. 如請求項1所述的半導體結構，其中所述第一電容器結構更包括： 第四電極層，設置在所述第三電極層上，其中所述第四電極層的上視圖案與所述第三電極層的上視圖案部分重疊而具有第三重疊區，其中所述第一重疊區、所述第二重疊區與所述第三重疊區具有相同上視面積；以及 第三介電層，設置在所述第三電極層與所述第四電極層之間，其中 所述第一接觸窗結構的上視圖案位在所述第一重疊區的外部、所述第二重疊區的外部與所述第三重疊區的外部， 所述第二接觸窗結構電性連接於所述第二電極層與所述第四電極層，且 所述第二接觸窗結構的上視圖案位在所述第一重疊區的外部、所述第二重疊區的外部與所述第三重疊區的外部。
  11. 如請求項10所述的半導體結構，其中所述第二電極層的上視圖案與所述第四電極層的上視圖案具有相同形狀與相同尺寸。
  12. 如請求項1所述的半導體結構，更包括： 第二電容器結構，設置在所述第一電容器結構的上方，且包括： 第四電極層； 第五電極層，設置在所述第四電極層上，其中所述第五電極層的上視圖案與所述第四電極層的上視圖案部分重疊而具有第三重疊區； 第六電極層，設置在所述第五電極層上，其中所述第六電極層的上視圖案與所述第五電極層的上視圖案部分重疊而具有第四重疊區，其中所述第一重疊區、所述第二重疊區、所述第三重疊區與所述第四重疊區具有相同上視面積； 第三介電層，設置在所述第四電極層與所述第五電極層之間；以及 第四介電層，設置在所述第五電極層與所述第六電極層之間，其中 所述第一接觸窗結構電性連接於所述第一電極層、所述第三電極層、所述第四電極層與所述第六電極層， 所述第一接觸窗結構的上視圖案位在所述第一重疊區的外部、所述第二重疊區的外部、所述第三重疊區的外部與所述第四重疊區的外部， 所述第二接觸窗結構電性連接於所述第二電極層與所述第五電極層，且 所述第二接觸窗結構的上視圖案位在所述第一重疊區的外部、所述第二重疊區的外部、所述第三重疊區的外部與所述第四重疊區的外部。
  13. 如請求項12所述的半導體結構，其中所述第一電容器結構與所述第二電容器結構設置在不同介電層中。
  14. 如請求項1所述的半導體結構，更包括： 介電結構，設置在所述基底上，其中所述第一電容器結構設置在所述介電結構中。
  15. 如請求項14所述的半導體結構，其中 所述介電結構，包括： 第三介電層，設置在所述基底上； 第四介電層，設置在所述第三介電層上；以及 第五介電層，設置在所述第四介電層上，且 所述半導體結構，更包括： 第一內連線結構，設置在所述第三介電層中；以及 第二內連線結構，設置在所述第四介電層與所述第五介電層中，且設置在所述第一內連線結構上，其中所述第二內連線結構電性連接於所述第一內連線結構。
  16. 如請求項15所述的半導體結構，其中所述第一電容器結構設置在所述第四介電層或所述第五介電層中。
  17. 如請求項15所述的半導體結構，其中所述第一接觸窗結構與所述第二接觸窗結構設置在所述第四介電層與所述第五介電層中。
  18. 如請求項15所述的半導體結構，其中所述第一接觸窗結構與所述第二接觸窗結構設置在所述第三介電層中。
  19. 如請求項15所述的半導體結構，其中所述介電結構更包括： 頂蓋層，設置在所述第三介電層與所述第四介電層之間；以及 終止層，設置在所述第四介電層與所述第五介電層之間。
  20. 如請求項19所述的半導體結構，其中所述第一電容器結構設置在所述終止層與所述頂蓋層之間。
TW112105057A 2023-02-13 2023-02-13 半導體結構 TWI815775B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112105057A TWI815775B (zh) 2023-02-13 2023-02-13 半導體結構
CN202310155479.5A CN118486673A (zh) 2023-02-13 2023-02-23 半导体结构
US18/183,165 US20240274652A1 (en) 2023-02-13 2023-03-14 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112105057A TWI815775B (zh) 2023-02-13 2023-02-13 半導體結構

Publications (2)

Publication Number Publication Date
TWI815775B true TWI815775B (zh) 2023-09-11
TW202433664A TW202433664A (zh) 2024-08-16

Family

ID=88966226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112105057A TWI815775B (zh) 2023-02-13 2023-02-13 半導體結構

Country Status (3)

Country Link
US (1) US20240274652A1 (zh)
CN (1) CN118486673A (zh)
TW (1) TWI815775B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201330226A (zh) * 2012-01-05 2013-07-16 Macronix Int Co Ltd 半導體結構及其製造方法
TWI696285B (zh) * 2019-05-02 2020-06-11 力晶積成電子製造股份有限公司 記憶體結構

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201330226A (zh) * 2012-01-05 2013-07-16 Macronix Int Co Ltd 半導體結構及其製造方法
TWI696285B (zh) * 2019-05-02 2020-06-11 力晶積成電子製造股份有限公司 記憶體結構

Also Published As

Publication number Publication date
CN118486673A (zh) 2024-08-13
US20240274652A1 (en) 2024-08-15

Similar Documents

Publication Publication Date Title
US7202567B2 (en) Semiconductor device and manufacturing method for the same
US7154158B2 (en) Semiconductor device having MIM structure resistor
US20060237819A1 (en) Semiconductor device
US7906832B2 (en) MIM capacitor structure having penetrating vias
KR100876881B1 (ko) 반도체 소자의 패드부
US6445056B2 (en) Semiconductor capacitor device
JP2010147254A (ja) 半導体装置
US7095072B2 (en) Semiconductor device with wiring layers forming a capacitor
JP5493166B2 (ja) 半導体装置及びその製造方法
JP5521422B2 (ja) 半導体装置
KR100532728B1 (ko) 반도체 장치 및 그 제조 방법
TWI815775B (zh) 半導體結構
JP2004241762A (ja) 半導体装置
JPH11340320A (ja) 半導体装置
US6864526B2 (en) Capacitor with via plugs forming first and second electrodes in a multilayer wiring structure of a semiconductor device
KR20050016055A (ko) 반도체 집적 회로 장치
CN108091641B (zh) Mim电容器及其制作方法
TW202433664A (zh) 半導體結構
CN108123041B (zh) Mim电容器及其制作方法
JP2007013211A (ja) 半導体装置
CN108123040B (zh) Mim电容器及其制作方法
US6414393B2 (en) Semiconductor device
US20230378050A1 (en) Semiconductor device and method of manufacturing the same
JP2797929B2 (ja) 半導体装置
JP3107005B2 (ja) 半導体集積回路装置