JP5521422B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5521422B2 JP5521422B2 JP2009170762A JP2009170762A JP5521422B2 JP 5521422 B2 JP5521422 B2 JP 5521422B2 JP 2009170762 A JP2009170762 A JP 2009170762A JP 2009170762 A JP2009170762 A JP 2009170762A JP 5521422 B2 JP5521422 B2 JP 5521422B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- insulating film
- guard ring
- fuse
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
シリコンガードリング109は、シリコンヒューズ105を取り囲んで配置されている。シリコンガードリング109には、シリコン配線パターン107に対して絶縁するために、シリコン配線パターン107と交差する部分で、切欠き109aが設けられている。
シリコンヒューズ105、シリコン配線パターン107及びシリコンガードリング109を覆って下地絶縁膜103上にシリコン−金属配線間の層間絶縁膜111が形成されている。
層間絶縁膜117に、第1金属配線ガードリング115の配置に沿ってビアホールが形成されている。そのビアホール内に金属材料が埋め込まれて第2ビアガードリング119が形成されている。第2ビアガードリング119は第1金属配線ガードリング115の配置に沿って環状に配置されている。
第2金属配線ガードリング121上を覆って、層間絶縁膜117上に最終保護膜123が形成されている。
シリコンヒューズ105上の絶縁膜が周囲よりも薄く形成されてヒューズ用開口部125が形成されている。
本発明は、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる半導体装置を提供することを目的とする。
ここで、シリコン配線パターンの表面に形成されているシリコン表面絶縁膜は、少なくともシリコン配線パターンとシリコンガードリングが交差している部分のシリコン表面絶縁膜に形成されていればよい。
第1金属配線ガードリング19上の層間絶縁膜21にビアホール23が形成されている。ビアホール23は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。
さらに、従来技術のようには、シリコン配線パターンとシリコンガードリングを絶縁するための寸法余裕を設ける必要がなく、ガードリングのレイアウト面積を縮小できる。
また、シリコン表面酸化膜9として膜厚が例えば0.05〜0.2μmのHTO(High Temperature Oxide)膜を用いてもよい。HTO膜は層間絶縁膜13を構成する酸化シリコン膜に比べて緻密なので、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる。
また、シリコン表面酸化膜9として下層が酸化シリコン膜、上層が窒化シリコン膜の積層膜を用いることもできる。
抵抗素子35は、シリコンガードリング11と同時に形成された第2シリコン膜パターンによって構成されている。
また、シリコン表面絶縁膜9及び電極間絶縁膜41として、図4〜図6を参照して説明したシリコン表面絶縁膜33を用いることもできる。
シリコンガードリング45上の層間絶縁膜13にコンタクトホール15及び第1ビアガードリング17が形成されている。コンタクトホール15及び第1ビアガードリング17は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。層間絶縁膜13上及び第1ビアガードリング17上に第1金属配線ガードリング19が形成されている。
第1金属配線ガードリング19上の層間絶縁膜21にビアホール23及び第2ビアガードリング25が形成されている。第2ビアガードリング25上及び層間絶縁膜21上に第2金属配線ガードリング27が形成されている。ビアホール23、第2ビアガードリング25及び第2金属配線ガードリング27は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。
シリコンヒューズ5上の絶縁膜が周囲よりも薄く形成されてヒューズ用開口部31が形成されている。
第1金属配線ガードリング19上の層間絶縁膜21にビアホール23及び第2ビアガードリング25が形成されている。第2ビアガードリング25上及び層間絶縁膜21上に第2金属配線ガードリング27が形成されている。ビアホール23、第2ビアガードリング25及び第2金属配線ガードリング27は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。
シリコンヒューズ5上の絶縁膜が周囲よりも薄く形成されてヒューズ用開口部31が形成されている。
また、この参考例において、トレンチ59の深さは任意である。例えば、トレンチ59は下地絶縁膜3のみに形成され、半導体基板1に到達していなくてもよい。
ガードリングの内側で、シリコン配線パターン7上の層間絶縁膜13上に、ビアホール15と同時に形成されたビアホール63が形成されている。ビアホール63は2本のシリコン配線パターン7上にそれぞれ形成されている。ビアホール63内に第1ビアガードリング17と同時に形成されたビア65が形成されている。
金属ヒューズ67の電位は、第1金属配線パターン69、ビア65及びシリコン配線パターン7を介して、ガードリング外に引き出されている。
例えば、2層金属配線構造の半導体装置を用いて上記実施例及び参考例を説明しているが、本発明の半導体装置及び上記参考例の半導体装置は、1層金属配線構造又は3層以上の金属配線構造の半導体装置にも適用できる。
5 シリコンヒューズ
7 シリコン配線パターン
9 シリコン表面絶縁膜
11 シリコンガードリング
13 シリコン−金属配線間の層間絶縁膜
15 コンタクトホール
17 第1ビアガードリング
19 第1金属配線ガードリング
21 金属配線−金属配線間の層間絶縁膜
23 ビアホール
25 第2ビアガードリング
27 第2金属配線ガードリング
29 最終保護膜
31 ヒューズ用開口部
33 窒化シリコン膜からなるシリコン表面絶縁膜
35 抵抗素子
37 容量素子
39 下部電極
41 電極間絶縁膜
43 上部電極
Claims (5)
- 半導体基板上に形成された下地絶縁膜と、
前記下地絶縁膜上に形成された第1シリコン膜パターンからなるシリコンヒューズと、
前記シリコンヒューズとは異なる位置に形成された前記第1シリコン膜パターンからなり、前記シリコンヒューズの両端にそれぞれ接続された2本のシリコン配線パターンと、
前記シリコン配線パターンの表面に形成されたシリコン表面絶縁膜と、
前記第1シリコン膜パターンとは別途形成された第2シリコン膜パターンからなり、上方から見て前記シリコンヒューズの周囲を取り囲み、一部分が前記シリコン配線パターン上を跨いで前記下地絶縁膜上に環状に形成され、前記シリコン配線パターンと交差する位置では前記シリコン表面絶縁膜によって前記シリコン配線パターンとは絶縁されている前記シリコンガードリングと、
前記シリコンヒューズ、前記シリコン配線パターン及び前記シリコンガードリングを覆って前記下地絶縁膜上に形成された、前記シリコン表面絶縁膜よりも厚い膜厚の層間絶縁膜と、
上方から見て前記シリコンヒューズの周囲を取り囲んで前記シリコンガードリング上の前記層間絶縁膜に形成された環状のビアホールに埋め込まれた金属材料からなる環状のビアガードリングと、
上方から見て前記シリコンヒューズの周囲を取り囲んで前記ビアガードリング上に形成された環状の金属材料からなる金属配線ガードリングと、
前記金属配線ガードリングを覆って前記層間絶縁膜上に形成された絶縁膜からなる最終保護膜と、
前記ガードリングの内側で前記シリコンヒューズ上の絶縁膜が周囲よりも薄く形成されて設けられたヒューズ用開口部と、を備え、
前記シリコン表面絶縁膜は、シリコン配線パターン表面が酸化されて形成された酸化シリコン膜である半導体装置。 - 半導体基板上に形成された下地絶縁膜と、
前記下地絶縁膜上に形成された第1シリコン膜パターンからなるシリコンヒューズと、
前記シリコンヒューズとは異なる位置に形成された前記第1シリコン膜パターンからなり、前記シリコンヒューズの両端にそれぞれ接続された2本のシリコン配線パターンと、
前記シリコン配線パターンの表面に形成されたシリコン表面絶縁膜と、
前記第1シリコン膜パターンとは別途形成された第2シリコン膜パターンからなり、上方から見て前記シリコンヒューズの周囲を取り囲み、一部分が前記シリコン配線パターン上を跨いで前記下地絶縁膜上に環状に形成され、前記シリコン配線パターンと交差する位置では前記シリコン表面絶縁膜によって前記シリコン配線パターンとは絶縁されている前記シリコンガードリングと、
前記シリコンヒューズ、前記シリコン配線パターン及び前記シリコンガードリングを覆って前記下地絶縁膜上に形成された、前記シリコン表面絶縁膜よりも厚い膜厚の層間絶縁膜と、
上方から見て前記シリコンヒューズの周囲を取り囲んで前記シリコンガードリング上の前記層間絶縁膜に形成された環状のビアホールに埋め込まれた金属材料からなる環状のビアガードリングと、
上方から見て前記シリコンヒューズの周囲を取り囲んで前記ビアガードリング上に形成された環状の金属材料からなる金属配線ガードリングと、
前記金属配線ガードリングを覆って前記層間絶縁膜上に形成された絶縁膜からなる最終保護膜と、
前記ガードリングの内側で前記シリコンヒューズ上の絶縁膜が周囲よりも薄く形成されて設けられたヒューズ用開口部と、を備え、
前記シリコンガードリングの外側の位置で前記下地絶縁膜上に前記シリコンガードリングとは間隔をもって形成された前記第1シリコン膜パターンからなる下部電極と、
前記シリコン表面絶縁膜と同じ材料からなり、前記下部電極表面に形成された電極間絶縁膜と、
前記下部電極上に前記電極間絶縁膜を介して形成された前記第2シリコン膜パターンからなる上部電極と、からなる容量素子をさらに備えている半導体装置。 - 前記シリコン表面絶縁膜は、シリコン配線パターン表面が酸化されて形成された酸化シリコン膜である請求項2に記載の半導体装置。
- 前記シリコン表面絶縁膜は窒化シリコン膜である請求項2に記載の半導体装置。
- 前記層間絶縁膜、前記ビアホール、前記ビアガードリング及び前記金属配線ガードリングの組を複数層備えている請求項1から4のいずれか一項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170762A JP5521422B2 (ja) | 2009-07-22 | 2009-07-22 | 半導体装置 |
US12/840,872 US8426942B2 (en) | 2009-07-22 | 2010-07-21 | Semiconductor device with a fuse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170762A JP5521422B2 (ja) | 2009-07-22 | 2009-07-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011029246A JP2011029246A (ja) | 2011-02-10 |
JP5521422B2 true JP5521422B2 (ja) | 2014-06-11 |
Family
ID=43496532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009170762A Expired - Fee Related JP5521422B2 (ja) | 2009-07-22 | 2009-07-22 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8426942B2 (ja) |
JP (1) | JP5521422B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6009139B2 (ja) * | 2010-06-22 | 2016-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6291760B2 (ja) * | 2012-09-18 | 2018-03-14 | 株式会社リコー | 熱電対、サーモパイル、赤外線センサー及び赤外線センサーの製造方法 |
JP6620024B2 (ja) * | 2015-03-12 | 2019-12-11 | エイブリック株式会社 | 半導体装置 |
US20160374203A1 (en) * | 2015-06-19 | 2016-12-22 | Mersen Usa Newburyport-Ma, Llc | Printed circuit board via fuse |
US10643006B2 (en) * | 2017-06-14 | 2020-05-05 | International Business Machines Corporation | Semiconductor chip including integrated security circuit |
US10784195B2 (en) * | 2018-04-23 | 2020-09-22 | Globalfoundries Inc. | Electrical fuse formation during a multiple patterning process |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6065545A (ja) * | 1983-09-21 | 1985-04-15 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
JP2720836B2 (ja) * | 1995-06-29 | 1998-03-04 | 日本電気株式会社 | 半導体装置 |
JP3572738B2 (ja) * | 1995-08-31 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP4015704B2 (ja) * | 1997-10-13 | 2007-11-28 | 富士通株式会社 | ヒューズを有する半導体装置およびその製造方法 |
KR100463047B1 (ko) * | 2002-03-11 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 퓨즈 박스 및 그 제조방법 |
KR100476694B1 (ko) * | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
JP4502173B2 (ja) * | 2003-02-03 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR100534096B1 (ko) * | 2003-06-24 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역 및 그 제조방법 |
JP4603281B2 (ja) * | 2004-03-31 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2009009973A (ja) | 2007-06-26 | 2009-01-15 | Ricoh Co Ltd | 半導体装置 |
-
2009
- 2009-07-22 JP JP2009170762A patent/JP5521422B2/ja not_active Expired - Fee Related
-
2010
- 2010-07-21 US US12/840,872 patent/US8426942B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110018092A1 (en) | 2011-01-27 |
JP2011029246A (ja) | 2011-02-10 |
US8426942B2 (en) | 2013-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6075114B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5055768B2 (ja) | 半導体装置及びその製造方法 | |
JP5521422B2 (ja) | 半導体装置 | |
JP6376750B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9099464B2 (en) | Semiconductor device having capacitor capable of reducing additional processes and its manufacture method | |
JP5544812B2 (ja) | 半導体装置 | |
US9881868B2 (en) | Semiconductor device | |
JP2009111013A (ja) | 半導体装置 | |
WO2019198613A1 (ja) | 半導体装置およびその製造方法 | |
JP2004241762A (ja) | 半導体装置 | |
JP2010135572A (ja) | 半導体装置 | |
JP2007013211A (ja) | 半導体装置 | |
JP5412071B2 (ja) | 半導体装置 | |
JP2007299939A (ja) | 半導体装置 | |
JP2007214284A (ja) | 半導体装置 | |
KR100571401B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
JP2020065075A (ja) | 半導体装置 | |
JP2002368100A (ja) | 半導体装置 | |
US8164197B2 (en) | Semiconductor device having multilayer interconnection structure | |
JP5775139B2 (ja) | 半導体装置 | |
JP2018186285A (ja) | 半導体装置 | |
JP4162531B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP2005129816A (ja) | Mim容量素子を備えた半導体装置とその製造方法 | |
JP2005116688A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |