JP5521422B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5521422B2
JP5521422B2 JP2009170762A JP2009170762A JP5521422B2 JP 5521422 B2 JP5521422 B2 JP 5521422B2 JP 2009170762 A JP2009170762 A JP 2009170762A JP 2009170762 A JP2009170762 A JP 2009170762A JP 5521422 B2 JP5521422 B2 JP 5521422B2
Authority
JP
Japan
Prior art keywords
silicon
insulating film
guard ring
fuse
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009170762A
Other languages
English (en)
Other versions
JP2011029246A (ja
Inventor
将史 大嶋
正也 大塚
竜太 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2009170762A priority Critical patent/JP5521422B2/ja
Priority to US12/840,872 priority patent/US8426942B2/en
Publication of JP2011029246A publication Critical patent/JP2011029246A/ja
Application granted granted Critical
Publication of JP5521422B2 publication Critical patent/JP5521422B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/564Details not otherwise provided for, e.g. protection against moisture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置に関し、特に、シリコン膜パターンからなるシリコンヒューズ、シリコンヒューズの周囲を取り囲んで形成された金属材料からなるガードリング、及び、シリコンヒューズ上の絶縁膜が周囲よりも薄く形成されてなるヒューズ用開口部を備えた半導体装置に関するものである。
シリコン膜パターンからなるヒューズ(シリコンヒューズと呼ぶ)は、冗長回路やプログラミング、抵抗値調整による設定電圧変更などに広く使用されている。シリコンヒューズを切断するために、IC(Integrated Circuit)チップには、シリコンヒューズ上の絶縁膜が周囲よりも薄く形成されてヒューズ用開口部が形成されている。
シリコンヒューズを備えたICチップにおいては、ヒューズ用開口部から水分等が浸入することによる信頼性不良や特性の経時変化が問題となる。この不具合を防止するために、従来、様々な工夫がなされてきている。その代表的な手法として、シリコンヒューズの周囲にガードリングを配置する手法がある(例えば特許文献1を参照。)。
図20、図21及び図22は、シリコンヒューズ及びガードリングを備えた従来の半導体装置を示す概略図である。図20は平面図である。図21は図20のX−X’位置での断面図である。図22は図20のY−Y’位置での断面図である。図20ではヒューズ用開口部の配置を除いて、シリコン膜パターンよりも上層側の構造の図示は省略されている。
半導体基板101上に下地絶縁膜103が形成されている。下地絶縁膜103上に、シリコン膜からなるシリコンヒューズ105、2本のシリコン配線パターン107及びシリコンガードリング109が形成されている。
2本のシリコン配線パターン107は、シリコンヒューズ105の両端に接続されている。
シリコンガードリング109は、シリコンヒューズ105を取り囲んで配置されている。シリコンガードリング109には、シリコン配線パターン107に対して絶縁するために、シリコン配線パターン107と交差する部分で、切欠き109aが設けられている。
シリコンヒューズ105、シリコン配線パターン107及びシリコンガードリング109を覆って下地絶縁膜103上にシリコン−金属配線間の層間絶縁膜111が形成されている。
シリコンガードリング109上の層間絶縁膜111に、シリコンガードリング109の配置に沿ってコンタクトホールが形成されている。そのコンタクトホール内に金属材料が埋め込まれて第1ビアガードリング113が形成されている。コンタクトホール及び第1ビアガードリング113は、第1ビアガードリング113をシリコン配線パターン107に対して絶縁するために、シリコン配線パターン107上及び切欠き109a上には形成されていない。シリコン配線パターン107上及び切欠き109a上には、コンタクトホール及び第1ビアガードリング113が形成されていないため、層間絶縁膜111が配置されている。
層間絶縁膜111上及び第1ビアガードリング113上に金属材料からなる第1金属配線ガードリング115が形成されている。第1金属配線ガードリング115は、シリコンガードリング109及び切欠き109aの配置に沿って、シリコンヒューズ105の周囲を囲って環状に形成されている。
第1金属配線ガードリング115を覆って層間絶縁膜111上に金属配線−金属配線間の層間絶縁膜117が形成されている。
層間絶縁膜117に、第1金属配線ガードリング115の配置に沿ってビアホールが形成されている。そのビアホール内に金属材料が埋め込まれて第2ビアガードリング119が形成されている。第2ビアガードリング119は第1金属配線ガードリング115の配置に沿って環状に配置されている。
層間絶縁膜117上及び第2ビアガードリング119上に金属材料からなる第2金属配線ガードリング121が形成されている。第2金属配線ガードリング121は第2ビアガードリング121の配置に沿って環状に配置されている。
第2金属配線ガードリング121上を覆って、層間絶縁膜117上に最終保護膜123が形成されている。
シリコンヒューズ105上の絶縁膜が周囲よりも薄く形成されてヒューズ用開口部125が形成されている。
従来のガードリング構造では、図21に示すように、第1ビアガードリング113は、シリコン配線パターン107との短絡を防止するために一部切り欠いた構造を有している。第1ビアガードリング113の切欠き部分には層間絶縁膜111が存在している。その層間絶縁膜111部分は、ヒューズ用開口部125から、ガードリング外に設けられた内部回路(図示は省略)への水分伝達経路となり、内部回路にICの信頼性に影響を与える要素が侵入してしまうという問題があった。
本発明は、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体基板上に形成された下地絶縁膜と、上記下地絶縁膜上に形成された第1シリコン膜パターンからなるシリコンヒューズと、上記シリコンヒューズとは異なる位置に形成された上記第1シリコン膜パターンからなり、上記シリコンヒューズの両端にそれぞれ接続された2本のシリコン配線パターンと、上記シリコン配線パターンの表面に形成されたシリコン表面絶縁膜と、上記第1シリコン膜パターンとは別途形成された第2シリコン膜パターンからなり、上記シリコンヒューズの周囲を取り囲み、一部分が上記シリコン配線パターン上を跨いで上記下地絶縁膜上に環状に形成され、上記シリコン配線パターンと交差する位置では上記シリコン表面絶縁膜によって上記シリコン配線パターンとは絶縁されている上記シリコンガードリングと、上記シリコンヒューズ、上記シリコン配線パターン及び上記シリコンガードリングを覆って上記下地絶縁膜上に形成された、上記シリコン表面絶縁膜よりも厚い膜厚の層間絶縁膜と、上記シリコンヒューズの周囲を取り囲んで上記シリコンガードリング上の上記層間絶縁膜に形成された環状のビアホールに埋め込まれた金属材料からなる環状のビアガードリングと、上記シリコンヒューズの周囲を取り囲んで上記ビアガードリング上に形成された環状の金属材料からなる金属配線ガードリングと、上記金属配線ガードリングを覆って上記層間絶縁膜上に形成された絶縁膜からなる最終保護膜と、上記ガードリングの内側で上記シリコンヒューズ上の絶縁膜が周囲よりも薄く形成されて設けられたヒューズ用開口部と、を備えている。
ここで、シリコン配線パターンの表面に形成されているシリコン表面絶縁膜は、少なくともシリコン配線パターンとシリコンガードリングが交差している部分のシリコン表面絶縁膜に形成されていればよい。
本発明の半導体装置において、上記シリコン表面絶縁膜の一例として、上記シリコン配線パターン表面が酸化されて形成された酸化シリコン膜又は窒化シリコン膜を挙げることができる。ただし、シリコン表面絶縁膜の材料は酸化シリコン膜又は窒化シリコン膜に限定されるものではない。例えば、シリコン表面絶縁膜は、シリコン配線パターン表面が酸化されて形成された酸化シリコン膜と、その酸化シリコン膜表面に形成された窒化シリコン膜からなる積層膜によって形成されていてもよい。
また、上記シリコンガードリングの外側の位置で上記下地絶縁膜上に上記シリコンガードリングとは間隔をもって形成された上記第1シリコン膜パターンからなる下部電極と、上記シリコン表面絶縁膜と同じ材料からなり、上記下部電極表面に形成された電極間絶縁膜と、上記下部電極上に上記電極間絶縁膜を介して形成された上記第2シリコン膜パターンからなる上部電極と、からなる容量素子をさらに備えているようにしてもよい。
また、上記層間絶縁膜、上記ビアホール、上記ビアガードリング及び上記金属配線ガードリングの組を複数層備えているようにしてもよい。ただし、層間絶縁膜、ビアホール、ビアガードリング及び金属配線ガードリングの組は1層であってもよい。
本発明の半導体装置では、ガードリングは、シリコンヒューズの周囲を取り囲んで環状に形成されたシリコンガードリング、ビアガードリング、及び金属配線ガードリングによって構成されている。シリコンガードリングは、シリコンヒューズの電位をガードリング外に引き出すためのシリコン配線パターンの上をシリコン表面絶縁膜を介して跨いで下地絶縁膜上に環状に形成されている。すなわち、シリコンヒューズ上の絶縁膜に設けられたヒューズ用開口部からガードリング外への水分等の伝達経路は、シリコン配線パターンとシリコンガードリングとの間に位置するシリコン表面絶縁膜部分のみである。したがって、従来技術に比べ、水分等の伝達経路の面積を小さくすることができ、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる。これにより、より信頼性が高く、特性の経時変化の少ない半導体装置を提供できる。
さらに、本発明の半導体装置によれば、ガードリングのレイアウト面積を縮小することもできる。従来のガードリングでは、図12及び図13に示すように、シリコン配線パターン107とシリコンガードリング109の短絡を防止するための切欠き109aは、写真製版工程での解像度やマスクずれ、エッチング工程でのエッチング精度などを加味して切欠き寸法に余裕を持っている。これに対し、本発明の半導体装置では、シリコン配線パターンとシリコンガードリングはシリコン配線パターン表面に形成されたシリコン表面絶縁膜によって絶縁されているので、環状に形成されたシリコンガードリングに従来技術のようには切欠きを設ける必要はない。したがって、本発明の半導体装置では、従来技術のようには、シリコン配線パターンとシリコンガードリングを絶縁するための寸法余裕を設ける必要がなく、ガードリングのレイアウト面積を縮小できる。
本発明の半導体装置において、シリコン表面絶縁膜として、シリコン配線パターン表面が酸化されて形成された酸化シリコン膜を用いれば、熱酸化による酸化シリコン膜は、層間絶縁膜用のCVD(chemical vapor deposition)法によって形成された酸化シリコン膜に比べて緻密なので、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる。さらに、シリコン配線パターン表面を酸化することによりシリコン表面絶縁膜を容易に形成できる。
また、シリコン表面絶縁膜として窒化シリコン膜を用いれば、窒化シリコン膜は酸化シリコン膜に比べて緻密な膜なので、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる。
また、シリコンガードリングの外側の位置で下地絶縁膜上にシリコンガードリングとは間隔をもって形成された第1シリコン膜パターンからなる下部電極と、シリコン表面絶縁膜と同じ材料からなり、下部電極表面に形成された電極間絶縁膜と、下部電極上に電極間絶縁膜を介して形成された第2シリコン膜パターンからなる上部電極と、からなる容量素子をさらに備えているようにすれば、製造工程を増やすことなく、同一半導体基板上に容量素子を形成できる。
また、層間絶縁膜、ビアホール、ビアガードリング及び金属配線ガードリングの組を複数層備えているようにすれば、多層金属配線構造に対応できる。
一実施例を説明するための概略的な平面図である。 図1のA−A’位置での概略的な断面図である。 図1のB−B’位置での概略的な断面図である。 他の実施例を説明するための概略的な平面図である。 図4のC−C’位置での概略的な断面図である。 図4のD−D’位置での概略的な断面図である。 さらに他の実施例を説明するための概略的な断面図である。 参考例を説明するための概略的な平面図である。 図8のE−E’位置での概略的な断面図である。 図8のF−F’位置での概略的な断面図である。 図8のG−G’位置での概略的な断面図である。 他の参考例を説明するための概略的な平面図である。 図12のH−H’位置での概略的な断面図である。 図12のI−I’位置での概略的な断面図である。 図12のJ−J’位置での概略的な断面図である。 さらに他の実施例を説明するための概略的な平面図である。 図12のK−K’位置での概略的な断面図である。 図12のL−L’位置での概略的な断面図である。 図12のM−M’位置での概略的な断面図である。 従来技術を説明するための概略的な平面図である。 図12のX−X’位置での概略的な断面図である。 図12のY−Y’位置での概略的な断面図である。
図1、図2及び図3は一実施例を説明するための概略図である。図1は平面図である。図2は図1のA−A’位置での断面図である。図3は図1のB−B’位置での断面図である。図1では、ヒューズ用開口部の配置を除いて、シリコン膜パターンよりも上層側の構造及びシリコン表面絶縁膜の図示は省略されている。
半導体基板1上に下地絶縁膜3が形成されている。下地絶縁膜3は例えばLOCOS(local oxidation of silicon)膜によって形成されている。下地絶縁膜3上に、第1シリコン膜パターンからなるシリコンヒューズ5及び2本のシリコン配線パターン7が形成されている。2本のシリコン配線パターン7は、シリコンヒューズ5の両端に接続されている。シリコンヒューズ5及びシリコン配線パターン7は、例えば膜厚が0.1〜0.5μm(マイクロメートル)のポリシリコン膜によって形成されている。
シリコンヒューズ5及びシリコン配線パターン7の表面にシリコン表面絶縁膜9が形成されている。シリコン表面酸化膜9は例えば膜厚が0.05〜0.2μmの酸化シリコン膜からなり、シリコンヒューズ5及びシリコン配線パターン7の表面が酸化されて形成されたものである。図1でのシリコン表面絶縁膜9の図示は省略されている。
下地絶縁膜3上には、第1シリコン膜パターンとは別途形成された第2シリコン膜パターンからなるシリコンガードリング11も形成されている。シリコンガードリング11は、上方から見てシリコンヒューズ5の周囲を取り囲み、一部分がシリコン配線パターン7上を跨いで環状に形成されている。シリコンガードリング11がシリコン配線パターン7と交差する位置では、シリコン配線パターン7とシリコンガードリング11はシリコン表面絶縁膜9によって互いに絶縁されている。シリコンガードリング11は、例えば膜厚が0.1〜0.5μmのポリシリコン膜によって形成されている。
シリコンヒューズ5及びシリコン配線パターン7を形成するための第1シリコン膜パターンの膜厚と、シリコンガードリング11を形成するための第2シリコン膜パターンの膜厚は、同じであってもよいし、互いに異なっていてもよい。また、の第1シリコン膜パターンの抵抗率と、第2シリコン膜パターンの抵抗率は、同じであってもよいし、互いに異なっていてもよい。
シリコンヒューズ5、シリコン配線パターン7及びシリコンガードリング11を覆って下地絶縁膜3上にシリコン−金属配線間の層間絶縁膜13が形成されている。層間絶縁膜13は例えば膜厚が0.5〜1.0μmの酸化シリコン膜、ここではBPSG(Boro-Phospho Silicate Glass)膜によって形成されている。
シリコンガードリング11上の層間絶縁膜13にコンタクトホール15が形成されている。コンタクトホール15は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。コンタクトホール15内に例えばタングステン等の金属材料が埋め込まれて第1ビアガードリング17が形成されている。第1ビアガードリング17は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。
層間絶縁膜13上及び第1ビアガードリング17上に金属材料からなる第1金属配線ガードリング19が形成されている。第1金属配線ガードリング19は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。第1金属配線ガードリング19は例えば膜厚が0.5〜1.0μmのアルミニウムによって形成されている。
第1金属配線ガードリング19を覆って層間絶縁膜13上に金属配線−金属配線間の層間絶縁膜21が形成されている。
第1金属配線ガードリング19上の層間絶縁膜21にビアホール23が形成されている。ビアホール23は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。
ビアホール23内及び層間絶縁膜21上に金属材料膜が形成されて、ビアホール23内に第2ビアガードリング25が形成され、第2ビアガードリング25上及び層間絶縁膜21上に第2金属配線ガードリング27が形成されている。第2ビアガードリング25及び第2金属配線ガードリング27は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。第2ビアガードリング25及び第2金属配線ガードリング27は例えば膜厚が0.5〜1.0μmのアルミニウムによって形成されている。ここでは、第2ビアガードリング25及び第2金属配線ガードリング27が同一材料によって形成されているが、第2ビアガードリング25及び第2金属配線ガードリング27は別々の材料によって形成されていてもよい。
第2金属配線ガードリング27上を覆って、層間絶縁膜21上に最終保護膜29が形成されている。最終保護膜29は例えば酸化シリコン膜と窒化シリコン膜の積層膜、又は窒化シリコン膜の単層膜によって形成されている。
シリコンヒューズ5上の絶縁膜が周囲よりも薄く形成されてヒューズ用開口部31が形成されている。この実施例では、ヒューズ用開口部31は、最終保護膜29及び層間絶縁膜21に設けられた貫通孔、及びその貫通孔の下の層間絶縁膜13表面に設けられた凹部によって形成されている。ここで、ヒューズ用開口部31の深さは任意である。例えば、ヒューズ用開口部31は下地絶縁膜3表面が露出する深さに形成されていてもよい。この場合、シリコンヒューズ5の表面に形成されたシリコン表面酸化膜9が酸化シリコン膜によって形成されているときには、ヒューズ用開口部31の形成時にシリコン表面酸化膜9も除去されてシリコンヒューズ5表面はヒューズ用開口部31内に露出する。また、シリコンヒューズ5の表面に形成されたシリコン表面酸化膜9が窒化シリコン膜によって形成されているときには、ヒューズ用開口部31の形成時にシリコン表面酸化膜9がエッチング保護膜として機能して、ヒューズ用開口部31内にシリコン表面酸化膜9表面は露出するが、シリコンヒューズ5表面は露出しない。
図1、図2及び図3では図示していない領域で、半導体基板1上や下地絶縁膜3上にトランジスタや容量素子、抵抗素子などの半導体素子が形成され、内部回路等が形成されている。また、図1、図2及び図3では図示していない領域には、ビアガードリング11,25や金属配線ガードリング19,27と同時に形成されたビアや金属配線パターンも形成されている。
この実施例では、シリコンガードリング11、第1ビアガードリング15、第1金属配線ガードリング17、第2ビアガードリング及び第2金属配線ガードリング27は、シリコンヒューズ5及びヒューズ用開口部31の周囲を取り囲んで環状に形成されている。ヒューズ用開口部31からガードリング外への水分等の伝達経路は、シリコン配線パターン7とシリコンガードリング11との間に位置するシリコン表面絶縁膜9部分のみである。したがって、従来技術に比べ、水分等の伝達経路の面積を小さくすることができ、ヒューズ用開口部31からガードリング外への水分等の伝達をより強固に防止できる。
さらに、シリコン表面絶縁膜9は、シリコン表面が酸化されて形成されたものなので、層間絶縁膜13を構成する酸化シリコン膜に比べて緻密なので、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる。
さらに、従来技術のようには、シリコン配線パターンとシリコンガードリングを絶縁するための寸法余裕を設ける必要がなく、ガードリングのレイアウト面積を縮小できる。
この実施例では、シリコン表面絶縁膜9はシリコンヒューズ5表面及びシリコン配線パターン7表面に形成されているが、本発明の半導体装置において、シリコン表面絶縁膜は少なくともシリコンガードリング直下のシリコン配線パターン表面に形成されていればよい。例えば、上記実施例において、シリコンヒューズ5表面にはシリコン表面絶縁膜9が形成されていなくてもよい。
また、シリコン表面酸化膜9として膜厚が例えば0.05〜0.2μmのHTO(High Temperature Oxide)膜を用いてもよい。HTO膜は層間絶縁膜13を構成する酸化シリコン膜に比べて緻密なので、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる。
シリコン表面酸化膜9として窒化シリコン膜を用いることもできる。シリコン表面絶縁膜9として窒化シリコン膜を用いた場合、窒化シリコン膜は酸化シリコン膜よりも緻密な膜なので、酸化シリコン膜を用いる場合に比べて、より強固にヒューズ用開口部31からガードリング外への水分等の伝達を防止できる。この場合、窒化シリコン膜の膜厚は例えば0.05〜0.2μmである。窒化シリコン膜からなるシリコン表面酸化膜9は、シリコンヒューズ5及びシリコン配線パターン7を形成した後、LPCVD(low pressure CVD)法によりシリコンヒューズ5及びシリコン配線パターン7を覆って下地絶縁膜3上に窒化シリコン膜を所望の膜厚に形成し、その窒化シリコン膜をパターニングすることによって形成できる。
また、シリコン表面酸化膜9として下層が酸化シリコン膜、上層が窒化シリコン膜の積層膜を用いることもできる。
また、シリコン表面絶縁膜が窒化シリコン膜、又は酸化シリコン膜と窒化シリコン膜の積層膜によって形成されている場合、その窒化シリコン膜は第1シリコン膜表面から下地絶縁膜上を介してシリコンガードリング下にわたって形成されていてもよい。この態様の一実施例を図4〜図6を参照して説明する。
図4、図5及び図6は他の実施例を説明するための概略図である。図4は平面図である。図5は図4のC−C’位置での断面図である。図6は図4のD−D’位置での断面図である。図4では、ヒューズ用開口部の配置を除いて、シリコン膜パターンよりも上層側の構造及びシリコン表面絶縁膜の図示は省略されている。図1〜図3と同じ部分には同じ符号を付し、それらの部分の説明は省略する。
この実施例では、第1シリコン膜パターンからなるシリコンヒューズ5及びシリコン配線パターン7の表面に窒化シリコン膜からなるシリコン表面絶縁膜33が形成されている。シリコン表面絶縁膜33を構成する窒化シリコン膜の膜厚は例えば0.05〜0.2μmである。
シリコン表面絶縁膜33は、ガードリングの内側の全面で、シリコンヒューズ5及びシリコン配線パターン7の表面から下地絶縁膜3表面にわたって形成されている。シリコン表面絶縁膜33は下地絶縁膜3とシリコンガードリング11の間にも形成されている。これにより、下地酸化膜3を介したヒューズ用開口部31からガードリング外への水分等の伝達経路を遮断でき、より強固にヒューズ用開口部31からガードリング外への水分等の伝達を防止できる。
この実施例では、シリコン表面絶縁膜33を形成するための窒化シリコン膜を形成した後、窒化シリコン膜のパターニングを行なっていないので、ガードリング外の下地酸化膜3表面にもシリコン表面絶縁膜33が形成されている。これにより、窒化シリコン膜をパターニングする場合に比べて製造工程を少なくできる。ただし、この窒化シリコン膜を、シリコンガードリング11直下の領域を含むガードリングの内側の領域に窒化シリコン膜を残すように、パターニングしてもよい。
また、シリコン表面酸化膜9として下層が酸化シリコン膜、上層が窒化シリコン膜の積層膜を用いた場合、窒化シリコン膜直下のシリコンヒューズ5表面及びシリコン配線パターン7表面に酸化シリコン膜が形成される。
図7はさらに他の実施例を説明するための概略的な断面図である。図1〜図3と同じ部分には同じ符号を付し、それらの部分の説明は省略する。
この実施例では、ガードリング外の下地絶縁膜3上に、ポリシリコン抵抗素子35と2層ポリシリコン容量素子37が形成されている。
抵抗素子35は、シリコンガードリング11と同時に形成された第2シリコン膜パターンによって構成されている。
容量素子37は、下部電極39と、下部電極39表面に形成された電極間絶縁膜41と、下部電極39上に電極間絶縁膜41を介して形成された上部電極43によって形成されている。下部電極39はシリコンヒューズ5と同時に形成された第1シリコン膜パターンによって形成されている。電極間絶縁膜41は下部電極39の表面にシリコン表面絶縁膜9と同時に形成された酸化シリコン膜又は窒化シリコン膜によって形成されている。上部電極43はシリコンガードリング11及び抵抗素子35と同時に形成された第2シリコン膜パターンによって形成されている。
シリコンガードリング11、抵抗素子35及び上部電極43を形成している第2シリコン膜パターンは、シリコンヒューズ5及び下部電極39を形成している第1ポリシリコン膜パターンに比べて厚みが薄く形成されている。これにより、第2シリコン膜パターンとして高濃度キャリアを有するものを用いても、抵抗素子35で高抵抗を得ることができる。ただし、第1ポリシリコン膜パターン及び第2シリコン膜パターンの膜厚は、同じであってもよいし、第1ポリシリコン膜パターンの方が薄くてもよい。
この実施例では、第2ポリシリコン膜パターンを用いて抵抗素子35を形成しているが、第1ポリシリコン膜パターンを用いてポリシリコン抵抗素子を形成することもできる。
また、シリコン表面絶縁膜9及び電極間絶縁膜41として、図4〜図6を参照して説明したシリコン表面絶縁膜33を用いることもできる。
図8〜図11は参考例を説明するための概略図である。図8は平面図である。図9は図8のE−E’位置での断面図である。図10は図8のF−F’位置での断面図である。図11は図8のG−G’位置での断面図である。図8では、ヒューズ用開口部の配置及びヒューズ用第1金属配線パターンを除いて、シリコン膜パターンよりも上層側の構造及びシリコン表面絶縁膜の図示は省略されている。図1〜図3と同じ機能を果たす部分には同じ符号を付す。
半導体基板1上に下地絶縁膜3が形成されている。下地絶縁膜3上に、同時に形成されたシリコン膜パターンからなるシリコンヒューズ5、2本のシリコン配線パターン7及びシリコンガードリング45が形成されている。2本のシリコン配線パターン7は、シリコンヒューズ5の両端に接続されている。シリコンガードリング45は、上方から見てシリコンヒューズ5及びシリコン配線パターン7の周囲を取り囲んで環状に形成されている。
半導体基板1の表面側に、2本の拡散層配線47が形成されている。拡散層配線47はシリコンガードリング45の下を通ってシリコンガードリング45の内側から外側にまたがって形成されている。
シリコンヒューズ5、シリコン配線パターン7及びシリコンガードリング45を覆って下地絶縁膜3上にシリコン−金属配線間の層間絶縁膜13が形成されている。
シリコンガードリング45上の層間絶縁膜13にコンタクトホール15及び第1ビアガードリング17が形成されている。コンタクトホール15及び第1ビアガードリング17は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。層間絶縁膜13上及び第1ビアガードリング17上に第1金属配線ガードリング19が形成されている。
2本のシリコン配線パターン7上の層間絶縁膜13にそれぞれコンタクトホール49が形成されている。シリコンガードリング45の内側で2本の拡散層配線47上の下地絶縁膜3及び層間絶縁膜13にそれぞれコンタクトホール51が形成されている。コンタクトホール49,51内に金属材料が埋め込まれてビア53,55が形成されている。ビア53,55は第1ビアガードリング17と同時に形成されたものである。
第1金属配線ガードリング19の内側で、層間絶縁膜13上及びビア53,55上に、シリコン配線パターン7と拡散層配線47を電気的に接続するための第1金属配線パターン57が2本形成されている。第1金属配線パターン57は第1金属配線ガードリング19と同時に形成されたものである。シリコンヒューズ5の電位は、シリコン配線パターン7、ビア53、第1金属配線パターン57、ビア55及び拡散層配線47を介してガードリング外に引き出されている。
第1金属配線ガードリング19及び第1金属配線パターン57を覆って層間絶縁膜13上に金属配線−金属配線間の層間絶縁膜21が形成されている。
第1金属配線ガードリング19上の層間絶縁膜21にビアホール23及び第2ビアガードリング25が形成されている。第2ビアガードリング25上及び層間絶縁膜21上に第2金属配線ガードリング27が形成されている。ビアホール23、第2ビアガードリング25及び第2金属配線ガードリング27は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。
第2金属配線ガードリング27上を覆って、層間絶縁膜21上に最終保護膜29が形成されている。
シリコンヒューズ5上の絶縁膜が周囲よりも薄く形成されてヒューズ用開口部31が形成されている。
この参考例では、シリコンヒューズ5の電位が下地絶縁膜3直下に設けられた拡散層配線47を介してガードリング外に引き出されていることにより、シリコンガードリング45は、シリコンヒューズ5及びヒューズ用開口部31の周囲を取り囲んで環状に形成されている。これにより、ヒューズ用開口部31からガードリング外への水分等の伝達経路は遮断されている。したがって、従来技術に比べて、ヒューズ用開口部31からガードリング外への水分等の伝達をより強固に防止できる。
図12〜図15は、他の参考例を説明するための概略図である。図12は平面図である。図13は図12のH−H’位置での断面図である。図14は図12のI−I’位置での断面図である。図15は図12のJ−J’位置での断面図である。図12では、ヒューズ用開口部の配置を除いて、シリコン膜パターンよりも上層側の構造及びシリコン表面絶縁膜の図示は省略されている。図1〜図3と同じ機能を果たす部分には同じ符号を付す。
半導体基板1上に下地絶縁膜3が形成されている。半導体基板1及び下地絶縁膜3に2本のトレンチ59が形成されている。トレンチ59は、下地絶縁膜3、及び半導体基板1の表面側の一部分が除去されて形成されている。
下地絶縁膜3上に、第1シリコン膜パターンからなるシリコンヒューズ5が形成されている。下地絶縁膜3上及びトレンチ59内にシリコン配線パターン61が形成されている。シリコン配線パターン61は2本設けられている。2本のシリコン配線パターン61は、シリコンヒューズ5の両端に接続されている。
シリコンヒューズ5及びシリコン配線パターン61の表面にシリコン表面絶縁膜9が形成されている。シリコン表面酸化膜9はシリコンヒューズ5及びシリコン配線パターン61の表面が酸化されて形成されたものである。図12でのシリコン表面絶縁膜9の図示は省略されている。
下地絶縁膜3上には、第1シリコン膜パターンとは別途形成された第2シリコン膜パターンからなるシリコンガードリング11も形成されている。シリコンガードリング11は、上方から見てシリコンヒューズ5の周囲を取り囲み、一部分がシリコン配線パターン61上を跨いで環状に形成されている。シリコンガードリング11がシリコン配線パターン61と交差する位置では、シリコン配線パターン61とシリコンガードリング11はシリコン表面絶縁膜9によって互いに絶縁されている。
シリコンガードリング11上の層間絶縁膜13にコンタクトホール15及び第1ビアガードリング17が形成されている。コンタクトホール15及び第1ビアガードリング17は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。層間絶縁膜13上及び第1ビアガードリング17上に第1金属配線ガードリング19が形成されている。
第1金属配線ガードリング19を覆って層間絶縁膜13上に金属配線−金属配線間の層間絶縁膜21が形成されている。
第1金属配線ガードリング19上の層間絶縁膜21にビアホール23及び第2ビアガードリング25が形成されている。第2ビアガードリング25上及び層間絶縁膜21上に第2金属配線ガードリング27が形成されている。ビアホール23、第2ビアガードリング25及び第2金属配線ガードリング27は、上方から見てシリコンヒューズ5の周囲を取り囲んで環状に形成されている。
第2金属配線ガードリング27上を覆って、層間絶縁膜21上に最終保護膜29が形成されている。
シリコンヒューズ5上の絶縁膜が周囲よりも薄く形成されてヒューズ用開口部31が形成されている。
この参考例では、シリコンガードリング11、第1ビアガードリング15、第1金属配線ガードリング17、第2ビアガードリング及び第2金属配線ガードリング27は、シリコンヒューズ5及びヒューズ用開口部31の周囲を取り囲んで環状に形成されている。ヒューズ用開口部31からガードリング外への水分等の伝達経路は、シリコン配線61とシリコンガードリング11との間に位置するシリコン表面絶縁膜9部分のみである。したがって、従来技術に比べ、水分等の伝達経路の面積を小さくすることができ、ヒューズ用開口部31からガードリング外への水分等の伝達をより強固に防止できる。
さらに、シリコン表面絶縁膜9は、シリコン表面が酸化されて形成されたものなので、層間絶縁膜13を構成する酸化シリコン膜に比べて緻密なので、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる。
この参考例では、シリコン表面絶縁膜9はシリコンヒューズ5表面及びシリコン配線パターン61表面に形成されているが、シリコン表面絶縁膜は少なくともシリコンガードリング直下のシリコン配線パターン表面に形成されていればよい。例えば、上記参考例において、シリコンヒューズ5表面にはシリコン表面絶縁膜9が形成されていなくてもよい。
また、この参考例において、シリコン表面酸化膜9として、図1〜図3を参照して説明した実施例や図4〜図6を参照して説明した実施例と同様に窒化シリコン膜を用いることもできる。また、酸化シリコン膜と窒化シリコン膜の積層膜を用いることもできる。
また、この参考例において、トレンチ59の深さは任意である。例えば、トレンチ59は下地絶縁膜3のみに形成され、半導体基板1に到達していなくてもよい。
上記の実施例及び参考例において、シリコンヒューズ5に替えて金属材料からなる金属ヒューズを用いることもできる。その一態様を図16〜図19を参照して説明する。
図16〜図19は、さらに他の実施例を説明するための概略図である。図16は平面図である。図17は図16のK−K’位置での断面図である。図18は図16のL−L’位置での断面図である。図19は図16のM−M’位置での断面図である。図16では、ヒューズ用開口部の配置及び金属ヒューズの図示を除いて、シリコン膜パターンよりも上層側の構造の図示は省略されている。図1〜図3と同じ部分には同じ符号を付し、それらの部分の説明は省略する。
この実施例では、図1〜図3を参照して説明した上記実施例と比べて、シリコンヒューズ5が設けられていない。
ガードリングの内側で、シリコン配線パターン7上の層間絶縁膜13上に、ビアホール15と同時に形成されたビアホール63が形成されている。ビアホール63は2本のシリコン配線パターン7上にそれぞれ形成されている。ビアホール63内に第1ビアガードリング17と同時に形成されたビア65が形成されている。
ガードリングの内側で、層間絶縁膜13上に金属ヒューズ67が形成され、層間絶縁膜13上及びビア65上に第1金属配線パターン69が形成されている。第1金属配線パターン69は、2つのビア65上にそれぞれ設けられ、2本形成されている。2本の第1金属配線パターン69は金属ヒューズ67の両端に接続されている。
金属ヒューズ67の電位は、第1金属配線パターン69、ビア65及びシリコン配線パターン7を介して、ガードリング外に引き出されている。
金属ヒューズ67を用いた構成は、上記実施例及び上記参考例のいずれにも適用できる。金属ヒューズは第1層目の金属配線層に形成されたものに限定されない。金属ヒューズは、第2層目の金属配線層に形成されたものであってもよいし、金属配線用のパターンとは別途設けられた金属膜パターン、例えば金属抵抗体を形成するための金属膜パターンによって形成されていてもよい。
以上、本発明の実施例及び参考例を説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
例えば、2層金属配線構造の半導体装置を用いて上記実施例及び参考例を説明しているが、本発明の半導体装置及び上記参考例の半導体装置は、1層金属配線構造又は3層以上の金属配線構造の半導体装置にも適用できる。
本発明は、シリコンヒューズ、及びシリコンヒューズ上の絶縁膜に形成されたヒューズ用開口部を備えた半導体装置に適用できる。
3 下地絶縁膜
5 シリコンヒューズ
7 シリコン配線パターン
9 シリコン表面絶縁膜
11 シリコンガードリング
13 シリコン−金属配線間の層間絶縁膜
15 コンタクトホール
17 第1ビアガードリング
19 第1金属配線ガードリング
21 金属配線−金属配線間の層間絶縁膜
23 ビアホール
25 第2ビアガードリング
27 第2金属配線ガードリング
29 最終保護膜
31 ヒューズ用開口部
33 窒化シリコン膜からなるシリコン表面絶縁膜
35 抵抗素子
37 容量素子
39 下部電極
41 電極間絶縁膜
43 上部電極
第2695548号公報

Claims (5)

  1. 半導体基板上に形成された下地絶縁膜と、
    前記下地絶縁膜上に形成された第1シリコン膜パターンからなるシリコンヒューズと、
    前記シリコンヒューズとは異なる位置に形成された前記第1シリコン膜パターンからなり、前記シリコンヒューズの両端にそれぞれ接続された2本のシリコン配線パターンと、
    前記シリコン配線パターンの表面に形成されたシリコン表面絶縁膜と、
    前記第1シリコン膜パターンとは別途形成された第2シリコン膜パターンからなり、上方から見て前記シリコンヒューズの周囲を取り囲み、一部分が前記シリコン配線パターン上を跨いで前記下地絶縁膜上に環状に形成され、前記シリコン配線パターンと交差する位置では前記シリコン表面絶縁膜によって前記シリコン配線パターンとは絶縁されている前記シリコンガードリングと、
    前記シリコンヒューズ、前記シリコン配線パターン及び前記シリコンガードリングを覆って前記下地絶縁膜上に形成された、前記シリコン表面絶縁膜よりも厚い膜厚の層間絶縁膜と、
    上方から見て前記シリコンヒューズの周囲を取り囲んで前記シリコンガードリング上の前記層間絶縁膜に形成された環状のビアホールに埋め込まれた金属材料からなる環状のビアガードリングと、
    上方から見て前記シリコンヒューズの周囲を取り囲んで前記ビアガードリング上に形成された環状の金属材料からなる金属配線ガードリングと、
    前記金属配線ガードリングを覆って前記層間絶縁膜上に形成された絶縁膜からなる最終保護膜と、
    前記ガードリングの内側で前記シリコンヒューズ上の絶縁膜が周囲よりも薄く形成されて設けられたヒューズ用開口部と、を備え
    前記シリコン表面絶縁膜は、シリコン配線パターン表面が酸化されて形成された酸化シリコン膜である半導体装置。
  2. 半導体基板上に形成された下地絶縁膜と、
    前記下地絶縁膜上に形成された第1シリコン膜パターンからなるシリコンヒューズと、
    前記シリコンヒューズとは異なる位置に形成された前記第1シリコン膜パターンからなり、前記シリコンヒューズの両端にそれぞれ接続された2本のシリコン配線パターンと、
    前記シリコン配線パターンの表面に形成されたシリコン表面絶縁膜と、
    前記第1シリコン膜パターンとは別途形成された第2シリコン膜パターンからなり、上方から見て前記シリコンヒューズの周囲を取り囲み、一部分が前記シリコン配線パターン上を跨いで前記下地絶縁膜上に環状に形成され、前記シリコン配線パターンと交差する位置では前記シリコン表面絶縁膜によって前記シリコン配線パターンとは絶縁されている前記シリコンガードリングと、
    前記シリコンヒューズ、前記シリコン配線パターン及び前記シリコンガードリングを覆って前記下地絶縁膜上に形成された、前記シリコン表面絶縁膜よりも厚い膜厚の層間絶縁膜と、
    上方から見て前記シリコンヒューズの周囲を取り囲んで前記シリコンガードリング上の前記層間絶縁膜に形成された環状のビアホールに埋め込まれた金属材料からなる環状のビアガードリングと、
    上方から見て前記シリコンヒューズの周囲を取り囲んで前記ビアガードリング上に形成された環状の金属材料からなる金属配線ガードリングと、
    前記金属配線ガードリングを覆って前記層間絶縁膜上に形成された絶縁膜からなる最終保護膜と、
    前記ガードリングの内側で前記シリコンヒューズ上の絶縁膜が周囲よりも薄く形成されて設けられたヒューズ用開口部と、を備え、
    前記シリコンガードリングの外側の位置で前記下地絶縁膜上に前記シリコンガードリングとは間隔をもって形成された前記第1シリコン膜パターンからなる下部電極と、
    前記シリコン表面絶縁膜と同じ材料からなり、前記下部電極表面に形成された電極間絶縁膜と、
    前記下部電極上に前記電極間絶縁膜を介して形成された前記第2シリコン膜パターンからなる上部電極と、からなる容量素子をさらに備えている半導体装置。
  3. 前記シリコン表面絶縁膜は、シリコン配線パターン表面が酸化されて形成された酸化シリコン膜である請求項に記載の半導体装置。
  4. 前記シリコン表面絶縁膜は窒化シリコン膜である請求項に記載の半導体装置。
  5. 前記層間絶縁膜、前記ビアホール、前記ビアガードリング及び前記金属配線ガードリングの組を複数層備えている請求項1から4のいずれか一項に記載の半導体装置。
JP2009170762A 2009-07-22 2009-07-22 半導体装置 Expired - Fee Related JP5521422B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009170762A JP5521422B2 (ja) 2009-07-22 2009-07-22 半導体装置
US12/840,872 US8426942B2 (en) 2009-07-22 2010-07-21 Semiconductor device with a fuse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009170762A JP5521422B2 (ja) 2009-07-22 2009-07-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2011029246A JP2011029246A (ja) 2011-02-10
JP5521422B2 true JP5521422B2 (ja) 2014-06-11

Family

ID=43496532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009170762A Expired - Fee Related JP5521422B2 (ja) 2009-07-22 2009-07-22 半導体装置

Country Status (2)

Country Link
US (1) US8426942B2 (ja)
JP (1) JP5521422B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6009139B2 (ja) * 2010-06-22 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6291760B2 (ja) * 2012-09-18 2018-03-14 株式会社リコー 熱電対、サーモパイル、赤外線センサー及び赤外線センサーの製造方法
JP6620024B2 (ja) * 2015-03-12 2019-12-11 エイブリック株式会社 半導体装置
US20160374203A1 (en) * 2015-06-19 2016-12-22 Mersen Usa Newburyport-Ma, Llc Printed circuit board via fuse
US10643006B2 (en) * 2017-06-14 2020-05-05 International Business Machines Corporation Semiconductor chip including integrated security circuit
US10784195B2 (en) * 2018-04-23 2020-09-22 Globalfoundries Inc. Electrical fuse formation during a multiple patterning process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6065545A (ja) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
JP2720836B2 (ja) * 1995-06-29 1998-03-04 日本電気株式会社 半導体装置
JP3572738B2 (ja) * 1995-08-31 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4015704B2 (ja) * 1997-10-13 2007-11-28 富士通株式会社 ヒューズを有する半導体装置およびその製造方法
KR100463047B1 (ko) * 2002-03-11 2004-12-23 삼성전자주식회사 반도체 장치의 퓨즈 박스 및 그 제조방법
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR100534096B1 (ko) * 2003-06-24 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역 및 그 제조방법
JP4603281B2 (ja) * 2004-03-31 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2009009973A (ja) 2007-06-26 2009-01-15 Ricoh Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20110018092A1 (en) 2011-01-27
JP2011029246A (ja) 2011-02-10
US8426942B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
JP6075114B2 (ja) 半導体装置および半導体装置の製造方法
JP5055768B2 (ja) 半導体装置及びその製造方法
JP5521422B2 (ja) 半導体装置
JP6376750B2 (ja) 半導体装置および半導体装置の製造方法
US9099464B2 (en) Semiconductor device having capacitor capable of reducing additional processes and its manufacture method
JP5544812B2 (ja) 半導体装置
US9881868B2 (en) Semiconductor device
JP2009111013A (ja) 半導体装置
WO2019198613A1 (ja) 半導体装置およびその製造方法
JP2004241762A (ja) 半導体装置
JP2010135572A (ja) 半導体装置
JP2007013211A (ja) 半導体装置
JP5412071B2 (ja) 半導体装置
JP2007299939A (ja) 半導体装置
JP2007214284A (ja) 半導体装置
KR100571401B1 (ko) 반도체 소자의 커패시터 형성 방법
JP2020065075A (ja) 半導体装置
JP2002368100A (ja) 半導体装置
US8164197B2 (en) Semiconductor device having multilayer interconnection structure
JP5775139B2 (ja) 半導体装置
JP2018186285A (ja) 半導体装置
JP4162531B2 (ja) 半導体集積回路装置及びその製造方法
JP2005129816A (ja) Mim容量素子を備えた半導体装置とその製造方法
JP2005116688A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140324

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees