JP6620024B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6620024B2
JP6620024B2 JP2016007338A JP2016007338A JP6620024B2 JP 6620024 B2 JP6620024 B2 JP 6620024B2 JP 2016007338 A JP2016007338 A JP 2016007338A JP 2016007338 A JP2016007338 A JP 2016007338A JP 6620024 B2 JP6620024 B2 JP 6620024B2
Authority
JP
Japan
Prior art keywords
fuse element
semiconductor device
insulating film
film
lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016007338A
Other languages
English (en)
Other versions
JP2016171305A (ja
Inventor
行宏 井村
行宏 井村
吉孝 木村
吉孝 木村
勝 秋野
勝 秋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to TW105106327A priority Critical patent/TWI682519B/zh
Priority to CN201610136210.2A priority patent/CN105977238B/zh
Priority to US15/065,977 priority patent/US9818691B2/en
Priority to KR1020160029449A priority patent/KR20160110242A/ko
Publication of JP2016171305A publication Critical patent/JP2016171305A/ja
Application granted granted Critical
Publication of JP6620024B2 publication Critical patent/JP6620024B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Description

本発明は、半導体装置に関し、特に、切断することにより回路構成の変更を可能とするヒューズ素子を有する半導体装置およびその製造方法に関する。
半導体装置の製造において、前工程とも言われるウェハ製造工程が終了した後に、例えばレーザーを用いて、例えばポリシリコンや金属を用いたヒューズ素子を切断することで回路構成の変更を行なう工程があり、後工程の一部を占めている。本工程では、半導体装置の電気特性を測定した後に、抵抗の値を補正することで所望の特性を得ることができ、アナログ特性が重要視される半導体装置において特に有効な製造工程となっている。
この工程において、ヒューズ素子はレーザーにおいて安定的に切断ができること及び、耐腐食性が高いことが要求される。従来、半導体装置の上部には絶縁性の保護膜を形成しており、外部からの水分侵入等を防止する等の目的で例えばシリコン窒化膜が使用される。しかし、ヒューズ素子に関しては、後にレーザー照射により切断を行なうことを想定しているので、十分な厚さのシリコン窒化膜を配置することができない。これはシリコン窒化膜が機械的にも丈夫であり、レーザー照射により容易にはヒューズ素子と同時に破壊されないからである。そのため一般にはヒューズ素子上方の保護膜を除去するので、ヒューズ素子上では保護膜が開口された状態となる。さらに、保護膜の下の絶縁膜もヒューズ切断に適した所望の厚さとなるよう除去されるので、ヒューズ素子の上には配線を分離するための酸化膜を主とする絶縁膜が僅かに残っているだけである。ヒューズ素子は水分浸入による影響を受けやすい状態となり、耐腐食性を向上させることが必要となる。
特許文献1では、ヒューズ素子上に少なくとも側面、もしくは側面および側面よりも薄く上部にシリコン窒化膜やシリコン酸窒化膜などの耐湿性絶縁膜を形成し、耐腐食性を向上させる方法が提示されている。
しかし、上述の従来の技術においては、以下の課題が挙げられる。基本的に水分はヒューズ素子上の保護膜が除去されている部分から進入するのに対し、耐湿性絶縁膜はヒューズ素子上部に配置しないもしくは薄く形成する方法となっている。その為、上部の保護が不十分となる。さらに耐湿性絶縁膜として、シリコン窒化膜やシリコン酸窒化膜を使用する為、照射されたレーザー光を吸収しヒューズ切断のための条件が厳しくなる。この方法では、耐湿性向上とレーザーによるヒューズ素子切断の安定性がトレードオフの関係にあり、両者を満たす条件を得るのが難しい。本技術は未切断のヒューズ素子を念頭に置いており、レーザーによる切断を行なったヒューズ素子に関しては、効果が少ない構成となるからである。切断されたヒューズ素子は断面にヒューズ素子が露出することになり、腐食が発生してしまう。切断面からヒューズ素子の腐食が発生し、ヒューズ素子が膨張することによって、ヒューズ素子上の絶縁膜に亀裂が入ることになる。さらに亀裂が水分の進入経路となり、腐食が半導体装置の内部へ進行するという問題が出てしまう。
特開2011−49252号公報
本発明は、上記課題に鑑みてなされ、ヒューズ素子の上部には切断に適した厚さの絶縁膜があることで、均一な切断を可能とし、最上部には一様な厚さのシリコン窒化膜があることで、ヒューズ素子を切断した部分からの腐食の進行を抑制することを可能とするヒューズ素子を有する半導体装置を提供する。
課題を解決するために、本発明の半導体装置の表面は一様な厚さのシリコン窒化膜で覆われ、シリコン窒化膜とヒューズ素子との間には金属の格子からなるネットがありヒューズ素子の破壊を容易にする構造となっている。レーザー光を半導体装置の裏面から照射し、半導体装置の表面に設けられた酸化膜上に形成されたヒューズにおいてレーザー光を集光し、ヒューズを切断することが可能な半導体装置とした。
本発明によれば、ヒューズ素子のレーザーによる切断後に、切断面からヒューズ素子が露出しないので、ヒューズ素子が腐食される可能性は極めて小さくなる。新たな水分浸入の経路の発生を抑制し、半導体装置内部への水分侵入による腐食の進行が発生しにくいヒューズ素子を提供することが可能となる。
本発明の半導体装置の第一の実施形態を示す図である。(a)は平面図、(b)は(a)における切断面A−Aに沿った断面図である。 本発明の半導体装置の第二の実施形態を示す断面図である。 本発明の半導体装置の第三の実施形態を示す平面図である。 本発明の半導体装置の第四の実施形態を示す平面図である。
以下、本発明の様々な実施形態について、図面を参照して説明する。
図1は、本発明における半導体装置の第一の実施形態を表す図である。図1(a)は平面図であり、図1(b)は図1(a)の切断面A−Aに沿った断面図である。
図1(a)に示すように、複数のヒューズ素子3がフィールド酸化膜2の上に並列に配置され、ヒューズ素子3の両端は端子3a、3bとなっている。この端子から各々のヒューズ素子は回路に接続される。回路は端子3aと3bの間に電流が流れるか流れないかを判断する。ヒューズ素子3に流れる電流の向きに垂直な方向のヒューズ素子の寸法をヒューズ素子の幅と称する。図1(a)では端子3a、3bを結ぶ方向に垂直な方向がヒューズ素子の幅となる。本実施例ではヒューズ素子はポリシコンを例として説明する。ヒューズ素子の材料として金属を用いる場合もまったく同様に本発明を実施できることは言うまでも無い。
ヒューズ素子3の中心を含む領域はレーザーによる切断に適した膜厚とするために、開口領域9が配置されている。開口領域は層間膜に設けられた凹部であり、層間膜が除去され薄くなっている領域である。ヒューズ素子3の両端の端子を除く部分は開口領域9の底部の下に配置された形となる。開口領域9には半導体装置の表面を保護するための一様な厚さのシリコン窒化膜6が層間膜の表面に全面に渡って形成されている。ヒューズ素子3の周囲にはシリコン窒化膜6が開口されている領域はない。後で説明するように、ヒューズ素子3を切断するためのレーザー光は半導体装置の裏面から照射されるので、シリコン窒化膜6を開口領域全面に形成することができる。
開口領域9を覆うシリコン窒化膜6の下には金属からなる格子5が配置されている。格子5は、例えば、最下層の配線を構成する金属を用いて形成することが可能である。もちろん、他の層の配線を構成する金属を用いても良い。本実施例では格子は正方格子であり一辺の長さがLの正方形の窓10を有している。ここで、窓の一辺の長さLはヒューズ素子3の切断に用いるレーザー光の波長より短くする。これは、裏面からヒューズ素子3に向けて照射されるレーザー光を閉じ込め、他の領域にレーザー光が侵入するのを防ぐためである。全面を覆わずに格子としたのは、レーザーにより切断されるヒューズ素子の部分が急激に膨張できる余地を残すためである。さらに、格子5はネットとして切断箇所の膨張、破裂を可塑変形することで受け止める。
さらに、図1(b)に示すように、複数のヒューズ素子3が形成されたフィールド酸化膜2は半導体基板1の表面に設けられている。ヒューズ素子3は中間絶縁膜4により側面と上面とを覆われている。本図からわかるように、開口領域9は、層間膜7に設けられた凹部であり、層間膜7に設けられた側面9aおよび層間膜7が除去され薄くなっている領域である底部9bを有している。半導体装置の表面に配置された、例えばシリコン酸化膜のような金属配線を絶縁分離するための層間膜7がほとんど除去された領域となっている。そして、シリコン窒化膜6は開口領域9の表面に全面に渡って形成されている。シリコン窒化膜6は厚い層間膜7の上においても開口領域9の側面および底部においても一様な厚さを有している。
格子5は、レーザー光を閉じ込めるだけではなく、層間膜7をエッチングにより除去して、所望の量を残すときのモニターとなっている。開口領域9をエッチングにより形成するときには、格子5を形成している金属をモニターすれば、格子5とその間を埋めている層間膜7aを残すことができる。こうすることで、ヒューズ素子3の上に形成される層間膜の厚さを均一性に制御することができ、レーザーによる切断条件を均一に保つことが可能となる。この結果、格子の窓10は層間膜7aによりほぼ埋められている。格子5の上部表面5aは層間膜7が除去されているので、開口領域9の底部9bに露出している。そのために格子の上面5aは、シリコン窒化膜6と接している。
次にレーザー光によりヒューズ素子3を切断する方法について説明する。
ヒューズ素子3を切断するには、半導体装置が形成されている半導体基板の裏面からヒューズ素子3を切断するためのレーザー光11を照射し、レーザー光11を集光して、ヒューズ素子に集光点がくるようにレーザー光11を制御する。レーザー光の周波数をνとすると、半導体基板のバンドギャップよりも光子のエネルギーhνが小さいとその光は吸収されないので、レーザー光は半導体基板中を通過できる。しかし、レーザー光の強度が強いと光子のエネルギーはhνの整数倍となり、半導体基板に吸収を生じさせることができる。これが集光の作用である。集光点でレーザー光の強度は強くなり、この場合はヒューズ素子3に吸収されることになる。レーザー光11を吸収したヒューズ素子3の切断部分は発熱し、急速に膨張し、破裂する。これにより、ヒューズ素子3は切断される。
この場合、前述したように、格子5がネットとして変形し、ヒューズ素子の膨張、破壊による体積変化を吸収する。半導体基板がシリコンの場合、レーザー光の波長が1100nm前後であれば500μm程度の厚みのシリコン基板を通過できる。なお、半導体基板1とヒューズ素子3との間にはフィールド酸化膜2があるが、一般に酸化膜は赤外光から可視光に対し透明であり、レーザー光を僅かしか吸収しないので、問題とならない。
また、光子5は窓が正方形の正方格子としたが、窓の形は正方形に限られる物ではなく、縦横の長さがそれぞれレーザー光の波長と同じか短い矩形であってもよい。
以上の構成において、裏面からレーザー光を照射してヒューズ素子を切断することで、ヒューズ素子のレーザーによる切断後に、ヒューズ素子の露出部分が腐食される可能性は極めて小さくなる。新たな水分浸入の経路の発生を抑制し、半導体装置内部への水分侵入による腐食の進行が発生しにくいヒューズ素子を提供することが可能となる。
次に、本発明の半導体装置の第二の実施形態について、図面を参照して説明する。
図2は、本発明の第二の実施形態にかかる半導体装置の断面図である。図1(b)の断面図と共通する部分は同じ符号で表してある。異なっているのは格子5の周囲を多孔質の絶縁膜8で覆っている点である。多孔質の絶縁膜8で格子5の周囲を覆うのは、ヒューズ素子3を切断するときに、レーザー光11により、ヒューズ素子3の切断部分は周囲の中間絶縁膜4と共に発熱し、急速に膨張し、破裂するので、破裂を格子5および多孔質の絶縁膜8により吸収し、内部に閉じ込めるためである。こうすることでシリコン窒化膜6にまで、ヒューズ素子3の切断の影響が及ぶのを避けることが可能となる。
多孔質の絶縁膜8を格子5の周囲に堆積するには、ヒューズ素子3を含む領域に開口領域9をエッチングにより形成するときに、格子5を構成している金属をモニターし、適切なオーバーエッチを施すことで、格子5の周囲の層間膜7を除去し、その後、多孔質の絶縁膜8を堆積すればよい。多孔質の絶縁膜8は、たとえばlow−kの材料であり、層間膜7あるいは他の配線金属との親和性は良いので、半導体装置の全面に堆積しても構わない。そして、水分の浸入を防ぐために、多孔質の絶縁膜8の上をシリコン窒化膜で覆う。
図3は、本発明に係る半導体装置の第三の実施形態の平面図を示すものである。本実施形態においては再び格子5を用いている。実施例1の格子と比べると、本実施例の格子5は窓10が各々のヒューズ素子3の上に集中して配置されている点が異なっている。こうすることで隣り合う窓10と窓10との間の距離である窓間隔Mを相対的に小さくする。窓は矩形であり、一辺の長さLはヒューズ素子3の切断に用いるレーザー光の波長より短くなっている。窓間隔Mの長さを、窓の一辺の長さLの1/2から1/10とすることで、窓間隔Mは相対的に小さくなり、ヒューズ素子を切断するときに、ヒューズ素子のレーザー照射部の膨張と破裂を制限あるいは抑制せずに、格子5は可塑変形することが可能となる。
窓間隔Mを保ったまま、窓10を格子5の全面に配置することも可能である。可塑変形がさらに起こりやすくなる。
図4は、本発明に係る半導体装置の第四の実施形態の平面図を示すものである。本実施形態においては、格子は一体化されておらず、配列15となっている。他の構成は実施例1と同様である。配列15は格子と同じ材質により構成されている。配列15は、独立した複数の遮光部10Aが平面的に配置されたものである。本実施例では遮光部10Aは一辺の長さがPの矩形であり、隣り合う遮光部10Aと間隔Qを有して縦横に配列されている。間隔Qの大きさはヒューズ素子3の切断に用いるレーザー光の波長より短くなっている。従って、裏面から照射されたレーザー光は透過することができず、半導体装置の表面に存在する配線等に影響を及ぼすことは無い。
さらに、各遮光部10Aは、それぞれ独立しているので、ヒューズ素子を切断するときのヒューズ素子のレーザー照射部の膨張と破裂により、容易に可塑変形することが可能である。
なお、本実施例では同一形状の遮光部10Aを配置したが、スリット状の隙間を作らないためには、遮光部を三角形あるいは六角形としたり、異なる形状の遮光部を組み合わせて、平面的に繰り返し配置することが可能な形状としたりすることが可能であり、一層効果的である。
以上の手段により、ヒューズ素子3の開口領域9がシリコン窒化膜により全て覆われた半導体素子を提供することが可能となる。
1 半導体基板
2 フィールド酸化膜
3 ヒューズ素子
3A、3B ヒューズ素子の端子
4 中間絶縁膜
5 格子
5a 格子の上部表面
6 シリコン窒化膜
7、7a 層間絶縁膜
8 多孔質の絶縁膜
9 開口領域
10 格子の窓
10A 配列の遮光部
11 レーザー光
15 配列

Claims (10)

  1. レーザー光により切断されるヒューズ素子を備えた半導体装置であって、
    半導体基板と、
    前記半導体基板の表面に設けられたフィールド絶縁膜と、
    前記フィールド絶縁膜の上に設けられたヒューズ素子と、
    前記ヒューズ素子の側面と上面とを覆う中間絶縁膜と、
    前記中間絶縁膜の上に設けられた前記ヒューズ素子を覆う金属の格子と、
    前記格子の周囲に設けられた層間膜と、
    前記ヒューズ素子および前記格子の上方に位置する前記層間膜に設けられた側面および底部を有する開口領域と、
    前記開口領域の前記側面および底部とともに前記開口領域の周囲に存在する前記層間膜の表面を覆うシリコン窒化膜と、
    を有する半導体装置。
  2. 前記シリコン窒化膜は、前記格子の上面と接していることを特徴とする請求項1記載の半導体装置。
  3. 前記シリコン窒化膜と前記中間絶縁膜の間に、前記格子を取り囲んで設けられた多孔質の絶縁膜を有することを特徴とする請求項1記載の半導体装置。
  4. 前記シリコン窒化膜は前記層間膜の上、前記開口領域の前記側面および前記底部において一様な厚さを有することを特徴とする請求項1ないし3のいずれか1項に記載の半導体装置。
  5. 前記格子は矩形の窓を有しており、前記矩形の窓の縦の辺および横の辺の長さは、前記レーザー光の波長より短いことを特徴とする請求項1ないし4のいずれか1項に記載の半導体装置。
  6. 前記窓は前記ヒューズ素子の上に集中して配置されていることを特徴とする請求項5記載の半導体装置。
  7. レーザー光により切断されるヒューズ素子を備えた半導体装置であって、
    半導体基板と、
    前記半導体基板の表面に設けられたフィールド絶縁膜と、
    前記フィールド絶縁膜の上に設けられたヒューズ素子と、
    前記ヒューズ素子の側面と上面とを覆う中間絶縁膜と、
    前記中間絶縁膜の上に設けられた前記ヒューズ素子を覆う、互いに間隔を有して縦横に配置された金属の配列と、
    前記配列の周囲に設けられた層間膜と、
    前記ヒューズ素子および前記配列の上方に位置する前記層間膜に設けられた側面および底部を有する開口領域と、
    前記開口領域の前記側面および底部とともに前記開口領域の周囲に存在する前記層間膜の表面を覆うシリコン窒化膜と、
    を有する半導体装置。
  8. 前記配列は独立した複数の遮光部が平面的に配置されたものであり、前記複数の遮光部は、各々前記レーザー光の波長より短い間隔をあけて、それぞれ配置されていることを特徴とする請求項7記載の半導体装置。
  9. 前記複数の遮光部は、それぞれが平面的に繰り返し配置することが可能な形状であることを特徴とする請求項8記載の半導体装置。
  10. 前記複数の遮光部は、定まった数の遮光部を組合わせることで平面的に繰り返し配置することが可能な形状を構成していることを特徴とする請求項8記載の半導体装置。
JP2016007338A 2015-03-12 2016-01-18 半導体装置 Expired - Fee Related JP6620024B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW105106327A TWI682519B (zh) 2015-03-12 2016-03-02 半導體裝置及其製造方法
CN201610136210.2A CN105977238B (zh) 2015-03-12 2016-03-10 半导体装置及其制造方法
US15/065,977 US9818691B2 (en) 2015-03-12 2016-03-10 Semiconductor device having a fuse element
KR1020160029449A KR20160110242A (ko) 2015-03-12 2016-03-11 반도체 장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015049782 2015-03-12
JP2015049782 2015-03-12

Publications (2)

Publication Number Publication Date
JP2016171305A JP2016171305A (ja) 2016-09-23
JP6620024B2 true JP6620024B2 (ja) 2019-12-11

Family

ID=56982631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016007338A Expired - Fee Related JP6620024B2 (ja) 2015-03-12 2016-01-18 半導体装置

Country Status (4)

Country Link
JP (1) JP6620024B2 (ja)
KR (1) KR20160110242A (ja)
CN (1) CN105977238B (ja)
TW (1) TWI682519B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108788486B (zh) * 2017-05-05 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
DE102019204457B4 (de) * 2019-03-29 2024-01-25 Disco Corporation Substratbearbeitungsverfahren

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654791B2 (ja) * 1986-11-27 1994-07-20 日本電気株式会社 レ−ザ−・トリミング装置
JP3572738B2 (ja) * 1995-08-31 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
CN1214549A (zh) * 1997-09-12 1999-04-21 西门子公司 改进的激光熔丝连接及其制造方法
GB2322205B (en) * 1997-11-29 1998-12-30 Bookham Technology Ltd Stray light absorption in integrated optical circuit
JPH11307638A (ja) * 1998-04-23 1999-11-05 Toshiba Corp 半導体装置及びその製造方法
KR20010068736A (ko) * 2000-01-08 2001-07-23 윤종용 반도체 장치의 제조 방법
JP2004289131A (ja) * 2003-03-05 2004-10-14 Ricoh Co Ltd 半導体装置及びその製造方法
US7041514B1 (en) * 2003-09-26 2006-05-09 Sun Microsystems, Inc. Integrated circuit repair using multiple-photon absorption of laser light
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007019264A (ja) * 2005-07-07 2007-01-25 Toshiba Corp 半導体集積回路装置
JP2007192641A (ja) * 2006-01-18 2007-08-02 Fujitsu Ten Ltd 有害電磁波回避システム及び有害電磁波回避案内装置
JP2009004565A (ja) * 2007-06-21 2009-01-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP5521422B2 (ja) * 2009-07-22 2014-06-11 株式会社リコー 半導体装置
JP2011049252A (ja) 2009-08-25 2011-03-10 Renesas Electronics Corp 半導体装置およびその製造方法
JP5507178B2 (ja) * 2009-09-25 2014-05-28 セイコーインスツル株式会社 半導体集積回路装置およびその製造方法
JP5544812B2 (ja) * 2009-10-02 2014-07-09 株式会社リコー 半導体装置
JP5981260B2 (ja) * 2011-09-30 2016-08-31 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP5853720B2 (ja) * 2012-01-20 2016-02-09 株式会社ソシオネクスト 電気ヒューズ
KR20140010268A (ko) * 2012-07-16 2014-01-24 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US8809165B2 (en) * 2012-08-27 2014-08-19 Infineon Technologies Ag Method for fusing a laser fuse and method for processing a wafer
JP6215020B2 (ja) * 2013-01-25 2017-10-18 エスアイアイ・セミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
TW201642436A (zh) 2016-12-01
CN105977238A (zh) 2016-09-28
TWI682519B (zh) 2020-01-11
JP2016171305A (ja) 2016-09-23
KR20160110242A (ko) 2016-09-21
CN105977238B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
KR101184375B1 (ko) 패드 영역의 크랙 발생을 방지하는 반도체 장치 및 그 제조 방법
TWI540685B (zh) 積體電路熔絲及其製造方法
US9917055B2 (en) Semiconductor device having fuse element
JP6620024B2 (ja) 半導体装置
JP5537137B2 (ja) 半導体装置および半導体装置の製造方法
JP6620023B2 (ja) 半導体装置およびその製造方法
JP4225708B2 (ja) 半導体装置
US9818691B2 (en) Semiconductor device having a fuse element
KR20150091232A (ko) 반도체 장치
EP2205950B1 (de) Vorrichtung zur detektion von wärmestrahlung mit hoher auflösung und verfahren zu deren herstellung
US7154160B2 (en) Semiconductor fuse box and method for fabricating the same
KR100618891B1 (ko) 퓨즈 보호용 패턴부를 구비한 반도체 장치
CN104022099A (zh) 集成电路装置
US8963269B2 (en) Light-transmissive member, optical device, and manufacturing methods thereof
KR20170100432A (ko) 반도체 장치 및 퓨즈의 절단 방법
JP3269491B2 (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
CN106098685A (zh) 半导体集成电路装置
DE10127385C2 (de) Intergrierte Schaltung mit zumindest einer Sicherung sowie Verfahren zur Herstellung einer derart integrierten Schaltung
JP2012038796A (ja) 半導体装置及びその製造方法
KR20070019245A (ko) 반도체 소자의 퓨즈 박스 및 그 형성 방법
JP2011054702A (ja) 半導体装置
JP2014241337A (ja) 半導体装置、およびその製造方法
KR20120121729A (ko) 반도체 장치 및 그 제조방법
JPS58169952A (ja) 半導体装置及びその製造方法
KR20060112116A (ko) 반도체소자의 퓨즈 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6620024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees