JP6620024B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6620024B2 JP6620024B2 JP2016007338A JP2016007338A JP6620024B2 JP 6620024 B2 JP6620024 B2 JP 6620024B2 JP 2016007338 A JP2016007338 A JP 2016007338A JP 2016007338 A JP2016007338 A JP 2016007338A JP 6620024 B2 JP6620024 B2 JP 6620024B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse element
- semiconductor device
- insulating film
- film
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
- H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Description
図1(a)に示すように、複数のヒューズ素子3がフィールド酸化膜2の上に並列に配置され、ヒューズ素子3の両端は端子3a、3bとなっている。この端子から各々のヒューズ素子は回路に接続される。回路は端子3aと3bの間に電流が流れるか流れないかを判断する。ヒューズ素子3に流れる電流の向きに垂直な方向のヒューズ素子の寸法をヒューズ素子の幅と称する。図1(a)では端子3a、3bを結ぶ方向に垂直な方向がヒューズ素子の幅となる。本実施例ではヒューズ素子はポリシコンを例として説明する。ヒューズ素子の材料として金属を用いる場合もまったく同様に本発明を実施できることは言うまでも無い。
ヒューズ素子3を切断するには、半導体装置が形成されている半導体基板の裏面からヒューズ素子3を切断するためのレーザー光11を照射し、レーザー光11を集光して、ヒューズ素子に集光点がくるようにレーザー光11を制御する。レーザー光の周波数をνとすると、半導体基板のバンドギャップよりも光子のエネルギーhνが小さいとその光は吸収されないので、レーザー光は半導体基板中を通過できる。しかし、レーザー光の強度が強いと光子のエネルギーはhνの整数倍となり、半導体基板に吸収を生じさせることができる。これが集光の作用である。集光点でレーザー光の強度は強くなり、この場合はヒューズ素子3に吸収されることになる。レーザー光11を吸収したヒューズ素子3の切断部分は発熱し、急速に膨張し、破裂する。これにより、ヒューズ素子3は切断される。
また、光子5は窓が正方形の正方格子としたが、窓の形は正方形に限られる物ではなく、縦横の長さがそれぞれレーザー光の波長と同じか短い矩形であってもよい。
図2は、本発明の第二の実施形態にかかる半導体装置の断面図である。図1(b)の断面図と共通する部分は同じ符号で表してある。異なっているのは格子5の周囲を多孔質の絶縁膜8で覆っている点である。多孔質の絶縁膜8で格子5の周囲を覆うのは、ヒューズ素子3を切断するときに、レーザー光11により、ヒューズ素子3の切断部分は周囲の中間絶縁膜4と共に発熱し、急速に膨張し、破裂するので、破裂を格子5および多孔質の絶縁膜8により吸収し、内部に閉じ込めるためである。こうすることでシリコン窒化膜6にまで、ヒューズ素子3の切断の影響が及ぶのを避けることが可能となる。
窓間隔Mを保ったまま、窓10を格子5の全面に配置することも可能である。可塑変形がさらに起こりやすくなる。
以上の手段により、ヒューズ素子3の開口領域9がシリコン窒化膜により全て覆われた半導体素子を提供することが可能となる。
2 フィールド酸化膜
3 ヒューズ素子
3A、3B ヒューズ素子の端子
4 中間絶縁膜
5 格子
5a 格子の上部表面
6 シリコン窒化膜
7、7a 層間絶縁膜
8 多孔質の絶縁膜
9 開口領域
10 格子の窓
10A 配列の遮光部
11 レーザー光
15 配列
Claims (10)
- レーザー光により切断されるヒューズ素子を備えた半導体装置であって、
半導体基板と、
前記半導体基板の表面に設けられたフィールド絶縁膜と、
前記フィールド絶縁膜の上に設けられたヒューズ素子と、
前記ヒューズ素子の側面と上面とを覆う中間絶縁膜と、
前記中間絶縁膜の上に設けられた前記ヒューズ素子を覆う金属の格子と、
前記格子の周囲に設けられた層間膜と、
前記ヒューズ素子および前記格子の上方に位置する前記層間膜に設けられた側面および底部を有する開口領域と、
前記開口領域の前記側面および底部とともに前記開口領域の周囲に存在する前記層間膜の表面を覆うシリコン窒化膜と、
を有する半導体装置。 - 前記シリコン窒化膜は、前記格子の上面と接していることを特徴とする請求項1記載の半導体装置。
- 前記シリコン窒化膜と前記中間絶縁膜の間に、前記格子を取り囲んで設けられた多孔質の絶縁膜を有することを特徴とする請求項1記載の半導体装置。
- 前記シリコン窒化膜は前記層間膜の上、前記開口領域の前記側面および前記底部において一様な厚さを有することを特徴とする請求項1ないし3のいずれか1項に記載の半導体装置。
- 前記格子は矩形の窓を有しており、前記矩形の窓の縦の辺および横の辺の長さは、前記レーザー光の波長より短いことを特徴とする請求項1ないし4のいずれか1項に記載の半導体装置。
- 前記窓は前記ヒューズ素子の上に集中して配置されていることを特徴とする請求項5記載の半導体装置。
- レーザー光により切断されるヒューズ素子を備えた半導体装置であって、
半導体基板と、
前記半導体基板の表面に設けられたフィールド絶縁膜と、
前記フィールド絶縁膜の上に設けられたヒューズ素子と、
前記ヒューズ素子の側面と上面とを覆う中間絶縁膜と、
前記中間絶縁膜の上に設けられた、前記ヒューズ素子を覆う、互いに間隔を有して縦横に配置された金属の配列と、
前記配列の周囲に設けられた層間膜と、
前記ヒューズ素子および前記配列の上方に位置する前記層間膜に設けられた側面および底部を有する開口領域と、
前記開口領域の前記側面および底部とともに前記開口領域の周囲に存在する前記層間膜の表面を覆うシリコン窒化膜と、
を有する半導体装置。 - 前記配列は独立した複数の遮光部が平面的に配置されたものであり、前記複数の遮光部は、各々前記レーザー光の波長より短い間隔をあけて、それぞれ配置されていることを特徴とする請求項7記載の半導体装置。
- 前記複数の遮光部は、それぞれが平面的に繰り返し配置することが可能な形状であることを特徴とする請求項8記載の半導体装置。
- 前記複数の遮光部は、定まった数の遮光部を組合わせることで平面的に繰り返し配置することが可能な形状を構成していることを特徴とする請求項8記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105106327A TWI682519B (zh) | 2015-03-12 | 2016-03-02 | 半導體裝置及其製造方法 |
CN201610136210.2A CN105977238B (zh) | 2015-03-12 | 2016-03-10 | 半导体装置及其制造方法 |
US15/065,977 US9818691B2 (en) | 2015-03-12 | 2016-03-10 | Semiconductor device having a fuse element |
KR1020160029449A KR20160110242A (ko) | 2015-03-12 | 2016-03-11 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015049782 | 2015-03-12 | ||
JP2015049782 | 2015-03-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016171305A JP2016171305A (ja) | 2016-09-23 |
JP6620024B2 true JP6620024B2 (ja) | 2019-12-11 |
Family
ID=56982631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016007338A Expired - Fee Related JP6620024B2 (ja) | 2015-03-12 | 2016-01-18 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6620024B2 (ja) |
KR (1) | KR20160110242A (ja) |
CN (1) | CN105977238B (ja) |
TW (1) | TWI682519B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108788486B (zh) * | 2017-05-05 | 2021-05-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
DE102019204457B4 (de) * | 2019-03-29 | 2024-01-25 | Disco Corporation | Substratbearbeitungsverfahren |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0654791B2 (ja) * | 1986-11-27 | 1994-07-20 | 日本電気株式会社 | レ−ザ−・トリミング装置 |
JP3572738B2 (ja) * | 1995-08-31 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
CN1214549A (zh) * | 1997-09-12 | 1999-04-21 | 西门子公司 | 改进的激光熔丝连接及其制造方法 |
GB2322205B (en) * | 1997-11-29 | 1998-12-30 | Bookham Technology Ltd | Stray light absorption in integrated optical circuit |
JPH11307638A (ja) * | 1998-04-23 | 1999-11-05 | Toshiba Corp | 半導体装置及びその製造方法 |
KR20010068736A (ko) * | 2000-01-08 | 2001-07-23 | 윤종용 | 반도체 장치의 제조 방법 |
JP2004289131A (ja) * | 2003-03-05 | 2004-10-14 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
US7041514B1 (en) * | 2003-09-26 | 2006-05-09 | Sun Microsystems, Inc. | Integrated circuit repair using multiple-photon absorption of laser light |
JP4673557B2 (ja) * | 2004-01-19 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2007019264A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 半導体集積回路装置 |
JP2007192641A (ja) * | 2006-01-18 | 2007-08-02 | Fujitsu Ten Ltd | 有害電磁波回避システム及び有害電磁波回避案内装置 |
JP2009004565A (ja) * | 2007-06-21 | 2009-01-08 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP5521422B2 (ja) * | 2009-07-22 | 2014-06-11 | 株式会社リコー | 半導体装置 |
JP2011049252A (ja) | 2009-08-25 | 2011-03-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP5507178B2 (ja) * | 2009-09-25 | 2014-05-28 | セイコーインスツル株式会社 | 半導体集積回路装置およびその製造方法 |
JP5544812B2 (ja) * | 2009-10-02 | 2014-07-09 | 株式会社リコー | 半導体装置 |
JP5981260B2 (ja) * | 2011-09-30 | 2016-08-31 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
JP5853720B2 (ja) * | 2012-01-20 | 2016-02-09 | 株式会社ソシオネクスト | 電気ヒューズ |
KR20140010268A (ko) * | 2012-07-16 | 2014-01-24 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
US8809165B2 (en) * | 2012-08-27 | 2014-08-19 | Infineon Technologies Ag | Method for fusing a laser fuse and method for processing a wafer |
JP6215020B2 (ja) * | 2013-01-25 | 2017-10-18 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
-
2016
- 2016-01-18 JP JP2016007338A patent/JP6620024B2/ja not_active Expired - Fee Related
- 2016-03-02 TW TW105106327A patent/TWI682519B/zh not_active IP Right Cessation
- 2016-03-10 CN CN201610136210.2A patent/CN105977238B/zh active Active
- 2016-03-11 KR KR1020160029449A patent/KR20160110242A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
TW201642436A (zh) | 2016-12-01 |
CN105977238A (zh) | 2016-09-28 |
TWI682519B (zh) | 2020-01-11 |
JP2016171305A (ja) | 2016-09-23 |
KR20160110242A (ko) | 2016-09-21 |
CN105977238B (zh) | 2021-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101184375B1 (ko) | 패드 영역의 크랙 발생을 방지하는 반도체 장치 및 그 제조 방법 | |
TWI540685B (zh) | 積體電路熔絲及其製造方法 | |
US9917055B2 (en) | Semiconductor device having fuse element | |
JP6620024B2 (ja) | 半導体装置 | |
JP5537137B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6620023B2 (ja) | 半導体装置およびその製造方法 | |
JP4225708B2 (ja) | 半導体装置 | |
US9818691B2 (en) | Semiconductor device having a fuse element | |
KR20150091232A (ko) | 반도체 장치 | |
EP2205950B1 (de) | Vorrichtung zur detektion von wärmestrahlung mit hoher auflösung und verfahren zu deren herstellung | |
US7154160B2 (en) | Semiconductor fuse box and method for fabricating the same | |
KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 | |
CN104022099A (zh) | 集成电路装置 | |
US8963269B2 (en) | Light-transmissive member, optical device, and manufacturing methods thereof | |
KR20170100432A (ko) | 반도체 장치 및 퓨즈의 절단 방법 | |
JP3269491B2 (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
CN106098685A (zh) | 半导体集成电路装置 | |
DE10127385C2 (de) | Intergrierte Schaltung mit zumindest einer Sicherung sowie Verfahren zur Herstellung einer derart integrierten Schaltung | |
JP2012038796A (ja) | 半導体装置及びその製造方法 | |
KR20070019245A (ko) | 반도체 소자의 퓨즈 박스 및 그 형성 방법 | |
JP2011054702A (ja) | 半導体装置 | |
JP2014241337A (ja) | 半導体装置、およびその製造方法 | |
KR20120121729A (ko) | 반도체 장치 및 그 제조방법 | |
JPS58169952A (ja) | 半導体装置及びその製造方法 | |
KR20060112116A (ko) | 반도체소자의 퓨즈 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6620024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |