CN1214549A - 改进的激光熔丝连接及其制造方法 - Google Patents

改进的激光熔丝连接及其制造方法 Download PDF

Info

Publication number
CN1214549A
CN1214549A CN98116278A CN98116278A CN1214549A CN 1214549 A CN1214549 A CN 1214549A CN 98116278 A CN98116278 A CN 98116278A CN 98116278 A CN98116278 A CN 98116278A CN 1214549 A CN1214549 A CN 1214549A
Authority
CN
China
Prior art keywords
laser
masked portion
integrated circuit
fuse
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98116278A
Other languages
English (en)
Inventor
彼得·韦甘德
爱德华·W·基威拉
钱德拉塞克哈·纳拉扬
肯尼思·C·阿恩特
戴维·拉赫特鲁普
理查德·A·吉尔摩
安东尼·M·帕拉戈尼亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Publication of CN1214549A publication Critical patent/CN1214549A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种在硅衬底上的动态随机存取存储器集成电路,包括有主存储器阵列元件的主存储器阵列,和耦合到主存储器阵列的冗余存储器阵列;耦合到冗余存储器阵列的多根激光熔丝连接,其中第一激光熔丝连接形成在制造动态随机存取存储器集成电路期间被用激光束修改,以设置冗余存储器阵列元件中第一冗余元件地址熔丝的值;激光熔丝连接下的多个掩蔽部分,构成该掩蔽部分以显著减少用激光束设置第一激光熔丝连接时,激光对掩蔽部分下的第一区的激光损伤。

Description

改进的激光熔丝连接及其制造方法
本发明涉及集成电路的制造,特别涉及提高使用激光熔丝连接的集成电路的电路密度和/或减少衬底损伤的改进技术。
半导体集成电路(IC)及其制造技术早已为人所熟知。在典型的集成电路中,可以在硅衬底上制造大量半导体器件。为了实现所要求的功能,一般提供多个导体将所选的器件耦合在一起,在某些集成电路中,一些导电接线可以耦合到熔丝上,在制造后,利用激光将这些熔丝切断或烧断。在动态随机存取存储器(DRAM)电路中,例如,制造过程中可以使用熔丝,保护某些晶体管的栅叠层因偶然累积的电荷而遭破坏。一旦IC制造基本完成,便可以将熔丝烧断或切断,允许DRAM电路工作,就象保护电流通道从不存在一样。
更一般说,可以使用熔丝设置DRAM电路中冗余阵列元件的启动位和地址位。为便于讨论,图1展示了一种典型的动态随机存取存储器(DRAM)集成电路,包括主存储器阵列102。为便于替换主存储器阵列102中的故障主阵列元件,提供如图所示的冗余阵列104。熔丝阵列106中的多根熔丝通过熔丝锁存阵列108和熔丝解码电路110耦合到冗余阵列104。为了替换故障主存储器阵列元件,可以烧断或切断熔丝阵列106中的各熔丝,以利用解码电路将它们的值根据需要设置为“1”或“0”。
操作期间,熔线阵列106中的熔丝值一般装载于加电的熔丝锁存阵列108中。然后,在运行期间由熔丝解码电路110将这些值解码,由此便于用冗余阵列104的特定冗余元件替换特定失效主存储器阵列元件。用冗余阵列元件替换失效主存储器阵列元件的技术是已知的,这里为节省篇幅不再详细讨论。
如上所述,可以用激光束选择性地烧断或切断熔丝阵列106中的熔丝连接。一旦被激光束烧断,熔丝从高导电态变为高阻态,即,不导电态,即,烧断的熔丝禁止电流流过,表示电流通道开路。参见图2A,图中示出了未烧断即导电态下的熔丝阵列元件106的熔丝连接202、204、206和208。图2B中,使用激光束切断或烧断了熔丝连接204,从而禁止电流流过。
已发现,利用激光束设置,例如切断或烧断,熔丝连接会使易受损害的熔丝连接下的区域因激光而受损伤,主要是由于设置熔丝操作期间吸收激光能量造成的。某些情况下,在设置熔丝操作后,熔丝连接下的区域会一定程度上受激光导致的损伤。由于存在激光导致损伤的可能性,现有技术中熔丝连接下的区域一般没有半导体器件(例如晶体管)。
甚至在没有有源器件时,衬底自身也会某种程度上受激光导致的损伤。这是因为一般作为衬底材料的硅快速吸收激光能量的缘故,尤其是在使用短波长激光时。为此,现有技术中在设置熔丝的操作中,已采用例如红外激光等较长波长的激光。
尽管红外激光有助于减少对底层衬底的激光损伤。但使用较长波长的激光仍存在一些所不希望的问题。例如,红外激光的较长波长在设置熔丝操作期间在衬底上形成较大的斑点,这限制了如何可以组合接近的熔丝连接的靠近程度。例如有约1微米波长的红外激光,在衬底上形成的斑点是波长的两倍或约2-2.5微米宽。
下面将参照图3A和3B说明有关有较长波长激光的缺点。图3A是熔丝阵列106的部分剖面图,熔丝阵列106包括熔丝连接202、204、206和208。图3A中,熔丝连接202、204、206和208包封在钝化层302中。如图所示,衬底304位于熔丝连接下。应该注意,图3A是为便于说明而高度简化的示图,熔丝阵列106可以包括已知的其它常规层和/或构件。
图3B中,图3A的熔丝连接204已被激光烧断或切断。存在一个直径C大概为所用激光束波长两倍的空洞310,代替熔丝连接204。激光斑点的直径C限定了两相邻熔丝连接间最小熔丝间距312的下限。如果对于给定的激光波长来说,熔丝设置得太靠近,则相邻熔丝连接会无意中被烧断或切断,导致IC失效。
利用较短波长的激光将减小激光斑点的直径C,同时产生最小熔丝间距。然而,由于硅衬底更容易吸收较短波长激光的能量,所以现有技术中较短波长激光实际上增加了底层衬底受损伤的可能性。如果使用较短波长激光设置现有技术熔丝阵列106的熔丝连接,会导致区域320过分的衬底损伤,可能导致集成电路故障和失效。
由此看来,希望改进制造具有激光熔丝连接的集成电路的技术。特别是希望改进激光熔丝连接结构及其制造方法,有利于减少设置熔丝操作期间对衬底的损伤和/或允许利用较短波长激光减小熔丝间距。
本发明一个实施例涉及包括衬底和覆盖衬底的掩蔽部分的集成电路。该集成电路还包括第一激光熔丝连接。该激光熔丝连接在制造集成电路期间由激光束设置成形。该第一光熔丝连接直接设置在掩蔽部分之上,其中掩蔽部分构形为在用激光束设置第一激光熔丝连接时,显著减小激光束对掩蔽部分下的第一区域的激光损伤。
在另一实施例中,本发明涉及实现于硅衬底上的动态随机存取存储器集成电路。该动态随机存取存储器集成电路包括具有主存储器阵列元件的主存储器阵列,和耦合到主存储器阵列的冗余存储器阵列。该冗余存储器阵列具有冗余存储器阵列元件,构成的每个冗余存储器阵列元件用于替换主存储器阵列元件中的故障元件。该动态随机存取存储器集成电路包括耦合到冗余存储器阵列的多根激光熔丝连接。多根激光熔丝连接中的第一激光熔丝连接构形为在制造动态随机存取存储器集成电路期间被用激光束修改,以设置冗余存储器阵列元件中第一冗余元件的地址熔丝的值。该动态随机存取存储器集成电路还包括第一激光熔丝连接下的掩蔽部分。构成该掩蔽部分用以显著用激光束设置第一激光熔丝连接时,激光对掩蔽部分下的第一区的激光损伤。
在再一实施例中,本发明涉及一种在集成电路中,当用激光束设置激光熔丝连接时,保护激光熔丝连接下的区域不受激光损伤的方法。该方法包括提供硅衬底,在硅衬底上形成掩蔽部分,在掩蔽部分上形成绝缘层。该方法还包括在绝缘层上形成激光熔丝连接。激光熔丝连接直接设置于掩蔽部分之上,以便在用激光束修改激光熔丝连接时,掩蔽部分显著减少激光束造成的对掩蔽层下区域的激光损伤。
阅读了以下详细说明并研究了各附图后,可以更清楚本发明的这些和其它优点。
下面借附图中的各非限制性实例说明本发明,各附图中,同样的标号代表相同的元件,其中:
图1是为便于讨论而展示的典型动态随机存取存储器(DRAM)集成电路。
图2A展示了未烧断,即导电态下的多根常规激光熔丝连接。
图2B展示了烧断,即不导电态下的图2A的激光熔丝连接。
图3A和3B展示了衬底上的多根激光熔丝连接,包括熔丝设置操作后形成于其上的激光斑点,展示该图的目的是方便讨论有关具有较长波长的激光的缺陷。
图4A是本发明一个方案的改进集成电路的剖面图,其中每根激光熔丝连接具有底下的掩蔽部分。
图4B展示了根据本发明一个方案掩蔽部分向离开底层区域的方向反射激光束从而保护该区不受激光损伤的方法。
图5是展示对于硅来说能量吸收和激光波长关系的曲线图。
图6展示了另一实施例,其中掩蔽部分是覆盖式淀积的连续掩蔽层。
图7展示了本发明形成改进激光熔丝连接的步骤。
下面将参照附图中所示的几个实施例详细说明本发明。为了更彻底理解本发明,各附图中描述了一些具体细节。但显然,对于所属领域的技术人员来说,不用这些具体细节中的某些或全部也可以实施本发明。这种情况下,为了不造成对本发明的不必要混淆,这里不再具体说明已有工艺步骤。
根据本发明的一个方案,激光熔丝连接备有底层掩蔽部分。激光熔丝连接例如用于集成电路(IC)以启动连接,从而实现所要求的功能。这种IC包括存储器电路等,例如,随机存取存储(RAM)、动态随机存取存储器(DRAM)、同步DRAM(SDAM)、静态RAM(SRAM)和只读存储器(ROM)。其它IC包括逻辑器件,例如可编程逻辑阵列(PLA)、专用IC(ASIC)或任何电路器件。
一般情况下,在例如硅晶片等导体衬底上并排制造多个IC。处理后,切割晶片,以将IC分成多个分立芯片。然后封装芯片,形成例如用于如计算机系统、蜂窝电话、个人数字助手(PDAs)等用户产品及其它产品的最终产品。为简化对本发明的讨论,用单芯片进行说明,特别是RAM芯片。
通过提供掩蔽部分,在使用激光束设置激光熔丝连接时,保护底层区域不受激光损伤。在一个实施例中,激光熔丝连接借介质层与底层掩蔽部分绝缘。由于减少了衬底损伤,激光熔丝连接和掩蔽部分下的区域可用于实现半导体器件(例如,晶体管,电容器等),从而提高了电路密度。
提供激光熔丝连接下的掩蔽部分,还有益于利用其波长短于现有技术的红外激光波长的激光。如果对现有技术的激光熔丝连接用这种较短波长激光,会因对激光能量的过量吸收而造成对底层衬底的过分损害。这里采用掩蔽部分,过量的激光能量被向离开底层区域的方向反射,或被掩蔽部分自身吸收,所以减少了对熔丝连接下区域的激光损伤。
由于可以使用具有较短波长的激光束,相邻激光熔丝连接可以更接近,所以提高了电路密度。例如,使用较短波长激光束可以用DRAM的冗余阵列构成大量熔丝连接,从而增加用于替换故障主存储器阵列元件的冗余阵列元件数。
结合附图和以下讨论,可以更好地理解本发明的特点和优点。图4A是改进集成电路的剖面图,其中每根熔丝连接皆具有底层掩蔽部分。参见图4A,该图再次展示了图3A的激光熔丝连接202、204、206和208。激光熔丝连接可以由铝或其一种合金构成,或它们可以由任何合适的熔丝材料构成(例如多晶硅)。
图4A中,激光熔丝连接202、204、206和208具有各自的掩蔽部分402、404、406和408,如图所示。掩蔽部分最好借绝缘材料与其激光熔丝连接隔离。尽管可以用其它介质材料,但按图4A的实例,用氧化层410绝缘激光熔丝连接与它们的掩蔽部分。另一方面,如果提供的掩蔽部分作为分开的焊盘(即,它们没有相互连接),则如果需要的话,可以具有激光熔丝连接和其底层掩蔽部分间的直接接触。类似地,如果掩蔽部分由不导电材料构成,即使掩蔽部分是连续的,也可以直接接触。
一般情况下,掩蔽部分最好由充分反射入射到其上的所有激光能量的材料构成。例如钨、钼、铂、铬、钛、它们的合金等难熔金属或类似材料较好,尽管有较高熔点(与激光熔丝连接的熔点相比)的材料较好,但在具有相当类似或甚至是低熔点的材料也可以经适当的加工以便反射或吸收激光能量保护底层区域时,也可以使用这些材料。例如,掩蔽部分可以由铝或其一种合金或例如硅或多晶硅等非金属材料构成。按优选实施例,掩蔽部分由约3500埃厚的钨层构成。
如果设计允许的话,例如掩蔽部分402等掩蔽部分最好加工成稍宽于其相关的激光熔丝连接(例如激光熔丝连接202)的尺寸。由于稍大一些,所以,即使激光束稍偏离激光熔丝连接202中心(例如由于对准容差),掩蔽部分402也可以保护掩蔽部分底下的区域。由于稍大一些,掩蔽部分402内的材料质量较大,可以确保衬底304上底层区430不受激光的损伤。然而,掩蔽部分可以有基本与有关激光熔丝连接相同的尺寸,或甚至可以更小,以增大电路密度。这些情况下,由于合适厚度的掩蔽部分可以吸收过量激光能量的相当一部分甚至是多半或全部,所以仍然可以提供某种保护,从而减少或消除对底层区域的激光损伤。
图4B中,激光熔丝连接204已被激光束432烧断。如图4B所示,掩蔽部分404向离开底层区域430的方向反射激光束432,以保护该区不受激光损伤。尽管图4A和4B的激光熔丝连接包封于钝化层中,但在所有情况下,钝化层是不必要的。
由于掩蔽部分底下的区域受到充分保护,不会被激光损伤,所以本发明有利于利用底层区去制造半导体器件,例如图4B中的区430。相反,现有技术的激光熔丝连接下的区域由于受损伤的关系,一般不能制造器件。而且,由于掩蔽部分提供的保护,可以使用具有较短波长的激光,以减小熔丝间距。如上所述,由于现有技术中使用具有较短波长的激光会引起因过量能量吸收对底层衬底造成不能容忍的损伤,所以现有技术中一般使用红外激光。
参照图5的曲线可以更好地理解对于硅来说能量吸收和激光波长间的关系。如图5所示,由硅衬底吸收的能量随激光波长的减小显著增多。在大约为现有技术红外激光波长的约1微米时,吸收系数表现为约100/cm(点502处)。对于UV激光,其波长大约为0.35微米,吸收系数表现为大约40000/cm(点504处)。例如GaAs等其它衬底材料具有类似的趋势。因此预计这里公开的本发明熔丝制造技术应也可用于这些衬底。
因为能量吸收随波长的变短而对数地增加,所以现有技术的趋势是使用具有较长波长的激光,甚至长于某些情况下的有关现有技术的红外激光的波长,以减少能量的吸收降低衬底的损伤。本发明采用相反的方法,容易地利用具有较短波长的激光,同时可以显著减少对底层衬底造成的损伤。由于提供了掩蔽部分,所以在设置激光熔丝连接时,例如可以使用亚红外激光、紫外激光、如绿光、兰光、红光激光等可见激光等等。
提供掩蔽部分并非显而易见的,需要在衬底上制造附加结构。这与目前采用简化制造工艺和设计复杂性的方法相反。然而,在一个实际有益的实施例中,可以制造掩蔽部分自身,而不需要提供附加层或任何附加处理步骤。参见图4,有益的是,掩蔽部分402、404、406和408可以由熔丝连接层下的现有合适的层构成。例如,某些集成电路可以有多层金属层,底层的金属层起互连所选器件的非掩蔽作用。这些情况下,可以通过简单地再设计用于腐蚀底层金属层的掩模,由底层金属层形成掩蔽部分,由此掩蔽部分还可以由底层金属层构成。以此方式,现有底层金属层在某些区域可具有其原来非掩蔽的功能(例如互连),而在熔丝连接区域下具有掩蔽功能。尽管用底层金属层作实例,但自然也可以使用任何其它合适的底层。
不必在所有情况下都为激光熔丝连接提供隔开的掩蔽部分。图6展示了另一实施例,其中掩蔽部分为覆盖式淀积的连续掩蔽层602。如果掩蔽层602由如金属材料等导电材料构成,显然,最好是用至少一个介质层将激光熔丝连接与掩蔽层602绝缘。为实现这种设计,在切掉图4A的激光熔丝连接204后,应离开掩蔽层602反射激光束432。
如果选择掩蔽材料使之向激光束反射,由于反射回的一些激光能量有助于熔丝连接设置操作,所以本发明可以减小激光束的功率设置。由于减小了激光的功率,较少能量入射到掩蔽部分上,因而允许掩蔽材料更薄和/或在改变熔丝连接状态时,提供更大的处理窗口。在处理过程中底层掩蔽部分开沟(dishout)特别有益。已知开沟使掩蔽部分具有凹形,一般不希望有这种现象。然而,凹下的掩蔽部分会将激光能量更有效地聚焦于激光熔丝连接的背面,从而有利于减少设置给定激光熔丝连接所需要的能量。在曲率半径实际上等于掩蔽部分和熔丝间的间距时尤其有益。
图7展示了根据本发明一方案形成一种集成电路的步骤,该集成电路可以为熔丝连接下的区域提供免受熔丝连接设置操作期间激光损伤的更好保护。在步702,提供可以由硅构成的衬底。在步704,在衬底上形成掩蔽部分。如以前所述,掩蔽部分可以为分开的掩蔽部分(图4A)或掩蔽材料覆盖式淀积的连续层(图6)。在步706,在掩蔽部分上形成非必须的绝缘层。如果掩蔽部分不相互连接,或如果他们由不导电材料构成,则绝缘层是不必要的。在步708,形成激光熔丝连接,如果需要,可以在步710在激光熔丝连接上形成非必须的钝化层。
尽管以上用优选实施例说明了本发明,但存在一些落入本发明范围的替换、改变和等同物。应注意,存在实现本发明方法和装置的许多其它方式。因此,权利要求解释为包括所有这些落入本发明真实精神和范围内的替换、改变和等同物。

Claims (25)

1、一种集成电路,包括:
衬底;
覆盖所说衬底的掩蔽部分;及
第一激光熔丝连接,所说激光熔丝连接在制造所说集成电路期间由激光束设置成形,所说第一激光熔丝连接直接设置于所说掩蔽部分之上,其中所说掩蔽部分构形成在用所说激光束设置所说第一激光熔丝连接时,显著减少所说激光束对所说掩蔽部分下的第一区域的激光损伤。
2、如权利要求1所述的集成电路,其中所说掩蔽部分构形成反射入射到所说掩蔽部分上的激光能量的很大部分。
3、如权利要求2所述的集成电路,其中所说掩蔽部分由金属材料构成。
4、如权利要求1所述的集成电路,其中所说掩蔽部分构形成将所说激光损伤降低至导致所说集成电路发生严重故障的水平以下,所说激光束具有短于红外激光的波长。
5、如权利要求1所述的集成电路,其中所说掩蔽部分构形成将所说激光损伤降低至导致所说集成电路发生故障的水平以下,所说激光束为紫外激光束。
6、如权利要求1所述的集成电路,其中由第一材料的覆盖式淀积层腐蚀所说掩蔽部分,使之能充分掩蔽所说第一区域,使该区不受激光损伤。
7、如权利要求6所述的集成电路,其中至少部分所说第一材料在所说集成电路上的别处没有掩蔽作用。
8、如权利要求7所述的集成电路,其中所说没有掩蔽作用为在所说集成电路上将所选器件互连在一起的互连功能,所说第一材料的覆盖式淀积层为导电层。
9、一利形成于硅衬底上的动态随机存取存储器集成电路,包括:
具有主存储器阵列元件的主存储器阵列;
耦合到所说主存储器阵列的冗余存储器阵列,所说冗余存储器阵列具有冗余存储器阵列元件,构成每个冗余存储器阵列元件用于替换所说主存储器阵列元件中的故障元件;
耦合到所说冗余存储器阵列的多根激光熔丝连接,所说多根激光熔丝连接中的第一激光熔丝连接为在制造所说动态随机存取存储器集成电路期间被用激光束设置构形,从而设置所说冗余存储器阵列元件中第一冗余元件的地址熔丝的值;
所说第一激光熔丝连接下的掩蔽部分,构成所说掩蔽部分用以显著减少用激光束设置所说第一激光熔丝连接时,所说激光束对所说掩蔽部分下的第一区的激光损伤。
10、如权利要求9所述的动态随机存取存储器集成电路,其中从所说第一材料的覆盖式淀积层腐蚀所说掩蔽部分,使之能基本上掩蔽该区不受激光损伤,其中至少部分所说第一材料在所说动态随机存取存储器集成电路上没有掩蔽作用。
11、如权利要求9所述的动态随机存取存储器集成电路,其中所说掩蔽部分构形成反射入射到所说掩蔽部分上的很大一部分激光能量。
12、如权利要求11所述的动态随机存取存储器集成电路,其中所说掩蔽部分包括一金属层。
13、如权利要求9所述的动态随机存取存储器集成电路,其中所说激光束具有短于约1微米的波长。
14、如权利要求9所述的动态随机存取存储器集成电路,其中所说激光束是紫外激光束。
15、如权利要求9所述的动态随机存取存储器集成电路,其中所说第一区为形成半导体器件的区。
16、一种在集成电路中用激光束设置激光熔丝连接时,保护激光熔丝连接下的区域不受激光损伤的方法,包括以下步骤:
提供硅衬底;
在所说硅衬底上形成掩蔽部分;
在所说掩蔽部分上形成绝缘层;
在所说绝缘层上形成激光熔丝连接,所说激光熔丝连接直接设置于所说掩蔽部分之上,以便在用激光束设置所说激光熔丝连接时,掩蔽部分显著降低所说激光束对掩蔽层下区域的激光损伤。
17、如权利要求16所述的方法,其中所说形成所说掩蔽部分的步骤包括由覆盖式淀积的金属层形成所说掩蔽部分。
18、如权利要求17所述的方法,还包括:在形成所说掩蔽部分之前,在所说区域上形成至少一个半导体器件。
19、如权利要求16所述的方法,其中所说激光束为具有短于红外激光束的波长的激光束。
20、一种增大具有激光熔丝连接的集成电路容量的方法,包括以下步骤:
提供硅衬底;
在所说硅衬底上形成第一掩蔽部分;
在所说第一掩蔽部分上形成绝缘层;
在所说绝缘层上形成激光熔丝连接,所说激光熔丝连接的第一激光熔丝连接直接设置于所说第一掩蔽部分之上,以便在用所说激光束设置所说第一激光熔丝连接时,所说第一掩蔽部分显著降低所说激光束对掩蔽层下区域的激光损伤。
21、如权利要求20的方法,还包括以下步骤:
在所说衬底上形成第二掩蔽部分,所说第二掩蔽部分设置于所说集成电路的所说绝缘层之下,其中所说激光熔丝连接的第二激光熔丝连接直接设置于所说第二掩蔽部分上,以便在用所说激光束设置所说第二激光熔丝连接时,所说第二掩蔽部分显著降低所说激光束对掩蔽层下区域的激光损伤。
22、如权利要求21所述的方法,其中所说第一掩蔽部分和所说第二掩蔽部分是连续的。
23、如权利要求21所述的方法,其中所说第一掩蔽部分和所说第二掩蔽部分由金属材料构成。
24、如权利要求21所述的方法,其中所说集成电路是动态随机存取存储器电路。
25、如权利要求20所述的方法,其中所说激光束是具有短于红外激光束的波长的激光束。
CN98116278A 1997-09-12 1998-08-11 改进的激光熔丝连接及其制造方法 Pending CN1214549A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US928,047 1978-07-26
US92804797A 1997-09-12 1997-09-12

Publications (1)

Publication Number Publication Date
CN1214549A true CN1214549A (zh) 1999-04-21

Family

ID=25455632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98116278A Pending CN1214549A (zh) 1997-09-12 1998-08-11 改进的激光熔丝连接及其制造方法

Country Status (5)

Country Link
EP (1) EP0902474A3 (zh)
JP (1) JPH11154739A (zh)
KR (1) KR19990029713A (zh)
CN (1) CN1214549A (zh)
TW (1) TW388968B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115966B2 (en) 2002-10-29 2006-10-03 Renesas Technology Corp. Semiconductor device
CN100505216C (zh) * 2005-11-16 2009-06-24 台湾积体电路制造股份有限公司 集成电路的制造方法及减少熔丝结构侵蚀的方法
CN1853934B (zh) * 2005-04-28 2010-05-12 佳能株式会社 喷墨打印头基板和制造方法、喷墨打印头、喷墨打印设备
CN101552258B (zh) * 2008-04-02 2011-12-07 海力士半导体有限公司 半导体器件的熔丝部以及制造方法
CN105977238A (zh) * 2015-03-12 2016-09-28 精工半导体有限公司 半导体装置及其制造方法
CN105977237A (zh) * 2015-03-12 2016-09-28 精工半导体有限公司 半导体装置及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332456B1 (ko) * 1999-10-20 2002-04-13 윤종용 퓨즈를 갖는 반도체 소자 및 그 제조방법
KR100317533B1 (ko) * 1999-11-10 2001-12-24 윤종용 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
US7838794B2 (en) 1999-12-28 2010-11-23 Gsi Group Corporation Laser-based method and system for removing one or more target link structures
US6281471B1 (en) * 1999-12-28 2001-08-28 Gsi Lumonics, Inc. Energy-efficient, laser-based method and system for processing target material
US7723642B2 (en) 1999-12-28 2010-05-25 Gsi Group Corporation Laser-based system for memory link processing with picosecond lasers
US7671295B2 (en) 2000-01-10 2010-03-02 Electro Scientific Industries, Inc. Processing a memory link with a set of at least two laser pulses
US6777645B2 (en) 2001-03-29 2004-08-17 Gsi Lumonics Corporation High-speed, precision, laser-based method and system for processing material of one or more targets within a field
KR100442868B1 (ko) * 2002-01-23 2004-08-02 삼성전자주식회사 반도체 소자의 퓨즈 형성방법
US6951995B2 (en) 2002-03-27 2005-10-04 Gsi Lumonics Corp. Method and system for high-speed, precise micromachining an array of devices
US6979798B2 (en) 2003-03-07 2005-12-27 Gsi Lumonics Corporation Laser system and method for material processing with ultra fast lasers
US6876058B1 (en) * 2003-10-14 2005-04-05 International Business Machines Corporation Wiring protection element for laser deleted tungsten fuse
US8809165B2 (en) 2012-08-27 2014-08-19 Infineon Technologies Ag Method for fusing a laser fuse and method for processing a wafer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170A (ja) * 1981-06-24 1983-01-05 Mitsubishi Electric Corp 半導体装置
JPH0225055A (ja) * 1988-07-13 1990-01-26 Hitachi Ltd 半導体記憶装置
JP2656368B2 (ja) * 1990-05-08 1997-09-24 株式会社東芝 ヒューズの切断方法
US5608257A (en) * 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115966B2 (en) 2002-10-29 2006-10-03 Renesas Technology Corp. Semiconductor device
CN100388478C (zh) * 2002-10-29 2008-05-14 三菱电机株式会社 半导体装置
CN1853934B (zh) * 2005-04-28 2010-05-12 佳能株式会社 喷墨打印头基板和制造方法、喷墨打印头、喷墨打印设备
CN100505216C (zh) * 2005-11-16 2009-06-24 台湾积体电路制造股份有限公司 集成电路的制造方法及减少熔丝结构侵蚀的方法
CN101552258B (zh) * 2008-04-02 2011-12-07 海力士半导体有限公司 半导体器件的熔丝部以及制造方法
US8552427B2 (en) 2008-04-02 2013-10-08 Hynix Semiconductor Inc. Fuse part of semiconductor device and method of fabricating the same
CN105977238A (zh) * 2015-03-12 2016-09-28 精工半导体有限公司 半导体装置及其制造方法
CN105977237A (zh) * 2015-03-12 2016-09-28 精工半导体有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
EP0902474A2 (en) 1999-03-17
JPH11154739A (ja) 1999-06-08
KR19990029713A (ko) 1999-04-26
EP0902474A3 (en) 2005-09-21
TW388968B (en) 2000-05-01

Similar Documents

Publication Publication Date Title
CN1214549A (zh) 改进的激光熔丝连接及其制造方法
KR100771723B1 (ko) 전기적 퓨즈 구조물 및 그 형성 방법
US6521971B2 (en) Metal fuse in copper dual damascene
US5936296A (en) Integrated circuits having metallic fuse links
US6486526B1 (en) Crack stop between neighboring fuses for protection from fuse blow damage
KR100323174B1 (ko) 게이트커패시터를사용한레이저안티퓨즈
US5589706A (en) Fuse link structures through the addition of dummy structures
US20030098495A1 (en) Semiconductor device
JPH07307387A (ja) 半導体装置
JPH0645449A (ja) フィールドプログラマブル装置
US6160302A (en) Laser fusible link
KR100385799B1 (ko) 집적회로 및 디램 집적회로와 집적회로 퓨즈 구조물제조방법
US6218721B1 (en) Semiconductor device and method of manufacturing the same
JP2004281612A (ja) 半導体装置
TWI228852B (en) Semiconductor integrated circuit
JP3347057B2 (ja) 半導体装置
CN100438013C (zh) 半导体装置
US20060076642A1 (en) Semiconductor device and manufacturing method thereof
US6355968B1 (en) Wiring through terminal via fuse
US20060226508A1 (en) Semiconductor device having patterns for protecting fuses and method of fabricating the semiconductor device
JPH09172087A (ja) 半導体装置
US6310396B1 (en) Semiconductor circuit apparatus and method for fabricating the semiconductor circuit apparatus
JPS59135746A (ja) プログラマブル素子を含む半導体装置
JPH02186660A (ja) 多層配線半導体装置
JPH0485948A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned