JPH11154739A - 集積回路、ダイナミックランダムアクセスメモリ集積回路、集積回路での、レーザヒューズリンクがレーザビームによってセットされた場合に、当該レーザヒューズリンクの下側に位置している領域をレーザ誘導の損傷から保護するための方法、及び、レーザヒューズリンクを有する集積回路の容量を増大するための方法 - Google Patents
集積回路、ダイナミックランダムアクセスメモリ集積回路、集積回路での、レーザヒューズリンクがレーザビームによってセットされた場合に、当該レーザヒューズリンクの下側に位置している領域をレーザ誘導の損傷から保護するための方法、及び、レーザヒューズリンクを有する集積回路の容量を増大するための方法Info
- Publication number
- JPH11154739A JPH11154739A JP10258425A JP25842598A JPH11154739A JP H11154739 A JPH11154739 A JP H11154739A JP 10258425 A JP10258425 A JP 10258425A JP 25842598 A JP25842598 A JP 25842598A JP H11154739 A JPH11154739 A JP H11154739A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- shield
- integrated circuit
- laser beam
- fuse link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 230000006378 damage Effects 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 4
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 3
- 239000010937 tungsten Substances 0.000 abstract description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052804 chromium Inorganic materials 0.000 abstract description 2
- 239000011651 chromium Substances 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 239000011733 molybdenum Substances 0.000 abstract description 2
- 229910052697 platinum Inorganic materials 0.000 abstract description 2
- 229910052719 titanium Inorganic materials 0.000 abstract description 2
- 239000010936 titanium Substances 0.000 abstract description 2
- 238000012216 screening Methods 0.000 abstract 7
- 230000006698 induction Effects 0.000 abstract 1
- 238000010521 absorption reaction Methods 0.000 description 10
- 238000007664 blowing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241001407914 Paragonia <moth> Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 集積回路での、ヒューズセット動作中の基板
損傷を最小化し、ヒューズピッチを低減すること。 【解決手段】 第１のレーザヒューズリンクは、ダイナ
ミックランダムアクセスメモリ集積回路の製造中、レー
ザビームによって、アドレスヒューズの値を、冗長メモ
リアレイ素子の第１の素子にセットするようにして修正
される。レーザヒューズリンクの下側に位置している複
数の遮蔽部は、第１のレーザヒューズリンクがレーザビ
ームによってセットされた際に、レーザビームからのレ
ーザ誘導の損傷を、実質的に、遮蔽部の下側に位置して
いる第１の領域に最小化する。
損傷を最小化し、ヒューズピッチを低減すること。 【解決手段】 第１のレーザヒューズリンクは、ダイナ
ミックランダムアクセスメモリ集積回路の製造中、レー
ザビームによって、アドレスヒューズの値を、冗長メモ
リアレイ素子の第１の素子にセットするようにして修正
される。レーザヒューズリンクの下側に位置している複
数の遮蔽部は、第１のレーザヒューズリンクがレーザビ
ームによってセットされた際に、レーザビームからのレ
ーザ誘導の損傷を、実質的に、遮蔽部の下側に位置して
いる第１の領域に最小化する。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の製造に
関する。更に特定すると、本発明は、回路密度を増大す
るための改善された技術、乃至、レーザヒューズリンク
を用いる集積回路での基板の損傷を低減することに関す
る。
関する。更に特定すると、本発明は、回路密度を増大す
るための改善された技術、乃至、レーザヒューズリンク
を用いる集積回路での基板の損傷を低減することに関す
る。
【０００２】本発明は、集積回路、ダイナミックランダ
ムアクセスメモリ集積回路、集積回路での、レーザヒュ
ーズリンクがレーザビームによってセットされた場合
に、当該レーザヒューズリンクの下側に位置している領
域をレーザ誘導の損傷から保護するための方法、及び、
レーザヒューズリンクを有する集積回路の容量を増大す
るための方法に関する。
ムアクセスメモリ集積回路、集積回路での、レーザヒュ
ーズリンクがレーザビームによってセットされた場合
に、当該レーザヒューズリンクの下側に位置している領
域をレーザ誘導の損傷から保護するための方法、及び、
レーザヒューズリンクを有する集積回路の容量を増大す
るための方法に関する。
【０００３】
【従来の技術】半導体集積回路（ＩＣ）、及び、その製
造技術は、公知である。典型的な集積回路では、多数の
半導体装置が、シリコン基板上で製造されることがあ
る。所望の機能部を達成するために、選択された装置を
一緒に結合するために、典型的には、複数の導体が設け
られている。所定の集積回路では、幾つかの導体リンク
が、ヒューズに結合されることがあり、このヒューズ
は、レーザを使用して製造した後にカット又はブローし
て除去される。ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）回路では、例えば、幾つかのトランジスタ
のゲートスタックを、製造中、意図せずに形成されるこ
とがある電荷に起因する破壊から保護するために、ヒュ
ーズを用いることができる。ＩＣの製造が実質的に完了
すると、ヒューズはブローにより除去又はカットされ
て、ＤＲＡＭ回路は、保護電流路がなかったかの如く機
能するようになる。
造技術は、公知である。典型的な集積回路では、多数の
半導体装置が、シリコン基板上で製造されることがあ
る。所望の機能部を達成するために、選択された装置を
一緒に結合するために、典型的には、複数の導体が設け
られている。所定の集積回路では、幾つかの導体リンク
が、ヒューズに結合されることがあり、このヒューズ
は、レーザを使用して製造した後にカット又はブローし
て除去される。ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）回路では、例えば、幾つかのトランジスタ
のゲートスタックを、製造中、意図せずに形成されるこ
とがある電荷に起因する破壊から保護するために、ヒュ
ーズを用いることができる。ＩＣの製造が実質的に完了
すると、ヒューズはブローにより除去又はカットされ
て、ＤＲＡＭ回路は、保護電流路がなかったかの如く機
能するようになる。
【０００４】もっと一般的には、ＤＲＡＭ回路内の冗長
アレイ素子のイネーブルビットとアドレスビットをセッ
トするのにヒューズが使用されることがある。説明し易
くするために、図１には、典型的な、主メモリアレイ１
０２を有するダイナミックランダムアクセスメモリ（Ｄ
ＲＡＭ）集積回路が示されている。主メモリアレイ１０
２内の損傷した主アレイ素子を容易に交換するために、
冗長アレイ１０４が図示のように設けられている。ヒュ
ーズアレイ１０６内の複数のヒューズは、ヒューズラッ
チアレイ１０８とヒューズデコーダ回路１１０を介して
冗長アレイ１０４に接続されている。損傷した主メモリ
アレイ素子を交換するために、ヒューズアレイ１０６内
の個別ヒューズが、ブロー又はカットされて、その値
を、デコーダ回路によって要求されたように、”１”又
は”０”にセットすることができる。
アレイ素子のイネーブルビットとアドレスビットをセッ
トするのにヒューズが使用されることがある。説明し易
くするために、図１には、典型的な、主メモリアレイ１
０２を有するダイナミックランダムアクセスメモリ（Ｄ
ＲＡＭ）集積回路が示されている。主メモリアレイ１０
２内の損傷した主アレイ素子を容易に交換するために、
冗長アレイ１０４が図示のように設けられている。ヒュ
ーズアレイ１０６内の複数のヒューズは、ヒューズラッ
チアレイ１０８とヒューズデコーダ回路１１０を介して
冗長アレイ１０４に接続されている。損傷した主メモリ
アレイ素子を交換するために、ヒューズアレイ１０６内
の個別ヒューズが、ブロー又はカットされて、その値
を、デコーダ回路によって要求されたように、”１”又
は”０”にセットすることができる。
【０００５】作動中、パワーアップにより、ヒューズア
レイ１０６内のヒューズの値が、典型的には、ヒューズ
ラッチアレイ１０８内にロードされる。それから、実行
時間中、これらの値がヒューズデコーダ回路１１０によ
ってデコードされ、それにより、特定の誤差のある主メ
モリアレイ素子を、冗長アレイ１０４の特定の冗長素子
と交換するのが容易になる。誤差のある主メモリアレイ
素子を冗長アレイ素子と交換するための技術は、当業者
には公知であるので、簡潔にするために、ここでは、こ
れ以上詳述しない。
レイ１０６内のヒューズの値が、典型的には、ヒューズ
ラッチアレイ１０８内にロードされる。それから、実行
時間中、これらの値がヒューズデコーダ回路１１０によ
ってデコードされ、それにより、特定の誤差のある主メ
モリアレイ素子を、冗長アレイ１０４の特定の冗長素子
と交換するのが容易になる。誤差のある主メモリアレイ
素子を冗長アレイ素子と交換するための技術は、当業者
には公知であるので、簡潔にするために、ここでは、こ
れ以上詳述しない。
【０００６】前述のように、ヒューズアレイ１０６内の
ヒューズリンクは、選択的にレーザビームを用いてブロ
ーにより除去又はカットされる。レーザビームによって
ブローされると、ヒューズは、高導電状態から高抵抗、
即ち、非導電状態に変わり、即ち、ブローにより除去さ
れたヒューズは、電流が通電するのを阻止し、電流路に
対して開回路を示す。図２を参照すると、ヒューズアレ
イ素子１０６のヒューズリンク２０２，２０４，２０６
及び２０８が、そのブローされていない状態で、即ち、
導電状態で示されている。図３では、ヒューズリンク２
０４をカット又はブローにより除去するのにレーザビー
ムが使用され、それにより、そこを通る電流の流れが阻
止される。
ヒューズリンクは、選択的にレーザビームを用いてブロ
ーにより除去又はカットされる。レーザビームによって
ブローされると、ヒューズは、高導電状態から高抵抗、
即ち、非導電状態に変わり、即ち、ブローにより除去さ
れたヒューズは、電流が通電するのを阻止し、電流路に
対して開回路を示す。図２を参照すると、ヒューズアレ
イ素子１０６のヒューズリンク２０２，２０４，２０６
及び２０８が、そのブローされていない状態で、即ち、
導電状態で示されている。図３では、ヒューズリンク２
０４をカット又はブローにより除去するのにレーザビー
ムが使用され、それにより、そこを通る電流の流れが阻
止される。
【０００７】ヒューズをセット、例えば、カット又はブ
ローにより除去するのにレーザビームを用いると、主と
して、ヒューズセット動作中、ヒューズリンクの下側の
領域が、レーザエネルギの吸収に起因するレーザ誘導の
損傷を受け易いことが分かった。所定の場合には、ヒュ
ーズリンクの下側に位置している領域は、ヒューズセッ
ト動作後、所定程度のレーザ誘導の損傷を被る。レーザ
誘導の損傷の可能性のために、ヒューズリンクの下側に
位置している領域は、従来技術では、典型的には、半導
体装置（例えば、トランジスタ）が構成されることはな
い。
ローにより除去するのにレーザビームを用いると、主と
して、ヒューズセット動作中、ヒューズリンクの下側の
領域が、レーザエネルギの吸収に起因するレーザ誘導の
損傷を受け易いことが分かった。所定の場合には、ヒュ
ーズリンクの下側に位置している領域は、ヒューズセッ
ト動作後、所定程度のレーザ誘導の損傷を被る。レーザ
誘導の損傷の可能性のために、ヒューズリンクの下側に
位置している領域は、従来技術では、典型的には、半導
体装置（例えば、トランジスタ）が構成されることはな
い。
【０００８】能動装置がない時にも、基板自体は、或る
程度、レーザ誘導による損傷を被る。つまり、典型的な
基板材料であるシリコンが、特に短波長レーザが用いら
れている場合に、レーザエネルギを容易に吸収する理由
である。このために、従来技術では、赤外線レーザのよ
うな比較的長い波長のレーザが、ヒューズセット動作用
に用いられている。
程度、レーザ誘導による損傷を被る。つまり、典型的な
基板材料であるシリコンが、特に短波長レーザが用いら
れている場合に、レーザエネルギを容易に吸収する理由
である。このために、従来技術では、赤外線レーザのよ
うな比較的長い波長のレーザが、ヒューズセット動作用
に用いられている。
【０００９】赤外線レーザは、下側に位置している基板
に対するレーザ誘導による損傷を最小化するのに有用で
あるが、比較的長い波長のレーザを用いると、不所望に
も、何らかの妥協をせざるを得ない。例えば、比較的長
い波長の赤外線レーザは、ヒューズセット動作中基板上
に比較的長いスポットを形成するが、それにより、相互
に隣り合ってパッキングすることができるヒューズリン
クの密接度が制限されてしまう。例えば、約１ミクロン
の波長の赤外線レーザの場合、基板上に形成されるスポ
ットは、波長の２倍又は２〜２．５ミクロン幅であるこ
とがある。
に対するレーザ誘導による損傷を最小化するのに有用で
あるが、比較的長い波長のレーザを用いると、不所望に
も、何らかの妥協をせざるを得ない。例えば、比較的長
い波長の赤外線レーザは、ヒューズセット動作中基板上
に比較的長いスポットを形成するが、それにより、相互
に隣り合ってパッキングすることができるヒューズリン
クの密接度が制限されてしまう。例えば、約１ミクロン
の波長の赤外線レーザの場合、基板上に形成されるスポ
ットは、波長の２倍又は２〜２．５ミクロン幅であるこ
とがある。
【００１０】比較的長い波長のレーザに関連した欠点に
ついて、図４及び５を参照して以下説明する。図４は、
ヒューズリンク２０２，２０４，２０６，及び２０８を
有するヒューズアレイ１０６の部分横断面図である。図
４では、ヒューズリンク２０２，２０４，２０６，及び
２０８は、受動層３０２内にカプセルにより保護された
状態で示されている。基板３０４は、図示のように、ヒ
ューズリンクの下側に位置している。図４では、分かり
易くするために極めて単純化して示されており、ヒュー
ズアレイ１０６は、図示のように、他の通常の層乃至構
成素子を有していることに注意すべきである。
ついて、図４及び５を参照して以下説明する。図４は、
ヒューズリンク２０２，２０４，２０６，及び２０８を
有するヒューズアレイ１０６の部分横断面図である。図
４では、ヒューズリンク２０２，２０４，２０６，及び
２０８は、受動層３０２内にカプセルにより保護された
状態で示されている。基板３０４は、図示のように、ヒ
ューズリンクの下側に位置している。図４では、分かり
易くするために極めて単純化して示されており、ヒュー
ズアレイ１０６は、図示のように、他の通常の層乃至構
成素子を有していることに注意すべきである。
【００１１】図５では、図４のヒューズリンク２０４
は、レーザビームを使用してブローにより除去又はカッ
ティングされている。ヒューズリンク２０４の位置に
は、用いられているレーザビームの波長の大凡二倍の直
径Ｃである空所３１０が存在する。レーザスポットの直
径Ｃの下側の限界は、隣り合った各ヒューズリンク間の
最小ヒューズピッチ３１２に設定される。所定のレーザ
波長の場合に、ヒューズを相互に過度に密接して配置す
ると、隣り合ったヒューズリンクをうっかりブローして
除去してしまったりカットしたりして、ＩＣを駄目にし
てしまうことがある。
は、レーザビームを使用してブローにより除去又はカッ
ティングされている。ヒューズリンク２０４の位置に
は、用いられているレーザビームの波長の大凡二倍の直
径Ｃである空所３１０が存在する。レーザスポットの直
径Ｃの下側の限界は、隣り合った各ヒューズリンク間の
最小ヒューズピッチ３１２に設定される。所定のレーザ
波長の場合に、ヒューズを相互に過度に密接して配置す
ると、隣り合ったヒューズリンクをうっかりブローして
除去してしまったりカットしたりして、ＩＣを駄目にし
てしまうことがある。
【００１２】短波長レーザを使用すると、レーザスポッ
トの直径Ｃ及び付随して最小ヒューズピッチを低減する
ことができる。しかし、短波長レーザにより、従来技術
では、下側に位置している基板が損傷を受ける可能性が
かなり増大してしまう。と言うのは、シリコン基板は、
短波長レーザからのレーザエネルギを極めて容易に吸収
してしまうからである。従来技術では、ヒューズアレイ
１０６のヒューズリンクをセットするのに短波長レーザ
が使用されると、領域３２０に過度の基板損傷を生じて
しまい、場合により、集積回路を損傷したり、故障した
りすることがある。
トの直径Ｃ及び付随して最小ヒューズピッチを低減する
ことができる。しかし、短波長レーザにより、従来技術
では、下側に位置している基板が損傷を受ける可能性が
かなり増大してしまう。と言うのは、シリコン基板は、
短波長レーザからのレーザエネルギを極めて容易に吸収
してしまうからである。従来技術では、ヒューズアレイ
１０６のヒューズリンクをセットするのに短波長レーザ
が使用されると、領域３２０に過度の基板損傷を生じて
しまい、場合により、集積回路を損傷したり、故障した
りすることがある。
【００１３】前述の観点から、レーザヒューズリンクを
有する集積回路を製造する所望の改善された技術があ
る。もっと特定すると、所望のように改善されたレーザ
ヒューズリンク構造とそのための方法があり、それによ
ると、有利にも、ヒューズセット動作中の基板損傷を最
小化し、乃至、短波長レーザを用いて、ヒューズピッチ
を低減することができる。
有する集積回路を製造する所望の改善された技術があ
る。もっと特定すると、所望のように改善されたレーザ
ヒューズリンク構造とそのための方法があり、それによ
ると、有利にも、ヒューズセット動作中の基板損傷を最
小化し、乃至、短波長レーザを用いて、ヒューズピッチ
を低減することができる。
【００１４】
【発明が解決しようとする課題】本発明の課題は、上述
のような従来技術での欠点を克服し、集積回路での、レ
ーザヒューズリンクがレーザビームによってセットされ
た場合に、当該レーザヒューズリンクの下側に位置して
いる領域をレーザ誘導の損傷から保護すること、ヒュー
ズセット動作中の基板損傷を最小化し、乃至、短波長レ
ーザを用いて、ヒューズピッチを低減することができる
ようにすることにある。
のような従来技術での欠点を克服し、集積回路での、レ
ーザヒューズリンクがレーザビームによってセットされ
た場合に、当該レーザヒューズリンクの下側に位置して
いる領域をレーザ誘導の損傷から保護すること、ヒュー
ズセット動作中の基板損傷を最小化し、乃至、短波長レ
ーザを用いて、ヒューズピッチを低減することができる
ようにすることにある。
【００１５】
【課題を解決するための手段】この課題は、本発明によ
ると、基板と、該基板の上に位置している遮蔽部と、第
１のレーザヒューズリンクとを有しており、第１のレー
ザヒューズリンクは、当該の集積回路の製造中レーザビ
ームによってセットされるように配列されており、第１
のレーザヒューズリンクは、遮蔽部上に直接配置されて
おり、遮蔽部は、第１のレーザヒューズリンクがレーザ
ビームでセットされる場合に、レーザビームからのレー
ザ誘導の損傷を、実質的に、遮蔽部の下にある第１の領
域に最小化するように配列されていることにより解決さ
れる。主メモリアレイと、冗長メモリアレイと、複数の
レーザヒューズリンクと、遮蔽部とを有しており、主メ
モリアレイは、主メモリアレイ素子を有しており、冗長
メモリアレイは、主メモリアレイに接続されており、冗
長メモリアレイは、冗長メモリアレイ素子を有してお
り、冗長メモリアレイ素子のそれぞれは、主メモリアレ
イ素子の損傷したものに置換され、複数のレーザヒュー
ズリンクは、冗長メモリアレイに接続されており、複数
のレーザヒューズリンクの第１のレーザヒューズリンク
は、ダイナミックランダムアクセスメモリ集積回路の製
造中レーザビームによってセットされて、冗長メモリア
レイ素子の第１の冗長メモリアレイ素子用のアドレスヒ
ューズの値をセットするように配列されており、遮蔽部
は、第１のレーザヒューズリンクの下側に位置してお
り、遮蔽部は、第１のレーザヒューズリンクがレーザビ
ームでセットされた場合に、レーザビームからのレーザ
誘導の損傷を、実質的に、遮蔽部の下側に位置している
第１の領域に最小化するように配列されていることによ
り解決される。シリコン基板を設けるステップ、シリコ
ン基板上に遮蔽部を形成するステップ、遮蔽部上に絶縁
層を形成するステップ、絶縁層の上側にレーザヒューズ
リンクを形成するステップとを有しており、レーザヒュ
ーズリンクは、遮蔽部の直ぐ上に配列されており、該配
列の際、遮蔽部は、レーザヒューズリンクがレーザビー
ムでセットされる場合に、レーザビームからのレーザ誘
導の損傷を、実質的に、遮蔽部の下側に位置している領
域に最小化することにより解決される。基板を設けるス
テップ、基板上に第１の遮蔽部を形成するステップ、第
１の遮蔽部上に絶縁層を形成するステップ、絶縁層上に
前記レーザヒューズリンクを形成するステップを有して
おり、レーザヒューズリンクの第１のレーザヒューズリ
ンクは、第１の遮蔽部の直ぐ上に配列されており、該配
列の際、第１の遮蔽部は、第１のレーザヒューズリンク
がレーザビームによってセットされる場合に、レーザビ
ーム誘導の損傷を、実質的に、第１の遮蔽部の下側に位
置している第１の領域に最小化するようにされることに
より解決される。
ると、基板と、該基板の上に位置している遮蔽部と、第
１のレーザヒューズリンクとを有しており、第１のレー
ザヒューズリンクは、当該の集積回路の製造中レーザビ
ームによってセットされるように配列されており、第１
のレーザヒューズリンクは、遮蔽部上に直接配置されて
おり、遮蔽部は、第１のレーザヒューズリンクがレーザ
ビームでセットされる場合に、レーザビームからのレー
ザ誘導の損傷を、実質的に、遮蔽部の下にある第１の領
域に最小化するように配列されていることにより解決さ
れる。主メモリアレイと、冗長メモリアレイと、複数の
レーザヒューズリンクと、遮蔽部とを有しており、主メ
モリアレイは、主メモリアレイ素子を有しており、冗長
メモリアレイは、主メモリアレイに接続されており、冗
長メモリアレイは、冗長メモリアレイ素子を有してお
り、冗長メモリアレイ素子のそれぞれは、主メモリアレ
イ素子の損傷したものに置換され、複数のレーザヒュー
ズリンクは、冗長メモリアレイに接続されており、複数
のレーザヒューズリンクの第１のレーザヒューズリンク
は、ダイナミックランダムアクセスメモリ集積回路の製
造中レーザビームによってセットされて、冗長メモリア
レイ素子の第１の冗長メモリアレイ素子用のアドレスヒ
ューズの値をセットするように配列されており、遮蔽部
は、第１のレーザヒューズリンクの下側に位置してお
り、遮蔽部は、第１のレーザヒューズリンクがレーザビ
ームでセットされた場合に、レーザビームからのレーザ
誘導の損傷を、実質的に、遮蔽部の下側に位置している
第１の領域に最小化するように配列されていることによ
り解決される。シリコン基板を設けるステップ、シリコ
ン基板上に遮蔽部を形成するステップ、遮蔽部上に絶縁
層を形成するステップ、絶縁層の上側にレーザヒューズ
リンクを形成するステップとを有しており、レーザヒュ
ーズリンクは、遮蔽部の直ぐ上に配列されており、該配
列の際、遮蔽部は、レーザヒューズリンクがレーザビー
ムでセットされる場合に、レーザビームからのレーザ誘
導の損傷を、実質的に、遮蔽部の下側に位置している領
域に最小化することにより解決される。基板を設けるス
テップ、基板上に第１の遮蔽部を形成するステップ、第
１の遮蔽部上に絶縁層を形成するステップ、絶縁層上に
前記レーザヒューズリンクを形成するステップを有して
おり、レーザヒューズリンクの第１のレーザヒューズリ
ンクは、第１の遮蔽部の直ぐ上に配列されており、該配
列の際、第１の遮蔽部は、第１のレーザヒューズリンク
がレーザビームによってセットされる場合に、レーザビ
ーム誘導の損傷を、実質的に、第１の遮蔽部の下側に位
置している第１の領域に最小化するようにされることに
より解決される。
【００１６】
【発明の実施の形態】本発明は、１実施例では、基板と
基板の上側に位置している遮蔽部を有する集積回路に関
する。この集積回路は、更に、第１のレーザヒューズリ
ンクを有している。このレーザヒューズリンクは、集積
回路の製造中、レーザビームによってセットされるよう
に構成されている。第１のレーザヒューズリンクは、遮
蔽部の直ぐ上側に配設されており、その際、遮蔽部は、
第１のレーザヒューズリンクがレーザビームを用いてセ
ットされる場合に、レーザビームからのレーザ誘導の損
傷を、遮蔽部の下側に位置している第１の領域に実質的
に最小化する。
基板の上側に位置している遮蔽部を有する集積回路に関
する。この集積回路は、更に、第１のレーザヒューズリ
ンクを有している。このレーザヒューズリンクは、集積
回路の製造中、レーザビームによってセットされるよう
に構成されている。第１のレーザヒューズリンクは、遮
蔽部の直ぐ上側に配設されており、その際、遮蔽部は、
第１のレーザヒューズリンクがレーザビームを用いてセ
ットされる場合に、レーザビームからのレーザ誘導の損
傷を、遮蔽部の下側に位置している第１の領域に実質的
に最小化する。
【００１７】他の実施例では、本発明は、シリコン基板
上に設けられるダイナミックランダムアクセスメモリ集
積回路に関する。ダイナミックランダムアクセスメモリ
集積回路は、主メモリアレイ素子を有する主メモリアレ
イを含んでおり、冗長メモリアレイは、主メモリアレイ
に接続されている。冗長メモリアレイは、冗長メモリア
レイ素子を有しており、冗長メモリアレイ素子のそれぞ
れは、主メモリアレイ素子の損傷した素子を交換するよ
うに構成されている。ダイナミックランダムアクセスメ
モリ集積回路は、冗長メモリアレイに接続された複数の
レーザヒューズリンクを有している。複数のレーザヒュ
ーズリンクの第１のレーザヒューズリンクは、ダイナミ
ックランダムアクセスメモリ集積回路の製造中レーザビ
ームによって変えられて、冗長メモリアレイ素子の第１
の素子用のアドレスヒューズの値をセットするように構
成されている。つまり、ダイナミックランダムアクセス
メモリ集積回路は、第１のレーザヒューズリンクの下側
に位置している遮蔽部を有している。この遮蔽部は、第
１のレーザヒューズリンクがレーザビームを用いてセッ
トされる場合に、レーザビームからのレーザ誘導の損傷
を、遮蔽部の下側に位置している第１の領域に実質的に
最小化するように構成されている。
上に設けられるダイナミックランダムアクセスメモリ集
積回路に関する。ダイナミックランダムアクセスメモリ
集積回路は、主メモリアレイ素子を有する主メモリアレ
イを含んでおり、冗長メモリアレイは、主メモリアレイ
に接続されている。冗長メモリアレイは、冗長メモリア
レイ素子を有しており、冗長メモリアレイ素子のそれぞ
れは、主メモリアレイ素子の損傷した素子を交換するよ
うに構成されている。ダイナミックランダムアクセスメ
モリ集積回路は、冗長メモリアレイに接続された複数の
レーザヒューズリンクを有している。複数のレーザヒュ
ーズリンクの第１のレーザヒューズリンクは、ダイナミ
ックランダムアクセスメモリ集積回路の製造中レーザビ
ームによって変えられて、冗長メモリアレイ素子の第１
の素子用のアドレスヒューズの値をセットするように構
成されている。つまり、ダイナミックランダムアクセス
メモリ集積回路は、第１のレーザヒューズリンクの下側
に位置している遮蔽部を有している。この遮蔽部は、第
１のレーザヒューズリンクがレーザビームを用いてセッ
トされる場合に、レーザビームからのレーザ誘導の損傷
を、遮蔽部の下側に位置している第１の領域に実質的に
最小化するように構成されている。
【００１８】他の実施例では、本発明は、レーザヒュー
ズリンクがレーザビームによってセットされる場合に、
レーザ誘導の損傷からレーザヒューズリンクの下側に位
置している領域を保護するための、集積回路での方法に
関する。この方法は、シリコン基板を設けること、この
シリコン基板上に遮蔽部を形成すること、この遮蔽部上
に絶縁層を形成することを有している。また、この方法
は、絶縁層上にレーザヒューズリンクを形成することを
有している。このレーザヒューズリンクは、遮蔽部の直
ぐ上に配列されており、その際、この遮蔽部は、レーザ
ヒューズリンクがレーザビームを用いて変えられる場合
に、実質的に、レーザビームからのレーザ誘導の損傷
を、遮蔽部の下側の領域に最小化する。
ズリンクがレーザビームによってセットされる場合に、
レーザ誘導の損傷からレーザヒューズリンクの下側に位
置している領域を保護するための、集積回路での方法に
関する。この方法は、シリコン基板を設けること、この
シリコン基板上に遮蔽部を形成すること、この遮蔽部上
に絶縁層を形成することを有している。また、この方法
は、絶縁層上にレーザヒューズリンクを形成することを
有している。このレーザヒューズリンクは、遮蔽部の直
ぐ上に配列されており、その際、この遮蔽部は、レーザ
ヒューズリンクがレーザビームを用いて変えられる場合
に、実質的に、レーザビームからのレーザ誘導の損傷
を、遮蔽部の下側の領域に最小化する。
【００１９】ダイナミックランダムアクセスメモリ集積
回路がシリコン基板上に構成される。ダイナミックラン
ダムアクセスメモリ集積回路は、主メモリアレイ素子を
有する主メモリアレイと、この主メモリアレイに接続さ
れた冗長メモリアレイを有している。この冗長メモリア
レイは、冗長メモリアレイ素子を有しており、冗長メモ
リアレイ素子のそれぞれは、主メモリアレイ素子の欠陥
のあるものに置換されるように構成されている。ダイナ
ミックランダムアクセスメモリ集積回路は、冗長メモリ
アレイに接続された、複数のレーザヒューズリンク２０
２，２０４，２０６，２０８を有している。複数のレー
ザヒューズリンクの第１のレーザヒューズリンクは、ダ
イナミックランダムアクセスメモリ集積回路の製造中、
レーザビームによって、アドレスヒューズの値を、冗長
メモリアレイ素子の第１の素子にセットするようにし
て、修正されるように構成されている。ダイナミックラ
ンダムアクセスメモリ集積回路は、レーザヒューズリン
クの下側に位置している複数の遮蔽部４０２，４０４，
４０６，４０８を有している。遮蔽部は、第１のレーザ
ヒューズリンクがレーザビームによってセットされた際
に、レーザビームからのレーザ誘導の損傷を、実質的
に、遮蔽部の下側に位置している第１の領域に最小化す
るように構成されている。
回路がシリコン基板上に構成される。ダイナミックラン
ダムアクセスメモリ集積回路は、主メモリアレイ素子を
有する主メモリアレイと、この主メモリアレイに接続さ
れた冗長メモリアレイを有している。この冗長メモリア
レイは、冗長メモリアレイ素子を有しており、冗長メモ
リアレイ素子のそれぞれは、主メモリアレイ素子の欠陥
のあるものに置換されるように構成されている。ダイナ
ミックランダムアクセスメモリ集積回路は、冗長メモリ
アレイに接続された、複数のレーザヒューズリンク２０
２，２０４，２０６，２０８を有している。複数のレー
ザヒューズリンクの第１のレーザヒューズリンクは、ダ
イナミックランダムアクセスメモリ集積回路の製造中、
レーザビームによって、アドレスヒューズの値を、冗長
メモリアレイ素子の第１の素子にセットするようにし
て、修正されるように構成されている。ダイナミックラ
ンダムアクセスメモリ集積回路は、レーザヒューズリン
クの下側に位置している複数の遮蔽部４０２，４０４，
４０６，４０８を有している。遮蔽部は、第１のレーザ
ヒューズリンクがレーザビームによってセットされた際
に、レーザビームからのレーザ誘導の損傷を、実質的
に、遮蔽部の下側に位置している第１の領域に最小化す
るように構成されている。
【００２０】
【実施例】以下、本発明の図示の実施例について説明す
るが、本発明は、この実施例に限定されるものではな
い。また、同一部分には、同一番号を付してある。
るが、本発明は、この実施例に限定されるものではな
い。また、同一部分には、同一番号を付してある。
【００２１】以下の説明で、幾つかの特定の詳細部につ
いて、本発明の理解に供するために言及する。しかし、
当業者が本発明を実施するには、これら特定の詳細部の
全て又は幾つかは不要であることは明らかである。他の
例では、公知の処理ステップは、本発明を不必要に不明
瞭にしないために、記載していない。
いて、本発明の理解に供するために言及する。しかし、
当業者が本発明を実施するには、これら特定の詳細部の
全て又は幾つかは不要であることは明らかである。他の
例では、公知の処理ステップは、本発明を不必要に不明
瞭にしないために、記載していない。
【００２２】本発明の１観点によると、レーザヒューズ
リンクの下側に、遮蔽部が設けられている。使用されて
いるレーザヒューズリンクは、例えば、所望の機能部を
達成するために接続することができる集積回路（ＩＣ）
である。その種のＩＣは、メモリ回路リンク、例えば、
ランダムアクセスメモリ（ＲＡＭ）、ダイナミックＲＡ
Ｍ（ＤＲＡＭ）、同期ＤＲＡＭ（ＳＤＲＡＭ）、スタテ
ィックＲＡＭ（ＳＲＡＭ）及びリードオンリーメモリ
（ＲＯＭ）を含んでいる。他のＩＣは、論理装置、例え
ば、プログラマブルロジックアレイ（ＰＬＡ）、アプリ
ケーションスペシフィックＩＣ（ＡＳＩＣ）、又は、何
らかの回路装置を含む。
リンクの下側に、遮蔽部が設けられている。使用されて
いるレーザヒューズリンクは、例えば、所望の機能部を
達成するために接続することができる集積回路（ＩＣ）
である。その種のＩＣは、メモリ回路リンク、例えば、
ランダムアクセスメモリ（ＲＡＭ）、ダイナミックＲＡ
Ｍ（ＤＲＡＭ）、同期ＤＲＡＭ（ＳＤＲＡＭ）、スタテ
ィックＲＡＭ（ＳＲＡＭ）及びリードオンリーメモリ
（ＲＯＭ）を含んでいる。他のＩＣは、論理装置、例え
ば、プログラマブルロジックアレイ（ＰＬＡ）、アプリ
ケーションスペシフィックＩＣ（ＡＳＩＣ）、又は、何
らかの回路装置を含む。
【００２３】典型的には、複数のＩＣが、半導体基板、
例えば、シリコンウェファ上に並列に製造される。処理
後、このウェファは、これらのＩＣを複数の個別チップ
に分離するために賽の目に切断される。それから、これ
らのチップは、最終製品にパックされて、例えば、コン
ピュータシステム、セルラーホン、パーソナルデジタル
アシスタント（ＰＤＡ）等の製品で使用される。本発明
を説明し易くするために、この文脈では、単一チップ、
特に、ＲＡＭチップで説明する。
例えば、シリコンウェファ上に並列に製造される。処理
後、このウェファは、これらのＩＣを複数の個別チップ
に分離するために賽の目に切断される。それから、これ
らのチップは、最終製品にパックされて、例えば、コン
ピュータシステム、セルラーホン、パーソナルデジタル
アシスタント（ＰＤＡ）等の製品で使用される。本発明
を説明し易くするために、この文脈では、単一チップ、
特に、ＲＡＭチップで説明する。
【００２４】遮蔽部を設けることによって、レーザヒュ
ーズリンクをセットするためにレーザビームが用いられ
た際に生じるレーザ誘導の損傷に対して、その下側に位
置している領域が保護される。１実施例では、レーザヒ
ューズリンクは、誘電体層によって、下側に位置してい
る遮蔽部から絶縁されている。基板の損傷を低減するこ
とによって、レーザヒューズリンクの下側に位置してい
る領域と遮蔽部とが、半導体装置（例えば、トランジス
タ、キャパシタ、等）を構成するために用いられ、それ
により、回路密度が増大する。
ーズリンクをセットするためにレーザビームが用いられ
た際に生じるレーザ誘導の損傷に対して、その下側に位
置している領域が保護される。１実施例では、レーザヒ
ューズリンクは、誘電体層によって、下側に位置してい
る遮蔽部から絶縁されている。基板の損傷を低減するこ
とによって、レーザヒューズリンクの下側に位置してい
る領域と遮蔽部とが、半導体装置（例えば、トランジス
タ、キャパシタ、等）を構成するために用いられ、それ
により、回路密度が増大する。
【００２５】レーザヒューズリンクの下側に位置してい
る遮蔽部を設けることによって、波長が従来技術の赤外
線レーザの波長よりも短いレーザを用い易くなる。その
ような、波長の短いレーザを、従来技術のレーザヒュー
ズリンクに用いたならば、レーザエネルギを過度に吸収
することによって、下側に位置している基板に対して過
度に損傷が生じる。適切に遮蔽部を用いることによっ
て、過度のレーザエネルギが、下側に位置している領域
から反射されるか、又は、遮蔽分自体によって吸収さ
れ、それにより、下側に位置しているヒューズリンクに
対するレーザ誘導の損傷を最小化することができる。
る遮蔽部を設けることによって、波長が従来技術の赤外
線レーザの波長よりも短いレーザを用い易くなる。その
ような、波長の短いレーザを、従来技術のレーザヒュー
ズリンクに用いたならば、レーザエネルギを過度に吸収
することによって、下側に位置している基板に対して過
度に損傷が生じる。適切に遮蔽部を用いることによっ
て、過度のレーザエネルギが、下側に位置している領域
から反射されるか、又は、遮蔽分自体によって吸収さ
れ、それにより、下側に位置しているヒューズリンクに
対するレーザ誘導の損傷を最小化することができる。
【００２６】波長の短いレーザビームが用いられている
ので、隣り合ったレーザヒューズリンクを一層密に一緒
にパックすることができ、それにより、回路密度を高め
ることができる。例によると、波長が短いレーザビーム
を用いることによって、多数のヒューズリンクをＤＲＡ
Ｍの冗長アレイと共に構成することができるようにな
り、それにより、欠陥のある主メモリアレイ素子を代替
するのに利用することができる冗長アレイ素子の個数を
増大させることができる。
ので、隣り合ったレーザヒューズリンクを一層密に一緒
にパックすることができ、それにより、回路密度を高め
ることができる。例によると、波長が短いレーザビーム
を用いることによって、多数のヒューズリンクをＤＲＡ
Ｍの冗長アレイと共に構成することができるようにな
り、それにより、欠陥のある主メモリアレイ素子を代替
するのに利用することができる冗長アレイ素子の個数を
増大させることができる。
【００２７】本発明の特徴及び利点について、以下、図
示の実施例を参照して説明する。図６には、各レーザヒ
ューズリンクが、下側に位置している遮蔽部と一緒に設
けられている改善された集積回路の横断面が示されてい
る。図６には、図４のレーザヒューズリンク２０２，２
０４，２０６，及び２０８が再度示されている。このレ
ーザヒューズリンクは、アルミニウム又はそのアレイの
１つから形成されているか、又は、その他の何らかの適
当なヒューズ材料（例えば、ポリシリコン）から形成さ
れている。
示の実施例を参照して説明する。図６には、各レーザヒ
ューズリンクが、下側に位置している遮蔽部と一緒に設
けられている改善された集積回路の横断面が示されてい
る。図６には、図４のレーザヒューズリンク２０２，２
０４，２０６，及び２０８が再度示されている。このレ
ーザヒューズリンクは、アルミニウム又はそのアレイの
１つから形成されているか、又は、その他の何らかの適
当なヒューズ材料（例えば、ポリシリコン）から形成さ
れている。
【００２８】図６には、レーザヒューズリンク２０２，
２０４，２０６，及び２０８が、図示のように、それぞ
れ遮蔽部４０２，４０４，４０６，４０８が設けられて
いる。遮蔽部は、有利には、絶縁材製の層によって、そ
のレーザヒューズリンクから分離されている。図６の例
では、酸化物層４１０は、レーザヒューズリンクを、そ
れらの各遮蔽部から（他の何らかのタイプの誘電材を用
いてもよい）絶縁している。他方、遮蔽部が個別パッド
として設けられている場合（即ち、各遮蔽部は相互に接
続されていない）、所望ならば、レーザヒューズリンク
と、その下側に位置している遮蔽部との間を直接接触接
続させることができる。同様に、遮蔽部が非導電材から
形成されている場合、遮蔽部が連続していても、直接接
触接続することができる。
２０４，２０６，及び２０８が、図示のように、それぞ
れ遮蔽部４０２，４０４，４０６，４０８が設けられて
いる。遮蔽部は、有利には、絶縁材製の層によって、そ
のレーザヒューズリンクから分離されている。図６の例
では、酸化物層４１０は、レーザヒューズリンクを、そ
れらの各遮蔽部から（他の何らかのタイプの誘電材を用
いてもよい）絶縁している。他方、遮蔽部が個別パッド
として設けられている場合（即ち、各遮蔽部は相互に接
続されていない）、所望ならば、レーザヒューズリンク
と、その下側に位置している遮蔽部との間を直接接触接
続させることができる。同様に、遮蔽部が非導電材から
形成されている場合、遮蔽部が連続していても、直接接
触接続することができる。
【００２９】一般的には、遮蔽部は、有利には、この遮
蔽部上に照射するレーザエネルギのほぼ全てを反射する
材料から形成されている。反射材、例えば、タングステ
ン、モリブデン、白金、クロム、チタン、それらの合
金、又は同様の材料が良好に作用する。比較的高い融点
（レーザヒューズリンクの融点に比較して）が有利であ
るけれども、ほぼ同様又は融点の低い材料を、下側に位
置している層を保護するために、レーザエネルギを十分
に反射又は吸収するような適切な大きさにすると良い。
例えば、遮蔽部は、アルミニウム、又は、その合金、又
は、シリコン又はポリシリコンのような非金属材から形
成すると良い。有利な実施例では、遮蔽部は、約３５０
０オングストローム厚のタングステン層から形成されて
いる。
蔽部上に照射するレーザエネルギのほぼ全てを反射する
材料から形成されている。反射材、例えば、タングステ
ン、モリブデン、白金、クロム、チタン、それらの合
金、又は同様の材料が良好に作用する。比較的高い融点
（レーザヒューズリンクの融点に比較して）が有利であ
るけれども、ほぼ同様又は融点の低い材料を、下側に位
置している層を保護するために、レーザエネルギを十分
に反射又は吸収するような適切な大きさにすると良い。
例えば、遮蔽部は、アルミニウム、又は、その合金、又
は、シリコン又はポリシリコンのような非金属材から形
成すると良い。有利な実施例では、遮蔽部は、約３５０
０オングストローム厚のタングステン層から形成されて
いる。
【００３０】遮蔽部、例えば、遮蔽部４０２は、設計上
許容されるならば、その関連のレーザヒューズリンク
（例えば、レーザヒューズリンク２０２）のサイズより
も僅かに広幅であるようなサイズにすると有利である。
僅かに大きくすることによって、レーザビームがレーザ
ヒューズリンク２０２の中心から僅かに離れた場合でも
（例えば、整列時の許容誤差のために）、遮蔽部４０２
によって、下側に位置している遮蔽部４０２の領域に対
する保護部を提供することができる。僅かに大きくする
ことによって、遮蔽部４０２内の大部分の材料によっ
て、この遮蔽部の下側に位置している、基板３０４の領
域４３０のレーザ誘導の損傷に対して保護することがで
きるようになる。しかし、遮蔽部は、その関連のレーザ
ヒューズリンクとほぼ同じ寸法、又は、回路密度を高め
るために、小さくしてもよい。この場合、何らかの保護
機能は、依然としてある。と言うのは、適切な厚みの遮
蔽部によって、過剰レーザエネルギの実質的な部分、殆
ど又は全てを吸収するからであり、それにより、下側に
位置している層に対するレーザ誘導の損傷を最小化又は
除去することができる。
許容されるならば、その関連のレーザヒューズリンク
（例えば、レーザヒューズリンク２０２）のサイズより
も僅かに広幅であるようなサイズにすると有利である。
僅かに大きくすることによって、レーザビームがレーザ
ヒューズリンク２０２の中心から僅かに離れた場合でも
（例えば、整列時の許容誤差のために）、遮蔽部４０２
によって、下側に位置している遮蔽部４０２の領域に対
する保護部を提供することができる。僅かに大きくする
ことによって、遮蔽部４０２内の大部分の材料によっ
て、この遮蔽部の下側に位置している、基板３０４の領
域４３０のレーザ誘導の損傷に対して保護することがで
きるようになる。しかし、遮蔽部は、その関連のレーザ
ヒューズリンクとほぼ同じ寸法、又は、回路密度を高め
るために、小さくしてもよい。この場合、何らかの保護
機能は、依然としてある。と言うのは、適切な厚みの遮
蔽部によって、過剰レーザエネルギの実質的な部分、殆
ど又は全てを吸収するからであり、それにより、下側に
位置している層に対するレーザ誘導の損傷を最小化又は
除去することができる。
【００３１】図７では、レーザヒューズリンク２０４
は、レーザビーム４３２によってブローにより除去され
ている。図７に示されてるように、遮蔽部４０４は、下
側に位置している領域４３４とは逆方向にレーザビーム
４３２を反射して、この領域をレーザ誘導の損傷に対し
て保護する。図６及び７のレーザヒューズリンクは、受
動層内に包囲されて示されているが、この受動層を設け
ることは、必ずしも、どうな場合にも必要というわけで
はない。
は、レーザビーム４３２によってブローにより除去され
ている。図７に示されてるように、遮蔽部４０４は、下
側に位置している領域４３４とは逆方向にレーザビーム
４３２を反射して、この領域をレーザ誘導の損傷に対し
て保護する。図６及び７のレーザヒューズリンクは、受
動層内に包囲されて示されているが、この受動層を設け
ることは、必ずしも、どうな場合にも必要というわけで
はない。
【００３２】遮蔽部の下側に位置している領域は、レー
ザ誘導の損傷から実質的に保護されるので、本発明によ
ると、有利にも、下側に位置している領域、例えば、図
７の領域４３４を、半導体装置を構成するために使用し
易くなる。逆に、従来技術では、レーザヒューズリンク
の下側に位置している領域は、典型的には、損傷の懸念
があるので、装置には馴染まないとされている。更に、
遮蔽部によって提供される保護作用によって、波長が短
いレーザを用いることにより、ヒューズピッチを最小化
することができる。前述のように、従来技術では、典型
的には、赤外線レーザが用いられている。と言うのは、
波長の短いレーザを用いると、過剰エネルギ吸収に起因
して、下側の物質に対する許容し難い損傷を生じやすい
からである。
ザ誘導の損傷から実質的に保護されるので、本発明によ
ると、有利にも、下側に位置している領域、例えば、図
７の領域４３４を、半導体装置を構成するために使用し
易くなる。逆に、従来技術では、レーザヒューズリンク
の下側に位置している領域は、典型的には、損傷の懸念
があるので、装置には馴染まないとされている。更に、
遮蔽部によって提供される保護作用によって、波長が短
いレーザを用いることにより、ヒューズピッチを最小化
することができる。前述のように、従来技術では、典型
的には、赤外線レーザが用いられている。と言うのは、
波長の短いレーザを用いると、過剰エネルギ吸収に起因
して、下側の物質に対する許容し難い損傷を生じやすい
からである。
【００３３】シリコンの場合のエネルギ吸収とレーザ波
長との関係については、図８のプロットを参照すると一
層良く理解することができる。図８に示されているよう
に、シリコン基板によるエネルギ吸収は、レーザ波長が
減少するに連れて急激に増大する。約１ミクロン（従来
技術での赤外線レーザの波長にほぼ等しい）で、吸収係
数は、約１００／ｃｍ（ポイント５０２）であると示さ
れている。波長が約０．３５ミクロンであるＵＶ（紫外
線）レーザの場合、吸収係数は、約４０，０００／ｃｍ
（ポイント５０４）であると示されている。他の基板材
料、例えば、ＧａＡＳは、同様の傾向を示す。従って、
ここに開示されている本発明のヒューズ製造技術は、こ
れらの基板に十分に適用することができる点に注目すべ
きである。
長との関係については、図８のプロットを参照すると一
層良く理解することができる。図８に示されているよう
に、シリコン基板によるエネルギ吸収は、レーザ波長が
減少するに連れて急激に増大する。約１ミクロン（従来
技術での赤外線レーザの波長にほぼ等しい）で、吸収係
数は、約１００／ｃｍ（ポイント５０２）であると示さ
れている。波長が約０．３５ミクロンであるＵＶ（紫外
線）レーザの場合、吸収係数は、約４０，０００／ｃｍ
（ポイント５０４）であると示されている。他の基板材
料、例えば、ＧａＡＳは、同様の傾向を示す。従って、
ここに開示されている本発明のヒューズ製造技術は、こ
れらの基板に十分に適用することができる点に注目すべ
きである。
【００３４】エネルギ吸収は、波長の減少に連れて対数
的に増大するので、従来技術では、エネルギ吸収と基板
の損傷を低減するために、波長の長いレーザを用いる傾
向があった（ある場合には、従来技術の赤外線レーザと
関連した波長よりも長いレーザを用いることすらあっ
た）。本発明は、反対側の観点からアプローチし、波長
の短いレーザを用い易くし、下側に位置している基板に
対する電位による損傷を実質的に最小にした。遮蔽部を
設けることによって、レーザヒューズリンクをセットす
る際に、例えば、準赤外線レーザ、紫外線レーザ、グリ
ーンレーザ、ブルーレーザ、レッドレーザ等のような可
視レーザを用いることができるようになる。
的に増大するので、従来技術では、エネルギ吸収と基板
の損傷を低減するために、波長の長いレーザを用いる傾
向があった（ある場合には、従来技術の赤外線レーザと
関連した波長よりも長いレーザを用いることすらあっ
た）。本発明は、反対側の観点からアプローチし、波長
の短いレーザを用い易くし、下側に位置している基板に
対する電位による損傷を実質的に最小にした。遮蔽部を
設けることによって、レーザヒューズリンクをセットす
る際に、例えば、準赤外線レーザ、紫外線レーザ、グリ
ーンレーザ、ブルーレーザ、レッドレーザ等のような可
視レーザを用いることができるようになる。
【００３５】遮蔽部を設けるということは、明らかに、
それにより、基板上に製造するのに付加的な構造を必要
とするわけではない。遮蔽部を設けるということは、製
造過程と設計の複雑さを単純化しようとしている現在の
傾向とは反対である。しかし、特定の有利な１実施例で
は、遮蔽部自体を、付加的な層や何らかの付加的な処理
ステップを設ける必要なしに製造することができる。図
６、７によると、遮蔽部４０２，４０４，４０６，４０
８は、有利には、ヒューズリンク層の下側に位置してい
る適切に設けられた層から形成すると良い。例による
と、何らかの集積回路が、多重金属層を有しており、こ
の下側に位置している金属層によって、相互接続され
た、選択された各装置の非遮蔽機能部を構成することが
できる。これらの場合には、遮蔽部を下側に位置してい
る金属層から形成することができる。その際、下側に位
置している金属層をエッチングするのに用いるマスク
を、下側に位置している金属層から遮蔽部が形成される
ように単純に再設計することによって形成することがで
きる。このようにして、下側に位置している層を設ける
ことによって、所定の領域内での、その本来の非遮蔽機
能部（例えば、相互接触接続部）と、ヒューズリンク領
域の下側の遮蔽機能部の両方を達成することができる。
下側に位置している金属層は、例のように用いられてい
るけれども、勿論、この他の適切な下側層を用いても良
い。
それにより、基板上に製造するのに付加的な構造を必要
とするわけではない。遮蔽部を設けるということは、製
造過程と設計の複雑さを単純化しようとしている現在の
傾向とは反対である。しかし、特定の有利な１実施例で
は、遮蔽部自体を、付加的な層や何らかの付加的な処理
ステップを設ける必要なしに製造することができる。図
６、７によると、遮蔽部４０２，４０４，４０６，４０
８は、有利には、ヒューズリンク層の下側に位置してい
る適切に設けられた層から形成すると良い。例による
と、何らかの集積回路が、多重金属層を有しており、こ
の下側に位置している金属層によって、相互接続され
た、選択された各装置の非遮蔽機能部を構成することが
できる。これらの場合には、遮蔽部を下側に位置してい
る金属層から形成することができる。その際、下側に位
置している金属層をエッチングするのに用いるマスク
を、下側に位置している金属層から遮蔽部が形成される
ように単純に再設計することによって形成することがで
きる。このようにして、下側に位置している層を設ける
ことによって、所定の領域内での、その本来の非遮蔽機
能部（例えば、相互接触接続部）と、ヒューズリンク領
域の下側の遮蔽機能部の両方を達成することができる。
下側に位置している金属層は、例のように用いられてい
るけれども、勿論、この他の適切な下側層を用いても良
い。
【００３６】どんな場合でも、各レーザヒューズリンク
に別個の遮蔽部を設ける必要性はない。図９には、遮蔽
部がブランケットデポジット連続遮蔽層６０２である択
一選択的な実施例が示されている。遮蔽層６０２が導電
材、例えば、金属材料から形成されている場合には、勿
論、有利には、少なくとも１つの誘電体層によって、レ
ーザヒューズリンクを遮蔽層６０２から絶縁すると良
い。この例を完成するために、レーザビーム４３２は、
図６のレーザヒューズリンク２０４を切除した後、遮蔽
層６０２によって図示のように反射される。
に別個の遮蔽部を設ける必要性はない。図９には、遮蔽
部がブランケットデポジット連続遮蔽層６０２である択
一選択的な実施例が示されている。遮蔽層６０２が導電
材、例えば、金属材料から形成されている場合には、勿
論、有利には、少なくとも１つの誘電体層によって、レ
ーザヒューズリンクを遮蔽層６０２から絶縁すると良
い。この例を完成するために、レーザビーム４３２は、
図６のレーザヒューズリンク２０４を切除した後、遮蔽
層６０２によって図示のように反射される。
【００３７】レーザビームを反射して戻すように遮蔽材
が選択されている場合には、本発明により、レーザビー
ムの設定電力を低減することができる。と言うのは、何
らかの反射レーザエネルギが、ヒューズセット動作に役
立つからである。レーザ電力を低減することによって、
遮蔽部に加わるエネルギ衝撃を小さくすることができ、
それにより、遮蔽材を薄厚にし、乃至、ヒューズリンク
状態を変更する際に大きな処理ウィンドウが提供される
ようにすることができる。この点は、処理工程中、下側
に位置している遮蔽部が皿状（湾曲状）に形成（ディッ
シュアウト）される場合には、特に該当する。ディッシ
ング（湾曲部形成）により、公知のように、遮蔽部が凹
面状になり、これは、一般的には、不所望な現象であ
る。それにも拘わらず、凹面状遮蔽部により、一層効果
的に、レーザエネルギをレーザヒューズリンクの後ろ側
に焦点化することができ、それにより、有利には、所定
のレーザヒューズリンクをセットするのに必要なエネル
ギ量を低減することができる。この点は、湾曲の半径
が、遮蔽部とヒューズとの間の間隔にほぼ等しい場合に
は、特に該当する。
が選択されている場合には、本発明により、レーザビー
ムの設定電力を低減することができる。と言うのは、何
らかの反射レーザエネルギが、ヒューズセット動作に役
立つからである。レーザ電力を低減することによって、
遮蔽部に加わるエネルギ衝撃を小さくすることができ、
それにより、遮蔽材を薄厚にし、乃至、ヒューズリンク
状態を変更する際に大きな処理ウィンドウが提供される
ようにすることができる。この点は、処理工程中、下側
に位置している遮蔽部が皿状（湾曲状）に形成（ディッ
シュアウト）される場合には、特に該当する。ディッシ
ング（湾曲部形成）により、公知のように、遮蔽部が凹
面状になり、これは、一般的には、不所望な現象であ
る。それにも拘わらず、凹面状遮蔽部により、一層効果
的に、レーザエネルギをレーザヒューズリンクの後ろ側
に焦点化することができ、それにより、有利には、所定
のレーザヒューズリンクをセットするのに必要なエネル
ギ量を低減することができる。この点は、湾曲の半径
が、遮蔽部とヒューズとの間の間隔にほぼ等しい場合に
は、特に該当する。
【００３８】図１０には、本発明の１観点に従って、集
積回路を形成する際に含まれる各ステップが示されてお
り、この各ステップにより、ヒューズセット動作中、ヒ
ューズリンクの下側に位置している領域を、レーザ誘導
の損傷から一層良好に保護することができるようにな
る。ステップ７０２では、シリコンから形成される基板
が設けられる。ステップ７０４では、基板上に、遮蔽部
が形成される。前述のように、遮蔽部は、個別遮蔽部
（図６）又は遮蔽材のブランケットデポジット（均一に
成長させた）連続層（図９）にすることができる。ステ
ップ７０６では、遮蔽部上に任意の絶縁層が形成され
る。各遮蔽部が相互に接触接続されないか、又は、非導
電材から形成される場合には、絶縁層は不必要である。
ステップ７０８では、レーザヒューズリンクが形成され
る。所望ならば、ステップ７１０で、レーザヒューズリ
ンクの上に、任意の受動層を形成することができる。
積回路を形成する際に含まれる各ステップが示されてお
り、この各ステップにより、ヒューズセット動作中、ヒ
ューズリンクの下側に位置している領域を、レーザ誘導
の損傷から一層良好に保護することができるようにな
る。ステップ７０２では、シリコンから形成される基板
が設けられる。ステップ７０４では、基板上に、遮蔽部
が形成される。前述のように、遮蔽部は、個別遮蔽部
（図６）又は遮蔽材のブランケットデポジット（均一に
成長させた）連続層（図９）にすることができる。ステ
ップ７０６では、遮蔽部上に任意の絶縁層が形成され
る。各遮蔽部が相互に接触接続されないか、又は、非導
電材から形成される場合には、絶縁層は不必要である。
ステップ７０８では、レーザヒューズリンクが形成され
る。所望ならば、ステップ７１０で、レーザヒューズリ
ンクの上に、任意の受動層を形成することができる。
【００３９】本発明について、有利な実施例で説明した
が、本発明の範囲内で、変更、置換、代替することがで
きる。本発明の方法及び装置を実施するのに、多くの択
一選択的なやり方がある点に注目すべきである。従っ
て、従属請求項には、本発明の技術思想を逸脱しない限
りで、その種の変更、置換、代替技術が全て含まれてい
る。
が、本発明の範囲内で、変更、置換、代替することがで
きる。本発明の方法及び装置を実施するのに、多くの択
一選択的なやり方がある点に注目すべきである。従っ
て、従属請求項には、本発明の技術思想を逸脱しない限
りで、その種の変更、置換、代替技術が全て含まれてい
る。
【図１】本発明の説明に供する、典型的なダイナミック
ランダムアクセスメモリ（ＤＲＡＭ）集積回路を示す図
ランダムアクセスメモリ（ＤＲＡＭ）集積回路を示す図
【図２】複数の通常のレーザヒューズリンクを、ブロー
により除去されていない状態、つまり、導電状態で示す
図
により除去されていない状態、つまり、導電状態で示す
図
【図３】図２のレーザヒューズリンクを、ブローにより
除去された状態、つまり、非導電状態で示す図
除去された状態、つまり、非導電状態で示す図
【図４】比較的長い波長のレーザに関連する欠点を説明
し易くするために、ヒューズセット動作後、基板上に形
成されるレーザスポットを有する、基板上の複数のレー
ザヒューズリンクを示す図
し易くするために、ヒューズセット動作後、基板上に形
成されるレーザスポットを有する、基板上の複数のレー
ザヒューズリンクを示す図
【図５】比較的長い波長のレーザに関連する欠点を説明
し易くするために、ヒューズセット動作後、基板上に形
成されるレーザスポットを有する、基板上の複数のレー
ザヒューズリンクを示す図
し易くするために、ヒューズセット動作後、基板上に形
成されるレーザスポットを有する、基板上の複数のレー
ザヒューズリンクを示す図
【図６】本発明の一観点に従って、各レーザヒューズリ
ンクが、下側に位置している遮蔽部と共に設けられてい
る改善集積回路の横断面図
ンクが、下側に位置している遮蔽部と共に設けられてい
る改善集積回路の横断面図
【図７】本発明の一観点に従って、遮蔽部が、下側に位
置している領域をレーザ誘導による損傷から保護するた
めに、レーザビームを、下側に位置している領域から切
り離して反射する仕方について示した図
置している領域をレーザ誘導による損傷から保護するた
めに、レーザビームを、下側に位置している領域から切
り離して反射する仕方について示した図
【図８】シリコンのエネルギ吸収とレーザ波長との関係
について示した図
について示した図
【図９】遮蔽部は、ブランケットデポジット連続遮蔽層
である択一選択的な実施例を示す図
である択一選択的な実施例を示す図
【図１０】本発明の一観点に従って、改善されたレーザ
ヒューズリンクを形成する際に含まれる各ステップを示
す図
ヒューズリンクを形成する際に含まれる各ステップを示
す図
１０２ 主メモリアレイ １０４ 冗長アレイ １０６ ヒューズアレイ １０８ ヒューズラッチアレイ １１０ ヒューズデコーダ回路 ２０２，２０４，２０６及び２０８ ヒューズリンク ３０２ 受動層 ３０４ 基板 ４０２，４０４，４０６，４０８ 遮蔽部 ４１０ 酸化物層 ４３２ レーザビーム ６０２ ブランケットデポジット連続遮蔽層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペーター ヴァイガント アメリカ合衆国 ニューヨーク クラトン オン−ハドソン オールド ポスト ロ ード ノース 53 (72)発明者 エドワード ダブリュ キューラ アメリカ合衆国 ニューヨーク ヴァーバ ンク クーパー ドライヴ 337 (72)発明者 チャンドラースクーハ ナラヤン アメリカ合衆国 ニューヨーク ホープウ ェル ジャンクション ケンジントン ド ライヴ 62 (72)発明者 ケネス シー アーント アメリカ合衆国 ニューヨーク ポウキー プシィ ハドソン ハーバー ２イー (72)発明者 デヴィット ラックトラップ アメリカ合衆国 ヴァーモント ウォター ビューリー センター ピー オー ボッ クス 237 (72)発明者 リチャード アルフレッド ギルモア アメリカ合衆国 ヴァーモント コルチェ スター マースィア ドライヴ 11 (72)発明者 アンソニー ミカエル パラゴニア アメリカ合衆国 ヴァーモント アンダー ヒル ページ ロード 30 (54)【発明の名称】 集積回路、ダイナミックランダムアクセスメモリ集積回路、集積回路での、レーザヒューズリン クがレーザビームによってセットされた場合に、当該レーザヒューズリンクの下側に位置してい る領域をレーザ誘導の損傷から保護するための方法、及び、レーザヒューズリンクを有する集積 回路の容量を増大するための方法
Claims (25)
- 【請求項１】 集積回路において、基板と、該基板の上
に位置している遮蔽部と、第１のレーザヒューズリンク
とを有しており、前記第１のレーザヒューズリンクは、
当該の集積回路の製造中レーザビームによってセットさ
れるように配列されており、前記第１のレーザヒューズ
リンクは、前記遮蔽部上に直接配置されており、前記遮
蔽部は、前記第１のレーザヒューズリンクが前記レーザ
ビームでセットされる場合に、前記レーザビームからの
レーザ誘導の損傷を、実質的に、前記遮蔽部の下にある
第１の領域に最小化するように配列されていることを特
徴とする集積回路。 - 【請求項２】 遮蔽部は、当該遮蔽部へのレーザエネル
ギ入射の実質的な部分を反射するようにように配列され
ている請求項１記載の集積回路。 - 【請求項３】 遮蔽部は、金属材料から形成されている
請求項２記載の集積回路。 - 【請求項４】 遮蔽部は、レーザ誘導の損傷を、集積回
路が損傷していると見なされるべきレベル以下に最小化
するように配列されており、レーザビームは、赤外線レ
ーザと関連の波長よりも短い波長を有している請求項１
記載の集積回路。 - 【請求項５】 遮蔽部は、レーザ誘導の損傷を、集積回
路が損傷していると見なされるべきレベル以下に最小化
するように配列されており、レーザビームは、紫外線レ
ーザビームである請求項１記載の集積回路。 - 【請求項６】 遮蔽部は、レーザ誘導損傷に対して第１
の領域を実質的に遮蔽することができる第１の材料製の
ブランケットデポジット層からエッチングされている請
求項１記載の集積回路。 - 【請求項７】 少なくとも第１の材料製の部分は、集積
回路上の他の場所で非遮蔽機能部を構成する請求項６記
載の集積回路。 - 【請求項８】 非遮蔽機能部は、集積回路上の選択され
た装置を一緒に相互接続するための相互接続機能部に相
当し、第１の材料製のブランケットデポジット層は、導
電層に相当する請求項７記載の集積回路。 - 【請求項９】 シリコン基板上に設けられているダイナ
ミックランダムアクセスメモリ集積回路において、主メ
モリアレイと、冗長メモリアレイと、複数のレーザヒュ
ーズリンクと、遮蔽部とを有しており、前記主メモリア
レイは、主メモリアレイ素子を有しており、前記冗長メ
モリアレイは、前記主メモリアレイに接続されており、
前記冗長メモリアレイは、冗長メモリアレイ素子を有し
ており、前記冗長メモリアレイ素子のそれぞれは、前記
主メモリアレイ素子の損傷したものに置換され、前記複
数のレーザヒューズリンクは、前記冗長メモリアレイに
接続されており、前記複数のレーザヒューズリンクの第
１のレーザヒューズリンクは、前記ダイナミックランダ
ムアクセスメモリ集積回路の製造中レーザビームによっ
てセットされて、前記冗長メモリアレイ素子の第１の冗
長メモリアレイ素子用のアドレスヒューズの値をセット
するように配列されており、前記遮蔽部は、前記第１の
レーザヒューズリンクの下側に位置しており、前記遮蔽
部は、前記第１のレーザヒューズリンクが前記レーザビ
ームでセットされた場合に、前記レーザビームからのレ
ーザ誘導の損傷を、実質的に、前記遮蔽部の下側に位置
している第１の領域に最小化するように配列されている
ことを特徴とするダイナミックランダムアクセスメモリ
集積回路。 - 【請求項１０】 遮蔽部は、実質的なレーザ誘導の損傷
に対して遮蔽することができる第１の材料製のブランケ
ットデポジット層からエッチングされており、前記第１
の材料の少なくとも一部分は、当該ダイナミックランダ
ムアクセスメモリ集積回路上の他の場所で非遮蔽機能部
を構成する請求項９記載のダイナミックランダムアクセ
スメモリ集積回路。 - 【請求項１１】 遮蔽部は、当該遮蔽部上のレーザエネ
ルギ入射の実質的部分を反射するように配列されている
請求項９記載のダイナミックランダムアクセスメモリ集
積回路。 - 【請求項１２】 遮蔽部は、金属層を有している請求項
１１記載のダイナミックランダムアクセスメモリ集積回
路。 - 【請求項１３】 レーザビームは、約１ミクロンより短
い波長を有している請求項９記載のダイナミックランダ
ムアクセスメモリ集積回路。 - 【請求項１４】 レーザビームは、紫外線レーザビーム
である請求項９記載のダイナミックランダムアクセスメ
モリ集積回路。 - 【請求項１５】 第１の領域は、半導体装置を構成する
ための領域である請求項９記載のダイナミックランダム
アクセスメモリ集積回路。 - 【請求項１６】 集積回路での、レーザヒューズリンク
がレーザビームによってセットされた場合に、当該レー
ザヒューズリンクの下側に位置している領域をレーザ誘
導の損傷から保護するための方法において、シリコン基
板を設けるステップ、前記シリコン基板上に遮蔽部を形
成するステップ、前記遮蔽部上に絶縁層を形成するステ
ップ、前記絶縁層の上側に前記レーザヒューズリンクを
形成するステップ、とを有しており、前記レーザヒュー
ズリンクは、前記遮蔽部の直ぐ上に配列されており、該
配列の際、前記遮蔽部は、前記レーザヒューズリンクが
前記レーザビームでセットされる場合に、前記レーザビ
ームからの前記レーザ誘導の損傷を、実質的に、前記遮
蔽部の下側に位置している前記領域に最小化することを
特徴とする方法。 - 【請求項１７】 遮蔽部を形成するステップは、ブラン
ケットデポジット金属層から当該遮蔽部を形成するステ
ップを含んでいる請求項１６記載の方法。 - 【請求項１８】 領域内の少なくとも１つの半導体装置
を形成するステップは、遮蔽部を形成ステップより前に
行う請求項１７記載の方法。 - 【請求項１９】 レーザビームを、赤外線レーザビーム
の波長よりも短い波長のレーザビームにする請求項１６
記載の方法。 - 【請求項２０】 レーザヒューズリンクを有する集積回
路の容量を増大するための方法において、基板を設ける
ステップ、前記基板上に第１の遮蔽部を形成するステッ
プ、前記第１の遮蔽部上に絶縁層を形成するステップ、
前記絶縁層上に前記レーザヒューズリンクを形成するス
テップを有しており、前記レーザヒューズリンクの第１
のレーザヒューズリンクは、前記第１の遮蔽部の直ぐ上
に配列されており、該配列の際、前記第１の遮蔽部は、
前記第１のレーザヒューズリンクが前記レーザビームに
よってセットされる場合に、前記レーザビーム誘導の損
傷を、実質的に、前記第１の遮蔽部の下側に位置してい
る第１の領域に最小化するようにされることを特徴とす
る方法。 - 【請求項２１】 更に、基板上に第２の遮蔽部を形成す
るステップを有しており、前記第２の遮蔽部は、前記集
積回路内の前記絶縁層の下側に配列され、該配列の際、
前記レーザヒューズリンクの第２のレーザヒューズリン
クは、前記第２の遮蔽部の直ぐ上側に配列されており、
該配列は、前記第２のレーザヒューズリンクが前記レー
ザビームによってセットされた場合に、前記第２の遮蔽
部が、前記レーザビームからの前記レーザ誘導の損傷
を、実質的に、前記第２の遮蔽部の下側に位置している
第２の領域に最小化するようにされる請求項２０記載の
方法。 - 【請求項２２】 第１の遮蔽部と第２の遮蔽部とは、連
続している請求項２１記載の方法。 - 【請求項２３】 第１の遮蔽部と第２の遮蔽部は、金属
材料製である請求項２１記載の方法。 - 【請求項２４】 集積回路は、ダイナミックランダムア
クセスメモリ回路である請求項２１記載の方法。 - 【請求項２５】 レーザビームは、赤外線レーザビーム
の波長よりも短い波長を有しているレーザビームである
請求項２０記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92804797A | 1997-09-12 | 1997-09-12 | |
| US08/928047 | 1997-09-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154739A true JPH11154739A (ja) | 1999-06-08 |
Family
ID=25455632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10258425A Withdrawn JPH11154739A (ja) | 1997-09-12 | 1998-09-11 | 集積回路、ダイナミックランダムアクセスメモリ集積回路、集積回路での、レーザヒューズリンクがレーザビームによってセットされた場合に、当該レーザヒューズリンクの下側に位置している領域をレーザ誘導の損傷から保護するための方法、及び、レーザヒューズリンクを有する集積回路の容量を増大するための方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0902474A3 (ja) |
| JP (1) | JPH11154739A (ja) |
| KR (1) | KR19990029713A (ja) |
| CN (1) | CN1214549A (ja) |
| TW (1) | TW388968B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332456B1 (ko) * | 1999-10-20 | 2002-04-13 | 윤종용 | 퓨즈를 갖는 반도체 소자 및 그 제조방법 |
| KR100317533B1 (ko) * | 1999-11-10 | 2001-12-24 | 윤종용 | 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법 |
| US7838794B2 (en) | 1999-12-28 | 2010-11-23 | Gsi Group Corporation | Laser-based method and system for removing one or more target link structures |
| US6281471B1 (en) * | 1999-12-28 | 2001-08-28 | Gsi Lumonics, Inc. | Energy-efficient, laser-based method and system for processing target material |
| US7723642B2 (en) | 1999-12-28 | 2010-05-25 | Gsi Group Corporation | Laser-based system for memory link processing with picosecond lasers |
| US7671295B2 (en) | 2000-01-10 | 2010-03-02 | Electro Scientific Industries, Inc. | Processing a memory link with a set of at least two laser pulses |
| US6777645B2 (en) | 2001-03-29 | 2004-08-17 | Gsi Lumonics Corporation | High-speed, precision, laser-based method and system for processing material of one or more targets within a field |
| KR100442868B1 (ko) * | 2002-01-23 | 2004-08-02 | 삼성전자주식회사 | 반도체 소자의 퓨즈 형성방법 |
| US6951995B2 (en) | 2002-03-27 | 2005-10-04 | Gsi Lumonics Corp. | Method and system for high-speed, precise micromachining an array of devices |
| JP4297677B2 (ja) * | 2002-10-29 | 2009-07-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6979798B2 (en) | 2003-03-07 | 2005-12-27 | Gsi Lumonics Corporation | Laser system and method for material processing with ultra fast lasers |
| US6876058B1 (en) * | 2003-10-14 | 2005-04-05 | International Business Machines Corporation | Wiring protection element for laser deleted tungsten fuse |
| JP2006327180A (ja) * | 2005-04-28 | 2006-12-07 | Canon Inc | インクジェット記録ヘッド用基板、インクジェット記録ヘッド、インクジェット記録装置、およびインクジェット記録ヘッド用基板の製造方法 |
| US7521266B2 (en) * | 2005-11-16 | 2009-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Production and packaging control for repaired integrated circuits |
| KR100979116B1 (ko) * | 2008-04-02 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 장치의 퓨즈부 및 그 형성 방법 |
| US8809165B2 (en) | 2012-08-27 | 2014-08-19 | Infineon Technologies Ag | Method for fusing a laser fuse and method for processing a wafer |
| JP6620024B2 (ja) * | 2015-03-12 | 2019-12-11 | エイブリック株式会社 | 半導体装置 |
| JP6620023B2 (ja) * | 2015-03-12 | 2019-12-11 | エイブリック株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58170A (ja) * | 1981-06-24 | 1983-01-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0225055A (ja) * | 1988-07-13 | 1990-01-26 | Hitachi Ltd | 半導体記憶装置 |
| JP2656368B2 (ja) * | 1990-05-08 | 1997-09-24 | 株式会社東芝 | ヒューズの切断方法 |
| US5608257A (en) * | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
-
1998
- 1998-08-11 CN CN98116278A patent/CN1214549A/zh active Pending
- 1998-09-11 KR KR1019980037480A patent/KR19990029713A/ko not_active Application Discontinuation
- 1998-09-11 EP EP98307358A patent/EP0902474A3/en not_active Withdrawn
- 1998-09-11 JP JP10258425A patent/JPH11154739A/ja not_active Withdrawn
- 1998-09-11 TW TW087115214A patent/TW388968B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0902474A2 (en) | 1999-03-17 |
| CN1214549A (zh) | 1999-04-21 |
| KR19990029713A (ko) | 1999-04-26 |
| EP0902474A3 (en) | 2005-09-21 |
| TW388968B (en) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11154739A (ja) | 集積回路、ダイナミックランダムアクセスメモリ集積回路、集積回路での、レーザヒューズリンクがレーザビームによってセットされた場合に、当該レーザヒューズリンクの下側に位置している領域をレーザ誘導の損傷から保護するための方法、及び、レーザヒューズリンクを有する集積回路の容量を増大するための方法 | |
| US6649997B2 (en) | Semiconductor device having fuses or anti-fuses | |
| US6008523A (en) | Electrical fuses with tight pitches and method of fabrication in semiconductors | |
| US6486526B1 (en) | Crack stop between neighboring fuses for protection from fuse blow damage | |
| US20080093703A1 (en) | Electrical fuse and method of making | |
| US6160302A (en) | Laser fusible link | |
| US20040178425A1 (en) | Semiconductor device having fuse | |
| JP2003086687A (ja) | 半導体装置 | |
| US6259146B1 (en) | Self-aligned fuse structure and method with heat sink | |
| JP2003163269A (ja) | 低電圧ヒューズ素子として使用される矩形コンタクト | |
| US20080032493A1 (en) | Semiconductor device | |
| JP4083441B2 (ja) | ヒューズを備えた半導体装置及びヒューズ切断方法 | |
| US6413848B1 (en) | Self-aligned fuse structure and method with dual-thickness dielectric | |
| US6667535B2 (en) | Fuse structure | |
| US6061264A (en) | Self-aligned fuse structure and method with anti-reflective coating | |
| JP3347057B2 (ja) | 半導体装置 | |
| US7034378B2 (en) | Fuse structure used in an integrated circuit device | |
| US8860175B2 (en) | Fuse of semiconductor device and method for forming the same | |
| JPH09172087A (ja) | 半導体装置 | |
| US6310396B1 (en) | Semiconductor circuit apparatus and method for fabricating the semiconductor circuit apparatus | |
| EP0887858A2 (en) | Protection layer for laser blown fuses in semiconductor devices | |
| JPH02186660A (ja) | 多層配線半導体装置 | |
| JPS61110447A (ja) | 半導体装置 | |
| JPH10289955A (ja) | 半導体装置の製造方法 | |
| JPH03235351A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |