JP2003163269A - 低電圧ヒューズ素子として使用される矩形コンタクト - Google Patents
低電圧ヒューズ素子として使用される矩形コンタクトInfo
- Publication number
- JP2003163269A JP2003163269A JP2002266399A JP2002266399A JP2003163269A JP 2003163269 A JP2003163269 A JP 2003163269A JP 2002266399 A JP2002266399 A JP 2002266399A JP 2002266399 A JP2002266399 A JP 2002266399A JP 2003163269 A JP2003163269 A JP 2003163269A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- fuse element
- metal
- fuse
- overlap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/957—Making metal-insulator-metal device
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 固有抵抗が低く、しかもヒューズ素子を溶断
するのに少量の電流しか必要としないヒューズ素子を得
る。 【解決手段】 一実施例では、ヒューズ素子（１０）は
矩形状のコンタクト（１２）により構成される。コンタ
クトは各端部において金属層（ＭＥＴ１）とコンタクト
するのに十分な長さとされ、しかも金属層との接続間で
デザインルール間隔は維持される。矩形状コンタクトと
金属層間のオーバラップ領域（１１，１３）は非対称的
である。あるいは、これらのオーバラップ領域はデザイ
ンルールオーバラップ領域よりも小さい。第２の実施例
では、ヒューズ素子（２０）は複数の矩形状コンタクト
（２２ａ，２２ｂ）により構成される。その結果、従来
のヒューズ電流値よりも著しく低い電流値を使用してこ
のようなコンタクトを溶かしたりヒューズを飛ばしたり
することができる。
するのに少量の電流しか必要としないヒューズ素子を得
る。 【解決手段】 一実施例では、ヒューズ素子（１０）は
矩形状のコンタクト（１２）により構成される。コンタ
クトは各端部において金属層（ＭＥＴ１）とコンタクト
するのに十分な長さとされ、しかも金属層との接続間で
デザインルール間隔は維持される。矩形状コンタクトと
金属層間のオーバラップ領域（１１，１３）は非対称的
である。あるいは、これらのオーバラップ領域はデザイ
ンルールオーバラップ領域よりも小さい。第２の実施例
では、ヒューズ素子（２０）は複数の矩形状コンタクト
（２２ａ，２２ｂ）により構成される。その結果、従来
のヒューズ電流値よりも著しく低い電流値を使用してこ
のようなコンタクトを溶かしたりヒューズを飛ばしたり
することができる。
Description
【０００１】
【発明の属する技術分野】本発明は一般的に半導体処理
分野に関し、特に、低電圧ヒューズ素子および作成方法
に関する。
分野に関し、特に、低電圧ヒューズ素子および作成方法
に関する。
【０００２】
【従来の技術】ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）やスタティックＲＡＭ（ＳＲＡＭ）等の、
ある半導体デバイスはメモリビットの冗長ローおよび／
またはカラムを有して設計される。冗長ローおよびカラ
ムは接続してメモリアレイとし、テストおよび検査工程
中に欠陥があると判ったメモリセルと置換することがで
きる。この接続はメモリアレイおよび冗長ローおよびカ
ラム内に戦略的に配置される選択されたヒューズを飛ば
して行うことができる。典型的に、これらのヒューズは
ゲート電極と同時にフィールド酸化物層上に形成される
ポリシリコンから作られる。あるいは、これらのヒュー
ズは金属材料で作ることができる。
（ＤＲＡＭ）やスタティックＲＡＭ（ＳＲＡＭ）等の、
ある半導体デバイスはメモリビットの冗長ローおよび／
またはカラムを有して設計される。冗長ローおよびカラ
ムは接続してメモリアレイとし、テストおよび検査工程
中に欠陥があると判ったメモリセルと置換することがで
きる。この接続はメモリアレイおよび冗長ローおよびカ
ラム内に戦略的に配置される選択されたヒューズを飛ば
して行うことができる。典型的に、これらのヒューズは
ゲート電極と同時にフィールド酸化物層上に形成される
ポリシリコンから作られる。あるいは、これらのヒュー
ズは金属材料で作ることができる。
【０００３】従来のポリシリコンヒューズで経験する重
大な問題点は、それらが比較的高い固有および寄生抵抗
を有することである。一方、このようなポリシリコンヒ
ューズを飛ばすのに必要な電流は比較的低い。従来の金
属ヒューズで経験する重大な問題点は、それらを飛ばす
のに非常に高い電流を必要とすることである。しかしな
がら、このような金属ヒューズの固有抵抗は比較的低
い。
大な問題点は、それらが比較的高い固有および寄生抵抗
を有することである。一方、このようなポリシリコンヒ
ューズを飛ばすのに必要な電流は比較的低い。従来の金
属ヒューズで経験する重大な問題点は、それらを飛ばす
のに非常に高い電流を必要とすることである。しかしな
がら、このような金属ヒューズの固有抵抗は比較的低
い。
【０００４】
【発明が解決しようとする課題】したがって、固有抵抗
が低く、しかもヒューズ素子を溶断するのに少量の電流
しか必要としないヒューズ素子が必要とされている。
が低く、しかもヒューズ素子を溶断するのに少量の電流
しか必要としないヒューズ素子が必要とされている。
【０００５】
【課題を解決するための手段】本発明に従って、従来の
ヒューズ素子に伴う欠点および問題点を解消または実質
的に低減するヒューズ素子および構成方法が提供され
る。
ヒューズ素子に伴う欠点および問題点を解消または実質
的に低減するヒューズ素子および構成方法が提供され
る。
【０００６】本発明の一実施例では、ヒューズ素子は矩
形状コンタクトにより構成される。コンタクトは各端部
において金属層とコンタクトするのに十分な長さとさ
れ、しかも金属層との接続間でデザインルール間隔が維
持される。この実施例では、ヒューズ素子の下のポリシ
リコンプレートは主としてコンタクトをランディングさ
せるものであって、いかなる溶断電流も運ばない。一側
面において、矩形コンタクトと金属層間のオーバラップ
領域は非対称的になるように選択される。あるいは、別
の実施例では、一つ以上のこれらのオーバラップ領域は
デザインルールオーバラップ要求条件よりも小さくなる
ように選択される。
形状コンタクトにより構成される。コンタクトは各端部
において金属層とコンタクトするのに十分な長さとさ
れ、しかも金属層との接続間でデザインルール間隔が維
持される。この実施例では、ヒューズ素子の下のポリシ
リコンプレートは主としてコンタクトをランディングさ
せるものであって、いかなる溶断電流も運ばない。一側
面において、矩形コンタクトと金属層間のオーバラップ
領域は非対称的になるように選択される。あるいは、別
の実施例では、一つ以上のこれらのオーバラップ領域は
デザインルールオーバラップ要求条件よりも小さくなる
ように選択される。
【０００７】本発明の第２の実施例では、ヒューズ素子
は複数の矩形状コンタクトにより構成される。この場
合、金属層とコンタクト間のオーバラップ領域は非対称
的になるように選択される。この実施例では、ポリシリ
コンはヒューズ素子を支持するが、ヒューズ素子ではな
い。
は複数の矩形状コンタクトにより構成される。この場
合、金属層とコンタクト間のオーバラップ領域は非対称
的になるように選択される。この実施例では、ポリシリ
コンはヒューズ素子を支持するが、ヒューズ素子ではな
い。
【０００８】本発明の重要な技術的利点は、従来のポリ
シリコンヒューズよりも著しく低い固有抵抗および寄生
抵抗を有するヒューズ素子が提供されることである。
シリコンヒューズよりも著しく低い固有抵抗および寄生
抵抗を有するヒューズ素子が提供されることである。
【０００９】本発明のもう一つの重要な技術的利点は、
従来の金属ヒューズよりも著しく低い溶断電流量しか必
要としないヒューズ素子が提供されることである。
従来の金属ヒューズよりも著しく低い溶断電流量しか必
要としないヒューズ素子が提供されることである。
【００１０】本発明のさらにもう一つの重要な技術的利
点は、従来のヒューズに対して使用されるよりも著しく
低い溶断電圧しか必要としないヒューズ素子が提供され
ることである。
点は、従来のヒューズに対して使用されるよりも著しく
低い溶断電圧しか必要としないヒューズ素子が提供され
ることである。
【００１１】本発明のさらにもう一つの重要な技術的利
点は、コンタクトと金属層間のオーバラップ領域が小さ
いヒューズ素子が提供され、それは比較的コンパクトな
レイアウトで非常に高い界面電流密度を発生できること
である。
点は、コンタクトと金属層間のオーバラップ領域が小さ
いヒューズ素子が提供され、それは比較的コンパクトな
レイアウトで非常に高い界面電流密度を発生できること
である。
【００１２】当業者ならば、下記の図面、明細書および
特許請求の範囲を読めば本発明のその他の技術的利点が
容易にお判りであろう。
特許請求の範囲を読めば本発明のその他の技術的利点が
容易にお判りであろう。
【００１３】
【発明の実施の形態】さまざまな図面の同じおよび対応
する部分に対して同じ番号が使用されている図１Ａ−２
Ｂを参照すれば、本発明の好ましい実施例およびその利
点が最も良く理解される。
する部分に対して同じ番号が使用されている図１Ａ−２
Ｂを参照すれば、本発明の好ましい実施例およびその利
点が最も良く理解される。
【００１４】図１Ａは本発明の実施例に従って構成され
たヒューズ素子の断面図である。図１Ｂは図１Ａに示す
ヒューズ素子の斜視図である。図１Ａおよび１Ｂにはヒ
ューズ素子１０が示されている。例えば、ヒューズ素子
１０はＤＲＡＭまたはＳＲＡＭメモリアレイとしておよ
び／または冗長カラムおよびローとして戦略的に配置す
ることができる。このようにして、ヒューズ素子１０は
メモリまたは回路修正用電気的ヒューズを内蔵する任意
適切な半導体装置内に配置することができる。
たヒューズ素子の断面図である。図１Ｂは図１Ａに示す
ヒューズ素子の斜視図である。図１Ａおよび１Ｂにはヒ
ューズ素子１０が示されている。例えば、ヒューズ素子
１０はＤＲＡＭまたはＳＲＡＭメモリアレイとしておよ
び／または冗長カラムおよびローとして戦略的に配置す
ることができる。このようにして、ヒューズ素子１０は
メモリまたは回路修正用電気的ヒューズを内蔵する任意
適切な半導体装置内に配置することができる。
【００１５】ヒューズ素子１０は実質的に矩形状のコン
タクト１２を含んでいる。この典型的な実施例に対し
て、コンタクト１２はポリシリコン層すなわちランディ
ングパッド１４上に形成される。コンタクト１２はコン
タクト領域をタングステンで充填することにより形成さ
れる。コンタクト１２に接続されたリード線（図示せ
ず）は窒化タンタルライナを有する銅とすることができ
る。リード線はヒューズを溶断するのに使用される電流
を流すことができる。
タクト１２を含んでいる。この典型的な実施例に対し
て、コンタクト１２はポリシリコン層すなわちランディ
ングパッド１４上に形成される。コンタクト１２はコン
タクト領域をタングステンで充填することにより形成さ
れる。コンタクト１２に接続されたリード線（図示せ
ず）は窒化タンタルライナを有する銅とすることができ
る。リード線はヒューズを溶断するのに使用される電流
を流すことができる。
【００１６】金属層ＭＥＴ１の第１の金属配線１６およ
び第２の金属配線１８の各々がコンタクト１２の各端部
に被せられる。例えば、金属層ＭＥＴ１は多層金属半導
体装置内の多層金属スタックの第１の層を形成すること
ができる。典型的に、このようなスタックは複数の金属
層および層間酸化物または誘電体層を含むことができ
る。
び第２の金属配線１８の各々がコンタクト１２の各端部
に被せられる。例えば、金属層ＭＥＴ１は多層金属半導
体装置内の多層金属スタックの第１の層を形成すること
ができる。典型的に、このようなスタックは複数の金属
層および層間酸化物または誘電体層を含むことができ
る。
【００１７】図１Ａについて、この典型的な実施例に対
して、コンタクト１２の矩形コンタクト表面１２（ａ）
（図１Ｂでは上向き）のディメンジョンは０．１５μｍ
×０．５２５μｍである。コンタクト１２の厚さディメ
ンジョン（ＭＥＴ１層とポリシリコン層間の距離）は本
発明の機能に著しくは関連せず従来のデザインルールで
決定できることが理解される。好ましくは、金属層ＭＥ
Ｔ１の第１の金属配線１６および第２の金属配線１８間
の最小距離すなわち間隔１５は０．１７５μｍである。
しかしながら、この実施例に対しては、金属配線１６，
１８間のこの距離すなわち間隔は０．３６５μｍに選択
される。
して、コンタクト１２の矩形コンタクト表面１２（ａ）
（図１Ｂでは上向き）のディメンジョンは０．１５μｍ
×０．５２５μｍである。コンタクト１２の厚さディメ
ンジョン（ＭＥＴ１層とポリシリコン層間の距離）は本
発明の機能に著しくは関連せず従来のデザインルールで
決定できることが理解される。好ましくは、金属層ＭＥ
Ｔ１の第１の金属配線１６および第２の金属配線１８間
の最小距離すなわち間隔１５は０．１７５μｍである。
しかしながら、この実施例に対しては、金属配線１６，
１８間のこの距離すなわち間隔は０．３６５μｍに選択
される。
【００１８】図１Ａおよび１Ｂに示すヒューズ素子１０
構成に対するデザインルールに従って、各金属配線１６
および１８がコンタクト表面１２（ａ）にオーバラップ
する各長さ１１および１３は０．０５μｍである。しか
しながら、好ましくは、この実施例に対してオーバラッ
プディメンジョン１１および１３は各々が０．０８μｍ
長に選択される。およそ０．０８μｍのこのオーバラッ
プ値を使用することにより、各オーバラップ領域はオー
プンコンタクトが形成されないようにする（例えば、Ｔ
０において）のに十分な大きさが保証される。
構成に対するデザインルールに従って、各金属配線１６
および１８がコンタクト表面１２（ａ）にオーバラップ
する各長さ１１および１３は０．０５μｍである。しか
しながら、好ましくは、この実施例に対してオーバラッ
プディメンジョン１１および１３は各々が０．０８μｍ
長に選択される。およそ０．０８μｍのこのオーバラッ
プ値を使用することにより、各オーバラップ領域はオー
プンコンタクトが形成されないようにする（例えば、Ｔ
０において）のに十分な大きさが保証される。
【００１９】好ましくは、金属層ＭＥＴ１の最小厚さは
２，５００オングストロームである。このようにして、
金属層ＭＥＴ１に対するＪrms限界は２．５Ｅ６ Ａ／
ｃｍ2である。コンタクト表面１２（ａ）への金属配線
（１６または１８）オーバラップが０．０５μｍであれ
ば、金属層ＭＴ１の幅１９は０．２５μｍである。さら
に、金属層ＭＴ１の平均電流Ｉrmsは１．５３ｍＡであ
る。したがって、コンタクト１２への金属配線１６、１
８オーバラップにおける電流密度は１２．７５Ｅ６ Ａ
／ｃｍ2，５．１×リードの幅である（図示せず）。リ
ードの幅は金属層ＭＴ１に対するＩrms値を増加するた
めに増加させることができる。
２，５００オングストロームである。このようにして、
金属層ＭＥＴ１に対するＪrms限界は２．５Ｅ６ Ａ／
ｃｍ2である。コンタクト表面１２（ａ）への金属配線
（１６または１８）オーバラップが０．０５μｍであれ
ば、金属層ＭＴ１の幅１９は０．２５μｍである。さら
に、金属層ＭＴ１の平均電流Ｉrmsは１．５３ｍＡであ
る。したがって、コンタクト１２への金属配線１６、１
８オーバラップにおける電流密度は１２．７５Ｅ６ Ａ
／ｃｍ2，５．１×リードの幅である（図示せず）。リ
ードの幅は金属層ＭＴ１に対するＩrms値を増加するた
めに増加させることができる。
【００２０】動作において、例えば、ヒューズ素子１０
は電気的にプログラマブルなヒューズとして使用するこ
とができる。コンタクト１２はメモリアレイのフローテ
ィングポリシリコン素子および／または冗長ローおよび
カラムに接続することができる。ヒューズ１０を飛ばす
ために、二つのＭＥＴ１配線１６，１８間のコンタクト
１２の本体を通って電流が流される。コンタクト１２へ
の金属配線１６，１８オーバラップが非対称的となるよ
うに選択される場合には（例えば、コンタクト１２への
金属配線１６のオーバラップがコンタクト１２への金属
配線１８のオーバラップよりも小さい、または、その
逆）、従来のヒューズ電流値よりも著しく低い電流値を
使用してＭＥＴ−ＣＯＮＴ界面（１６／１２）を溶かし
てヒューズを飛ばすことができる。あるいは、コンタク
ト１２へのいずれかの金属配線１６，１８のオーバラッ
プディメンジョンがこのようなヒューズ構成に対するデ
ザインルールオーバラップディメンジョンよりも小さく
選択される場合には（例えば、例えば、コンタクト１２
への金属配線１６のオーバラップがコンタクトへの金属
配線オーバラップに対するデザインルールよりも小さ
い）、従来のヒューズ電流値よりも著しく低い電流値を
使用してＭＥＴ１−ＣＯＮＴ界面（１６／１２）を溶か
してヒューズを飛ばすことができる。したがって、本発
明の著しい付加利点は低電圧源を使用してこのようなヒ
ューズを溶断できることである。
は電気的にプログラマブルなヒューズとして使用するこ
とができる。コンタクト１２はメモリアレイのフローテ
ィングポリシリコン素子および／または冗長ローおよび
カラムに接続することができる。ヒューズ１０を飛ばす
ために、二つのＭＥＴ１配線１６，１８間のコンタクト
１２の本体を通って電流が流される。コンタクト１２へ
の金属配線１６，１８オーバラップが非対称的となるよ
うに選択される場合には（例えば、コンタクト１２への
金属配線１６のオーバラップがコンタクト１２への金属
配線１８のオーバラップよりも小さい、または、その
逆）、従来のヒューズ電流値よりも著しく低い電流値を
使用してＭＥＴ−ＣＯＮＴ界面（１６／１２）を溶かし
てヒューズを飛ばすことができる。あるいは、コンタク
ト１２へのいずれかの金属配線１６，１８のオーバラッ
プディメンジョンがこのようなヒューズ構成に対するデ
ザインルールオーバラップディメンジョンよりも小さく
選択される場合には（例えば、例えば、コンタクト１２
への金属配線１６のオーバラップがコンタクトへの金属
配線オーバラップに対するデザインルールよりも小さ
い）、従来のヒューズ電流値よりも著しく低い電流値を
使用してＭＥＴ１−ＣＯＮＴ界面（１６／１２）を溶か
してヒューズを飛ばすことができる。したがって、本発
明の著しい付加利点は低電圧源を使用してこのようなヒ
ューズを溶断できることである。
【００２１】図２Ａは本発明の第２の実施例に従って構
成されたヒューズ素子の断面図である。図２Ｂは図２Ａ
に示すヒューズ素子の斜視図である。図２Ａおよび２Ｂ
にはヒューズ素子２０が示されている。ヒューズ素子２
０は複数の実質的に矩形状のコンタクト２（ａ）および
２２（ｂ）を含んでいる。この典型的な実施例に対し
て、コンタクト２（ａ）および２２（ｂ）はポリシリコ
ン層すなわちランディングパッド２４上に形成される。
コンタクト２（ａ）および２２（ｂ）はコンタクト領域
をタングステンで充填して形成することができる。コン
タクト２２（ａ）および／または２２（ｂ）に接続され
たリード線（図示せず）は窒化タンタルライナを有する
銅とすることができる。リード線はヒューズを溶断する
のに使用される電流を流すことができる。
成されたヒューズ素子の断面図である。図２Ｂは図２Ａ
に示すヒューズ素子の斜視図である。図２Ａおよび２Ｂ
にはヒューズ素子２０が示されている。ヒューズ素子２
０は複数の実質的に矩形状のコンタクト２（ａ）および
２２（ｂ）を含んでいる。この典型的な実施例に対し
て、コンタクト２（ａ）および２２（ｂ）はポリシリコ
ン層すなわちランディングパッド２４上に形成される。
コンタクト２（ａ）および２２（ｂ）はコンタクト領域
をタングステンで充填して形成することができる。コン
タクト２２（ａ）および／または２２（ｂ）に接続され
たリード線（図示せず）は窒化タンタルライナを有する
銅とすることができる。リード線はヒューズを溶断する
のに使用される電流を流すことができる。
【００２２】金属層ＭＥＴ１の第１の金属配線２６およ
び第２の金属配線２８は、各々が、各コンタクト２２
（ａ）および２２（ｂ）の表面を覆う。好ましくは、こ
の実施例に対して、オーバラップディメンジョン２１お
よび２３は、各々が、０．０８μｍに選択される。およ
そ０．０８μｍのこのオーバラップ値を使用することに
より、各オーバラップ領域はオープンコンタクトが形成
されないようにする（例えば、Ｔ０において）のに十分
な大きさが保証される。コンタクト２２（ａ）のコンタ
クト表面は実質的に方形であるため、コンタクト２２
（ａ）の幅は０．０８μｍとすることができる。コンタ
クト２２（ｂ）の幅は０．１５μｍとすることができ、
それは図１Ａおよび１Ｂに示すコンタクト１２の幅と同
じである。
び第２の金属配線２８は、各々が、各コンタクト２２
（ａ）および２２（ｂ）の表面を覆う。好ましくは、こ
の実施例に対して、オーバラップディメンジョン２１お
よび２３は、各々が、０．０８μｍに選択される。およ
そ０．０８μｍのこのオーバラップ値を使用することに
より、各オーバラップ領域はオープンコンタクトが形成
されないようにする（例えば、Ｔ０において）のに十分
な大きさが保証される。コンタクト２２（ａ）のコンタ
クト表面は実質的に方形であるため、コンタクト２２
（ａ）の幅は０．０８μｍとすることができる。コンタ
クト２２（ｂ）の幅は０．１５μｍとすることができ、
それは図１Ａおよび１Ｂに示すコンタクト１２の幅と同
じである。
【００２３】好ましくは、金属層ＭＥＴ１の最小厚さは
２，５００オングストロームである。このようにして、
金属層ＭＥＴ１に対するＪrms限界は２．５Ｅ６ Ａ／
ｃｍ2である。コンタクト表面１２（ａ）への金属配線
２６オーバラップが０．０５μｍであれば、金属層ＭＴ
１の幅２９は０．２５μｍである。さらに、金属層ＭＴ
１の平均電流Ｉrmsは１．５３ｍＡである。したがっ
て、コンタクト１２（ａ）への金属配線２６オーバラッ
プにおける電流密度は１２．７５Ｅ６ Ａ／ｃｍ2，
５．１×リード幅（図示せず）である。このようにし
て、リードの幅は金属層ＭＴ１に対するＩrms値を増加
するために増加させることができる。第２の実施例の動
作は前記した第１の実施例の動作と本質的に同じであ
る。しかしながら、第２の実施例に対しては、金属配線
２６，２８のコンタクト２２（ａ），２２（ｂ）へのオ
ーバラップ表面が非対称的であるため、従来のヒューズ
電流値よりも著しく低い電流値を使用してＭＥＴ１−Ｃ
ＯＮＴ界面（２６／２２（ａ））を溶かしヒューズを飛
ばすことができる。
２，５００オングストロームである。このようにして、
金属層ＭＥＴ１に対するＪrms限界は２．５Ｅ６ Ａ／
ｃｍ2である。コンタクト表面１２（ａ）への金属配線
２６オーバラップが０．０５μｍであれば、金属層ＭＴ
１の幅２９は０．２５μｍである。さらに、金属層ＭＴ
１の平均電流Ｉrmsは１．５３ｍＡである。したがっ
て、コンタクト１２（ａ）への金属配線２６オーバラッ
プにおける電流密度は１２．７５Ｅ６ Ａ／ｃｍ2，
５．１×リード幅（図示せず）である。このようにし
て、リードの幅は金属層ＭＴ１に対するＩrms値を増加
するために増加させることができる。第２の実施例の動
作は前記した第１の実施例の動作と本質的に同じであ
る。しかしながら、第２の実施例に対しては、金属配線
２６，２８のコンタクト２２（ａ），２２（ｂ）へのオ
ーバラップ表面が非対称的であるため、従来のヒューズ
電流値よりも著しく低い電流値を使用してＭＥＴ１−Ｃ
ＯＮＴ界面（２６／２２（ａ））を溶かしヒューズを飛
ばすことができる。
【００２４】本発明の方法および装置の好ましい実施例
が添付図に例示されかつ詳細な説明において説明された
が、本発明は開示された実施例に限定されるものではな
く、特許請求の範囲に記載されている本発明の精神を逸
脱することなく非常に多くの再構成、修正および置換が
可能であることが理解される。
が添付図に例示されかつ詳細な説明において説明された
が、本発明は開示された実施例に限定されるものではな
く、特許請求の範囲に記載されている本発明の精神を逸
脱することなく非常に多くの再構成、修正および置換が
可能であることが理解される。
【００２５】以上の説明に関して更に以下の項を開示す
る。 （１）半導体デバイス用ヒューズ素子であって、少なく
とも一つの実質的に矩形状のコンタクトと、前記半導体
デバイス内に形成されたポリシリコン層であって、前記
少なくとも一つの実質的に矩形状のコンタクトの第１の
表面が前記ポリシリコン層の表面上に形成されるポリシ
リコン層と、前記半導体デバイス内の少なくとも一つの
金属層から形成された複数の金属配線であって、前記複
数の金属配線の各配線が前記少なくとも一つの実質的に
矩形状のコンタクトの第２の表面の各領域にオーバラッ
プするように形成される複数の金属配線と、を含むヒュ
ーズ素子。
る。 （１）半導体デバイス用ヒューズ素子であって、少なく
とも一つの実質的に矩形状のコンタクトと、前記半導体
デバイス内に形成されたポリシリコン層であって、前記
少なくとも一つの実質的に矩形状のコンタクトの第１の
表面が前記ポリシリコン層の表面上に形成されるポリシ
リコン層と、前記半導体デバイス内の少なくとも一つの
金属層から形成された複数の金属配線であって、前記複
数の金属配線の各配線が前記少なくとも一つの実質的に
矩形状のコンタクトの第２の表面の各領域にオーバラッ
プするように形成される複数の金属配線と、を含むヒュ
ーズ素子。
【００２６】（２）第１項記載のヒューズ素子であっ
て、前記複数の金属配線は二つの金属配線を含み、前記
二つの金属配線の第１の金属配線は前記少なくとも一つ
の実質的に矩形状のコンタクトの前記第２の表面の第１
の領域にオーバラップするように形成され、前記二つの
金属配線の第２の金属配線は前記少なくとも一つの実質
的に矩形状のコンタクトの前記第２の表面の第２の領域
にオーバラップするように形成され、前記第１の領域は
前記第２の領域よりも小さいヒューズ素子。
て、前記複数の金属配線は二つの金属配線を含み、前記
二つの金属配線の第１の金属配線は前記少なくとも一つ
の実質的に矩形状のコンタクトの前記第２の表面の第１
の領域にオーバラップするように形成され、前記二つの
金属配線の第２の金属配線は前記少なくとも一つの実質
的に矩形状のコンタクトの前記第２の表面の第２の領域
にオーバラップするように形成され、前記第１の領域は
前記第２の領域よりも小さいヒューズ素子。
【００２７】（３）第１項記載のヒューズ素子であっ
て、前記複数の金属配線は二つの金属配線を含み、前記
二つの金属配線の第１の金属配線は前記少なくとも一つ
の実質的に矩形状のコンタクトの前記第２の表面の第１
の部分に第１の予め定められた距離だけオーバラップす
るように形成され、前記二つの金属配線の第２の金属配
線は前記少なくとも一つの実質的に矩形状のコンタクト
の前記第２の表面の第２の部分に第２の予め定められた
距離だけオーバラップするように形成されるヒューズ素
子。
て、前記複数の金属配線は二つの金属配線を含み、前記
二つの金属配線の第１の金属配線は前記少なくとも一つ
の実質的に矩形状のコンタクトの前記第２の表面の第１
の部分に第１の予め定められた距離だけオーバラップす
るように形成され、前記二つの金属配線の第２の金属配
線は前記少なくとも一つの実質的に矩形状のコンタクト
の前記第２の表面の第２の部分に第２の予め定められた
距離だけオーバラップするように形成されるヒューズ素
子。
【００２８】（４）第３項記載のヒューズ素子であっ
て、前記第１の予め定められた距離は前記第２の予め定
められた距離よりも短いヒューズ素子。
て、前記第１の予め定められた距離は前記第２の予め定
められた距離よりも短いヒューズ素子。
【００２９】（５）第３項記載のヒューズ素子であっ
て、前記第１の距離および前記第２の距離の少なくとも
一方の距離はおよそ０．０８μｍであるヒューズ素子。
て、前記第１の距離および前記第２の距離の少なくとも
一方の距離はおよそ０．０８μｍであるヒューズ素子。
【００３０】（６）第１項記載のヒューズ素子であっ
て、前記少なくとも一つの実質的に矩形状のコンタクト
はタングステン材料を含むヒューズ素子。
て、前記少なくとも一つの実質的に矩形状のコンタクト
はタングステン材料を含むヒューズ素子。
【００３１】（７）第１項記載のヒューズ素子であっ
て、前記少なくとも一つの実質的に矩形状のコンタクト
は、さらに、第１のコンタクトおよび第２のコンタクト
を含むヒューズ素子。
て、前記少なくとも一つの実質的に矩形状のコンタクト
は、さらに、第１のコンタクトおよび第２のコンタクト
を含むヒューズ素子。
【００３２】（８）第７項記載のヒューズ素子であっ
て、前記複数の金属配線は二つの金属配線を含み、前記
二つの金属配線の第１の金属配線は前記第１のコンタク
トの表面領域にオーバラップするように形成され、前記
二つの金属配線の第２の金属配線は前記第２のコンタク
トの表面領域にオーバラップするように形成され、前記
第１のコンタクトの前記表面領域は前記第２のコンタク
トの前記表面領域よりも小さいヒューズ素子。
て、前記複数の金属配線は二つの金属配線を含み、前記
二つの金属配線の第１の金属配線は前記第１のコンタク
トの表面領域にオーバラップするように形成され、前記
二つの金属配線の第２の金属配線は前記第２のコンタク
トの表面領域にオーバラップするように形成され、前記
第１のコンタクトの前記表面領域は前記第２のコンタク
トの前記表面領域よりも小さいヒューズ素子。
【００３３】（９）半導体デバイス用ヒューズ素子の作
成方法であって、少なくとも一つの実質的に矩形状のコ
ンタクトを形成するステップと、前記半導体デバイス内
にポリシリコン層を形成するステップと、前記少なくと
も一つの実質的に矩形状のコンタクトの第１の表面を前
記ポリシリコン層の表面上に形成するステップと、前記
半導体デバイス内の少なくとも一つの金属層から複数の
金属配線を形成するステップであって、前記複数の金属
配線の各配線が前記少なくとも一つの実質的に矩形状の
コンタクトの第２の表面の各領域にオーバラップするス
テップと、を含む半導体デバイス用ヒューズ素子の作成
方法。
成方法であって、少なくとも一つの実質的に矩形状のコ
ンタクトを形成するステップと、前記半導体デバイス内
にポリシリコン層を形成するステップと、前記少なくと
も一つの実質的に矩形状のコンタクトの第１の表面を前
記ポリシリコン層の表面上に形成するステップと、前記
半導体デバイス内の少なくとも一つの金属層から複数の
金属配線を形成するステップであって、前記複数の金属
配線の各配線が前記少なくとも一つの実質的に矩形状の
コンタクトの第２の表面の各領域にオーバラップするス
テップと、を含む半導体デバイス用ヒューズ素子の作成
方法。
【００３４】（１０）第９項記載の方法であって、前記
複数の金属配線は、二つの金属配線を含み、前記方法
は、さらに、前記二つの金属配線の第１の金属配線を前
記少なくとも一つの実質的に矩形状のコンタクトの前記
第２の表面の第１の領域にオーバラップするように形成
するステップと、前記二つの金属配線の第２の金属配線
を前記少なくとも一つの実質的に矩形状のコンタクトの
前記第２の表面の第２の領域にオーバラップするように
形成するステップであって、前記第１の領域は前記第２
の領域よりも小さいステップと、を含む方法。
複数の金属配線は、二つの金属配線を含み、前記方法
は、さらに、前記二つの金属配線の第１の金属配線を前
記少なくとも一つの実質的に矩形状のコンタクトの前記
第２の表面の第１の領域にオーバラップするように形成
するステップと、前記二つの金属配線の第２の金属配線
を前記少なくとも一つの実質的に矩形状のコンタクトの
前記第２の表面の第２の領域にオーバラップするように
形成するステップであって、前記第１の領域は前記第２
の領域よりも小さいステップと、を含む方法。
【００３５】（１１）第９項記載の方法であって、前記
複数の金属配線は二つの金属配線を含み、前記方法は、
さらに、前記二つの金属配線の第１の金属配線を前記少
なくとも一つの実質的に矩形状のコンタクトの前記第２
の表面の第１の部分に第１の予め定められた距離だけオ
ーバラップするように形成するステップと、前記二つの
金属配線の第２の金属配線を前記少なくとも一つの実質
的に矩形状のコンタクトの前記第２の表面の第２の部分
に第２の予め定められた距離だけオーバラップするよう
に形成するステップと、を含む方法。
複数の金属配線は二つの金属配線を含み、前記方法は、
さらに、前記二つの金属配線の第１の金属配線を前記少
なくとも一つの実質的に矩形状のコンタクトの前記第２
の表面の第１の部分に第１の予め定められた距離だけオ
ーバラップするように形成するステップと、前記二つの
金属配線の第２の金属配線を前記少なくとも一つの実質
的に矩形状のコンタクトの前記第２の表面の第２の部分
に第２の予め定められた距離だけオーバラップするよう
に形成するステップと、を含む方法。
【００３６】（１２）第１１項記載の方法であって、前
記第１の予め定められた距離は前記第２の予め定められ
た距離よりも短い方法。
記第１の予め定められた距離は前記第２の予め定められ
た距離よりも短い方法。
【００３７】（１３）第１１項記載の方法であって、前
記第１の距離および前記第２の距離の少なくとも一方の
距離はおよそ０．０８μｍである方法。
記第１の距離および前記第２の距離の少なくとも一方の
距離はおよそ０．０８μｍである方法。
【００３８】（１４）第１１項記載の方法であって、前
記少なくとも一つの実質的に矩形状のコンタクトはタン
グステン材料を含む方法。
記少なくとも一つの実質的に矩形状のコンタクトはタン
グステン材料を含む方法。
【００３９】（１５）第９項記載の方法であって、前記
少なくとも一つの実質的に矩形状のコンタクトは、さら
に、第１のコンタクトおよび第２のコンタクトを含む方
法。
少なくとも一つの実質的に矩形状のコンタクトは、さら
に、第１のコンタクトおよび第２のコンタクトを含む方
法。
【００４０】（１６）第１５項記載の方法であって、前
記複数の金属配線は二つの金属配線を含み、前記方法
は、さらに、前記二つの金属配線の第１の金属配線を前
記第１のコンタクトの表面領域にオーバラップするよう
に形成するステップと、前記二つの金属配線の第２の金
属配線を前記第２のコンタクトの表面領域にオーバラッ
プするように形成するステップであって、前記第１のコ
ンタクトの前記表面領域は前記第２のコンタクトの前記
表面領域よりも小さいステップと、を含む方法。
記複数の金属配線は二つの金属配線を含み、前記方法
は、さらに、前記二つの金属配線の第１の金属配線を前
記第１のコンタクトの表面領域にオーバラップするよう
に形成するステップと、前記二つの金属配線の第２の金
属配線を前記第２のコンタクトの表面領域にオーバラッ
プするように形成するステップであって、前記第１のコ
ンタクトの前記表面領域は前記第２のコンタクトの前記
表面領域よりも小さいステップと、を含む方法。
【００４１】（１７）従来のヒューズ素子に付随する欠
点および問題点を解消もしくは実質的に低減するリペア
ヒューズ素子（１０）および構成方法が開示される。一
実施例では、ヒューズ素子（１０）は矩形状のコンタク
ト（１２）により構成される。コンタクトは各端部にお
いて金属層（ＭＥＴ１）とコンタクトするのに十分な長
さとされ、しかも金属層との接続間でデザインルール間
隔はまだ維持される。矩形状コンタクトと金属層間のオ
ーバラップ領域（１１，１３）は非対称的である。ある
いは、これらのオーバラップ領域はデザインルールオー
バラップ領域よりも小さい。第２の実施例では、ヒュー
ズ素子（２０）は複数の矩形状コンタクト（２２ａ，２
２ｂ）により構成される。その結果、従来のヒューズ電
流値よりも著しく低い電流値を使用してこのようなコン
タクトを溶かしたりヒューズを飛ばしたりすることがで
きる。
点および問題点を解消もしくは実質的に低減するリペア
ヒューズ素子（１０）および構成方法が開示される。一
実施例では、ヒューズ素子（１０）は矩形状のコンタク
ト（１２）により構成される。コンタクトは各端部にお
いて金属層（ＭＥＴ１）とコンタクトするのに十分な長
さとされ、しかも金属層との接続間でデザインルール間
隔はまだ維持される。矩形状コンタクトと金属層間のオ
ーバラップ領域（１１，１３）は非対称的である。ある
いは、これらのオーバラップ領域はデザインルールオー
バラップ領域よりも小さい。第２の実施例では、ヒュー
ズ素子（２０）は複数の矩形状コンタクト（２２ａ，２
２ｂ）により構成される。その結果、従来のヒューズ電
流値よりも著しく低い電流値を使用してこのようなコン
タクトを溶かしたりヒューズを飛ばしたりすることがで
きる。
【図１】Ａは、本発明の実施例に従って構成されたヒュ
ーズ素子の断面図である。Ｂは、図１Ａに示すヒューズ
素子の斜視図である。
ーズ素子の断面図である。Ｂは、図１Ａに示すヒューズ
素子の斜視図である。
【図２】Ａは、本発明の第２の実施例に従って構成され
たヒューズ素子の断面図である。Ｂは、図２Ａに示すヒ
ューズ素子の斜視図である。
たヒューズ素子の断面図である。Ｂは、図２Ａに示すヒ
ューズ素子の斜視図である。
１０，２０ ヒューズ素子
１２ 矩形状コンタクト
１４ ランディングパッド
１６，１８，２６，２８ 金属配線
２２（ａ），２２（ｂ） コンタクト
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F064 DD10 EE22 EE26 EE33 FF02
FF27 FF33 FF45
5F083 AD00 BS00 JA37 JA39 JA40
MA01 MA15 ZA10
Claims (2)
- 【請求項１】 半導体デバイス用ヒューズ素子であっ
て、 少なくとも一つの実質的に矩形状のコンタクトと、 前記半導体デバイス内に形成されたポリシリコン層であ
って、前記少なくとも一つの実質的に矩形状のコンタク
トの第１の表面が前記ポリシリコン層の表面上に形成さ
れるポリシリコン層と、 前記半導体デバイス内の少なくとも一つの金属層から形
成された複数の金属配線であって、前記複数の金属配線
の各配線が前記少なくとも一つの実質的に矩形状のコン
タクトの第２の表面の各領域にオーバラップするように
形成される複数の金属配線と、を含むヒューズ素子。 - 【請求項２】 半導体デバイス用ヒューズ素子の作成方
法であって、 少なくとも一つの実質的に矩形状のコンタクトを形成す
るステップと、 前記半導体デバイス内にポリシリコン層を形成するステ
ップと、 前記少なくとも一つの実質的に矩形状のコンタクトの第
１の表面を前記ポリシリコン層の表面上に形成するステ
ップと、 前記半導体デバイス内の少なくとも一つの金属層から複
数の金属配線を形成するステップであって、前記複数の
金属配線の各配線が前記少なくとも一つの実質的に矩形
状のコンタクトの第２の表面の各領域にオーバラップす
るステップと、を含む半導体デバイス用ヒューズ素子の
作成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US32219001P | 2001-09-13 | 2001-09-13 | |
| US322190 | 2001-09-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003163269A true JP2003163269A (ja) | 2003-06-06 |
Family
ID=23253805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002266399A Pending JP2003163269A (ja) | 2001-09-13 | 2002-09-12 | 低電圧ヒューズ素子として使用される矩形コンタクト |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6774457B2 (ja) |
| EP (1) | EP1304741A1 (ja) |
| JP (1) | JP2003163269A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073576A (ja) * | 2005-09-05 | 2007-03-22 | Fujitsu Ltd | ヒューズ素子及びその切断方法 |
| JP2007324332A (ja) * | 2006-05-31 | 2007-12-13 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2010135435A (ja) * | 2008-12-02 | 2010-06-17 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004014925B4 (de) | 2004-03-26 | 2016-12-29 | Infineon Technologies Ag | Elektronische Schaltkreisanordnung |
| US20050247995A1 (en) * | 2004-05-06 | 2005-11-10 | Pitts Robert L | Metal contact fuse element |
| US7651893B2 (en) * | 2005-12-27 | 2010-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal electrical fuse structure |
| JP4825559B2 (ja) * | 2006-03-27 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP4901302B2 (ja) * | 2006-05-26 | 2012-03-21 | 株式会社東芝 | 半導体集積回路 |
| US8749020B2 (en) * | 2007-03-09 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal e-fuse structure design |
| US8063474B2 (en) | 2008-02-06 | 2011-11-22 | Fairchild Semiconductor Corporation | Embedded die package on package (POP) with pre-molded leadframe |
| US8101505B2 (en) * | 2008-06-09 | 2012-01-24 | International Business Machines Corporation | Programmable electrical fuse |
| CN104425446B (zh) * | 2013-08-20 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其使用方法 |
| USD848082S1 (en) | 2014-12-06 | 2019-05-07 | Radio Systems Corporation | Automatic ball launcher |
| US10625135B2 (en) | 2014-12-06 | 2020-04-21 | Radio Systems Corporation | Automatic ball launcher |
| US10477837B1 (en) | 2015-02-06 | 2019-11-19 | Radio Systems Corporation | Cat activity toy |
| KR101740883B1 (ko) * | 2016-03-04 | 2017-05-30 | 한국과학기술연구원 | 교반주조법을 이용한 탄소섬유 강화 알루미늄 복합재의 제조방법 |
| US20240212770A1 (en) * | 2022-12-22 | 2024-06-27 | Globalfoundries Singapore Pte. Ltd. | One-time programmable fuse using thin film resistor layer, and related method |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628290B2 (ja) | 1985-10-09 | 1994-04-13 | 三菱電機株式会社 | 回路用ヒューズを備えた半導体装置 |
| US5436496A (en) * | 1986-08-29 | 1995-07-25 | National Semiconductor Corporation | Vertical fuse device |
| JPH0737988A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| GB2283950A (en) | 1993-11-16 | 1995-05-24 | Jonathan Moore | Powered trolley |
| KR100196524B1 (ko) * | 1994-11-08 | 1999-06-15 | 김영환 | 반도체 칩 보호용 고전압 차단 장치 |
| TW278229B (en) * | 1994-12-29 | 1996-06-11 | Siemens Ag | Fuse structure for an integrated circuit device and method for manufacturing a fuse structure |
| FI100918B (fi) * | 1995-02-17 | 1998-03-13 | Vaisala Oy | Pintamikromekaaninen, symmetrinen paine-eroanturi |
| FR2738334A1 (fr) * | 1995-09-05 | 1997-03-07 | Motorola Semiconducteurs | Dispositif allumeur a semiconducteur, pour declenchement pyrotechnique, et procede de formation d'un tel dispositif |
| US5844297A (en) * | 1995-09-26 | 1998-12-01 | Symbios, Inc. | Antifuse device for use on a field programmable interconnect chip |
| US5708291A (en) * | 1995-09-29 | 1998-01-13 | Intel Corporation | Silicide agglomeration fuse device |
| US6069064A (en) * | 1996-08-26 | 2000-05-30 | Micron Technology, Inc. | Method for forming a junctionless antifuse |
| US5976943A (en) | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
| US6218721B1 (en) | 1997-01-14 | 2001-04-17 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| JPH11195711A (ja) * | 1997-10-27 | 1999-07-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP3466929B2 (ja) * | 1998-10-05 | 2003-11-17 | 株式会社東芝 | 半導体装置 |
| US6268638B1 (en) * | 1999-02-26 | 2001-07-31 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| US6525397B1 (en) * | 1999-08-17 | 2003-02-25 | National Semiconductor Corporation | Extended drain MOSFET for programming an integrated fuse element to high resistance in low voltage process technology |
| US6166421A (en) * | 1999-08-18 | 2000-12-26 | National Semiconductor Corporation | Polysilicon fuse that provides an open current path when programmed without exposing the fuse to the environment |
| JP2001244338A (ja) * | 2000-02-25 | 2001-09-07 | Toshiba Corp | 半導体集積回路装置、半導体集積回路実装基板装置および半導体集積回路装置の入力保護機能解除方法 |
| US6452248B1 (en) * | 2000-08-14 | 2002-09-17 | Exar Corporation | Low-powered, self-timed, one-time in-circuit programmable MOS fuse element and circuit |
| JP2002164433A (ja) * | 2000-11-27 | 2002-06-07 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| US6642601B2 (en) * | 2000-12-18 | 2003-11-04 | Texas Instruments Incorporated | Low current substantially silicide fuse for integrated circuits |
| JP2002203901A (ja) * | 2000-12-27 | 2002-07-19 | Toshiba Microelectronics Corp | フューズ回路 |
| US6432760B1 (en) * | 2000-12-28 | 2002-08-13 | Infineon Technologies Ag | Method and structure to reduce the damage associated with programming electrical fuses |
| US6653710B2 (en) * | 2001-02-16 | 2003-11-25 | International Business Machines Corporation | Fuse structure with thermal and crack-stop protection |
| US6704235B2 (en) * | 2001-07-30 | 2004-03-09 | Matrix Semiconductor, Inc. | Anti-fuse memory cell with asymmetric breakdown voltage |
| US6525953B1 (en) * | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
| US6448576B1 (en) * | 2001-08-30 | 2002-09-10 | Bae Systems Information And Electronic Systems Integration, Inc. | Programmable chalcogenide fuse within a semiconductor device |
| US6580144B2 (en) * | 2001-09-28 | 2003-06-17 | Hewlett-Packard Development Company, L.P. | One time programmable fuse/anti-fuse combination based memory cell |
| JP3515556B2 (ja) * | 2001-12-04 | 2004-04-05 | 株式会社東芝 | プログラマブル素子、プログラマブル回路及び半導体装置 |
| US6661330B1 (en) * | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
-
2002
- 2002-09-05 US US10/235,268 patent/US6774457B2/en not_active Expired - Lifetime
- 2002-09-11 EP EP02102342A patent/EP1304741A1/en not_active Withdrawn
- 2002-09-12 JP JP2002266399A patent/JP2003163269A/ja active Pending
-
2004
- 2004-06-24 US US10/875,847 patent/US7442626B2/en not_active Expired - Lifetime
-
2008
- 2008-09-17 US US12/212,195 patent/US7977230B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073576A (ja) * | 2005-09-05 | 2007-03-22 | Fujitsu Ltd | ヒューズ素子及びその切断方法 |
| JP4480649B2 (ja) * | 2005-09-05 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | ヒューズ素子及びその切断方法 |
| JP2007324332A (ja) * | 2006-05-31 | 2007-12-13 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2010135435A (ja) * | 2008-12-02 | 2010-06-17 | Renesas Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6774457B2 (en) | 2004-08-10 |
| US7442626B2 (en) | 2008-10-28 |
| US20030049922A1 (en) | 2003-03-13 |
| US7977230B2 (en) | 2011-07-12 |
| US20090017609A1 (en) | 2009-01-15 |
| US20040227612A1 (en) | 2004-11-18 |
| EP1304741A1 (en) | 2003-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7977230B2 (en) | Rectangular contact used as a low voltage fuse element | |
| KR100658243B1 (ko) | 조밀한 피치를 가진 전기 퓨즈 및 반도체 제조 방법 | |
| US7732892B2 (en) | Fuse structures and integrated circuit devices | |
| US5110754A (en) | Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM | |
| US7269898B2 (en) | Method for making an edge intensive antifuse | |
| US6703680B2 (en) | Programmable element programmed by changes in resistance due to phase transition | |
| US8952487B2 (en) | Electronic circuit arrangement | |
| US20090243032A1 (en) | Electrical fuse structure | |
| US20040217441A1 (en) | Area efficient stacking of antifuses in semiconductor device | |
| KR20010109209A (ko) | 에스오아이의 안티 퓨즈 형성의 구조체 및 방법 | |
| US5886392A (en) | One-time programmable element having controlled programmed state resistance | |
| JP5430879B2 (ja) | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 | |
| US6040614A (en) | Semiconductor integrated circuit including a capacitor and a fuse element | |
| US6469363B1 (en) | Integrated circuit fuse, with focusing of current | |
| US8164156B2 (en) | Fuse structure for high integrated semiconductor device | |
| US20100327402A1 (en) | Fuse structure for high integrated semiconductor device | |
| JPH0499048A (ja) | 破壊導電型アンタイヒューズ素子 | |
| KR20100138056A (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 |