JPH0499048A - 破壊導電型アンタイヒューズ素子 - Google Patents
破壊導電型アンタイヒューズ素子Info
- Publication number
- JPH0499048A JPH0499048A JP2208693A JP20869390A JPH0499048A JP H0499048 A JPH0499048 A JP H0499048A JP 2208693 A JP2208693 A JP 2208693A JP 20869390 A JP20869390 A JP 20869390A JP H0499048 A JPH0499048 A JP H0499048A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- polysilicon
- metal
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 230000001066 destructive effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 8
- 230000006735 deficit Effects 0.000 abstract 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 240000005343 Azadirachta indica Species 0.000 description 1
- 235000013500 Melia azadirachta Nutrition 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、破壊導電型アンタイヒユーズ素子に関し、薄
い絶縁膜を介してその両側で互いに電気的に絶縁されて
いる第1と第2の電極に、成る高い電位を印加すること
によって介在している絶縁膜を破壊し、ふたつの電極間
を導通させることができるアンタイフユーズ素子に関す
るものである。
い絶縁膜を介してその両側で互いに電気的に絶縁されて
いる第1と第2の電極に、成る高い電位を印加すること
によって介在している絶縁膜を破壊し、ふたつの電極間
を導通させることができるアンタイフユーズ素子に関す
るものである。
(従来の技術)
第4図に従来技術の例(参考文献; E、Hamdy
etal、、Dielectric based an
tifuse for logicand memor
y Ics、”IEDM Tech、 Dig、 、
198g、 pp、 71116789、 )を示す。
etal、、Dielectric based an
tifuse for logicand memor
y Ics、”IEDM Tech、 Dig、 、
198g、 pp、 71116789、 )を示す。
ここに記述の素子は、p型半導体基板1の中に作られた
第1電極としてのn°拡散領域2と第2電極としてのポ
リシリコン8の間に薄い多層絶縁膜4が形成されており
、この状態では第1電極n°拡散領域2と第2電極ポリ
シリコン8との間に電気的な導通はない。このような構
造の素子において、成る高い電圧を両電極間に印加して
その間の薄い多層絶縁膜4を破壊すると、0°拡散領域
2とポリシリコン8との間に導通状態を作り出すことが
できる。
第1電極としてのn°拡散領域2と第2電極としてのポ
リシリコン8の間に薄い多層絶縁膜4が形成されており
、この状態では第1電極n°拡散領域2と第2電極ポリ
シリコン8との間に電気的な導通はない。このような構
造の素子において、成る高い電圧を両電極間に印加して
その間の薄い多層絶縁膜4を破壊すると、0°拡散領域
2とポリシリコン8との間に導通状態を作り出すことが
できる。
この従来技術では、第2電極をポリシリコンで構成して
いるが、アンタイヒユーズに関する米国特許第4.82
3.181号(PROGRAMMABLE Lot I
MPEDANcEANTI−FUSE ELEMENT
)においては、第2電極としてバリアメタルと金属の2
層構造による構成例も示されている。
いるが、アンタイヒユーズに関する米国特許第4.82
3.181号(PROGRAMMABLE Lot I
MPEDANcEANTI−FUSE ELEMENT
)においては、第2電極としてバリアメタルと金属の2
層構造による構成例も示されている。
(発明が解決しようとする問題点)
第2電極としてポリシリコンを使用する従来技術のアン
タイヒユーズ素子では、ポリシリコンの配線抵抗が金属
に比べて大きいことから、この第2電極のポリシリコン
をそのまま配線に使用した場合その配線距離に制限か生
じ、この構造によるアンタイヒユーズ素子の応用はおの
ずから限定されてしまうという問題点がある。
タイヒユーズ素子では、ポリシリコンの配線抵抗が金属
に比べて大きいことから、この第2電極のポリシリコン
をそのまま配線に使用した場合その配線距離に制限か生
じ、この構造によるアンタイヒユーズ素子の応用はおの
ずから限定されてしまうという問題点がある。
次に、前述の米国特許に示されている第2電極としての
バリアメタルと金属の2層構造を使用する場合には、薄
い多層絶縁膜に直接バリアメタルが接しているため、こ
の薄い多層絶縁膜を電気的に破壊した後の該絶縁膜の欠
損箇所への導電物質の補填がうまくいかないことがあり
、結果として第1電極と第2i4極との導通状態が不安
定になる可能性があり、デバイスの信頼性が得られない
という問題がある。
バリアメタルと金属の2層構造を使用する場合には、薄
い多層絶縁膜に直接バリアメタルが接しているため、こ
の薄い多層絶縁膜を電気的に破壊した後の該絶縁膜の欠
損箇所への導電物質の補填がうまくいかないことがあり
、結果として第1電極と第2i4極との導通状態が不安
定になる可能性があり、デバイスの信頼性が得られない
という問題がある。
(問題点を解決するための手段)
電極間に高圧印加によって破壊しつる薄い絶縁膜を介在
した構造からなる破壊導電型アンタイヒユーズ素子にお
いて、第1電極として拡散領域又は導電性のあるポリシ
リコンを使用する点は従来技術と同じであるが、第2電
極としてポリシリコン、バリアメタル及び金属の少なく
とも3層の積層導体で構成する。
した構造からなる破壊導電型アンタイヒユーズ素子にお
いて、第1電極として拡散領域又は導電性のあるポリシ
リコンを使用する点は従来技術と同じであるが、第2電
極としてポリシリコン、バリアメタル及び金属の少なく
とも3層の積層導体で構成する。
更には第1電極を覆う厚い絶縁層に形成した開口部分に
薄いポリシリコン、バリアメタル及び金属の少なくとも
3層の積層導体を形成して破壊導電型アンタイヒユーズ
素子を構成する。
薄いポリシリコン、バリアメタル及び金属の少なくとも
3層の積層導体を形成して破壊導電型アンタイヒユーズ
素子を構成する。
(作用)
薄い絶縁膜の上にポリシリコン、バリアメタル及び金属
の順番で構成した積層導体によって第2電極を構成した
ことにより、第1電極と第2電極の間に成る高い電圧を
印加してこの間にある薄い絶縁膜を電気的に破壊した場
合に、この薄い絶縁膜が破壊した欠損箇所にポリシリコ
ンが入り込み、両電極間の導電性を安定して保つことが
できる。
の順番で構成した積層導体によって第2電極を構成した
ことにより、第1電極と第2電極の間に成る高い電圧を
印加してこの間にある薄い絶縁膜を電気的に破壊した場
合に、この薄い絶縁膜が破壊した欠損箇所にポリシリコ
ンが入り込み、両電極間の導電性を安定して保つことが
できる。
(実施例)
第1図は本発明の一実施例の構成断面図を示す。
半導体基板1には、この中に半導体基板Iが示す導電性
と反対の導電性を持つ不純物を拡散した拡散領域2が第
1電極として形成され、これはアンタイヒユーズ素子の
一方の電極となる。
と反対の導電性を持つ不純物を拡散した拡散領域2が第
1電極として形成され、これはアンタイヒユーズ素子の
一方の電極となる。
3は、同一半導体基板l内で上記アンタイヒユーズ素子
に隣接する他の素子との間を電気的に分離するための厚
い絶縁層である。拡散領域2の上面には、半導体基板1
を覆う薄い絶縁膜4が形成されている。この薄い絶縁膜
4は一種類の絶縁膜で構成してもよいし、複数の絶縁膜
の組み合わせで構成してもよい。この薄い絶縁膜4の上
にポリシリコン部5が形成され、その上はバリアメタル
6で覆われ、さらにその上に金属7が形成されている。
に隣接する他の素子との間を電気的に分離するための厚
い絶縁層である。拡散領域2の上面には、半導体基板1
を覆う薄い絶縁膜4が形成されている。この薄い絶縁膜
4は一種類の絶縁膜で構成してもよいし、複数の絶縁膜
の組み合わせで構成してもよい。この薄い絶縁膜4の上
にポリシリコン部5が形成され、その上はバリアメタル
6で覆われ、さらにその上に金属7が形成されている。
これらポリシリコン部5、バリアメタル6及び金属7の
3層構造になったものがアンタイヒユーズ素子のもう一
方の電極である第2電極を構成する。
3層構造になったものがアンタイヒユーズ素子のもう一
方の電極である第2電極を構成する。
ポリシリコン部5は、第1電極の拡散領域2と同じ導電
性を持たせ、インピーダンスは低いほうがよい。たとえ
ば、拡散領域2が00型であれば、ポリシリコン部5も
n゛型とする。もしこの条件が満たされていなければ、
適当な不純物をイオン注入するなどの方法によってこの
ポリシリコン部5に拡散領域2と同じ導電性を持たせる
。第1電極と第2電極の間に成る高い電圧を印加して薄
い絶縁膜4を電気的に破壊すると、ポリシリコン部5ま
たは/および拡散領域2のシリコンが上記薄い絶縁膜4
の破壊した欠損箇所に入り込み、第1電極と第2電極と
の間の導電性を安定に保つことができる。
性を持たせ、インピーダンスは低いほうがよい。たとえ
ば、拡散領域2が00型であれば、ポリシリコン部5も
n゛型とする。もしこの条件が満たされていなければ、
適当な不純物をイオン注入するなどの方法によってこの
ポリシリコン部5に拡散領域2と同じ導電性を持たせる
。第1電極と第2電極の間に成る高い電圧を印加して薄
い絶縁膜4を電気的に破壊すると、ポリシリコン部5ま
たは/および拡散領域2のシリコンが上記薄い絶縁膜4
の破壊した欠損箇所に入り込み、第1電極と第2電極と
の間の導電性を安定に保つことができる。
上記ポリシリコン部5の上はチタン、タングステン、ま
たはチタン・タングステンなどのバリアメタル6で覆わ
れ、その上にアルミニュームなどの金属7が積層されて
いる。この金属7はアンタイヒユーズ素子の第2電極へ
の配線としても利用できる。金属7はアルミニューム・
シリコンやその他の金属材料であっても構わない。
たはチタン・タングステンなどのバリアメタル6で覆わ
れ、その上にアルミニュームなどの金属7が積層されて
いる。この金属7はアンタイヒユーズ素子の第2電極へ
の配線としても利用できる。金属7はアルミニューム・
シリコンやその他の金属材料であっても構わない。
本実施例のアンタイヒユーズ素子は、上記第1電極と第
2電極の間に成る高い電圧、例えば10ボルトを印加す
ることによって薄い絶縁膜4を破壊し、その結果第1電
極の拡散領域2と積層導体からなる第2電極との間を電
気的に接続状態とする。アンタイヒユーズ素子が例えば
ROM、或はP G A (Programmable
Gate Array)等の一部を構成するならば、
上記電気的接続操作はデータの書き込みである。一方、
書き込まれたデータを読み出す時には、薄い絶縁膜4を
破壊しない程度の十分低い電圧、例えば5ボルト程度の
電圧を印加して、薄い絶縁膜4がもとの絶縁状態のまま
か、または破壊されて導通状態になっているかを判別し
てデータの読み出しを行う。
2電極の間に成る高い電圧、例えば10ボルトを印加す
ることによって薄い絶縁膜4を破壊し、その結果第1電
極の拡散領域2と積層導体からなる第2電極との間を電
気的に接続状態とする。アンタイヒユーズ素子が例えば
ROM、或はP G A (Programmable
Gate Array)等の一部を構成するならば、
上記電気的接続操作はデータの書き込みである。一方、
書き込まれたデータを読み出す時には、薄い絶縁膜4を
破壊しない程度の十分低い電圧、例えば5ボルト程度の
電圧を印加して、薄い絶縁膜4がもとの絶縁状態のまま
か、または破壊されて導通状態になっているかを判別し
てデータの読み出しを行う。
第2図は本発明のその他の実施例である。半導体基板1
には、この半導体基板1と反対の導電性を持つ不純物が
拡散された第1電極の拡散領域2が形成されていること
は前述の実施例と同様である。
には、この半導体基板1と反対の導電性を持つ不純物が
拡散された第1電極の拡散領域2が形成されていること
は前述の実施例と同様である。
次に、半導体基板lおよび上記拡散領域2を覆う厚い絶
縁層3を、熱酸化法やCVD法またはその他の方法で形
成する。厚い絶縁膜3は本アンタイヒユーズ素子と隣接
する他の素子との間を電気的に分離するためのものであ
る。拡散領域2の上に位置する絶縁膜3の一部にコンタ
クト穴を形成し、その基底部の拡散領域2に接して薄い
絶縁膜4を形成する。該絶縁膜4は一種類の絶縁膜で構
成してもよいし、複数の絶縁膜の組み合わせで構成して
も構わない。この薄い絶縁膜4の上にあるコンタクト穴
のおいている部分にポリシリコン部5をプラズマCVD
法、光CVD法、またはその他の方法で形成し、その後
コンタクト穴をはみ出したポリシリコン部の不要な部分
を反応性イオンエツチング等の技術により除去する。こ
うして形成したポリシリコン部5は第1電極の拡散領域
2と同じ導電性を持たせ、インピーダンスは低くシてお
く。たとえば、第1電極の拡散領域2がn゛型であれば
、ポリシリコン部5もn゛型とする。
縁層3を、熱酸化法やCVD法またはその他の方法で形
成する。厚い絶縁膜3は本アンタイヒユーズ素子と隣接
する他の素子との間を電気的に分離するためのものであ
る。拡散領域2の上に位置する絶縁膜3の一部にコンタ
クト穴を形成し、その基底部の拡散領域2に接して薄い
絶縁膜4を形成する。該絶縁膜4は一種類の絶縁膜で構
成してもよいし、複数の絶縁膜の組み合わせで構成して
も構わない。この薄い絶縁膜4の上にあるコンタクト穴
のおいている部分にポリシリコン部5をプラズマCVD
法、光CVD法、またはその他の方法で形成し、その後
コンタクト穴をはみ出したポリシリコン部の不要な部分
を反応性イオンエツチング等の技術により除去する。こ
うして形成したポリシリコン部5は第1電極の拡散領域
2と同じ導電性を持たせ、インピーダンスは低くシてお
く。たとえば、第1電極の拡散領域2がn゛型であれば
、ポリシリコン部5もn゛型とする。
もしこの条件が満たされていなければ適当な不純物をイ
オン注入するなどの方法によりこのポリシリコン部5に
拡散領域2と同じ導電性をもたせる。
オン注入するなどの方法によりこのポリシリコン部5に
拡散領域2と同じ導電性をもたせる。
次に、該ポリシリコン部5をチタン、タングステン、ま
たはチタン・タングステンなどのバリアメタル6で覆い
、さらにその上に金属7を形成する。
たはチタン・タングステンなどのバリアメタル6で覆い
、さらにその上に金属7を形成する。
金属7はアルミニニーム、アルミニューム・シリコン、
その他の金属材料であっても構わない。ポリシリコン部
5、バリアメタル6及び金属7の3層構造で本アンタイ
ヒユーズ素子の第2電極を構成している。この実施例で
の動作は第1図の実施例の場合と同じである。
その他の金属材料であっても構わない。ポリシリコン部
5、バリアメタル6及び金属7の3層構造で本アンタイ
ヒユーズ素子の第2電極を構成している。この実施例で
の動作は第1図の実施例の場合と同じである。
第3図は本発明の第3の実施例である。半導体基板lの
上に第1の絶縁層31が形成され、その上に本アンタイ
ヒユーズ素子の第1電極となる導電性のある第1電極ポ
リシリコン8が設けられ、その上に第2の絶縁層32が
形成されている。第1の絶縁層31と第2の絶縁層32
は本アンタイヒユーズ素子を隣接する他の素子から電気
的に分離するための厚い絶縁層である。第1電極ポリシ
リコン8の上に位置する第2の絶縁層32の一部にコン
タクト穴を開け、その基底部に薄い絶縁膜4を形成する
。この薄い絶縁膜4は一種類の絶縁膜で構成してもよい
し複数の絶縁膜の組み合わせで構成しても構わない。こ
の薄い絶縁膜4の上のコンタクト穴の空いている部分に
ポリシリコン部5をプラズマCVD法や光CVD法、ま
たはその他の方法で形成し、その後、コンタクト穴をは
み出したポリシリコンの不要な部分を反応性イオンエツ
チング等の技術により除去する。こうして構成したポリ
シリコン部5は、上記第1電極ポリ/リコン8と同じ導
電性を持たせる。
上に第1の絶縁層31が形成され、その上に本アンタイ
ヒユーズ素子の第1電極となる導電性のある第1電極ポ
リシリコン8が設けられ、その上に第2の絶縁層32が
形成されている。第1の絶縁層31と第2の絶縁層32
は本アンタイヒユーズ素子を隣接する他の素子から電気
的に分離するための厚い絶縁層である。第1電極ポリシ
リコン8の上に位置する第2の絶縁層32の一部にコン
タクト穴を開け、その基底部に薄い絶縁膜4を形成する
。この薄い絶縁膜4は一種類の絶縁膜で構成してもよい
し複数の絶縁膜の組み合わせで構成しても構わない。こ
の薄い絶縁膜4の上のコンタクト穴の空いている部分に
ポリシリコン部5をプラズマCVD法や光CVD法、ま
たはその他の方法で形成し、その後、コンタクト穴をは
み出したポリシリコンの不要な部分を反応性イオンエツ
チング等の技術により除去する。こうして構成したポリ
シリコン部5は、上記第1電極ポリ/リコン8と同じ導
電性を持たせる。
第27J極ポリシリコン部5の上にチタン、タングステ
ン、またはチタン・タングステンなどからなるバリアメ
タル6を形成し、さらにその上にアルミニューム、アル
ミニューム・シリコン、またハソの他の材料の金属7を
堆積し、ポリシリコン部5、バリアメタル6及び金属7
の積層構造体で本アンタイヒユーズ素子の第2電極を形
成する。
ン、またはチタン・タングステンなどからなるバリアメ
タル6を形成し、さらにその上にアルミニューム、アル
ミニューム・シリコン、またハソの他の材料の金属7を
堆積し、ポリシリコン部5、バリアメタル6及び金属7
の積層構造体で本アンタイヒユーズ素子の第2電極を形
成する。
動作に関しては、第1図及び第2図の実施例と同様であ
る。
る。
結局、第3図の実施例は本アンタイヒユーズ素子の第1
電極として、第2図の実施例の拡散領域2の代わりに第
1電極ポリシリコン8を使用している点が基本的な相異
点であり、それ以降の薄い絶縁膜4や第2電極を構成す
るポリシリコン部5、バリアメタル6および金属7の積
層導体は第2図の実施例と同じである。また、第1図の
実施例の第1E極である拡散領域2の代わりに、第3図
に示した第1電極ポリシリコン8を使用して、その他は
第1図の実施例と同様な構造によって素子を構成するこ
ともできる。
電極として、第2図の実施例の拡散領域2の代わりに第
1電極ポリシリコン8を使用している点が基本的な相異
点であり、それ以降の薄い絶縁膜4や第2電極を構成す
るポリシリコン部5、バリアメタル6および金属7の積
層導体は第2図の実施例と同じである。また、第1図の
実施例の第1E極である拡散領域2の代わりに、第3図
に示した第1電極ポリシリコン8を使用して、その他は
第1図の実施例と同様な構造によって素子を構成するこ
ともできる。
(発明の効果)
以上述べてきたように本発明によれば、第2電極の最上
部電極として金属を使用でき、この金属がそのまま配線
金属としても利用できるためレイアウト構成上の自由度
が大幅に向上し、実用的には極めて有用である。また、
第2図と第3図で示した実施例の場合には、第2電極の
1層目にあたるポリシリコン部5をコンタクト穴の中に
埋め込むことにより素子表面の段差が少なくなり、その
結果、金属配線などの断線が少なくなり製造歩留まりが
よくなり、かつ出来上がった集積回路の信頼性が向上し
、実用的には極めて有用である。
部電極として金属を使用でき、この金属がそのまま配線
金属としても利用できるためレイアウト構成上の自由度
が大幅に向上し、実用的には極めて有用である。また、
第2図と第3図で示した実施例の場合には、第2電極の
1層目にあたるポリシリコン部5をコンタクト穴の中に
埋め込むことにより素子表面の段差が少なくなり、その
結果、金属配線などの断線が少なくなり製造歩留まりが
よくなり、かつ出来上がった集積回路の信頼性が向上し
、実用的には極めて有用である。
第1図は本発明の一実施例を示す断面図、第ブ図は本発
明の第2の実施例を示す断面図、第3図は本発明の第3
の実施例を示す断面図、第4図は従来素子の断面図であ
る。 1は半導体基板、2は拡散領域、3は厚い絶縁層、4は
薄い絶縁膜、5はポリシリコン部、6は/ slリアメ
タル、7は金属、8は第1電極ポリシリコン、31およ
び32はそれぞれ第1及び第2絶縁層。 代理人 弁理士 梅1)勝 (他2名)第1図 第4図
明の第2の実施例を示す断面図、第3図は本発明の第3
の実施例を示す断面図、第4図は従来素子の断面図であ
る。 1は半導体基板、2は拡散領域、3は厚い絶縁層、4は
薄い絶縁膜、5はポリシリコン部、6は/ slリアメ
タル、7は金属、8は第1電極ポリシリコン、31およ
び32はそれぞれ第1及び第2絶縁層。 代理人 弁理士 梅1)勝 (他2名)第1図 第4図
Claims (1)
- 【特許請求の範囲】 1)一導電性の半導体基板内に、これと反対の導電性を
持つ第1電極としての拡散領域を形成し、この上に一種
類の絶縁膜もしくは複数層の絶縁膜からなる薄い絶縁膜
を形成し、 その上にポリシリコン、バリアメタル及び金属からなる
積層導体を形成してなり、 上記積層導体を第2電極として備えたことを特徴とする
破壊導電型アンタイヒューズ素子。 2)請求の範囲第1項において、半導体基板上は厚い絶
縁膜で覆われ、 第1電極の拡散領域上を覆う厚い絶縁膜にコンタクト穴
を形成し、 上記コンタクト穴の基底部に上記の拡散領域に接して一
種類の絶縁膜もしくは複数層の絶縁膜の薄い絶縁膜を形
成し、 上記拡散領域上のコンタクト穴部分に形成した薄い絶縁
膜上にポリシリコン、バリアメタル、さらに金属の積層
導体を形成してなり、 上記積層導体を第2電極として備えたことを特徴とする
破壊導電型アンタイヒューズ素子。 3)絶縁層上に形成した第1電極となるポリシリコン層
と、 上記ポリシリコン層を覆う一種類の絶縁膜もしくは複数
の絶縁膜の組み合わせで構成する薄い絶縁膜と、 その上に形成したポリシリコン、バリアメタル及び金属
からなる積層導体とを備え、 上記積層導体を第2電極として備えたことを特徴とする
破壊導電型アンタイヒューズ素子。 4)請求の範囲第3項において、上記ポリシリコン層上
を覆う厚い絶縁層の、上記ポリシリコン層上にある厚い
絶縁層に形成したコンタクト穴と、上記コンタクト穴の
基底部に上述のポリシリコンに接して形成した一種類の
絶縁膜もしくは複数の絶縁膜の組み合わせてなる薄い絶
縁膜と、 上記コンタクト穴部分を埋めるポリシリコン、バリアメ
タル、金属の積層導体と、 上記積層導体を第2電極として備えたことを特徴とする
破壊導電型アンタイヒューズ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2208693A JPH0499048A (ja) | 1990-08-06 | 1990-08-06 | 破壊導電型アンタイヒューズ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2208693A JPH0499048A (ja) | 1990-08-06 | 1990-08-06 | 破壊導電型アンタイヒューズ素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0499048A true JPH0499048A (ja) | 1992-03-31 |
Family
ID=16560513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2208693A Pending JPH0499048A (ja) | 1990-08-06 | 1990-08-06 | 破壊導電型アンタイヒューズ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0499048A (ja) |
-
1990
- 1990-08-06 JP JP2208693A patent/JPH0499048A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6603187B1 (en) | Antifuse structure suitable for VLSI application | |
KR0162073B1 (ko) | 프로그램 가능한 저 임피던스 상호 접속 회로 소자 | |
US6444558B1 (en) | Methods of forming and programming junctionless antifuses | |
JP2721529B2 (ja) | 電気的にプログラム可能な低インピーダンス非ヒューズ素子 | |
JP3051454B2 (ja) | 低漏洩非ヒューズ、その組立方法及び非ヒューズ材料 | |
JP2535084B2 (ja) | 半導体装置の製造方法 | |
KR100658243B1 (ko) | 조밀한 피치를 가진 전기 퓨즈 및 반도체 제조 방법 | |
US7256471B2 (en) | Antifuse element and electrically redundant antifuse array for controlled rupture location | |
US4853894A (en) | Static random-access memory having multilevel conductive layer | |
JPH04226068A (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
KR950015788A (ko) | 반도체 기억장치 및 그의 제조방법 | |
US6656814B2 (en) | Methods of fabricating integrated circuit devices including distributed and isolated dummy conductive regions | |
JPH0439232B2 (ja) | ||
KR0159450B1 (ko) | 앤티퓨즈소자 | |
US5789796A (en) | Programmable anti-fuse device and method for manufacturing the same | |
JP2003163269A (ja) | 低電圧ヒューズ素子として使用される矩形コンタクト | |
JP3296324B2 (ja) | 半導体メモリ装置の製造方法 | |
JPH11145414A (ja) | 半導体装置 | |
US5138423A (en) | Programmable device and a method of fabricating the same | |
US5801421A (en) | Staggered contact placement on CMOS chip | |
JPH0499048A (ja) | 破壊導電型アンタイヒューズ素子 | |
JP2003115537A (ja) | アンチヒューズ素子、半導体装置及び半導体装置のプログラミング方法 | |
US5246873A (en) | Method of fabricating a programmable device including a protective region | |
US6603142B1 (en) | Antifuse incorporating tantalum nitride barrier layer | |
JPH0955476A (ja) | 半導体装置 |