JP5430879B2 - 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 - Google Patents

電気ヒューズ、半導体装置、および電気ヒューズの切断方法 Download PDF

Info

Publication number
JP5430879B2
JP5430879B2 JP2008145769A JP2008145769A JP5430879B2 JP 5430879 B2 JP5430879 B2 JP 5430879B2 JP 2008145769 A JP2008145769 A JP 2008145769A JP 2008145769 A JP2008145769 A JP 2008145769A JP 5430879 B2 JP5430879 B2 JP 5430879B2
Authority
JP
Japan
Prior art keywords
metal contact
silicide layer
cutting
fuse
electrical fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008145769A
Other languages
English (en)
Other versions
JP2009295673A (ja
Inventor
吉孝 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008145769A priority Critical patent/JP5430879B2/ja
Priority to US12/453,053 priority patent/US8178943B2/en
Priority to DE102009023404A priority patent/DE102009023404A1/de
Priority to CN200910146628.1A priority patent/CN101599479B/zh
Publication of JP2009295673A publication Critical patent/JP2009295673A/ja
Application granted granted Critical
Publication of JP5430879B2 publication Critical patent/JP5430879B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、電気ヒューズ、半導体装置、および電気ヒューズの切断方法に関する。
従来、半導体装置にヒューズを搭載しておき、ヒューズを切断することにより半導体装置で使用する抵抗の値を調整したり、不良素子を切り離して正常素子に置き換える等の処理を行う技術が知られている。
ヒューズの切断方法としては、ヒューズの一部にレーザを照射することによりヒューズを切断する方式や、ヒューズを電流により切断する方式が知られている。
ヒューズを電流により切断する電気ヒューズの一例として、シリサイド層中の金属原子が移動するエレクトロマイグレーション現象を利用するものが知られている。図8は、従来、シリサイド層を用いた電気ヒューズが切断される様子を示す図である。図8(a)は、切断前の状態を示す。ここでは、ポリシリコン層12上にシリサイド層14が形成されており、その上にコンタクト18およびコンタクト22が形成されている。コンタクト18は配線16と接続されており、コンタクト22は配線20と接続されている。これらにより電気ヒューズ11が構成されている。このような構成の電気ヒューズ11に、配線16から配線20の方向に電流を流すと、配線16、コンタクト18、シリサイド層14、コンタクト22および配線20を介して電流が流れる。このとき、電子は配線20から配線16の方向に流れる。そのため、シリサイド層14中で、電子が図中左から右の方向に移動する。これにより、図8(b)に示すように、シリサイド層14がコンタクト18の方向にマイグレーションして、シリサイド層14が切断される。そのため、配線16から配線20の方向に電流を流す際に、ポリシリコン層12を介して電流が流れるようになる。このため、コンタクト18とコンタクト22との間の抵抗変化が生じ、電気ヒューズ11が切断されたと判断することができる。
特許文献1(特開2007−266061号公報)には、ポリシリコン上にシリサイド層が形成された構成の電気ヒューズ(eヒューズ)のコンタクト領域に隣接する周辺の一部の領域を非シリサイド領域とした構成が記載されている。これにより、エレクトロマイグレーションによって移動した金属原子が非シリサイド領域へ移動するため、エレクトロマイグレーションで切断されたヒューズのバックフローを防ぐことができるとされている。
特許文献2(特開2007−73576号公報)には、切断後にシリコン層上に形成された金属シリサイド層の金属材料の少なくとも一部が一方のコンタクト部側へ移動して、他方のコンタクト部がシリコン層に接するヒューズ素子が記載されている。
特開2007−266061号公報 特開2007−73576号公報
しかし、特許文献1に記載の方法では、緩やかなマイグレーションによってシリサイド層を切断しているので、シリサイド層が切断されるだけで、コンタクトとシリサイド層とが接した状態となっている。そのため、ヒューズの切断前後の抵抗値の変化が小さく、精度のよい判断ができないという問題があった。特許文献2には、切断後にはコンタクトとシリコン層とが接する構成が記載されており、この場合、切断前はコンタクトとシリサイド層、切断後はコンタクトとシリコン層とが接続する構成となるので、ヒューズの切断前後の抵抗値の変化を大きくすることができると考えられる。しかし、特許文献2の方法でも、緩やかなマイグレーションによってシリサイド層の金属材料を移動させているだけなので、切断領域が狭く、シリサイド層が移動して再び接続してしまうおそれがある。そのため、この場合も精度のよい判断ができないという問題があった。
本発明によれば、
ポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズであって、
切断後に、前記シリサイド層が、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域に存在しない電気ヒューズが提供される。
本発明によれば、
基板と、前記基板上に形成されたポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズを含む半導体装置であって、
前記電気ヒューズの切断後に、前記シリサイド層が、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域に存在しない半導体装置が提供される。
本発明によれば、
ポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズの切断方法であって、
前記第1の金属コンタクトと前記第2の金属コンタクトとの間に電流を流すことにより、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域の前記シリサイド層が前記第1の金属コンタクトの方向に移動して、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域にも存在しないように切断する電気ヒューズの切断方法が提供される。
ここで、電気ヒューズは、第1の金属コンタクトと第2の金属コンタクトとの間に電流を流すことにより、第2の金属コンタクト直下のシリサイド層が第1の金属コンタクトの方向に移動して第2の金属コンタクト直下に前記シリサイド層が存在しなくなるとともに、当該シリサイド層が第1の金属コンタクト直下の領域に押し込まれて切断される。シリサイド層は、第1の金属コンタクトの直下よりも、さらに第2の金属コンタクトから遠い位置にまで移動され、第1の金属コンタクトと第2の金属コンタクトとの間に存在しないようになる。これにより、シリサイド層は、第2の金属コンタクトから見て、第1の金属コンタクトの遠方に移動する。
以上のような構成とすれば、ヒューズの切断前後の抵抗値の変化を大きくすることができるので、精度のよい判断をすることができるとともに、再接続のおそれを低減することができ、ヒューズの切断状態を精度よく判定することができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、ヒューズの切断状態を精度よく判定できる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本実施の形態における半導体装置100の構成を示す断面図である。
半導体装置100は、シリコン基板等の基板(不図示)と、その上に形成されたポリシリコン層102と、ポリシリコン層102上に形成されたシリサイド層104と、シリサイド層104上に互いに間隔を隔てて配置された第1の金属コンタクト108および第2の金属コンタクト112と、第1の金属コンタクト108上に形成された第1の配線106と、第2の金属コンタクト112上に形成された第2の配線110とを含む。ここで、第1の配線106、第1の金属コンタクト108、シリサイド層104、ポリシリコン層102、第2の金属コンタクト112、および第2の配線110により電気ヒューズ101が構成される。図1は、電気ヒューズ101が切断される前の状態を示す図である。
第1の金属コンタクト108および第2の金属コンタクト112は、たとえばTi/TiNバリアメタル膜とタングステンとにより構成することができる。また、コンタクト112は、第1の金属コンタクト108および第2の金属コンタクト112は、それぞれシリサイド層104に接続されている。シリサイド層104は、たとえばニッケルシリサイド、コバルトシリサイド、またはチタンシリサイド等とすることができる。第1の配線106は、第1の金属コンタクト108に接続されている。第2の配線110は、第2の金属コンタクト112に接続されている。
図2は、このような電気ヒューズ101に、電流を流して電気ヒューズ101を切断する手順を示す図である。
第1の配線106に高電圧を印加し、第2の配線110を接地して、第1の配線106から第2の配線110の方向に電流を流す。これにより、第1の配線106、第1の金属コンタクト108、シリサイド層104、第2の金属コンタクト112、および第2の配線110の方向に電流が流れる。このとき、電子は電流と逆方向に流れるため、シリサイド層104中でも、第2の金属コンタクト112から第1の金属コンタクト108の方向に電子が移動する。本実施の形態においては、電気ヒューズ101切断時の電流を通常よりも大電流とする。これにより、電子の流れに沿ってシリサイド層104が急速に移動する。このように、過剰なパワーを印加することにより、シリサイド層104が急速に第1の金属コンタクト108の方向に移動し、シリサイド層104が、第2の金属コンタクト112直下および第2の金属コンタクト112と第1のコンタクト108との間の領域に存在しないようになる。
図3(a)は、第2の金属コンタクト112直下のシリサイド層104が第1の金属コンタクト108の方向に移動し、第2の金属コンタクト112がポリシリコン層102と直接接続するようになった状態を示す図である。このような状態となると、図中破線で囲った箇所において、切断前の第2の金属コンタクト112とシリサイド層104との間のオーミック接触から、第2の金属コンタクト112とポリシリコン層102との間のショットキー接触に変わるので、切断前後の電気ヒューズ101の抵抗値の変化を大きくすることができる。また、シリサイド層104が、第1の金属コンタクト108直下に押し込まれて、第1の金属コンタクト108と第2の金属コンタクト112との間の領域に存在しなくなるので、再接続が生じるのを防ぐこともできる。
図3(b)は、第2の金属コンタクト112直下のシリサイド層104が第1の金属コンタクト108の方向に移動するとともに、第2の金属コンタクト112の下部分の金属も第1の金属コンタクト108の方向に移動した状態を示す図である。第2の金属コンタクト112の下部分の金属が第1の金属コンタクト108の方向に移動した結果、第2の金属コンタクト112がシリサイド層104およびポリシリコン層102と電気的に切断されている。このような状態とした場合も、図中破線で囲った箇所において、電気ヒューズ101が完全に切断された状態となるので、切断前後の電気ヒューズ101の抵抗値の変化を大きくすることができる。
このような構成とすることにより、切断後の電気ヒューズ101の抵抗値を、切断前の抵抗値の1×10倍以上とすることができる。
図4は、本実施の形態における電気ヒューズ101の構成を示す平面図である。図4(a)は、切断前、図4(b)は、切断後の状態を示す。
本実施の形態において、第1の金属コンタクト108および第2の金属コンタクト112は、矩形状のシリサイド層104の一端部および他端部にそれぞれ設けられる。すなわち、第1の金属コンタクト108や第2の金属コンタクト112が設けられる領域のシリサイド層104の幅は、これらの間の領域の幅と略同一である。このような構成とすることにより、電気ヒューズ101切断時に、第2の金属コンタクト112の直下にシリサイド層104が存在しないようにしやすくすることができる。また、ここでは第1の金属コンタクト108および第2の金属コンタクト112がそれぞれ2つ設けられた構成を示しているが、これらの数はとくに限定されない。
図5は、本実施の形態における半導体装置100の構成を示す模式図である。
半導体装置100の第2の配線110は、判定回路150の一端に接続される。判定回路の他端側は接地されている。また、第1の配線106は、電源線に接続されている。ここで、判定回路150は、切断後の抵抗値が切断前の抵抗値の1×10倍以上である場合に電気ヒューズ101が切断されたと判定することができる。
図9は、本実施の形態におけるの電気ヒューズ101を含む半導体装置100(半導体チップ)の構成を示すブロック図である。
半導体チップ上には、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等のメモリ領域、ロジック領域(Logic)、DAC(Digital Analog Converter)、ADC(Analog Digital Converter)、高速IO等が設けられる。ここで、DRAMやSRAM等のメモリ領域の周囲には、不良ビットに代わる冗長ビットを動作させるために、複数の電気ヒューズ101が配置されている。ウエハプロセス製造工程後に半導体装置100の動作を確認し、不良ビットがあれば、その不良ビットを冗長ビットに置き換えるために、不良ビットに接続された電気ヒューズ101を切断する。したがって、半導体装置100において、切断された状態の電気ヒューズ101と切断されていない状態の電気ヒューズ101とが混在している。
図1に示した構成の半導体装置100を形成し、第1の配線106と第2の配線110との間に電流を流してヒューズを切断した。例1では、例2に比べて約3倍程度の電流を流して切断した。
図6は、電気ヒューズ101の切断前の抵抗値と、例1と例2のそれぞれで切断した電気ヒューズ101の切断後の抵抗値とを示す図である。切断前の電気ヒューズ101の抵抗値は、約100Ω程度であるが、例1の条件で切断した場合、抵抗値が約10MΩ程度となり、切断前の抵抗値に比べて、約1×10倍程度となった。一方、例2の条件で切断した場合、抵抗値が約1kΩ程度であり、切断前の抵抗値の約10倍程度であった。
図7は、例1の条件で電気ヒューズ101を切断した場合の、半導体装置100の構成を示す断面図である。
図中、白い部分が金属を示す。図中、破線で囲った部分がシリサイド層104である。図示したように、過剰なパワーを印加することにより、第2の金属コンタクト112直下のシリサイド層104が、第2の金属コンタクト112直下および第2の金属コンタクト112と第1のコンタクト108との間の領域に存在しないようになっている。また、シリサイド層104が第1の金属コンタクト108直下の領域に押し込まれている。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における電気ヒューズの構成を示す平面図である。 本発明の実施の形態における半導体装置の構成を示す模式図である。 実施例において、電気ヒューズの切断前の抵抗値と、条件を変えて切断した電気ヒューズの切断後の抵抗値とを示す図である。 実施例における半導体装置の構成を示す断面図である。 従来の電気ヒューズの構成を示す断面図である。 本発明の実施の形態におけるの電気ヒューズを含む半導体装置の構成を示すブロック図である。
符号の説明
100 半導体装置
101 電気ヒューズ
102 ポリシリコン層
104 シリサイド層
106 第1の配線
108 第1の金属コンタクト
110 第2の配線
112 第2の金属コンタクト
140 電源線
150 判定回路

Claims (8)

  1. ポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズであって、
    切断後に、前記シリサイド層が、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域に存在しない電気ヒューズ。
  2. 請求項1に記載の電気ヒューズにおいて、
    切断後に、前記第2の金属コンタクトが前記ポリシリコン層と接続した電気ヒューズ。
  3. 請求項1に記載の電気ヒューズにおいて、
    切断後において、前記第2の金属コンタクトが前記シリサイド層および前記ポリシリコン層と電気的に切断されている電気ヒューズ。
  4. 請求項1から3いずれかに記載の電気ヒューズにおいて、
    切断後の抵抗値が切断前の抵抗値の1×10倍以上である電気ヒューズ。
  5. 基板と、前記基板上に形成されたポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズを含む半導体装置であって、
    前記電気ヒューズの切断後に、前記シリサイド層が、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域に存在しない半導体装置。
  6. 請求項5に記載の半導体装置において、
    前記電気ヒューズの切断の有無を判定する判定回路をさらに含み、
    当該判定回路は、切断後の抵抗値が切断前の抵抗値の1×10倍以上である場合に前記電気ヒューズが切断されたと判定する半導体装置。
  7. ポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズの切断方法であって、
    前記第1の金属コンタクトと前記第2の金属コンタクトとの間に電流を流すことにより、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域の前記シリサイド層が前記第1の金属コンタクトの方向に移動して、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域にも存在しないように切断する電気ヒューズの切断方法。
  8. 請求項7に記載の電気ヒューズの切断方法において、
    前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域の前記シリサイド層が、前記第1の金属コンタクトの方向に移動して、前記第1の金属コンタクト直下の領域に押し込まれて切断する電気ヒューズの切断方法。
JP2008145769A 2008-06-03 2008-06-03 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 Expired - Fee Related JP5430879B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008145769A JP5430879B2 (ja) 2008-06-03 2008-06-03 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
US12/453,053 US8178943B2 (en) 2008-06-03 2009-04-28 Electrical fuse, semiconductor device and method of disconnecting electrical fuse
DE102009023404A DE102009023404A1 (de) 2008-06-03 2009-05-29 Elektrische Sicherung, Halbleitervorrichtung und Verfahren zum Abtrennen einer elektrischen Sicherung
CN200910146628.1A CN101599479B (zh) 2008-06-03 2009-06-03 电熔丝、半导体装置和断开电熔丝的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008145769A JP5430879B2 (ja) 2008-06-03 2008-06-03 電気ヒューズ、半導体装置、および電気ヒューズの切断方法

Publications (2)

Publication Number Publication Date
JP2009295673A JP2009295673A (ja) 2009-12-17
JP5430879B2 true JP5430879B2 (ja) 2014-03-05

Family

ID=41062360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008145769A Expired - Fee Related JP5430879B2 (ja) 2008-06-03 2008-06-03 電気ヒューズ、半導体装置、および電気ヒューズの切断方法

Country Status (4)

Country Link
US (1) US8178943B2 (ja)
JP (1) JP5430879B2 (ja)
CN (1) CN101599479B (ja)
DE (1) DE102009023404A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642176B2 (en) * 2008-04-21 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method
US9741658B2 (en) 2009-10-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method of formation
DE102010045073B4 (de) 2009-10-30 2021-04-22 Taiwan Semiconductor Mfg. Co., Ltd. Elektrische Sicherungsstruktur
US8686536B2 (en) 2009-10-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse structure and method of formation
CN102347309B (zh) * 2010-08-05 2013-04-10 中国科学院微电子研究所 电熔丝结构及其形成方法
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030025177A1 (en) * 2001-08-03 2003-02-06 Chandrasekharan Kothandaraman Optically and electrically programmable silicided polysilicon fuse device
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
US7298639B2 (en) * 2005-05-04 2007-11-20 International Business Machines Corporation Reprogrammable electrical fuse
JP4480649B2 (ja) * 2005-09-05 2010-06-16 富士通マイクロエレクトロニクス株式会社 ヒューズ素子及びその切断方法
JP4825559B2 (ja) 2006-03-27 2011-11-30 富士通セミコンダクター株式会社 半導体装置
JP2008071819A (ja) * 2006-09-12 2008-03-27 Toshiba Corp 半導体記憶装置
JP2008145769A (ja) 2006-12-11 2008-06-26 Hitachi Ltd 対話シナリオ生成システム,その方法およびプログラム

Also Published As

Publication number Publication date
CN101599479A (zh) 2009-12-09
US20090231020A1 (en) 2009-09-17
DE102009023404A1 (de) 2010-05-20
JP2009295673A (ja) 2009-12-17
CN101599479B (zh) 2011-03-23
US8178943B2 (en) 2012-05-15

Similar Documents

Publication Publication Date Title
JP4480649B2 (ja) ヒューズ素子及びその切断方法
JP5430879B2 (ja) 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
KR101219437B1 (ko) 전기적 퓨즈 소자
JP2007324400A (ja) 半導体装置および電気ヒューズの切断方法
US9343404B2 (en) Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse
US7888772B2 (en) Electronic fuse having heat spreading structure
JP2003163269A (ja) 低電圧ヒューズ素子として使用される矩形コンタクト
JP2008053323A (ja) 半導体装置およびその製造方法
US6369437B1 (en) Vertical fuse structure for integrated circuits and a method of disconnecting the same
JP2007329196A (ja) 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法
JP2007042780A (ja) 半導体装置
US20140008759A1 (en) Fuse of semiconductor device and method for forming the same
JP2002353311A (ja) 半導体装置、フューズの切断方法
JP2006073947A (ja) ヒューズ構造
US8344476B2 (en) Fuse structure for high integrated semiconductor device
JP7266467B2 (ja) ヒューズ素子、半導体装置、およびヒューズ素子の製造方法
WO2021180124A1 (zh) 半导体结构及其形成方法、熔丝阵列
JP2006135035A (ja) 半導体記憶装置及びその製造方法。
CN105762137B (zh) 熔丝结构以及其监控方式
KR101139485B1 (ko) 반도체소자의 퓨즈 및 그 형성방법
JP2005101267A (ja) 半導体装置及びその製造方法、ヒューズカット方法
JP2009064893A (ja) 半導体装置
JP2012019103A (ja) 半導体装置
KR20090098287A (ko) 반도체 소자의 퓨즈 및 그 제조 방법
KR20100055824A (ko) 안티 퓨즈를 구비하는 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5430879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees