CN101599479A - 电熔丝、半导体装置和断开电熔丝的方法 - Google Patents
电熔丝、半导体装置和断开电熔丝的方法 Download PDFInfo
- Publication number
- CN101599479A CN101599479A CN200910146628.1A CN200910146628A CN101599479A CN 101599479 A CN101599479 A CN 101599479A CN 200910146628 A CN200910146628 A CN 200910146628A CN 101599479 A CN101599479 A CN 101599479A
- Authority
- CN
- China
- Prior art keywords
- metal contact
- silicide layer
- electric fuse
- disconnecting
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 126
- 229910052751 metal Inorganic materials 0.000 claims abstract description 126
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 76
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 76
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 7
- 230000005012 migration Effects 0.000 description 6
- 238000013508 migration Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种电熔丝、半导体装置和断开电熔丝的方法，该电熔丝包括多晶硅层；硅化物层，其形成在多晶硅层上方；以及第一金属接触和第二金属接触，其布置在所述硅化物层上方同时彼此分隔开，电熔丝被构造为：在断开之后，硅化物层被从第二金属接触正下方的区域以及从第二金属接触和第一金属接触之间的区域排除。
Description
该申请基于日本专利申请No.2008-145769，其内容通过引用结合于此。
技术领域
本发明涉及一种电熔丝、半导体装置以及断开电熔丝的方法。
背景技术
已公知的技术是：将熔丝预先安装在半导体装置上，以及断开或熔断熔丝以便调节用于半导体装置的电阻器的电阻，或者断开任何缺陷元件并且用正常的元件替换它们。
已知的断开熔丝的方法包括将激光照射到每个熔丝的一部分的方法和允许电流从其流过的方法。
日本特开专利公布No.2007-266061描述了被构造成在多晶硅层上具有硅化物层的电熔丝(e-熔丝)，其中，与接触区域相邻的周边部分的一部分通过非硅化物区来构造。由于金属原子可以通过电迁移而移动到非硅化物区中，使得描述为：可以防止使以前通过电迁移断开的电熔丝回流。
日本特开专利公布No.2007-73576描述了一种熔丝元件，该熔丝元件允许在断开之后，组成在硅层上方形成的金属硅化物层的金属材料的至少一部分移动到一个接触部分侧，并且允许另一接触部分与硅层连接。
根据日本特开专利公布No.2007-266061中描述的方法，只通过轻微的电迁移来断开硅化物层，使得该方法正是断开硅化物层同时保持接触与硅化物层彼此连接的方法。因此，该方法仅在熔丝断开之前和之后的状态之间使电阻产生小的变化，并仅仅只对有限的精度进行调节。另一方面，日本特开专利公布No.2007-73576描述了这样一种构造，该构造允许在断开之后接触与硅层连接。由于在断开之前，该构造中的接触与硅化物层连接，并且在断开之后，该构造中的接触与硅层连接，使得可以假定在断开之前和断开之后的状态之间，熔丝的电阻的变化增大。然而，日本特开专利公布No.2007-73576中描述的方法仍然正是允许组成硅化物层的金属材料通过轻微的电迁移仅引起断开窄的部分，使得可以预期由于硅化物层的迁移而导致断开部分恢复连接的方法。因此，该构造也已经遇到只有有限的调节精确度的问题。
发明内容
根据本发明，提供了一种电熔丝，所述电熔丝包括：多晶硅层；硅化物层，其形成在多晶硅层的上方；以及第一金属接触和第二金属接触，其布置在硅化物层的上方，同时彼此分隔开，电熔丝被构造为，在断开之前，第一金属接触和第二金属接触连接到硅化物层，并且在断开之后，从第二金属接触正下方的区域以及从第二金属接触和第一金属接触之间的区域中排除硅化物层。
根据本发明，还提供了一种包括电熔丝的半导体装置，所述半导体装置包括衬底；多晶硅层，其形成在衬底上方；硅化物层，其形成在多晶硅层上方；以及第一金属接触和第二金属接触，其布置在硅化物层上方，同时彼此分隔开，所述电熔丝被构造成使得：在断开之前，第一金属接触和第二金属接触连接到硅化物层，并且在断开之后，从第二金属接触正下方的区域以及从第二金属接触和第一金属接触之间的区域排除硅化物层。
根据本发明，又提供了一种断开电熔丝的方法，所述电熔丝包括多晶硅层；硅化物层，其形成在多晶硅层上方；以及第一金属接触和第二金属接触，其布置在硅化物层上方，同时彼此分隔开，所述方法包括：允许电流在第一金属接触和第二金属接触之间流动，以便引起硅化物层从第二金属接触正下方的区域以及从第二金属接触和第一金属接触之间的区域向第一金属接触的迁移，由此从第二金属接触正下方的区域以及从第二金属接触和第一金属接触之间的区域排除硅化物层。
在此的电熔丝被构造为通过允许电流在第一金属接触和第二金属接触之间流动来断开，结果，硅化物层从第二金属接触正下方的区域向第一金属接触迁移以便使硅化物层自身从第二金属接触正下方的区域排除，并且结果，硅化物层填充到第一金属接触正下方的区域。硅化物层还迁移到在第一金属接触正下方的区域之外、远离第二金属接触的位置，以便还使硅化物层自身从第一金属接触和第二金属接触之间的区域排除。因而，从第二金属接触的位置来看，硅化物层迁移成远远在第一金属接触之外。
根据这种构造，可以使断开之前和断开之后的状态之间的熔丝的电阻变化更有区别性，并且可以减小再连接的可能性，使得可以以更精确的方式来判断熔丝断开的状态。
还注意的是，在方法、装置等之中的本发明的上述组成的任意组合以及本发明的表述的任意互换可以有效地作为本发明的实施例。
根据本发明，可以以精确的方式来判断熔丝的断开状态。
附图说明
从下面结合附图对特定优选的实施例进行的描述，使本发明的以上和其他目的、优点和特征更显而易见，其中：
图1是示出本发明的一个实施例的半导体装置的构造的截面图；
图2是说明在本发明的一个实施例中断开电熔丝的过程的截面图；
图3A和图3B是示出在本发明的一个实施例中电熔丝的断开状态的截面图；
图4A和图4B是示出在本发明的一个实施例中电熔丝的构造的平面图；
图5是示出本发明的一个实施例中的半导体装置的构造的示意图；
图6是示出电熔丝在断开之前和在各种条件下断开之后的电阻的图；
图7是示出具有在示例1的条件下断开的电熔丝的半导体装置的构造的截面图；
图8A和图8B是说明在传统的电熔丝中断开电熔丝的过程的截面图；
图9是示出根据本发明的一个实施例的包含电熔丝的半导体装置的构造的框图。
具体实施方式
在描述本发明之前，将参照图8A和图8B详细说明现有技术，以便有助于理解本发明。
一个公知的通过电流来断开的示例性电熔丝是例如利用由硅化物层中的金属原子的迁移所造成的电迁移。图8A和图8B示出由硅化物层组成的电熔丝的断开机制。图8A示出断开之前的状态。在此的硅化物层14形成在多晶硅层12上方，并且接触18和接触22形成在硅化物层14上方。接触18连接到互连16，并且接触22连接到互连20。这些组件构成电熔丝11。在这种状态下，接触18和接触22连接到硅化物层14。当允许电流通过如此构成的电熔丝11从互连16流向互连20时，电流顺序地流过互连16、接触18、硅化物层14、接触22和互连20。在此的电子从互连20流向互连16。更具体来讲，电子在硅化物层14中从图的左边迁移到图的右边。因此，如图8B中所示，硅化物层14向接触18迁移，并且由此硅化层14被断开。期望在从互连16到互连20的方向上流动的电流现在可以流过多晶硅层12。因而，接触18和接触22之间的区域的电阻变化，并且由此可以判断电熔丝11的断开。
现在，在此将参照说明性实施例来描述本发明。本领域的技术人员将认识到，使用本发明的教导可以实现许多可替选的实施例，并且本发明不限于为了说明目的而示出的实施例。
以下将参照附图说明本发明的实施例。注意的是，在所有附图中，对类似的组件赋予类似的附图标记，并且将不再重复对其的说明。
图1是示出在本发明的一个实施例的半导体装置100的构造的截面图。
半导体装置100包含诸如硅衬底的衬底(未示出)、在衬底上形成的多晶硅层102、在多晶硅层102上形成的硅化物层104、在硅化物层104上方布置的同时彼此分隔开的第一金属接触108和第二金属接触112、在第一金属接触108上方形成的第一互连106以及在第二金属接触112上方形成的第二互连110。第一互连106、第一金属接触108、硅化物层104、多晶硅层102、第二金属接触112和第二互连110在此组成电熔丝101。图1是示出在断开电熔丝101之前的状态。
例如，可以使用Ti/TiN阻挡金属和钨来构造第一金属接触108和第二金属接触112。第一金属接触108和第二金属接触112分别连接到硅化物层104。通常，可以通过硅化镍、硅化钴、硅化钛等来构造硅化物层104。第一互连106连接到第一金属接触108。第二互连110连接到第二金属接触112。
图2是示出通过允许电流流过电熔丝101而断开电熔丝101的过程的图。
将高电压施加到互连106，同时将第二互连110接地，以及允许电流从第一互连106流向第二互连110。因此，电流顺序地流过第一互连106、第一金属接触108、硅化物层104、第二金属接触112以及第二互连110。由于电子在与电流流动的方向相反的方向上流动，因此电子也在硅化物层104中在从第二金属接触112到第一金属接触108的方向上流动。在这个实施例中，将用于断开电熔丝101的电流设置得比通常的电流更大。因此，硅化物层104随着电子的流动而迅速地移动。通过像这样施加过量的功率，硅化物层104迅速向第一金属接触108移动，并因而把自身从第二金属接触112正下方的区域以及从第二金属接触112和第一金属接触108之间的区域排除。
图3A是示出如下状态的图，其中，硅化物层104的在第二金属接触112正下方的部分向第一金属接触108迁移，由此使第二金属接触112与多晶硅层102直接接触。在这个过程中，在图中的被虚线圆环环绕的部分处，第二金属接触112和硅化物层104之间实现的接触模式在断开之前是欧姆接触，但是在断开之后转变为肖特基接触，使得可以使断开之前和断开之后的电熔丝101的电阻变化是有区别性的。该构造的优点还在于：由于硅化物层104填充到第一金属接触108正下方的区域，以便将其自身从第一金属接触108和第二金属接触112之间的区域排除，因此防止了再连接。
图3B是示出如下状态的图，其中，不仅硅化物层104的在第二金属接触112正下方的部分向第一金属接触108迁移，而且第二金属接触112的下部也一起向第一金属接触108迁移。作为第二金属接触112的下部向第一金属接触108迁移的结果，第二金属接触112现在与硅化物层104和多晶硅层102电断开。在图中的虚线圆环环绕的部分处，电熔丝101在此处于完全断开状态，使得在这个情况下也可以使断开之前和断开之后电熔丝101的电阻变化是有区别性的。
根据这种构造，断开之后的电熔丝101的电阻可以上升至断开之前的电阻的1×102倍或更大。
图4A和图4B是示出这个实施例的电熔丝的构造的平面图，其中，图4A示出断开之前的状态，并且图4B示出断开之后的状态。
在这个实施例中，第一金属接触108和第二金属接触112分别提供在长条矩形的硅化物104的一端和另一端。更具体来讲，硅化物层104在形成第一金属接触108和第二金属接触112的区域以及在第一金属接触108和第二金属接触112之间的区域处具有基本恒定的宽度D。根据这种构造，在断开电熔丝101的过程中，可以更容易地将硅化物层104从第二金属接触112正下方的区域排除。在上文以2个作为示例而提供的第一金属接触108和第二金属接触112的数目没有特别限制。
图5是示出在本发明的一个实施例的半导体装置的构造的示意图。
半导体装置100的每个第二互连110连接到每个判断电路150的一端。每个判断电路150的另一端接地。每个第一互连106连接到电源线。判断电路150在此可以被构造为：当发现断开之后的电阻是断开之前的电阻的1×102倍或更大时，判断电熔丝101断开。
图9是示出包含这个实施例的电熔丝101的半导体装置100(半导体芯片)的构造的框图。
在半导体芯片上，提供诸如由DRAM(动态随机存取存储器)或SRAM(静态随机存取存储器)、逻辑区(逻辑)、DAC(数模转换器)、ADC(模数转换器)、高速IO等的存储器区。在由DRAM或SRAM组成的存储器区的外围中，提供多个电熔丝101，所述电熔丝101的目的在于激活冗余位代替故障位。在完成晶圆工艺之后确认半导体装置100的操作，通过断开连接到所检测的故障位的电熔丝101，用冗余位代替在此检测到的任何故障位。因而，半导体装置100包含在其中混合的断开/熔断的电熔丝101以及连接/完好的电熔丝101。
[示例]
形成如图1中所示构造的半导体装置100，并且允许电流在第一互连106和第二互连110之间流动，以便断开/熔断熔丝。为了断开熔丝，在示例1中提供的电流是示例2中提供的电流的大约三倍。
图6是示出示例1和示例2中在断开之前电熔丝101的电阻和在断开之后电熔丝的电阻的图。发现断开之前的电熔丝101的电阻是大约100Ω，而在示例1的条件下断开之后电阻上升到大约10MΩ，这证明与断开之前的电阻相比增加大约1×105倍左右。另一方面，在示例2的条件下断开之后观察到的电阻是大约1KΩ左右，这证明与断开之前的电阻相比只增加大约10倍。
图7是示出具有在示例1的条件下断开的电熔丝101的半导体装置100的构造的截面图。
在图中，亮的部分表示金属。在图中，虚线圆环环绕的部分表示硅化物层104。如从图中清楚示出的，在施加过量的功率之后，电熔丝101被构造为允许硅化物层104将其自身从第二金属接触112正下方的区域以及从第二金属接触112和第一金属接触108之间的区域排除。还清楚的是，硅化物层104填充到第一金属接触108正下方的区域。
以上参照附图描述的本发明的实施例只是出于示例的目的，其还允许采纳除了以上描述的构造之外的另外的各种构造。
显然，本发明不限于上述实施例，并且在不脱离本发明的范围和精神的情况下可以进行修改和改变。
Claims (10)
1.一种电熔丝，包括：
多晶硅层；
硅化物层，形成在所述多晶硅层上方；以及
第一金属接触和第二金属接触，布置在所述硅化物层上方，同时彼此分隔开，
所述电熔丝被构造为，在断开之前，所述第一金属接触和所述第二金属接触连接到所述硅化物层，以及
在断开之后，所述硅化物层被从所述第二金属接触正下方的区域以及从所述第二金属接触和所述第一金属接触之间的区域排除。
2.根据权利要求1所述的电熔丝，被构造为：在断开之后，所述第二金属接触与所述硅化物层断开的同时，连接到所述多晶硅层。
3.根据权利要求1所述的电熔丝，被构造为：在断开之后，所述第二金属接触与所述硅化物层和所述多晶硅层电气断开。
4.根据权利要求1所述的电熔丝，被构造为：所述电熔丝在断开之后的电阻是在断开之前的电阻的1×102倍或更大。
5.根据权利要求2所述的电熔丝，被构造为：所述电熔丝在断开之后的电阻是在断开之前的电阻的1×102倍或更大。
6.根据权利要求3所述的电熔丝，被构造为：所述电熔丝在断开之后的电阻是在断开之前的电阻的1×102倍或更大。
7.一种包括电熔丝的半导体装置，所述半导体装置包含衬底；多晶硅层，形成在所述衬底上方；硅化物层，形成在所述多晶硅层上方；以及第一金属接触和第二金属接触，布置在所述硅化物层上方同时彼此分隔开，
所述电熔丝被构造为，在断开之前，所述第一金属接触和所述第二金属接触连接到所述硅化物层，以及
在断开之后，所述硅化物层被从所述第二金属接触正下方的区域以及从所述第二金属接触和所述第一金属接触之间的区域排除。
8.根据权利要求7所述的半导体装置，
还包括判断电路，所述判断电路判断所述电熔丝是否断开，
其中，如果断开之后的电阻是断开之前的电阻的1×102倍或更大，则所述判断电路判断所述电熔丝断开。
9.一种断开电熔丝的方法，所述电熔丝包括多晶硅层；硅化物层，形成在所述多晶硅层上方；以及第一金属接触和第二金属接触，布置在所述硅化物层上方同时彼此分隔开，所述方法包括：
允许电流在所述第一金属接触和所述第二金属接触之间流动，以便引起所述硅化物层从所述第二金属接触正下方的区域以及从所述第二金属接触和所述第一金属接触之间的区域向所述第一金属接触迁移，由此将所述硅化物层从所述第二金属接触正下方的区域以及从所述第二金属接触和所述第一金属接触之间的区域排除。
10.根据权利要求9所述的断开电熔丝的方法，其中，在允许电流在所述第一金属接触和所述第二金属接触之间流动的所述步骤中，作为所述硅化物层从所述第二金属接触正下方的区域以及从所述第二金属接触和所述第一金属接触之间的区域向所述第一金属接触迁移，以填充到所述第一金属接触正下方的区域中的结果，所述电熔丝断开。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008-145769 | 2008-03-06 | ||
| JP2008145769A JP5430879B2 (ja) | 2008-06-03 | 2008-06-03 | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 |
| JP2008145769 | 2008-06-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101599479A true CN101599479A (zh) | 2009-12-09 |
| CN101599479B CN101599479B (zh) | 2011-03-23 |
Family
ID=41062360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910146628.1A Expired - Fee Related CN101599479B (zh) | 2008-06-03 | 2009-06-03 | 电熔丝、半导体装置和断开电熔丝的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8178943B2 (zh) |
| JP (1) | JP5430879B2 (zh) |
| CN (1) | CN101599479B (zh) |
| DE (1) | DE102009023404A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347309A (zh) * | 2010-08-05 | 2012-02-08 | 中国科学院微电子研究所 | 电熔丝结构及其形成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7642176B2 (en) * | 2008-04-21 | 2010-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method |
| DE102010045073B4 (de) | 2009-10-30 | 2021-04-22 | Taiwan Semiconductor Mfg. Co., Ltd. | Elektrische Sicherungsstruktur |
| US8686536B2 (en) * | 2009-10-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
| US9741658B2 (en) | 2009-10-30 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
| US20120286390A1 (en) * | 2011-05-11 | 2012-11-15 | Kuei-Sheng Wu | Electrical fuse structure and method for fabricating the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030025177A1 (en) * | 2001-08-03 | 2003-02-06 | Chandrasekharan Kothandaraman | Optically and electrically programmable silicided polysilicon fuse device |
| JP4127678B2 (ja) * | 2004-02-27 | 2008-07-30 | 株式会社東芝 | 半導体装置及びそのプログラミング方法 |
| US7298639B2 (en) * | 2005-05-04 | 2007-11-20 | International Business Machines Corporation | Reprogrammable electrical fuse |
| JP4480649B2 (ja) | 2005-09-05 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | ヒューズ素子及びその切断方法 |
| JP4825559B2 (ja) * | 2006-03-27 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP2008071819A (ja) * | 2006-09-12 | 2008-03-27 | Toshiba Corp | 半導体記憶装置 |
| JP2008145769A (ja) | 2006-12-11 | 2008-06-26 | Hitachi Ltd | 対話シナリオ生成システム，その方法およびプログラム |
-
2008
- 2008-06-03 JP JP2008145769A patent/JP5430879B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-28 US US12/453,053 patent/US8178943B2/en not_active Expired - Fee Related
- 2009-05-29 DE DE102009023404A patent/DE102009023404A1/de not_active Withdrawn
- 2009-06-03 CN CN200910146628.1A patent/CN101599479B/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347309A (zh) * | 2010-08-05 | 2012-02-08 | 中国科学院微电子研究所 | 电熔丝结构及其形成方法 |
| CN102347309B (zh) * | 2010-08-05 | 2013-04-10 | 中国科学院微电子研究所 | 电熔丝结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102009023404A1 (de) | 2010-05-20 |
| CN101599479B (zh) | 2011-03-23 |
| US8178943B2 (en) | 2012-05-15 |
| JP5430879B2 (ja) | 2014-03-05 |
| US20090231020A1 (en) | 2009-09-17 |
| JP2009295673A (ja) | 2009-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101599479B (zh) | 电熔丝、半导体装置和断开电熔丝的方法 | |
| US8952487B2 (en) | Electronic circuit arrangement | |
| US7153712B1 (en) | Electrically-programmable integrated circuit fuses and sensing circuits | |
| JP2571785B2 (ja) | プログラマブル低インピーダンス・アンチ・ヒューズ素子 | |
| CN100517714C (zh) | 半导体器件及其制作方法 | |
| US7087975B2 (en) | Area efficient stacking of antifuses in semiconductor device | |
| US7227207B2 (en) | Dense semiconductor fuse array | |
| US6323535B1 (en) | Electrical fuses employing reverse biasing to enhance programming | |
| CN101322244B (zh) | 用于高功率应用的激光熔丝结构及其熔断方法 | |
| CN102683320B (zh) | 半导体装置 | |
| US20040233768A1 (en) | Programmable fuse device | |
| US20100117190A1 (en) | Fuse structure for intergrated circuit devices | |
| US8736020B2 (en) | Electronic anti-fuse | |
| US20080258255A1 (en) | Electromigration Aggravated Electrical Fuse Structure | |
| US20050274966A1 (en) | Fuse and write method for fuse | |
| WO2006039669A2 (en) | E-fuse with reverse bias p-n junction | |
| KR20110001257A (ko) | 퓨즈 형성 방법 및 그에 따른 퓨즈 구조 | |
| US6469363B1 (en) | Integrated circuit fuse, with focusing of current | |
| US20050133882A1 (en) | Integrated circuit fuse and method of fabrication | |
| KR20190031643A (ko) | 반도체 장치의 이-퓨즈 | |
| CN105762137B (zh) | 熔丝结构以及其监控方式 | |
| CN102956612B (zh) | 电熔丝结构 | |
| CN110888048A (zh) | 集成电路芯片及熔断器的测试方法 | |
| US20050067669A1 (en) | Fuse circuit and semiconductor device including the same | |
| KR20070015910A (ko) | 집적 회로 퓨즈 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: HU'NAN QIU ZEYOU PATENT STRATEGIC PLANNING CO., LT Free format text: FORMER OWNER: QIU ZEYOU Effective date: 20101101 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 410011 28/F, SHUNTIANCHENG, NO.59, SECTION 2 OF FURONG MIDDLE ROAD, CHANGSHA CITY, HU'NAN PROVINCE TO: 410205 JUXING INDUSTRY BASE, NO.8, LUJING ROAD, CHANGSHA HIGH-TECH. DEVELOPMENT ZONE, YUELU DISTRICT, CHANGSHA CITY, HU'NAN PROVINCE |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20101109 Address after: Kanagawa, Japan Applicant after: Renesas Electronics Corporation Address before: Kanagawa, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: Renesas Electronics Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110323 Termination date: 20180603 |