JP2009295673A - 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 - Google Patents
電気ヒューズ、半導体装置、および電気ヒューズの切断方法 Download PDFInfo
- Publication number
- JP2009295673A JP2009295673A JP2008145769A JP2008145769A JP2009295673A JP 2009295673 A JP2009295673 A JP 2009295673A JP 2008145769 A JP2008145769 A JP 2008145769A JP 2008145769 A JP2008145769 A JP 2008145769A JP 2009295673 A JP2009295673 A JP 2009295673A
- Authority
- JP
- Japan
- Prior art keywords
- metal contact
- silicide layer
- cutting
- fuse
- electrical fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】電気ヒューズ101は、ポリシリコン層102と、ポリシリコン層102上に形成されたシリサイド層104と、シリサイド層104上に互いに間隔を隔てて配置された第1の金属コンタクト108および第2の金属コンタクト112とを含む。電気ヒューズ101は、切断後に、シリサイド層104が、第2の金属コンタクト112直下および第2の金属コンタクト112と第1の金属コンタクト108との間の領域に存在しない構成となる。
【選択図】図3
Description
ポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズであって、
切断後に、前記シリサイド層が、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域に存在しない電気ヒューズが提供される。
基板と、前記基板上に形成されたポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズを含む半導体装置であって、
前記電気ヒューズの切断後に、前記シリサイド層が、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域に存在しない半導体装置が提供される。
ポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズの切断方法であって、
前記第1の金属コンタクトと前記第2の金属コンタクトとの間に電流を流すことにより、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域の前記シリサイド層が前記第1の金属コンタクトの方向に移動して、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域にも存在しないように切断する電気ヒューズの切断方法が提供される。
ここで、電気ヒューズは、第1の金属コンタクトと第2の金属コンタクトとの間に電流を流すことにより、第2の金属コンタクト直下のシリサイド層が第1の金属コンタクトの方向に移動して第2の金属コンタクト直下に前記シリサイド層が存在しなくなるとともに、当該シリサイド層が第1の金属コンタクト直下の領域に押し込まれて切断される。シリサイド層は、第1の金属コンタクトの直下よりも、さらに第2の金属コンタクトから遠い位置にまで移動され、第1の金属コンタクトと第2の金属コンタクトとの間に存在しないようになる。これにより、シリサイド層は、第2の金属コンタクトから見て、第1の金属コンタクトの遠方に移動する。
半導体装置100は、シリコン基板等の基板(不図示)と、その上に形成されたポリシリコン層102と、ポリシリコン層102上に形成されたシリサイド層104と、シリサイド層104上に互いに間隔を隔てて配置された第1の金属コンタクト108および第2の金属コンタクト112と、第1の金属コンタクト108上に形成された第1の配線106と、第2の金属コンタクト112上に形成された第2の配線110とを含む。ここで、第1の配線106、第1の金属コンタクト108、シリサイド層104、ポリシリコン層102、第2の金属コンタクト112、および第2の配線110により電気ヒューズ101が構成される。図1は、電気ヒューズ101が切断される前の状態を示す図である。
第1の配線106に高電圧を印加し、第2の配線110を接地して、第1の配線106から第2の配線110の方向に電流を流す。これにより、第1の配線106、第1の金属コンタクト108、シリサイド層104、第2の金属コンタクト112、および第2の配線110の方向に電流が流れる。このとき、電子は電流と逆方向に流れるため、シリサイド層104中でも、第2の金属コンタクト112から第1の金属コンタクト108の方向に電子が移動する。本実施の形態においては、電気ヒューズ101切断時の電流を通常よりも大電流とする。これにより、電子の流れに沿ってシリサイド層104が急速に移動する。このように、過剰なパワーを印加することにより、シリサイド層104が急速に第1の金属コンタクト108の方向に移動し、シリサイド層104が、第2の金属コンタクト112直下および第2の金属コンタクト112と第1のコンタクト108との間の領域に存在しないようになる。
本実施の形態において、第1の金属コンタクト108および第2の金属コンタクト112は、矩形状のシリサイド層104の一端部および他端部にそれぞれ設けられる。すなわち、第1の金属コンタクト108や第2の金属コンタクト112が設けられる領域のシリサイド層104の幅は、これらの間の領域の幅と略同一である。このような構成とすることにより、電気ヒューズ101切断時に、第2の金属コンタクト112の直下にシリサイド層104が存在しないようにしやすくすることができる。また、ここでは第1の金属コンタクト108および第2の金属コンタクト112がそれぞれ2つ設けられた構成を示しているが、これらの数はとくに限定されない。
半導体装置100の第2の配線110は、判定回路150の一端に接続される。判定回路の他端側は接地されている。また、第1の配線106は、電源線に接続されている。ここで、判定回路150は、切断後の抵抗値が切断前の抵抗値の1×102倍以上である場合に電気ヒューズ101が切断されたと判定することができる。
半導体チップ上には、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等のメモリ領域、ロジック領域(Logic)、DAC(Digital Analog Converter)、ADC(Analog Digital Converter)、高速IO等が設けられる。ここで、DRAMやSRAM等のメモリ領域の周囲には、不良ビットに代わる冗長ビットを動作させるために、複数の電気ヒューズ101が配置されている。ウエハプロセス製造工程後に半導体装置100の動作を確認し、不良ビットがあれば、その不良ビットを冗長ビットに置き換えるために、不良ビットに接続された電気ヒューズ101を切断する。したがって、半導体装置100において、切断された状態の電気ヒューズ101と切断されていない状態の電気ヒューズ101とが混在している。
図中、白い部分が金属を示す。図中、破線で囲った部分がシリサイド層104である。図示したように、過剰なパワーを印加することにより、第2の金属コンタクト112直下のシリサイド層104が、第2の金属コンタクト112直下および第2の金属コンタクト112と第1のコンタクト108との間の領域に存在しないようになっている。また、シリサイド層104が第1の金属コンタクト108直下の領域に押し込まれている。
101 電気ヒューズ
102 ポリシリコン層
104 シリサイド層
106 第1の配線
108 第1の金属コンタクト
110 第2の配線
112 第2の金属コンタクト
140 電源線
150 判定回路
Claims (8)
- ポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズであって、
切断後に、前記シリサイド層が、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域に存在しない電気ヒューズ。 - 請求項1に記載の電気ヒューズにおいて、
切断後に、前記第2の金属コンタクトが前記ポリシリコン層と接続した電気ヒューズ。 - 請求項1に記載の電気ヒューズにおいて、
切断後において、前記第2の金属コンタクトが前記シリサイド層および前記ポリシリコン層と電気的に切断されている電気ヒューズ。 - 請求項1から3いずれかに記載の電気ヒューズにおいて、
切断後の抵抗値が切断前の抵抗値の1×102倍以上である電気ヒューズ。 - 基板と、前記基板上に形成されたポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズを含む半導体装置であって、
前記電気ヒューズの切断後に、前記シリサイド層が、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域に存在しない半導体装置。 - 請求項5に記載の半導体装置において、
前記電気ヒューズの切断の有無を判定する判定回路をさらに含み、
当該判定回路は、切断後の抵抗値が切断前の抵抗値の1×102倍以上である場合に前記電気ヒューズが切断されたと判定する半導体装置。 - ポリシリコン層と、当該ポリシリコン層上に形成されたシリサイド層と、前記シリサイド層上に互いに間隔を隔てて配置された第1の金属コンタクトおよび第2の金属コンタクトとを含む電気ヒューズの切断方法であって、
前記第1の金属コンタクトと前記第2の金属コンタクトとの間に電流を流すことにより、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域の前記シリサイド層が前記第1の金属コンタクトの方向に移動して、前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域にも存在しないように切断する電気ヒューズの切断方法。 - 請求項7に記載の電気ヒューズの切断方法において、
前記第2の金属コンタクト直下および前記第2の金属コンタクトと前記第1の金属コンタクトとの間の領域の前記シリサイド層が、前記第1の金属コンタクトの方向に移動して、前記第1の金属コンタクト直下の領域に押し込まれて切断する電気ヒューズの切断方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145769A JP5430879B2 (ja) | 2008-06-03 | 2008-06-03 | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 |
US12/453,053 US8178943B2 (en) | 2008-06-03 | 2009-04-28 | Electrical fuse, semiconductor device and method of disconnecting electrical fuse |
DE102009023404A DE102009023404A1 (de) | 2008-06-03 | 2009-05-29 | Elektrische Sicherung, Halbleitervorrichtung und Verfahren zum Abtrennen einer elektrischen Sicherung |
CN200910146628.1A CN101599479B (zh) | 2008-06-03 | 2009-06-03 | 电熔丝、半导体装置和断开电熔丝的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145769A JP5430879B2 (ja) | 2008-06-03 | 2008-06-03 | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009295673A true JP2009295673A (ja) | 2009-12-17 |
JP5430879B2 JP5430879B2 (ja) | 2014-03-05 |
Family
ID=41062360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008145769A Expired - Fee Related JP5430879B2 (ja) | 2008-06-03 | 2008-06-03 | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8178943B2 (ja) |
JP (1) | JP5430879B2 (ja) |
CN (1) | CN101599479B (ja) |
DE (1) | DE102009023404A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7642176B2 (en) * | 2008-04-21 | 2010-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method |
DE102010045073B4 (de) | 2009-10-30 | 2021-04-22 | Taiwan Semiconductor Mfg. Co., Ltd. | Elektrische Sicherungsstruktur |
US8686536B2 (en) * | 2009-10-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
US9741658B2 (en) | 2009-10-30 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
CN102347309B (zh) * | 2010-08-05 | 2013-04-10 | 中国科学院微电子研究所 | 电熔丝结构及其形成方法 |
US20120286390A1 (en) * | 2011-05-11 | 2012-11-15 | Kuei-Sheng Wu | Electrical fuse structure and method for fabricating the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005244101A (ja) * | 2004-02-27 | 2005-09-08 | Toshiba Corp | 半導体装置及びそのプログラミング方法 |
JP2007073576A (ja) * | 2005-09-05 | 2007-03-22 | Fujitsu Ltd | ヒューズ素子及びその切断方法 |
JP2007266061A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | eヒューズおよびeヒューズの製造方法 |
JP2008071819A (ja) * | 2006-09-12 | 2008-03-27 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030025177A1 (en) * | 2001-08-03 | 2003-02-06 | Chandrasekharan Kothandaraman | Optically and electrically programmable silicided polysilicon fuse device |
US7298639B2 (en) * | 2005-05-04 | 2007-11-20 | International Business Machines Corporation | Reprogrammable electrical fuse |
JP2008145769A (ja) | 2006-12-11 | 2008-06-26 | Hitachi Ltd | 対話シナリオ生成システム,その方法およびプログラム |
-
2008
- 2008-06-03 JP JP2008145769A patent/JP5430879B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-28 US US12/453,053 patent/US8178943B2/en not_active Expired - Fee Related
- 2009-05-29 DE DE102009023404A patent/DE102009023404A1/de not_active Withdrawn
- 2009-06-03 CN CN200910146628.1A patent/CN101599479B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005244101A (ja) * | 2004-02-27 | 2005-09-08 | Toshiba Corp | 半導体装置及びそのプログラミング方法 |
JP2007073576A (ja) * | 2005-09-05 | 2007-03-22 | Fujitsu Ltd | ヒューズ素子及びその切断方法 |
JP2007266061A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | eヒューズおよびeヒューズの製造方法 |
JP2008071819A (ja) * | 2006-09-12 | 2008-03-27 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
DE102009023404A1 (de) | 2010-05-20 |
CN101599479A (zh) | 2009-12-09 |
CN101599479B (zh) | 2011-03-23 |
US8178943B2 (en) | 2012-05-15 |
JP5430879B2 (ja) | 2014-03-05 |
US20090231020A1 (en) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8698275B2 (en) | Electronic circuit arrangement with an electrical fuse | |
JP5430879B2 (ja) | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 | |
JP2007073576A (ja) | ヒューズ素子及びその切断方法 | |
JP4865302B2 (ja) | 半導体装置およびその製造方法 | |
KR101219437B1 (ko) | 전기적 퓨즈 소자 | |
US9219040B2 (en) | Integrated circuit with semiconductor fin fuse | |
CN103165572A (zh) | 半导体鳍上的反熔丝 | |
JP2007324400A (ja) | 半導体装置および電気ヒューズの切断方法 | |
US9343404B2 (en) | Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse | |
US7888772B2 (en) | Electronic fuse having heat spreading structure | |
JP2003163269A (ja) | 低電圧ヒューズ素子として使用される矩形コンタクト | |
JP2008053323A (ja) | 半導体装置およびその製造方法 | |
US6369437B1 (en) | Vertical fuse structure for integrated circuits and a method of disconnecting the same | |
JP2007329196A (ja) | 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法 | |
JP2007042780A (ja) | 半導体装置 | |
US8860175B2 (en) | Fuse of semiconductor device and method for forming the same | |
JP6636823B2 (ja) | 半導体装置およびヒューズ切断方法 | |
CN104022099A (zh) | 集成电路装置 | |
JP2002353311A (ja) | 半導体装置、フューズの切断方法 | |
JP7266467B2 (ja) | ヒューズ素子、半導体装置、およびヒューズ素子の製造方法 | |
US8344476B2 (en) | Fuse structure for high integrated semiconductor device | |
WO2021180124A1 (zh) | 半导体结构及其形成方法、熔丝阵列 | |
JP2006135035A (ja) | 半導体記憶装置及びその製造方法。 | |
KR101139485B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
CN105762137B (zh) | 熔丝结构以及其监控方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5430879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |