JP2002353311A - 半導体装置、フューズの切断方法 - Google Patents
半導体装置、フューズの切断方法Info
- Publication number
- JP2002353311A JP2002353311A JP2001155297A JP2001155297A JP2002353311A JP 2002353311 A JP2002353311 A JP 2002353311A JP 2001155297 A JP2001155297 A JP 2001155297A JP 2001155297 A JP2001155297 A JP 2001155297A JP 2002353311 A JP2002353311 A JP 2002353311A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fuse
- low heat
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】レーザー光を照射してフューズを溶断する際
に、フューズおよび配線を伝わる熱の散逸を抑制し、フ
ューズの十分な切断を実現する。 【解決手段】第１配線１０と第２配線１２とを接続する
フューズ１１と、第１配線１０のフューズ１１に接続さ
れていない部位と第３配線１４とを接続する第１低熱伝
導部１３とを含んでなる半導体装置で、第１配線１０を
形成する材料より熱伝導率が低い材料を用いて第１低熱
伝導部１３を作製する。
に、フューズおよび配線を伝わる熱の散逸を抑制し、フ
ューズの十分な切断を実現する。 【解決手段】第１配線１０と第２配線１２とを接続する
フューズ１１と、第１配線１０のフューズ１１に接続さ
れていない部位と第３配線１４とを接続する第１低熱伝
導部１３とを含んでなる半導体装置で、第１配線１０を
形成する材料より熱伝導率が低い材料を用いて第１低熱
伝導部１３を作製する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の回路
構成を変更するためのフューズに関する。
構成を変更するためのフューズに関する。
【０００２】
【従来の技術】一般に半導体装置には、チップの良およ
び不良を判定するためのテストセルや、不良セルと置き
かえ可能な冗長セルが形成されている。これらのテスト
セルや冗長セルは、半導体装置に形成されたフューズを
切断し回路構成を変更することによってオン及びオフさ
れる。フューズの切断は、フューズまたはフューズの近
傍にレーザー光を照射しフューズを切断（以降、溶断と
も言う）することにより行われる。
び不良を判定するためのテストセルや、不良セルと置き
かえ可能な冗長セルが形成されている。これらのテスト
セルや冗長セルは、半導体装置に形成されたフューズを
切断し回路構成を変更することによってオン及びオフさ
れる。フューズの切断は、フューズまたはフューズの近
傍にレーザー光を照射しフューズを切断（以降、溶断と
も言う）することにより行われる。
【０００３】図１２（ａ）には、層間絶縁膜を貫通する
スルーホールに形成されたフューズ（以下、スルーホー
ル型フューズ又は垂直型フューズと記載する）の例を示
した。なお、スルーホール型のフューズは、例えば特開
２０００−１８２３９３号公報に記載されている。
スルーホールに形成されたフューズ（以下、スルーホー
ル型フューズ又は垂直型フューズと記載する）の例を示
した。なお、スルーホール型のフューズは、例えば特開
２０００−１８２３９３号公報に記載されている。
【０００４】図１２（ａ）の場合、第２配線層１１８の
配線と第３配線層１１９の配線とを接続する様に垂直型
のフューズ１２１が配置されており、垂直型フューズ１
２１は、第２配線層１１８及び第３配線層１１９間の層
間絶縁膜を貫通して形成されたスルーホールに埋め込み
材を充填することにより形成される。垂直型フューズ１
２１はビアプラグ等と同時に形成され、埋め込み材とし
ては、主にＷ等よりなる材料が使用される。この様な垂
直型フューズ１２１は、上層配線でフューズとの接続部
位の上層側からレーザー光Ｌを照射することにより、溶
断される。
配線と第３配線層１１９の配線とを接続する様に垂直型
のフューズ１２１が配置されており、垂直型フューズ１
２１は、第２配線層１１８及び第３配線層１１９間の層
間絶縁膜を貫通して形成されたスルーホールに埋め込み
材を充填することにより形成される。垂直型フューズ１
２１はビアプラグ等と同時に形成され、埋め込み材とし
ては、主にＷ等よりなる材料が使用される。この様な垂
直型フューズ１２１は、上層配線でフューズとの接続部
位の上層側からレーザー光Ｌを照射することにより、溶
断される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
スルーホール型フューズをレーザー光により溶断する場
合、レーザー光により供給された熱が配線を伝わって散
逸するため、フューズを溶断するに必要な熱が不足し、
十分な溶断が実現できない場合があった。
スルーホール型フューズをレーザー光により溶断する場
合、レーザー光により供給された熱が配線を伝わって散
逸するため、フューズを溶断するに必要な熱が不足し、
十分な溶断が実現できない場合があった。
【０００６】例えば、図１２（ｂ）に示す様に上層配線
１２４及び下層配線１２２を接続する垂直型フューズ１
２１の場合、レーザー光Ｌは上層配線１２４でフューズ
との接続部位の上層側に照射される。この場合、熱Ｅは
上層配線１２４を介してフューズ１２１に伝えられ、フ
ューズが溶断される。
１２４及び下層配線１２２を接続する垂直型フューズ１
２１の場合、レーザー光Ｌは上層配線１２４でフューズ
との接続部位の上層側に照射される。この場合、熱Ｅは
上層配線１２４を介してフューズ１２１に伝えられ、フ
ューズが溶断される。
【０００７】しかしながら、熱Ｅはフューズに伝わるの
と同時に、図中の波線に示す様に上層配線１２４を伝わ
って散逸する。この結果、フューズを溶断するに必要な
熱が不足し、図１２（ｃ）に示す様にフューズ残り１２
３が残存し易く、切断不良が発生する場合があった。こ
のフューズ残りの抵抗値は、レーザー光照射前のフュー
ズの抵抗値の数十倍〜百倍程度ではあるものの、テスト
セルや冗長セルを作動させるには不十分な場合がある。
と同時に、図中の波線に示す様に上層配線１２４を伝わ
って散逸する。この結果、フューズを溶断するに必要な
熱が不足し、図１２（ｃ）に示す様にフューズ残り１２
３が残存し易く、切断不良が発生する場合があった。こ
のフューズ残りの抵抗値は、レーザー光照射前のフュー
ズの抵抗値の数十倍〜百倍程度ではあるものの、テスト
セルや冗長セルを作動させるには不十分な場合がある。
【０００８】この様な切断不良は、配線がＡｌ及びＣｕ
等の熱伝導率が大きい材料によって形成されている場
合、熱が配線を伝わって急速に散逸するため、特に発生
し易い。
等の熱伝導率が大きい材料によって形成されている場
合、熱が配線を伝わって急速に散逸するため、特に発生
し易い。
【０００９】一方、図１３（ａ）に示した様な、層間絶
縁膜の凹部または溝に形成されたフューズ（以下、埋込
溝フューズ又は水平型フューズと記載する）の場合も、
スルーホール型フューズに比べ程度は低いものの、熱拡
散に起因する切断不良が発生する場合があった。なお、
埋込溝フューズに関しては、例えば特開２０００−１８
２３９３号公報および特開平８−４６０５０号公報に記
載されている。
縁膜の凹部または溝に形成されたフューズ（以下、埋込
溝フューズ又は水平型フューズと記載する）の場合も、
スルーホール型フューズに比べ程度は低いものの、熱拡
散に起因する切断不良が発生する場合があった。なお、
埋込溝フューズに関しては、例えば特開２０００−１８
２３９３号公報および特開平８−４６０５０号公報に記
載されている。
【００１０】図１３（ａ）の場合、第１配線層１１７、
第２配線層１１８及び第３配線層１１９が配置されてい
る。そして、第３配線層１１９の配線を接続する様に水
平型のフューズ１２０が形成されており、水平型フュー
ズ１２０は、第２配線層１１８及び第３配線層１１９間
の層間絶縁膜に形成された凹部に埋め込み材を充填する
ことにより形成される。埋め込み材としては、埋め込み
工程がビアプラグ等の形成工程と同時の場合、主にＷ等
よりなる材料が使用される。この様な水平型フューズ１
２０は、レーザー光Ｌの照射により溶断される。
第２配線層１１８及び第３配線層１１９が配置されてい
る。そして、第３配線層１１９の配線を接続する様に水
平型のフューズ１２０が形成されており、水平型フュー
ズ１２０は、第２配線層１１８及び第３配線層１１９間
の層間絶縁膜に形成された凹部に埋め込み材を充填する
ことにより形成される。埋め込み材としては、埋め込み
工程がビアプラグ等の形成工程と同時の場合、主にＷ等
よりなる材料が使用される。この様な水平型フューズ１
２０は、レーザー光Ｌの照射により溶断される。
【００１１】しかしながら、水平型フューズの場合、図
１３（ｂ）に示す様に、フューズ１２１に照射されるレ
ーザー光Ｌの熱Ｅは、フューズ１２１とフューズ１２１
の両端部に接続される配線１２２及び１２４とを伝わっ
て散逸する。この結果、フューズを切断するに必要な熱
が不足し、図１３（ｃ）に示す様にフューズの一部がフ
ューズ残り１２３として残存する場合がある。
１３（ｂ）に示す様に、フューズ１２１に照射されるレ
ーザー光Ｌの熱Ｅは、フューズ１２１とフューズ１２１
の両端部に接続される配線１２２及び１２４とを伝わっ
て散逸する。この結果、フューズを切断するに必要な熱
が不足し、図１３（ｃ）に示す様にフューズの一部がフ
ューズ残り１２３として残存する場合がある。
【００１２】特に、半導体装置の微細化のために水平型
フューズの長さが短くなると、フューズに照射したレー
ザーによる熱がフューズだけに留まらず配線を伝わって
拡散するため、切断不良が発生し易い。
フューズの長さが短くなると、フューズに照射したレー
ザーによる熱がフューズだけに留まらず配線を伝わって
拡散するため、切断不良が発生し易い。
【００１３】更に図１４には、高濃度の不純物がドープ
された多結晶シリコンからなるポリフューズ１１０が、
素子分離酸化膜１１２上に形成された構造を示した。配
線１１５は、ポリフューズ１１０及びソース・ドレイン
領域１１６に接続されている。なお、ポリフューズに関
しては、例えば特開昭６１−１１０４４７号公報に記載
されている。
された多結晶シリコンからなるポリフューズ１１０が、
素子分離酸化膜１１２上に形成された構造を示した。配
線１１５は、ポリフューズ１１０及びソース・ドレイン
領域１１６に接続されている。なお、ポリフューズに関
しては、例えば特開昭６１−１１０４４７号公報に記載
されている。
【００１４】この様なポリフューズ１１０を、図中のＬ
で示す様に、レーザー光の照射により溶断する場合も、
水平型フューズの場合と同様に熱が拡散するため、切断
不良が発生する場合があった。
で示す様に、レーザー光の照射により溶断する場合も、
水平型フューズの場合と同様に熱が拡散するため、切断
不良が発生する場合があった。
【００１５】特に図１４の場合、特開昭６１−１１０４
４７号公報と同様に、ポリフューズ１１０が、配線１１
５と同一材よりなる埋め込み部を介して配線１１５に接
続されているため、熱が拡散し易く切断不良が発生し易
い。
４７号公報と同様に、ポリフューズ１１０が、配線１１
５と同一材よりなる埋め込み部を介して配線１１５に接
続されているため、熱が拡散し易く切断不良が発生し易
い。
【００１６】以上の様な状況に鑑み、本発明において
は、フューズおよび配線を伝わる熱の散逸を抑制し、レ
ーザー光の照射部位における蓄熱を図り、フューズの十
分な切断性を実現することを目的とする。
は、フューズおよび配線を伝わる熱の散逸を抑制し、レ
ーザー光の照射部位における蓄熱を図り、フューズの十
分な切断性を実現することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
の本発明によれば、第１配線と第２配線とを接続するフ
ューズと、該第１配線の該フューズと接続されていない
部位で該第１配線と第３配線とを接続する第１低熱伝導
部とを含んでなり、該第１低熱伝導部は、該第１配線を
形成する材料より熱伝導率が低い材料よりなることを特
徴とする半導体装置が提供される。
の本発明によれば、第１配線と第２配線とを接続するフ
ューズと、該第１配線の該フューズと接続されていない
部位で該第１配線と第３配線とを接続する第１低熱伝導
部とを含んでなり、該第１低熱伝導部は、該第１配線を
形成する材料より熱伝導率が低い材料よりなることを特
徴とする半導体装置が提供される。
【００１８】更に、第１配線の一端と第２配線の一端と
を接続するフューズをレーザー光を用いて切断する方法
であって、前記第１配線の他端に前記第１配線よりも熱
伝導率の低い低熱伝導部を接続して、前記レーザー光の
照射部位に発生した熱が前記低熱伝導部より遠くに拡散
することを抑制することを特徴とするフューズの切断方
法が提供される。
を接続するフューズをレーザー光を用いて切断する方法
であって、前記第１配線の他端に前記第１配線よりも熱
伝導率の低い低熱伝導部を接続して、前記レーザー光の
照射部位に発生した熱が前記低熱伝導部より遠くに拡散
することを抑制することを特徴とするフューズの切断方
法が提供される。
【００１９】なお、前記レーザー光は前記フューズに照
射される。
射される。
【００２０】または、前記フューズが層間絶縁膜を貫通
するスルーホールに埋め込まれて形成されており、前記
第１配線が該層間絶縁膜の上層に前記フューズを覆うよ
うに形成されている場合、前記レーザー光は、前記第１
配線の前記フューズとの接続部位の上層側に照射され
る。
するスルーホールに埋め込まれて形成されており、前記
第１配線が該層間絶縁膜の上層に前記フューズを覆うよ
うに形成されている場合、前記レーザー光は、前記第１
配線の前記フューズとの接続部位の上層側に照射され
る。
【００２１】以上の様にして、レーザー光を照射するこ
とによりフューズを切断する場合、レーザー光により供
給された熱はフューズ及び第１配線を伝わって散逸す
る。しかしながら、第１配線は、第１配線より熱伝導率
が低い第１低熱伝導部に接続されているため、第１低熱
伝導部より遠くに熱が散逸することが抑制される。この
結果、レーザー光の照射部位において熱が蓄積され、フ
ューズを十分に切断することができる。
とによりフューズを切断する場合、レーザー光により供
給された熱はフューズ及び第１配線を伝わって散逸す
る。しかしながら、第１配線は、第１配線より熱伝導率
が低い第１低熱伝導部に接続されているため、第１低熱
伝導部より遠くに熱が散逸することが抑制される。この
結果、レーザー光の照射部位において熱が蓄積され、フ
ューズを十分に切断することができる。
【００２２】よって、本発明によれば、レーザー光を照
射してフューズを溶断することにより、不良セルを冗長
セルに確実に置換することができる。また、テストセル
等をメモリーセル及びロジックセル等から確実に切断す
ることができる。
射してフューズを溶断することにより、不良セルを冗長
セルに確実に置換することができる。また、テストセル
等をメモリーセル及びロジックセル等から確実に切断す
ることができる。
【００２３】
【発明の実施の形態】図１には、フューズ１１及び第１
低熱伝導部１３が垂直型の場合について、半導体装置の
構造例を平面図（ａ）および断面図（ｂ）として示し
た。この場合、第１配線１０と第２配線１２とはフュー
ズ１１を介して接続されており、第１配線１０のフュー
ズ１１に接続されていない部位と第３配線１４とは第１
低熱伝導部１３を介して接続されている。そして、第１
低熱伝導部１３は第１配線１０を形成する材料より熱伝
導率が低い材料で形成されている。
低熱伝導部１３が垂直型の場合について、半導体装置の
構造例を平面図（ａ）および断面図（ｂ）として示し
た。この場合、第１配線１０と第２配線１２とはフュー
ズ１１を介して接続されており、第１配線１０のフュー
ズ１１に接続されていない部位と第３配線１４とは第１
低熱伝導部１３を介して接続されている。そして、第１
低熱伝導部１３は第１配線１０を形成する材料より熱伝
導率が低い材料で形成されている。
【００２４】より具体的には、図２（ｃ）に示す様な多
層配線構造において、層間絶縁膜１６９を貫通して形成
されたスルーホールに埋め込み材を充填してなるフュー
ズ１６９と、層間絶縁膜１６７を貫通して形成された他
のスルーホールに埋め込み材を充填してなる第１低熱伝
導部１７０と、フューズ１６９と第１低熱伝導部１７０
とに接続され、層間絶縁膜１６７の上層（または下層）
に形成された第１配線１７２と、フューズ１６９に接続
され、第１配線１７２とは異なる層に形成された第２配
線１６６と、第１低熱伝導部１７０に接続され、第１配
線１７２とは異なる層に形成された第３配線１６５とを
含む構造の半導体装置で、第１低熱伝導部１７０を第１
配線１７２を形成する材料より熱伝導率が低い埋め込み
材で作製する。
層配線構造において、層間絶縁膜１６９を貫通して形成
されたスルーホールに埋め込み材を充填してなるフュー
ズ１６９と、層間絶縁膜１６７を貫通して形成された他
のスルーホールに埋め込み材を充填してなる第１低熱伝
導部１７０と、フューズ１６９と第１低熱伝導部１７０
とに接続され、層間絶縁膜１６７の上層（または下層）
に形成された第１配線１７２と、フューズ１６９に接続
され、第１配線１７２とは異なる層に形成された第２配
線１６６と、第１低熱伝導部１７０に接続され、第１配
線１７２とは異なる層に形成された第３配線１６５とを
含む構造の半導体装置で、第１低熱伝導部１７０を第１
配線１７２を形成する材料より熱伝導率が低い埋め込み
材で作製する。
【００２５】なお、第２配線１６６はコンタクトプラグ
１６４を介してソース・ドレイン領域１６２に接続され
ており、配線層の下には、ゲート電極１６１、素子分離
酸化膜１６０等からなる下地トランジスタが形成されて
いる。
１６４を介してソース・ドレイン領域１６２に接続され
ており、配線層の下には、ゲート電極１６１、素子分離
酸化膜１６０等からなる下地トランジスタが形成されて
いる。
【００２６】図３（ａ）に示す様に、第１配線１０が層
間絶縁膜の上層に形成されており、垂直型のフューズ１
１を溶断するには、第１配線（上層配線）１０のフュー
ズ１１との接続部位に上層側からレーザー光Ｌを照射す
る。
間絶縁膜の上層に形成されており、垂直型のフューズ１
１を溶断するには、第１配線（上層配線）１０のフュー
ズ１１との接続部位に上層側からレーザー光Ｌを照射す
る。
【００２７】この場合、熱Ｅは上層配線（第１配線）１
０を介してフューズ１１に伝えられると同時に、上層配
線（第１配線）１０を伝わって図面右方向に散逸する。
特に上層配線（第１配線）１０が熱伝導率の大きいＡｌ
又はＣｕ等より主になる場合、熱は配線を伝わって急速
に散逸する。しかしながら、上層配線（第１配線）１０
は第１低熱伝導部１３に接続されているため、熱Ｅが第
１低熱伝導部１３を経由し下層配線（第３配線）１４方
向に散逸することは抑制される。よって、レーザー光の
照射部位近傍において熱が蓄積され、上層配線（第１配
線）１０を介してフューズ１１に十分な熱が伝えられ
る。この結果、図３（ｂ）に示す様に、フューズを実質
的に完全に切断できる。
０を介してフューズ１１に伝えられると同時に、上層配
線（第１配線）１０を伝わって図面右方向に散逸する。
特に上層配線（第１配線）１０が熱伝導率の大きいＡｌ
又はＣｕ等より主になる場合、熱は配線を伝わって急速
に散逸する。しかしながら、上層配線（第１配線）１０
は第１低熱伝導部１３に接続されているため、熱Ｅが第
１低熱伝導部１３を経由し下層配線（第３配線）１４方
向に散逸することは抑制される。よって、レーザー光の
照射部位近傍において熱が蓄積され、上層配線（第１配
線）１０を介してフューズ１１に十分な熱が伝えられ
る。この結果、図３（ｂ）に示す様に、フューズを実質
的に完全に切断できる。
【００２８】従って、フューズが垂直型で、第１配線が
主にＡｌ又はＣｕ等の熱伝導率が高い配線材からなる場
合、第１配線に第１低熱伝導部を接続することは特に有
効である。
主にＡｌ又はＣｕ等の熱伝導率が高い配線材からなる場
合、第１配線に第１低熱伝導部を接続することは特に有
効である。
【００２９】図２には、垂直型フューズ及び垂直型低熱
伝導部が配置される半導体装置の製造手順を示した。先
ず、シリコン基板上に素子分離酸化膜１６０を形成後、
ゲート酸化膜、ゲート電極１６１、ソース・ドレイン領
域１６２を形成し、全面を第１層間絶縁膜１６３で被覆
して、図２（ａ）に示す構造を得る。なお、必要に応じ
て、ゲート電極１６１およびソース・ドレイン領域１６
２上に、シリサイド層を形成する。
伝導部が配置される半導体装置の製造手順を示した。先
ず、シリコン基板上に素子分離酸化膜１６０を形成後、
ゲート酸化膜、ゲート電極１６１、ソース・ドレイン領
域１６２を形成し、全面を第１層間絶縁膜１６３で被覆
して、図２（ａ）に示す構造を得る。なお、必要に応じ
て、ゲート電極１６１およびソース・ドレイン領域１６
２上に、シリサイド層を形成する。
【００３０】次に、第１層間絶縁膜１６３を貫通してソ
ース・ドレイン領域１６２に達するコンタクトホールを
開口し、埋め込み材を充填して、コンタクトプラグ１６
４を形成する。その後、全面にＡｌ又はＣｕから主にな
る金属膜を形成してパターニングを行い、第１配線層に
第２配線１６６及び第３配線１６５を形成する。そし
て、全面を第２層間絶縁膜１６７で被覆し、図２（ｂ）
に示す構造を得る。なお、必要に応じて、不図示のバリ
ヤ膜を形成する場合もある。
ース・ドレイン領域１６２に達するコンタクトホールを
開口し、埋め込み材を充填して、コンタクトプラグ１６
４を形成する。その後、全面にＡｌ又はＣｕから主にな
る金属膜を形成してパターニングを行い、第１配線層に
第２配線１６６及び第３配線１６５を形成する。そし
て、全面を第２層間絶縁膜１６７で被覆し、図２（ｂ）
に示す構造を得る。なお、必要に応じて、不図示のバリ
ヤ膜を形成する場合もある。
【００３１】引続き、第２層間絶縁膜１６７を貫通して
第１配線層の配線に達するビアホールを開口し、埋め込
み材を充填して、ビアプラグ１６８を形成する。これと
同時に、第２配線１６６に達するスルーホール及び第３
配線１６５に達するスルーホールを開口し、埋め込み材
を充填して、フューズ１６９及び第１低熱伝導部１７０
を形成する。その後、全面にＡｌ又はＣｕから主になる
金属膜を形成してパターニングを行い、第２配線層に第
１配線１７２および配線１７１を形成し、図２（ｃ）に
示す構造を得る。なお、必要に応じて、不図示のバリヤ
膜を形成する場合もある。
第１配線層の配線に達するビアホールを開口し、埋め込
み材を充填して、ビアプラグ１６８を形成する。これと
同時に、第２配線１６６に達するスルーホール及び第３
配線１６５に達するスルーホールを開口し、埋め込み材
を充填して、フューズ１６９及び第１低熱伝導部１７０
を形成する。その後、全面にＡｌ又はＣｕから主になる
金属膜を形成してパターニングを行い、第２配線層に第
１配線１７２および配線１７１を形成し、図２（ｃ）に
示す構造を得る。なお、必要に応じて、不図示のバリヤ
膜を形成する場合もある。
【００３２】垂直型の第１低熱伝導部１７０を形成する
ための埋め込み材としては、第１配線１７２の配線材よ
り熱伝導率が低い材料であれば特に制限されない。この
様な埋め込み材としては、タングステン、タングステン
シリサイド等のＷを含んでなる材料；多結晶シリコン、
リン等が高濃度にドープされた多結晶シリコン等の多結
晶シリコンを含んでなる材料；チタンシリサイド、コバ
ルトシリサイド、モリブデンシリサイド、タンタルシリ
サイド、白金シリサイド等のシリサイド；Ｍｏを含んで
なる材料；Ｃｒを含んでなる材料；Ｖを含んでなる材
料；ポリサイド等のこれらの材料の積層体等を例示する
ことができる。
ための埋め込み材としては、第１配線１７２の配線材よ
り熱伝導率が低い材料であれば特に制限されない。この
様な埋め込み材としては、タングステン、タングステン
シリサイド等のＷを含んでなる材料；多結晶シリコン、
リン等が高濃度にドープされた多結晶シリコン等の多結
晶シリコンを含んでなる材料；チタンシリサイド、コバ
ルトシリサイド、モリブデンシリサイド、タンタルシリ
サイド、白金シリサイド等のシリサイド；Ｍｏを含んで
なる材料；Ｃｒを含んでなる材料；Ｖを含んでなる材
料；ポリサイド等のこれらの材料の積層体等を例示する
ことができる。
【００３３】中でも、スルーホール内に埋め込み材を充
填して作製される垂直型の低熱伝導部の場合、熱伝導率
が低く埋め込み性が良好である等の理由から、タングス
テン、タングステンシリサイド、タングステンポリサイ
ド等のＷを含んでなる材料が好ましい。
填して作製される垂直型の低熱伝導部の場合、熱伝導率
が低く埋め込み性が良好である等の理由から、タングス
テン、タングステンシリサイド、タングステンポリサイ
ド等のＷを含んでなる材料が好ましい。
【００３４】垂直型のフューズ１６９を形成するための
埋め込み材は特に制限されないが、タングステン、タン
グステンシリサイド等のＷを含んでなる材料；多結晶シ
リコン、リン等が高濃度にドープされた多結晶シリコン
等の多結晶シリコンを含んでなる材料；チタンシリサイ
ド、コバルトシリサイド、モリブデンシリサイド、タン
タルシリサイド、白金シリサイド等のシリサイド；Ｍｏ
を含んでなる材料；Ｃｒを含んでなる材料；Ｖを含んで
なる材料；ポリサイド等のこれらの材料の積層体等；主
にＡｌよりなる配線材料；主にＣｕよりなる配線材料等
を例示することができる。
埋め込み材は特に制限されないが、タングステン、タン
グステンシリサイド等のＷを含んでなる材料；多結晶シ
リコン、リン等が高濃度にドープされた多結晶シリコン
等の多結晶シリコンを含んでなる材料；チタンシリサイ
ド、コバルトシリサイド、モリブデンシリサイド、タン
タルシリサイド、白金シリサイド等のシリサイド；Ｍｏ
を含んでなる材料；Ｃｒを含んでなる材料；Ｖを含んで
なる材料；ポリサイド等のこれらの材料の積層体等；主
にＡｌよりなる配線材料；主にＣｕよりなる配線材料等
を例示することができる。
【００３５】中でも、スルーホール内に埋め込み材を充
填して作製される垂直型フューズの場合、熱伝導率が低
く埋め込み性が良好である等の理由から、タングステ
ン、タングステンシリサイド、タングステンポリサイド
等のＷを含んでなる材料が好ましい。
填して作製される垂直型フューズの場合、熱伝導率が低
く埋め込み性が良好である等の理由から、タングステ
ン、タングステンシリサイド、タングステンポリサイド
等のＷを含んでなる材料が好ましい。
【００３６】なお、例えば図２（ｃ）において、フュー
ズ１６９及び低熱伝導部１７０を同一材料より作製する
場合、フューズ１６９及び低熱伝導部１７０を同一工程
で形成できるため生産性に優れる。更に、ビアプラグ１
６８も、フューズ１６９及び低熱伝導部１７０と同一材
で作製する場合、これらを同時に作製できるため更に生
産性に優れる。
ズ１６９及び低熱伝導部１７０を同一材料より作製する
場合、フューズ１６９及び低熱伝導部１７０を同一工程
で形成できるため生産性に優れる。更に、ビアプラグ１
６８も、フューズ１６９及び低熱伝導部１７０と同一材
で作製する場合、これらを同時に作製できるため更に生
産性に優れる。
【００３７】以上の様にして製造された半導体装置の垂
直型フューズ１６９は、図２（ｃ）に示す様にレーザー
光Ｌの照射により、溶断される。この際、熱が主に伝わ
る第１配線１７２は第１低熱伝導部１７０に接続されて
いるため、熱の散逸を抑制することができる。
直型フューズ１６９は、図２（ｃ）に示す様にレーザー
光Ｌの照射により、溶断される。この際、熱が主に伝わ
る第１配線１７２は第１低熱伝導部１７０に接続されて
いるため、熱の散逸を抑制することができる。
【００３８】なお、レーザー光は、少なくともパシベー
ション膜（不図示）を介して第１配線１７２に照射され
る。パシベーション膜の膜厚は、配線が水分等によりコ
ロージョンされることを抑制するために３０ｎｍ以上が
好ましく、フューズを確実に溶断する観点から１００ｎ
ｍ以下が好ましい。また、フューズの形成位置に依って
は、第１配線より上層の配線および層間絶縁膜を介して
レーザー光が照射される場合もある。この様な場合、レ
ーザー光によるフューズの切断効率を向上しレーザー光
の照射精度を高めるため、フューズは可能な限り上層に
形成されることが好ましい。
ション膜（不図示）を介して第１配線１７２に照射され
る。パシベーション膜の膜厚は、配線が水分等によりコ
ロージョンされることを抑制するために３０ｎｍ以上が
好ましく、フューズを確実に溶断する観点から１００ｎ
ｍ以下が好ましい。また、フューズの形成位置に依って
は、第１配線より上層の配線および層間絶縁膜を介して
レーザー光が照射される場合もある。この様な場合、レ
ーザー光によるフューズの切断効率を向上しレーザー光
の照射精度を高めるため、フューズは可能な限り上層に
形成されることが好ましい。
【００３９】図４には、フューズ及び低熱伝導部が垂直
型の場合について、第２の構造例を平面図（ａ）および
断面図（ｂ）として示した。この場合、第１配線２２と
第２配線２４とはフューズ２３を介して接続されてお
り、第１配線２２のフューズ２３に接続されていない部
位と第３配線２０とは第１低熱伝導部２１を介して接続
されている。加えて、第２配線２４のフューズ２３に接
続されていない部位と第４配線２６とは第２低熱伝導部
２５により接続されている。そして、第１低熱伝導部２
１は第１配線２２を形成する材料より熱伝導率が低い材
料で形成されており、加えて、第２低熱伝導部２５は第
２配線２４を形成する材料より熱伝導率が低い材料で形
成されている。
型の場合について、第２の構造例を平面図（ａ）および
断面図（ｂ）として示した。この場合、第１配線２２と
第２配線２４とはフューズ２３を介して接続されてお
り、第１配線２２のフューズ２３に接続されていない部
位と第３配線２０とは第１低熱伝導部２１を介して接続
されている。加えて、第２配線２４のフューズ２３に接
続されていない部位と第４配線２６とは第２低熱伝導部
２５により接続されている。そして、第１低熱伝導部２
１は第１配線２２を形成する材料より熱伝導率が低い材
料で形成されており、加えて、第２低熱伝導部２５は第
２配線２４を形成する材料より熱伝導率が低い材料で形
成されている。
【００４０】図４においては、第１配線２２が第１低熱
伝導部２１に接続されているのに加え、第２配線２４が
第２低熱伝導部２５に接続されており、垂直型フューズ
２３が接続する両配線に低熱伝導部が接続されている構
造となっている。
伝導部２１に接続されているのに加え、第２配線２４が
第２低熱伝導部２５に接続されており、垂直型フューズ
２３が接続する両配線に低熱伝導部が接続されている構
造となっている。
【００４１】この場合、フューズ２３の溶断は、図４
（ｂ）の矢印が示す部位にレーザー光Ｌを照射して行わ
れる。この際、熱は第１配線２２を伝わって散逸するの
に加え、フューズ２３を経由して第２配線２４を伝わっ
て散逸する。しかしながら、第１配線２２が第１低熱伝
導部２１に接続されているのに加え、第２配線２４は第
２低熱伝導部２５に接続されているため、これらの低熱
伝導部より遠くに熱が散逸することが抑制される。この
結果、レーザー光照射部位で熱が蓄積され、フューズ２
３を良好に溶断できる。
（ｂ）の矢印が示す部位にレーザー光Ｌを照射して行わ
れる。この際、熱は第１配線２２を伝わって散逸するの
に加え、フューズ２３を経由して第２配線２４を伝わっ
て散逸する。しかしながら、第１配線２２が第１低熱伝
導部２１に接続されているのに加え、第２配線２４は第
２低熱伝導部２５に接続されているため、これらの低熱
伝導部より遠くに熱が散逸することが抑制される。この
結果、レーザー光照射部位で熱が蓄積され、フューズ２
３を良好に溶断できる。
【００４２】また、第２低熱伝導部を配置することによ
り、配線層の構造の自由度を高くすることができる。例
えば、配線層に低熱伝導部を配置することにより配線層
全体で配線の位置関係が崩れる場合があるが、第２低熱
伝導部を配置することにより、配線の位置関係の崩れを
是正することができる。具体的には、図１２（ｂ）に示
す様に、図面左から見て下層配線１２２がフューズ１２
１を介して上層配線１２４に接続され図面右に達する配
線構造に対し、図１（ｂ）に示す様に第１低熱伝導部１
３を配置することにより、図面左から見て下層配線１２
がフューズ１１を介して上層配線１０に接続され、更に
第１低熱伝導部１３を介して下層配線１４に接続され図
面右に達する配線構造となり、図面の左右における配線
の上下関係が第１低熱伝導部の配置により崩れてしま
う。これに対し、図４（ｂ）に示す様に、第２低熱伝導
部２５を配置することにより、下層配線２４は第２低熱
伝導部２５を介して上層配線２６に接続され図面右に達
する配線構造となり、図面の左右における配線の上下関
係の崩れを是正することができる。
り、配線層の構造の自由度を高くすることができる。例
えば、配線層に低熱伝導部を配置することにより配線層
全体で配線の位置関係が崩れる場合があるが、第２低熱
伝導部を配置することにより、配線の位置関係の崩れを
是正することができる。具体的には、図１２（ｂ）に示
す様に、図面左から見て下層配線１２２がフューズ１２
１を介して上層配線１２４に接続され図面右に達する配
線構造に対し、図１（ｂ）に示す様に第１低熱伝導部１
３を配置することにより、図面左から見て下層配線１２
がフューズ１１を介して上層配線１０に接続され、更に
第１低熱伝導部１３を介して下層配線１４に接続され図
面右に達する配線構造となり、図面の左右における配線
の上下関係が第１低熱伝導部の配置により崩れてしま
う。これに対し、図４（ｂ）に示す様に、第２低熱伝導
部２５を配置することにより、下層配線２４は第２低熱
伝導部２５を介して上層配線２６に接続され図面右に達
する配線構造となり、図面の左右における配線の上下関
係の崩れを是正することができる。
【００４３】更に、図４において、第３配線２０に接続
する第３低熱伝導部、第４配線２６に接続する第４低熱
伝導部などの更なる低熱伝導部を配置することもでき
る。低熱伝導部の数を増加させることにより、熱の散逸
をより抑制できるようになり、配線層の構造の自由度を
高くすることができる。
する第３低熱伝導部、第４配線２６に接続する第４低熱
伝導部などの更なる低熱伝導部を配置することもでき
る。低熱伝導部の数を増加させることにより、熱の散逸
をより抑制できるようになり、配線層の構造の自由度を
高くすることができる。
【００４４】なお、フューズが垂直型の場合、図５に示
す様に、層間絶縁膜を貫通して形成された複数のスルー
ホールに埋め込まれた複数の第１プラグ５１を第１配線
５０と第２配線５２との間に並列接続して、フューズを
形成することもできる。この際、第１プラグ５１のアス
ペクト比は１以上が好ましく、１．１以上がより好まし
く、また、５以下が好ましく、３以下がより好ましい。
す様に、層間絶縁膜を貫通して形成された複数のスルー
ホールに埋め込まれた複数の第１プラグ５１を第１配線
５０と第２配線５２との間に並列接続して、フューズを
形成することもできる。この際、第１プラグ５１のアス
ペクト比は１以上が好ましく、１．１以上がより好まし
く、また、５以下が好ましく、３以下がより好ましい。
【００４５】この場合、フューズとして、上面積および
底面積が小さい第１プラグが複数配置されることとな
り、レーザー光Ｌは矢印で示した部位に照射される。
底面積が小さい第１プラグが複数配置されることとな
り、レーザー光Ｌは矢印で示した部位に照射される。
【００４６】フューズの上面積および底面積が小さい場
合、フューズの溶断に必要な熱量が減少するため、より
確実な溶断を実現できる。一方、複数のフューズを配置
することにより、上面積および底面積を小さくすること
に起因する抵抗増加および接続不良等を抑制できる。
合、フューズの溶断に必要な熱量が減少するため、より
確実な溶断を実現できる。一方、複数のフューズを配置
することにより、上面積および底面積を小さくすること
に起因する抵抗増加および接続不良等を抑制できる。
【００４７】また、低熱伝導部が垂直型の場合、図５に
示す様に、層間絶縁膜を貫通して形成された複数のスル
ーホールに埋め込まれた複数の第２プラグ５３を第１配
線５０と第３配線５４との間に並列接続して、低熱伝導
部を形成することもできる。この際、第２プラグ５３の
アスペクト比は１以上が好ましく、１．１以上がより好
ましく、また、５以下が好ましく、３以下がより好まし
い。
示す様に、層間絶縁膜を貫通して形成された複数のスル
ーホールに埋め込まれた複数の第２プラグ５３を第１配
線５０と第３配線５４との間に並列接続して、低熱伝導
部を形成することもできる。この際、第２プラグ５３の
アスペクト比は１以上が好ましく、１．１以上がより好
ましく、また、５以下が好ましく、３以下がより好まし
い。
【００４８】この場合、低熱伝導部として、上面積およ
び底面積が小さい第２プラグが複数配置されることとな
る。
び底面積が小さい第２プラグが複数配置されることとな
る。
【００４９】低熱伝導部の上面積および底面積が小さい
場合、熱が通過する経路の断面積が減少するため、熱の
散逸をより抑制できる。一方、複数の低熱伝導部を配置
することにより、上面積および底面積を小さくすること
に起因する抵抗増加および接続不良等を抑制できる。
場合、熱が通過する経路の断面積が減少するため、熱の
散逸をより抑制できる。一方、複数の低熱伝導部を配置
することにより、上面積および底面積を小さくすること
に起因する抵抗増加および接続不良等を抑制できる。
【００５０】図６には、フューズ及び低熱伝導部が垂直
型の場合について、第３の構造例を平面図（ａ）および
断面図（ｂ）として示した。この場合、第１配線３１と
第２配線３２とはフューズ３６を介して接続されてお
り、第１配線３１のフューズ３６に接続されていない部
位と第３配線３３とが第１低熱伝導部３５を介して接続
されている。加えて、第１配線３１のフューズ３６およ
び第１低熱伝導部３５に接続されていない部位と第５配
線３４とが第３低熱伝導部３７を介して接続されてい
る。そして、第１低熱伝導部３５は第１配線３１を形成
する材料より熱伝導率が低い材料で形成され、加えて、
第３低熱伝導部３７は第１配線３１を形成する材料より
熱伝導率が低い材料で形成されている。
型の場合について、第３の構造例を平面図（ａ）および
断面図（ｂ）として示した。この場合、第１配線３１と
第２配線３２とはフューズ３６を介して接続されてお
り、第１配線３１のフューズ３６に接続されていない部
位と第３配線３３とが第１低熱伝導部３５を介して接続
されている。加えて、第１配線３１のフューズ３６およ
び第１低熱伝導部３５に接続されていない部位と第５配
線３４とが第３低熱伝導部３７を介して接続されてい
る。そして、第１低熱伝導部３５は第１配線３１を形成
する材料より熱伝導率が低い材料で形成され、加えて、
第３低熱伝導部３７は第１配線３１を形成する材料より
熱伝導率が低い材料で形成されている。
【００５１】図６においては、平面図（ａ）に示す様
に、第１配線３１及び第２配線３２は交差している。そ
して、第１配線３１の一端には第１低熱伝導部３５が接
続されているのに加え、他端には第３低熱伝導部３７が
接続されており、レーザー光Ｌによる熱が主に伝わる第
１配線３１の両端に低熱伝導部が接続されている。
に、第１配線３１及び第２配線３２は交差している。そ
して、第１配線３１の一端には第１低熱伝導部３５が接
続されているのに加え、他端には第３低熱伝導部３７が
接続されており、レーザー光Ｌによる熱が主に伝わる第
１配線３１の両端に低熱伝導部が接続されている。
【００５２】フューズ３６の溶断は、図６（ｂ）の矢印
が示す部位にレーザー光Ｌを照射して行われる。この
際、熱は第１配線３１を伝わって両端部方向に散逸す
る。しかしながら、第１配線３１の両端は第１低熱伝導
部３５及び第３低熱伝導部３７に接続されているため、
これらの低熱伝導部より遠くに熱が散逸することが抑制
される。この結果、レーザー光照射部位で熱が蓄積さ
れ、フューズ３６を良好に溶断できる。
が示す部位にレーザー光Ｌを照射して行われる。この
際、熱は第１配線３１を伝わって両端部方向に散逸す
る。しかしながら、第１配線３１の両端は第１低熱伝導
部３５及び第３低熱伝導部３７に接続されているため、
これらの低熱伝導部より遠くに熱が散逸することが抑制
される。この結果、レーザー光照射部位で熱が蓄積さ
れ、フューズ３６を良好に溶断できる。
【００５３】図７には、フューズ及び低熱伝導部が水平
型の場合について、半導体装置の構造例を平面図（ａ）
および断面図（ｂ）として示した。この場合、第１配線
４１と第２配線４２とはフューズ４５を介して接続さ
れ、第１配線４１のフューズ４５に接続されていない部
位と第３配線４３とは第１低熱伝導部４６を介して接続
されている。加えて、第２配線４２のフューズ４５に接
続されていない部位と第４配線４４とは第２低熱伝導部
４７を介して接続されている。そして、第１低熱伝導部
４６は第１配線４１を形成する材料より熱伝導率が低い
材料で形成され、加えて、第２低熱伝導部４７は第２配
線４２を形成する材料より熱伝導率が低い材料で形成さ
れる。
型の場合について、半導体装置の構造例を平面図（ａ）
および断面図（ｂ）として示した。この場合、第１配線
４１と第２配線４２とはフューズ４５を介して接続さ
れ、第１配線４１のフューズ４５に接続されていない部
位と第３配線４３とは第１低熱伝導部４６を介して接続
されている。加えて、第２配線４２のフューズ４５に接
続されていない部位と第４配線４４とは第２低熱伝導部
４７を介して接続されている。そして、第１低熱伝導部
４６は第１配線４１を形成する材料より熱伝導率が低い
材料で形成され、加えて、第２低熱伝導部４７は第２配
線４２を形成する材料より熱伝導率が低い材料で形成さ
れる。
【００５４】図７においては、第１配線４１が第１低熱
伝導部４６に接続されているのに加え、第２配線４２が
第２低熱伝導部４７に接続されており、水平型フューズ
４５が接続する両配線に低熱伝導部が接続されている構
造となっている。
伝導部４６に接続されているのに加え、第２配線４２が
第２低熱伝導部４７に接続されており、水平型フューズ
４５が接続する両配線に低熱伝導部が接続されている構
造となっている。
【００５５】この場合、図７（ｂ）の矢印が示す様に、
レーザー光Ｌはフューズ４５に照射される。この際、熱
はフューズ４５を伝わって両端方向に散逸し、更に第１
配線４１及び第２配線４２を伝わって散逸する。
レーザー光Ｌはフューズ４５に照射される。この際、熱
はフューズ４５を伝わって両端方向に散逸し、更に第１
配線４１及び第２配線４２を伝わって散逸する。
【００５６】しかしながら、第１配線４１は第１低熱伝
導部４６に接続されており、第２配線４２は第２低熱伝
導部４７に接続されているため、これらの低熱伝導部よ
り遠くに熱が散逸することが抑制される。この結果、レ
ーザー光照射部位で熱が蓄積され、フューズ４５を良好
に溶断できる。
導部４６に接続されており、第２配線４２は第２低熱伝
導部４７に接続されているため、これらの低熱伝導部よ
り遠くに熱が散逸することが抑制される。この結果、レ
ーザー光照射部位で熱が蓄積され、フューズ４５を良好
に溶断できる。
【００５７】更に、図７において、第３配線４３に接続
する第３低熱伝導部、第４配線４４に接続する第４低熱
伝導部などの更なる低熱伝導部を配置することもでき
る。低熱伝導部の数を増加させることにより、熱の散逸
をより抑制できるようになり、配線層の構造の自由度を
大きくすることができる。
する第３低熱伝導部、第４配線４４に接続する第４低熱
伝導部などの更なる低熱伝導部を配置することもでき
る。低熱伝導部の数を増加させることにより、熱の散逸
をより抑制できるようになり、配線層の構造の自由度を
大きくすることができる。
【００５８】なお、図７においては、フューズが接続す
る両配線に低熱伝導部が接続されているが、一方のみの
配線に低熱伝導部を接続する場合もある。この場合、熱
の散逸を抑制する効果は低減するものの、低熱伝導部を
形成するに必要な空間を低減することがきる。
る両配線に低熱伝導部が接続されているが、一方のみの
配線に低熱伝導部を接続する場合もある。この場合、熱
の散逸を抑制する効果は低減するものの、低熱伝導部を
形成するに必要な空間を低減することがきる。
【００５９】また、図８に示す様に、フューズ４５と低
熱伝導部４６及び４７とを配線層の上層に形成すること
もできる。
熱伝導部４６及び４７とを配線層の上層に形成すること
もできる。
【００６０】図９（ｃ）には、水平型フューズ及び水平
型低熱伝導部のより具体的な例を示した。即ち、図９
（ｃ）に示す様な多層配線構造において、層間絶縁膜２
６７に形成された凹部（または層間絶縁膜２６７を貫通
して開溝された溝）内に埋め込み材を充填してなるフュ
ーズ２７２と、層間絶縁膜２６７に形成された他の凹部
（または該層間絶縁膜２６７を貫通して開溝された他の
溝）内に埋め込み材を充填してなる第１低熱伝導部２７
０と、層間絶縁膜２６７の上層（または下層）に形成さ
れた第１配線２７１、第２配線２７３及び第３配線２６
９とを含む構造の半導体装置で、フューズ２７２の一端
は第１配線２７１に他端は第２配線２７３に、それぞれ
接続されており、第１低熱伝導部２７０の一端は第１配
線２７１の他端に接続されており第１低熱伝導部２７０
の他端は第３配線２６９に接続されており、第１低熱伝
導部２７０の埋め込み材は第１配線２７１を形成する材
料より熱伝導率が低い埋め込み材で作製する。
型低熱伝導部のより具体的な例を示した。即ち、図９
（ｃ）に示す様な多層配線構造において、層間絶縁膜２
６７に形成された凹部（または層間絶縁膜２６７を貫通
して開溝された溝）内に埋め込み材を充填してなるフュ
ーズ２７２と、層間絶縁膜２６７に形成された他の凹部
（または該層間絶縁膜２６７を貫通して開溝された他の
溝）内に埋め込み材を充填してなる第１低熱伝導部２７
０と、層間絶縁膜２６７の上層（または下層）に形成さ
れた第１配線２７１、第２配線２７３及び第３配線２６
９とを含む構造の半導体装置で、フューズ２７２の一端
は第１配線２７１に他端は第２配線２７３に、それぞれ
接続されており、第１低熱伝導部２７０の一端は第１配
線２７１の他端に接続されており第１低熱伝導部２７０
の他端は第３配線２６９に接続されており、第１低熱伝
導部２７０の埋め込み材は第１配線２７１を形成する材
料より熱伝導率が低い埋め込み材で作製する。
【００６１】なお、第３配線２６９はビアプラグ２６８
を介して第１配線層の配線２６５に接続されており、配
線層の下には、ゲート電極２６１、ソース・ドレイン領
域２６２、素子分離酸化膜２６０等からなる下地トラン
ジスタが形成されている。第１配線層の配線２６５は、
コンタクトプラグ２６４を介してソース・ドレイン領域
２６２に接続されている。
を介して第１配線層の配線２６５に接続されており、配
線層の下には、ゲート電極２６１、ソース・ドレイン領
域２６２、素子分離酸化膜２６０等からなる下地トラン
ジスタが形成されている。第１配線層の配線２６５は、
コンタクトプラグ２６４を介してソース・ドレイン領域
２６２に接続されている。
【００６２】以上の様な水平型のフューズを溶断するに
は、図１０（ａ）に示す様に、レーザー光Ｌを上層側か
らフューズ４５に照射する。この場合、熱Ｅはフューズ
４５を経由して、第１配線４１及び第２配線４２を伝わ
って図面の左右方向に散逸する。
は、図１０（ａ）に示す様に、レーザー光Ｌを上層側か
らフューズ４５に照射する。この場合、熱Ｅはフューズ
４５を経由して、第１配線４１及び第２配線４２を伝わ
って図面の左右方向に散逸する。
【００６３】特に、半導体装置の微細化のために水平型
フューズの長さが短くなると、フューズに照射したレー
ザーによる熱がフューズだけに留まらず配線を伝わって
拡散するため、切断不良が発生し易い。また、配線が熱
伝導率の大きいＡｌ又はＣｕ等より主になる場合、熱は
急速に散逸する。
フューズの長さが短くなると、フューズに照射したレー
ザーによる熱がフューズだけに留まらず配線を伝わって
拡散するため、切断不良が発生し易い。また、配線が熱
伝導率の大きいＡｌ又はＣｕ等より主になる場合、熱は
急速に散逸する。
【００６４】しかしながら、第１配線４１は第１低熱伝
導部４６に接続されているため、熱Ｅが第１低熱伝導部
４６を経由し第３配線４３方向に散逸することは抑制さ
れる。また、第２配線４２は第２低熱伝導部４７に接続
されているため、熱Ｅが第２低熱伝導部４７を経由し第
４配線４４方向に散逸することは抑制される。よって、
レーザー光の照射部位近傍において熱が蓄積され、図１
０（ｂ）に示す様に、フューズを実質的に完全に切断で
きる。
導部４６に接続されているため、熱Ｅが第１低熱伝導部
４６を経由し第３配線４３方向に散逸することは抑制さ
れる。また、第２配線４２は第２低熱伝導部４７に接続
されているため、熱Ｅが第２低熱伝導部４７を経由し第
４配線４４方向に散逸することは抑制される。よって、
レーザー光の照射部位近傍において熱が蓄積され、図１
０（ｂ）に示す様に、フューズを実質的に完全に切断で
きる。
【００６５】図９には、水平型フューズ及び水平型低熱
伝導部が配置される半導体装置の製造手順を示した。先
ず、シリコン基板上に素子分離酸化膜２６０を形成後、
ゲート酸化膜、ゲート電極２６１、ソース・ドレイン領
域２６２を形成し、全面を第１層間絶縁膜２６３で被覆
して、図９（ａ）に示す構造を得る。なお、必要に応じ
て、ゲート電極２６１およびソース・ドレイン領域２６
２上に、シリサイド層を形成する。
伝導部が配置される半導体装置の製造手順を示した。先
ず、シリコン基板上に素子分離酸化膜２６０を形成後、
ゲート酸化膜、ゲート電極２６１、ソース・ドレイン領
域２６２を形成し、全面を第１層間絶縁膜２６３で被覆
して、図９（ａ）に示す構造を得る。なお、必要に応じ
て、ゲート電極２６１およびソース・ドレイン領域２６
２上に、シリサイド層を形成する。
【００６６】次に、第１層間絶縁膜２６３を貫通してソ
ース・ドレイン領域２６２に達するコンタクトホールを
開口し、埋め込み材を充填して、コンタクトプラグ２６
４を形成する。その後、全面にＡｌ又はＣｕから主にな
る金属膜を形成してパターニングを行い、第１配線層に
配線２６５を形成する。そして、全面を第２層間絶縁膜
２６７で被覆し、図９（ｂ）に示す構造を得る。なお、
必要に応じて、不図示のバリヤ膜を形成する場合もあ
る。
ース・ドレイン領域２６２に達するコンタクトホールを
開口し、埋め込み材を充填して、コンタクトプラグ２６
４を形成する。その後、全面にＡｌ又はＣｕから主にな
る金属膜を形成してパターニングを行い、第１配線層に
配線２６５を形成する。そして、全面を第２層間絶縁膜
２６７で被覆し、図９（ｂ）に示す構造を得る。なお、
必要に応じて、不図示のバリヤ膜を形成する場合もあ
る。
【００６７】引続き、第２層間絶縁膜２６７を貫通して
配線２６５に達するビアホールを開口し、埋め込み材を
充填して、ビアプラグ２６８を形成する。また、第２層
間絶縁膜２６７に複数の凹部を形成し、埋め込み材を充
填して、フューズ２７２、第１低熱伝導部２７０及び第
２低熱伝導部２７４を形成する。その後、全面にＡｌ又
はＣｕから主になる金属膜を形成してパターニングを行
い、第１配線２７１、第２配線２７３、第３配線２６９
および第４配線２７５を形成し、図９（ｃ）に示す構造
を得る。なお、必要に応じて、不図示のバリヤ膜を形成
する場合もある。
配線２６５に達するビアホールを開口し、埋め込み材を
充填して、ビアプラグ２６８を形成する。また、第２層
間絶縁膜２６７に複数の凹部を形成し、埋め込み材を充
填して、フューズ２７２、第１低熱伝導部２７０及び第
２低熱伝導部２７４を形成する。その後、全面にＡｌ又
はＣｕから主になる金属膜を形成してパターニングを行
い、第１配線２７１、第２配線２７３、第３配線２６９
および第４配線２７５を形成し、図９（ｃ）に示す構造
を得る。なお、必要に応じて、不図示のバリヤ膜を形成
する場合もある。
【００６８】水平型の低熱伝導部２７０を形成するため
の埋め込み材としては、第１配線２７１の配線材より熱
伝導率が低い材料であれば特に制限されない。この様な
埋め込み材としては、タングステン、タングステンシリ
サイド等のＷを含んでなる材料；多結晶シリコン、リン
等が高濃度にドープされた多結晶シリコン等の多結晶シ
リコンを含んでなる材料；チタンシリサイド、コバルト
シリサイド、モリブデンシリサイド、タンタルシリサイ
ド、白金シリサイド等のシリサイド；Ｍｏを含んでなる
材料；Ｃｒを含んでなる材料；Ｖを含んでなる材料；ポ
リサイド等のこれらの材料の積層体等を例示することが
できる。
の埋め込み材としては、第１配線２７１の配線材より熱
伝導率が低い材料であれば特に制限されない。この様な
埋め込み材としては、タングステン、タングステンシリ
サイド等のＷを含んでなる材料；多結晶シリコン、リン
等が高濃度にドープされた多結晶シリコン等の多結晶シ
リコンを含んでなる材料；チタンシリサイド、コバルト
シリサイド、モリブデンシリサイド、タンタルシリサイ
ド、白金シリサイド等のシリサイド；Ｍｏを含んでなる
材料；Ｃｒを含んでなる材料；Ｖを含んでなる材料；ポ
リサイド等のこれらの材料の積層体等を例示することが
できる。
【００６９】中でも、層間絶縁膜に形成された凹部内に
埋め込み材を充填して作製される水平型の低熱伝導部の
場合、熱伝導率が低く埋め込み性が良好である等の理由
から、タングステン、タングステンシリサイド、タング
ステンポリサイド等のＷを含んでなる材料が好ましい。
埋め込み材を充填して作製される水平型の低熱伝導部の
場合、熱伝導率が低く埋め込み性が良好である等の理由
から、タングステン、タングステンシリサイド、タング
ステンポリサイド等のＷを含んでなる材料が好ましい。
【００７０】また、熱伝導率が低い等の理由から、多結
晶シリコン、リン等が高濃度にドープされた多結晶シリ
コン等の多結晶シリコンを含んでなる材料が好ましい。
晶シリコン、リン等が高濃度にドープされた多結晶シリ
コン等の多結晶シリコンを含んでなる材料が好ましい。
【００７１】水平型のフューズ２７２を形成するための
埋め込み材は特に制限されないが、タングステン、タン
グステンシリサイド等のＷを含んでなる材料；多結晶シ
リコン、リン等が高濃度にドープされた多結晶シリコン
等の多結晶シリコンを含んでなる材料；チタンシリサイ
ド、コバルトシリサイド、モリブデンシリサイド、タン
タルシリサイド、白金シリサイド等のシリサイド；Ｍｏ
を含んでなる材料；Ｃｒを含んでなる材料；Ｖを含んで
なる材料；ポリサイド等のこれらの材料の積層体等；主
にＡｌよりなる配線材料；主にＣｕよりなる配線材料等
を例示することができる。
埋め込み材は特に制限されないが、タングステン、タン
グステンシリサイド等のＷを含んでなる材料；多結晶シ
リコン、リン等が高濃度にドープされた多結晶シリコン
等の多結晶シリコンを含んでなる材料；チタンシリサイ
ド、コバルトシリサイド、モリブデンシリサイド、タン
タルシリサイド、白金シリサイド等のシリサイド；Ｍｏ
を含んでなる材料；Ｃｒを含んでなる材料；Ｖを含んで
なる材料；ポリサイド等のこれらの材料の積層体等；主
にＡｌよりなる配線材料；主にＣｕよりなる配線材料等
を例示することができる。
【００７２】中でも、層間絶縁膜に形成された凹部内に
埋め込み材を充填して作製される水平型フューズの場
合、熱伝導率が低く埋め込み性が良好である等の理由か
ら、タングステン、タングステンシリサイド、タングス
テンポリサイド等のＷを含んでなる材料が好ましい。
埋め込み材を充填して作製される水平型フューズの場
合、熱伝導率が低く埋め込み性が良好である等の理由か
ら、タングステン、タングステンシリサイド、タングス
テンポリサイド等のＷを含んでなる材料が好ましい。
【００７３】また、熱伝導率が低い等の理由から、多結
晶シリコン、リン等が高濃度にドープされた多結晶シリ
コン等の多結晶シリコンを含んでなる材料が好ましい。
晶シリコン、リン等が高濃度にドープされた多結晶シリ
コン等の多結晶シリコンを含んでなる材料が好ましい。
【００７４】なお、例えば図９（ｃ）において、フュー
ズ２７２及び低熱伝導部２７０を同一材料より作製する
場合、フューズ２７２及び低熱伝導部２７０を同一工程
で形成できるため生産性に優れる。更に、ビアプラグ２
６８も、フューズ２７２及び低熱伝導部２７０と同一材
で作製する場合、これらを同時に作製できるため更に生
産性に優れる。
ズ２７２及び低熱伝導部２７０を同一材料より作製する
場合、フューズ２７２及び低熱伝導部２７０を同一工程
で形成できるため生産性に優れる。更に、ビアプラグ２
６８も、フューズ２７２及び低熱伝導部２７０と同一材
で作製する場合、これらを同時に作製できるため更に生
産性に優れる。
【００７５】以上の様にして製造された半導体装置の水
平型フューズ２７２は、図９（ｃ）に示す様にレーザー
光Ｌが照射され、溶断される。この際、熱は水平型フュ
ーズ２７２を経由して、水平型フューズ２７２の両端に
接続される第１配線２７１及び第２配線２７３を伝わっ
て拡散するが、フューズの両端に接続される配線は低熱
伝導部に接続されているため、熱の散逸を抑制すること
ができる。
平型フューズ２７２は、図９（ｃ）に示す様にレーザー
光Ｌが照射され、溶断される。この際、熱は水平型フュ
ーズ２７２を経由して、水平型フューズ２７２の両端に
接続される第１配線２７１及び第２配線２７３を伝わっ
て拡散するが、フューズの両端に接続される配線は低熱
伝導部に接続されているため、熱の散逸を抑制すること
ができる。
【００７６】なお、レーザー光は、少なくとも不図示の
パシベーション膜を介してフューズ２７２に照射され
る。パシベーション膜の膜厚は、配線が水分等によりコ
ロージョンされることを抑制するために３０ｎｍ以上が
好ましく、フューズを確実に溶断する観点から１００ｎ
ｍ以下が好ましい。また、フューズの形成位置に依って
は、フューズより上層の配線および層間絶縁膜を介して
レーザー光が照射される場合もある。何れの場合も、レ
ーザー光によるフューズの切断効率を向上しレーザー光
の照射精度を高めるため、フューズは可能な限り上層に
形成されることが好ましい。
パシベーション膜を介してフューズ２７２に照射され
る。パシベーション膜の膜厚は、配線が水分等によりコ
ロージョンされることを抑制するために３０ｎｍ以上が
好ましく、フューズを確実に溶断する観点から１００ｎ
ｍ以下が好ましい。また、フューズの形成位置に依って
は、フューズより上層の配線および層間絶縁膜を介して
レーザー光が照射される場合もある。何れの場合も、レ
ーザー光によるフューズの切断効率を向上しレーザー光
の照射精度を高めるため、フューズは可能な限り上層に
形成されることが好ましい。
【００７７】以上では、垂直および水平型のフューズが
主に上層配線層に形成されている場合を説明してきた
が、図１１には、ゲート電極５１１及びソース・ドレイ
ン領域５１９を含んでなる下地トランジスタ層上で多結
晶シリコン層に、ポリフューズが形成されている場合を
示した。
主に上層配線層に形成されている場合を説明してきた
が、図１１には、ゲート電極５１１及びソース・ドレイ
ン領域５１９を含んでなる下地トランジスタ層上で多結
晶シリコン層に、ポリフューズが形成されている場合を
示した。
【００７８】この場合、素子分離酸化膜５１２上に形成
され多結晶シリコンを含んでなるフューズ５１０、第１
低熱伝導部５１５及び第２低熱伝導部５１８と、第１配
線層に形成された第１配線５１６及び第２配線５１７と
を含んでなり、フューズ５１０は第１コンタクトプラグ
５１４ａにより第１配線５１６に接続され、フューズ５
１０は第２コンタクトプラグ５１４ｂにより第２配線５
１７に接続さており、第１配線５１６は第３コンタクト
プラグ５１４ｃにより第１低熱伝導部５１５に接続さ
れ、第２配線５１７は第４コンタクトプラグ５１４ｄに
より第２低熱伝導部５１８に接続されており、第１低熱
伝導部５１５は第１配線５１６より熱伝導率の低い材料
で形成され、第２低熱伝導部５１８は第２配線５１７よ
り熱伝導率の低い材料で形成されている。
され多結晶シリコンを含んでなるフューズ５１０、第１
低熱伝導部５１５及び第２低熱伝導部５１８と、第１配
線層に形成された第１配線５１６及び第２配線５１７と
を含んでなり、フューズ５１０は第１コンタクトプラグ
５１４ａにより第１配線５１６に接続され、フューズ５
１０は第２コンタクトプラグ５１４ｂにより第２配線５
１７に接続さており、第１配線５１６は第３コンタクト
プラグ５１４ｃにより第１低熱伝導部５１５に接続さ
れ、第２配線５１７は第４コンタクトプラグ５１４ｄに
より第２低熱伝導部５１８に接続されており、第１低熱
伝導部５１５は第１配線５１６より熱伝導率の低い材料
で形成され、第２低熱伝導部５１８は第２配線５１７よ
り熱伝導率の低い材料で形成されている。
【００７９】ポリフューズ５１０、第１低熱伝導部５１
５及び第２低熱伝導部５１８は、多結晶シリコン層上に
シリサイド層が形成されたポリサイドであり、素子分離
酸化膜５１２上に形成されている。これらのフューズ及
び低熱伝導部は、ゲート電極５１１と同時に作製でき
る。なお、多結晶シリコンには、高濃度のリン等がにド
ープされても良い。また、シリサイドとしては、タング
ステンシリサイド、チタンシリサイド、コバルトシリサ
イド、モリブデンシリサイド、タンタルシリサイド、白
金シリサイド等が使用される。
５及び第２低熱伝導部５１８は、多結晶シリコン層上に
シリサイド層が形成されたポリサイドであり、素子分離
酸化膜５１２上に形成されている。これらのフューズ及
び低熱伝導部は、ゲート電極５１１と同時に作製でき
る。なお、多結晶シリコンには、高濃度のリン等がにド
ープされても良い。また、シリサイドとしては、タング
ステンシリサイド、チタンシリサイド、コバルトシリサ
イド、モリブデンシリサイド、タンタルシリサイド、白
金シリサイド等が使用される。
【００８０】この場合、多結晶シリコンは熱伝導率が低
いため、熱の散逸抑制効果が高い。また、フューズ及び
低熱伝導部はゲート電極と同時に作製できるため、生産
性に優れている。
いため、熱の散逸抑制効果が高い。また、フューズ及び
低熱伝導部はゲート電極と同時に作製できるため、生産
性に優れている。
【００８１】ポリフューズ５１０の溶断は、レーザー光
Ｌをポリフューズ５１０に上層側から照射して行われ
る。レーザー光Ｌによる熱は、ポリフューズ５１０及び
コンタクトプラグ５１４を経由して、第１配線５１６及
び第２配線５１７を伝わり拡散するが、第１低熱伝導部
５１５および第２低熱伝導部５１８より遠くに散逸する
ことは抑制される。この結果、レーザー光照射部位で熱
が蓄積され、ポリフューズ５１０を良好に溶断できる。
Ｌをポリフューズ５１０に上層側から照射して行われ
る。レーザー光Ｌによる熱は、ポリフューズ５１０及び
コンタクトプラグ５１４を経由して、第１配線５１６及
び第２配線５１７を伝わり拡散するが、第１低熱伝導部
５１５および第２低熱伝導部５１８より遠くに散逸する
ことは抑制される。この結果、レーザー光照射部位で熱
が蓄積され、ポリフューズ５１０を良好に溶断できる。
【００８２】以上では、種々の構造において低熱伝導部
の様態を説明してきたが、回路上においては、これらの
低熱伝導部はダミーのフューズであることが好ましい。
この様な回路構成を採用することにより、熱の散逸量が
多くフューズのみならず低熱伝導部が溶断されたとして
も、不具合が発生しないからである。
の様態を説明してきたが、回路上においては、これらの
低熱伝導部はダミーのフューズであることが好ましい。
この様な回路構成を採用することにより、熱の散逸量が
多くフューズのみならず低熱伝導部が溶断されたとして
も、不具合が発生しないからである。
【００８３】また、本発明は、ＤＲＡＭ、ＳＲＡＭ等の
揮発性メモリー；マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲ
ＯＭ、ＦＬＡＳＨメモリー等の不揮発性メモリー；ロジ
ック等の各種セルが配置される半導体装置において適用
可能である。
揮発性メモリー；マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲ
ＯＭ、ＦＬＡＳＨメモリー等の不揮発性メモリー；ロジ
ック等の各種セルが配置される半導体装置において適用
可能である。
【００８４】
【発明の効果】以上に説明した様に、第１配線と第２配
線とを接続するフューズと、第１配線のフューズに接続
されていない部位と第３配線とを接続する第１低熱伝導
部とを含んでなる半導体装置で、第１配線を形成する材
料より熱伝導率が低い材料を用いて第１低熱伝導部を作
製することにより、レーザー光を照射してフューズを溶
断する際に、フューズおよび配線を伝わる熱の散逸を抑
制し、フューズの十分な切断を実現できる。
線とを接続するフューズと、第１配線のフューズに接続
されていない部位と第３配線とを接続する第１低熱伝導
部とを含んでなる半導体装置で、第１配線を形成する材
料より熱伝導率が低い材料を用いて第１低熱伝導部を作
製することにより、レーザー光を照射してフューズを溶
断する際に、フューズおよび配線を伝わる熱の散逸を抑
制し、フューズの十分な切断を実現できる。
【図１】本発明の半導体装置を説明するための模式的平
面図（ａ）および断面図（ｂ）である。
面図（ａ）および断面図（ｂ）である。
【図２】本発明の半導体装置の製造方法を説明するため
の工程断面図である。
の工程断面図である。
【図３】本発明の半導体装置を説明するための模式的断
面図である。
面図である。
【図４】本発明の半導体装置を説明するための模式的平
面図（ａ）および断面図（ｂ）である。
面図（ａ）および断面図（ｂ）である。
【図５】本発明の半導体装置を説明するための模式的平
面図（ａ）および断面図（ｂ）である。
面図（ａ）および断面図（ｂ）である。
【図６】本発明の半導体装置を説明するための模式的平
面図（ａ）および断面図（ｂ）である。
面図（ａ）および断面図（ｂ）である。
【図７】本発明の半導体装置を説明するための模式的平
面図（ａ）および断面図（ｂ）である。
面図（ａ）および断面図（ｂ）である。
【図８】本発明の半導体装置を説明するための模式的平
面図（ａ）および断面図（ｂ）である。
面図（ａ）および断面図（ｂ）である。
【図９】本発明の半導体装置の製造方法を説明するため
の工程断面図である。
の工程断面図である。
【図１０】本発明の半導体装置を説明するための模式的
断面図である。
断面図である。
【図１１】本発明の半導体装置を説明するための模式的
断面図である。
断面図である。
【図１２】従来の半導体装置を説明するための模式的断
面図である。
面図である。
【図１３】従来の半導体装置を説明するための模式的断
面図である。
面図である。
【図１４】従来の半導体装置を説明するための模式的断
面図である。
面図である。
１０ 第１配線 １１ フューズ １２ 第２配線 １３ 第１低熱伝導部 １４ 第３配線 ２０ 第３配線 ２１ 第１低熱伝導部 ２２ 第１配線 ２３ フューズ ２４ 第２配線 ２５ 第２低熱伝導部 ２６ 第４配線 ３１ 第１配線 ３２ 第２配線 ３３ 第３配線 ３４ 第５配線 ３５ 第１低熱伝導部 ３６ フューズ ３７ 第３低熱伝導部 ４１ 第１配線 ４２ 第２配線 ４３ 第３配線 ４４ 第４配線 ４５ フューズ ４６ 第１低熱伝導部 ４７ 第２低熱伝導部 ５０ 第１配線 ５１ 第１プラグ ５２ 第２配線 ５３ 第２プラグ ５４ 第３配線 １１０ フューズ １１２ 素子分離酸化膜 １１５ 配線 １１６ ソース・ドレイン領域 １１７ 第１配線層 １１８ 第２配線層 １１９ 第３配線層 １２０ フューズ １２１ フューズ １２２ 配線 １２３ フューズ残り １２４ 配線 １６０ 素子分離酸化膜 １６１ ゲート電極 １６２ ソース・ドレイン領域 １６３ 第１層間絶縁膜 １６４ コンタクトプラグ １６５ 第３配線 １６６ 第２配線 １６７ 第２層間絶縁膜 １６８ ビアプラグ １６９ フューズ １７０ 第１低熱伝導部 １７１ 配線 １７２ 第１配線 ２６０ 素子分離酸化膜 ２６１ ゲート電極 ２６２ ソース・ドレイン領域 ２６３ 第１層間絶縁膜 ２６４ コンタクトプラグ ２６５ 配線 ２６７ 第２層間絶縁膜 ２６８ ビアプラグ ２６９ 第３配線 ２７０ 第１低熱伝導部 ２７１ 第１配線 ２７２ フューズ ２７３ 第２配線 ２７４ 第２低熱伝導部 ２７５ 第４配線 ５１０ フューズ ５１１ ゲート電極 ５１２ 素子分離酸化膜 ５１４ａ コンタクトプラグ ５１４ｂ コンタクトプラグ ５１４ｃ コンタクトプラグ ５１４ｄ コンタクトプラグ ５１５ 第１低熱伝導部 ５１６ 第１配線 ５１７ 第２配線 ５１８ 第２低熱伝導部 ５１９ ソース・ドレイン領域 Ｅ 熱 Ｌ レーザー光
フロントページの続き Ｆターム(参考） 5F033 HH04 HH08 HH11 HH25 JJ01 JJ04 JJ08 JJ11 JJ17 JJ19 JJ20 JJ25 JJ27 JJ28 JJ29 JJ30 KK01 KK04 KK08 KK11 KK17 KK19 KK20 KK25 KK27 KK28 KK29 KK30 LL04 MM01 MM05 MM07 MM13 NN06 NN07 NN29 QQ09 QQ37 QQ53 VV11 XX04 5F064 FF27 FF34 FF42
Claims (19)
- 【請求項１】 第１配線と第２配線とを接続するフュー
ズと、該第１配線の該フューズと接続されていない部位
で該第１配線と第３配線とを接続する第１低熱伝導部と
を含んでなり、該第１低熱伝導部は、該第１配線を形成
する材料より熱伝導率が低い材料よりなることを特徴と
する半導体装置。 - 【請求項２】 前記第２配線の前記フューズと接続され
ていない部位で、前記第２配線と第４配線とを接続する
第２低熱伝導部を含んでなり、該第２低熱伝導部は前記
第２配線を形成する材料より熱伝導率が低い材料よりな
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第１配線の前記フューズおよび前記
第１低熱伝導部と接続されていない部位で、前記第１配
線と第５配線とを接続する第３低熱伝導部を含んでな
り、該第３低熱伝導部は、前記第１配線を形成する材料
より熱伝導率が低い材料よりなることを特徴とする請求
項１記載の半導体装置。 - 【請求項４】 前記配線は主にＡｌ又はＣｕからなり、
前記低熱伝導部はＷを含んでなることを特徴とする請求
項１乃至３何れかに記載の半導体装置。 - 【請求項５】 前記配線は主にＡｌ又はＣｕからなり、
前記フューズはＷを含んでなることを特徴とする請求項
１乃至４何れかに記載の半導体装置。 - 【請求項６】 前記配線は主にＡｌ又はＣｕからなり、
前記フューズ及び前記低熱伝導部は多結晶シリコンを含
んでなることを特徴とする請求項１乃至３何れかに記載
の半導体装置。 - 【請求項７】 前記フューズ及び前記低熱伝導部は同一
材料よりなることを特徴とする請求項１乃至６何れかに
記載の半導体装置。 - 【請求項８】 前記低熱伝導部はフューズであることを
特徴とする請求項１乃至７何れかに記載の半導体装置。 - 【請求項９】 層間絶縁膜を貫通して形成されたスルー
ホールに埋め込み材を充填してなるフューズと、該層間
絶縁膜を貫通して形成された他のスルーホールに埋め込
み材を充填してなる第１低熱伝導部と、該フューズと該
第１低熱伝導部とに接続され、該層間絶縁膜の上層また
は下層に形成された第１配線と、該フューズに接続さ
れ、該第１配線とは異なる層に形成された第２配線と、
該第１低熱伝導部に接続され、該第１配線とは異なる層
に形成された第３配線とを含んでなり、該第１低熱伝導
部の埋め込み材は、該第１配線を形成する材料より熱伝
導率が低いことを特徴とする半導体装置。 - 【請求項１０】 前記第１配線は前記層間絶縁膜の上層
に形成されており、前記第１配線の前記フューズとの接
続部位に上層側からレーザー光が照射され、前記ヒュー
ズが切断されることを特徴とする請求項９記載の半導体
装置。 - 【請求項１１】 前記フューズは前記層間絶縁膜を貫通
して形成された複数のスルーホールに埋め込まれた複数
の第１プラグが、前記第１配線と前記第２配線との間に
並列接続されてなり、前記第１低熱伝導部は前記層間絶
縁膜を貫通して形成された他の複数のスルーホールに埋
め込まれた複数の第２プラグが、前記第１配線と前記第
３配線との間に並列接続されてなることを特徴とする請
求項９又は１０記載の半導体装置。 - 【請求項１２】 前記第１プラグのアスペクト比は１以
上５以下であり、前記第２プラグのアスペクト比は１以
上５以下であることを特徴とする請求項１１記載の半導
体装置。 - 【請求項１３】 層間絶縁膜に形成された凹部または層
間絶縁膜を貫通して開溝された溝内に埋め込み材を充填
してなるフューズと、該層間絶縁膜に形成された他の凹
部または該層間絶縁膜を貫通して開溝された他の溝内に
埋め込み材を充填してなる第１低熱伝導部と、該層間絶
縁膜の上層または下層に形成された第１配線、第２配線
および第３配線とを含んでなり、該フューズの一端は該
第１配線に、他端は該第２配線に、それぞれ接続されて
おり、該第１低熱伝導部の一端は該第１配線の他端に接
続されており、該第１低熱伝導部の他端は該第３配線に
接続されており、該第１低熱伝導部の埋め込み材は、該
第１配線を形成する材料より熱伝導率が低いことを特徴
とする半導体装置。 - 【請求項１４】 前記フューズに上層側からレーザー光
が照射され、前記ヒューズが切断されることを特徴とす
る請求項１３記載の半導体装置。 - 【請求項１５】 素子分離酸化膜上に形成され多結晶シ
リコンを含んでなるフューズ、第１低熱伝導部および第
２低熱伝導部と、第１配線層に形成された第１配線およ
び第２配線とを含んでなり、該フューズは第１コンタク
トプラグにより該第１配線に接続され、該フューズは第
２コンタクトプラグにより該第２配線に接続さており、
該第１配線は第３コンタクトプラグにより該第１低熱伝
導部に接続され、該第２配線は第４コンタクトプラグに
より該第２低熱伝導部に接続されており、該第１低熱伝
導部の熱伝導率は該第１配線の熱伝導率より低く、該第
２低熱伝導部の熱伝導率は該第２配線の熱伝導率より低
いことを特徴とする半導体装置。 - 【請求項１６】 前記フューズに上層側からレーザー光
が照射され、前記ヒューズが切断されることを特徴とす
る請求項１５記載の半導体装置。 - 【請求項１７】 第１配線の一端と第２配線の一端とを
接続するフューズをレーザー光を用いて切断する方法で
あって、前記第１配線の他端に前記第１配線よりも熱伝
導率の低い低熱伝導部を接続して、前記レーザー光の照
射部位に発生した熱が前記低熱伝導部より遠くに拡散す
ることを抑制することを特徴とするフューズの切断方
法。 - 【請求項１８】 前記レーザー光の照射部位は、前記フ
ューズであることを特徴とする請求項１７記載のフュー
ズの切断方法。 - 【請求項１９】 前記フューズは層間絶縁膜を貫通する
スルーホールに埋め込まれて形成されており、前記第１
配線は該層間絶縁膜の上層に前記フューズを覆うように
形成されており、前記レーザー光の照射部位は、前記第
１配線の前記フューズとの接続部位の上層側であること
を特徴とする請求項１７記載のフューズの切断方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155297A JP4813687B2 (ja) | 2001-05-24 | 2001-05-24 | 半導体装置、フューズの切断方法 |
| US10/136,980 US20020175416A1 (en) | 2001-05-24 | 2002-05-01 | Semiconductor device and blowout method of fuse |
| GB0210897A GB2380607B (en) | 2001-05-24 | 2002-05-13 | Semiconductor device and fuse blowout method therefor |
| TW091110987A TW544858B (en) | 2001-05-24 | 2002-05-23 | Semiconductor device and blowout method of fuse |
| KR10-2002-0028618A KR100435084B1 (ko) | 2001-05-24 | 2002-05-23 | 반도체 장치와 퓨즈 절단 방법 |
| US11/009,358 US6972474B2 (en) | 2001-05-24 | 2004-12-10 | Semiconductor device having a fuse and a low heat conductive section for blowout of fuse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155297A JP4813687B2 (ja) | 2001-05-24 | 2001-05-24 | 半導体装置、フューズの切断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353311A true JP2002353311A (ja) | 2002-12-06 |
| JP4813687B2 JP4813687B2 (ja) | 2011-11-09 |
Family
ID=18999519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001155297A Expired - Fee Related JP4813687B2 (ja) | 2001-05-24 | 2001-05-24 | 半導体装置、フューズの切断方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20020175416A1 (ja) |
| JP (1) | JP4813687B2 (ja) |
| KR (1) | KR100435084B1 (ja) |
| GB (1) | GB2380607B (ja) |
| TW (1) | TW544858B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101562172B (zh) * | 2008-04-14 | 2012-06-27 | 瑞萨电子株式会社 | 半导体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513304B1 (ko) * | 2002-12-10 | 2005-09-07 | 삼성전자주식회사 | 반도체 기억장치의 퓨즈 박스및 그 제조방법 |
| KR100621773B1 (ko) * | 2005-02-07 | 2006-09-14 | 삼성전자주식회사 | 전기적 퓨즈 회로 및 레이아웃 방법 |
| JP4964472B2 (ja) | 2006-01-31 | 2012-06-27 | 半導体特許株式会社 | 半導体装置 |
| JP5139689B2 (ja) * | 2007-02-07 | 2013-02-06 | セイコーインスツル株式会社 | 半導体装置とその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0233949A (ja) * | 1988-07-23 | 1990-02-05 | Nec Corp | 半導体ヒューズ素子 |
| JPH02192145A (ja) * | 1989-01-19 | 1990-07-27 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JPH0945782A (ja) * | 1995-08-02 | 1997-02-14 | Fujitsu Ltd | 冗長手段を有する半導体装置及びその製造方法 |
| JPH10261720A (ja) * | 1997-01-14 | 1998-09-29 | Nec Corp | 半導体装置およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2625089A1 (de) * | 1976-06-04 | 1977-12-15 | Bosch Gmbh Robert | Anordnung zum auftrennen von leiterbahnen auf integrierten schaltkreisen |
| JPS56156989A (en) * | 1980-05-02 | 1981-12-03 | Fujitsu Ltd | Semiconductor storage device |
| JPH01154532A (ja) * | 1987-12-11 | 1989-06-16 | Nec Corp | 半導体装置 |
| JP2839636B2 (ja) * | 1990-05-07 | 1998-12-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3568562B2 (ja) * | 1993-09-08 | 2004-09-22 | 富士通株式会社 | ヒューズ回路及び半導体記憶装置 |
| US5622892A (en) * | 1994-06-10 | 1997-04-22 | International Business Machines Corporation | Method of making a self cooling electrically programmable fuse |
| JP3466929B2 (ja) * | 1998-10-05 | 2003-11-17 | 株式会社東芝 | 半導体装置 |
| US6420216B1 (en) * | 2000-03-14 | 2002-07-16 | International Business Machines Corporation | Fuse processing using dielectric planarization pillars |
-
2001
- 2001-05-24 JP JP2001155297A patent/JP4813687B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-01 US US10/136,980 patent/US20020175416A1/en not_active Abandoned
- 2002-05-13 GB GB0210897A patent/GB2380607B/en not_active Expired - Fee Related
- 2002-05-23 TW TW091110987A patent/TW544858B/zh not_active IP Right Cessation
- 2002-05-23 KR KR10-2002-0028618A patent/KR100435084B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0233949A (ja) * | 1988-07-23 | 1990-02-05 | Nec Corp | 半導体ヒューズ素子 |
| JPH02192145A (ja) * | 1989-01-19 | 1990-07-27 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JPH0945782A (ja) * | 1995-08-02 | 1997-02-14 | Fujitsu Ltd | 冗長手段を有する半導体装置及びその製造方法 |
| JPH10261720A (ja) * | 1997-01-14 | 1998-09-29 | Nec Corp | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101562172B (zh) * | 2008-04-14 | 2012-06-27 | 瑞萨电子株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2380607A (en) | 2003-04-09 |
| TW544858B (en) | 2003-08-01 |
| GB2380607B (en) | 2005-03-23 |
| GB0210897D0 (en) | 2002-06-19 |
| US20020175416A1 (en) | 2002-11-28 |
| JP4813687B2 (ja) | 2011-11-09 |
| KR100435084B1 (ko) | 2004-06-09 |
| KR20020090316A (ko) | 2002-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100534096B1 (ko) | 반도체 기억소자의 퓨즈 영역 및 그 제조방법 | |
| KR100367799B1 (ko) | 다층 배선 구조의 반도체 장치 | |
| US20090243032A1 (en) | Electrical fuse structure | |
| JP2011097061A (ja) | 電気ヒューズ構造とその形成方法 | |
| JP2010118646A (ja) | 集積回路デバイスのヒューズ構造 | |
| KR101927443B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7888772B2 (en) | Electronic fuse having heat spreading structure | |
| JP2002043432A (ja) | 半導体装置およびその製造方法 | |
| JP4455819B2 (ja) | 半導体素子のヒューズの形成法 | |
| JP5430879B2 (ja) | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 | |
| JP3485110B2 (ja) | 半導体装置 | |
| JP2000269342A (ja) | 半導体集積回路および半導体集積回路の製造方法 | |
| US6972474B2 (en) | Semiconductor device having a fuse and a low heat conductive section for blowout of fuse | |
| JP2002353311A (ja) | 半導体装置、フューズの切断方法 | |
| JP2002184777A (ja) | 半導体装置 | |
| JP2003037166A (ja) | 半導体装置 | |
| JP4762173B2 (ja) | 半導体集積回路装置 | |
| US9006861B2 (en) | Integrated circuit device | |
| US6876015B2 (en) | Semiconductor devices | |
| CN113394193B (zh) | 半导体结构及其形成方法、激光熔丝的熔断方法 | |
| CN113394195B (zh) | 半导体结构及其形成方法、熔丝阵列 | |
| US20040245601A1 (en) | Semiconductor device | |
| KR100605599B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2006040916A (ja) | 半導体装置及びその製造方法 | |
| KR100792442B1 (ko) | 퓨즈 패턴을 구비하는 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050301 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050301 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110825 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |