JP2010118646A - 集積回路デバイスのヒューズ構造 - Google Patents
集積回路デバイスのヒューズ構造 Download PDFInfo
- Publication number
- JP2010118646A JP2010118646A JP2009222325A JP2009222325A JP2010118646A JP 2010118646 A JP2010118646 A JP 2010118646A JP 2009222325 A JP2009222325 A JP 2009222325A JP 2009222325 A JP2009222325 A JP 2009222325A JP 2010118646 A JP2010118646 A JP 2010118646A
- Authority
- JP
- Japan
- Prior art keywords
- strip
- interconnect
- fuse structure
- interface
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】 本発明のヒューズ構造は、半導体基板の一部の上に配置された金属含有導電性材料のストリップを含み、ストリップは、第1方向に沿って延伸し、均一な線幅を有する。誘電体層は、導電層を覆う。誘電体層内は、第1ビアと第2ビアを有し、第1インターコネクトと第2インターコネクトをそれぞれ含む。第1インターコネクトは、ストリップ上の第1位置と物理的且つ電気的に接触しており、第2インターコネクトは、ストリップ上の第2位置と物理的且つ電気的に接触している。導電ストリップ上の第1と第2位置は、シリコンを含まない。誘電体層の上方は、第1インターコネクトに電気的に接続された第1配線構造と、第2インターコネクトに電気的に接続された第2配線構造である。
【選択図】 図6
Description
15 ヒューズ構造
20 絶縁層
30A、30B コンタクト
40 導電性シリサイド層
50 ポリシリコン層
55 スタック
60 半導体基板
70 絶縁層
75 領域
80 アグロメレーション
85 不連続部
100 集積回路
101 ヒューズ構造
104 ストリップ
104A、104B
106 誘電体層
108A 第1インターコネクト
108B 第2インターコネクト
110A 第1配線構造
110B 第2配線構造
120 ヒューズ領域
135 第1インターフェース
145 第2インターフェース
150 サブプラグ
170 ギャップ
180 電気接地
190 電源
Claims (17)
- 半導体基板の一部の上に配置され、第1方向に沿って延伸し、均一な線幅を有する金属含有導電性ストリップ、
前記ストリップを覆う前記半導体基板上に配置された誘電体層、
前記誘電体層を通過して延伸し、前記ストリップの最表面に物理的且つ電気的にそれぞれ接触する第1インターコネクトと第2インターコネクトであって、前記第1インターコネクトは、第1インターフェースで前記ストリップに接触すると共に、前記第2インターコネクトは、第2インターフェースで前記ストリップに接触する第1インターコネクトと第2インターコネクト、
前記誘電体層上に形成され、前記第1インターコネクトと電気的に接触している第1配線構造、及び
前記誘電体層上に形成され、前記第2インターコネクトと電気的に接触している第2配線構造を含み、
前記ストリップの最表面は、シリコンフリー材料を含み、前記第2インターフェースの面積は、十分小さく、事前に選ばれた電流の印加により前記第2インターフェースでエレクトロマイグレーションを発生するヒューズ構造。 - 前記第1と第2配線構造は、前記ストリップの延伸に沿った方向に平行な方向に沿って延伸する請求項1に記載のヒューズ構造。
- 前記第1と第2配線構造は、前記ストリップの延伸に沿った方向に垂直な方向に沿って延伸する請求項1に記載のヒューズ構造。
- 前記第2インターフェースの面積は、約1〜1×10-4μm2である請求項1に記載のヒューズ構造。
- 前記事前に選ばれた電流は、前記第2インターフェースで約0.1〜100A/μm2の電流密度を発生する請求項1に記載のヒューズ構造。
- 前記第1配線構造と前記第2配線構造は、銅を含む請求項1に記載のヒューズ構造。
- 前記ストリップは、タングステン(W)、アルミニウム(Al)、銀(Ag)、金(Au)から成る群から選択される金属を含む請求項1に記載のヒューズ構造。
- 前記第1インターコネクトと前記第2インターコネクトは、タングステン(W)、アルミニウム(Al)、銀(Ag)、金(Au)から成る群から選択される金属を含む請求項1に記載のヒューズ構造。
- 前記第1配線構造と前記第2配線構造は、アルミニウムを含む請求項1に記載のヒューズ構造。
- 前記第1インターコネクトと第2インターコネクトは銅を含む請求項1に記載のヒューズ構造。
- 前記ストリップは積層を含む請求項1に記載のヒューズ構造。
- ヒューズ構造を製造する方法であって、前記方法は、
半導体基板の一部の上に金属含有導電性材料の、第1方向に沿って延伸し、且つ均一な線幅を有するストリップを堆積するステップ、
前記半導体基板上に誘電体層を堆積し、前記ストリップを覆うステップ、
前記ストリップの最表面に延伸する誘電体層に第1ビアと第2ビアを形成するステップ、
前記第1と第2ビアに導電材料を堆積し、第1インターフェースで前記ストリップの最表面に接触する前記第1ビアに第1インターコネクトと、第2インターフェースで前記ストリップの最表面に接触する前記第2ビアに第2インターコネクトを形成するステップ、及び
前記誘電体層上に第1および第2配線構造を形成するステップであって、前記第1配線構造は前記第1インターコネクトと電気的に接触すると共に、前記第2配線構造は前記第2インターコネクトと電気的に接触するステップを含み、
前記ストリップの最表面は、シリコンフリー導電材料を含む方法。 - 前記第1インターコネクトと前記第2インターコネクトは、タングステン(W)、アルミニウム(Al)、銀(Ag)、金(Au)から成る群から選択される金属を含む請求項12に記載の方法。
- 前記ストリップは、タングステン(W)、アルミニウム(Al)、銀(Ag)、金(Au)から成る群から選択される金属を含む請求項12に記載の方法。
- 前記第1と第2ビアに導電材料を堆積するステップは、バリア層を堆積するステップを含む請求項12に記載の方法。
- 前記第1インターコネクトと第2インターコネクトは銅を含む請求項12に記載の方法。
- 前記第1と第2ビアに導電材料を堆積し、前記誘電体層上に第1と第2配線構造を形成するステップは、デュアルダマシンプロセスの手段で行われる請求項16に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/270,717 US20100117190A1 (en) | 2008-11-13 | 2008-11-13 | Fuse structure for intergrated circuit devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010118646A true JP2010118646A (ja) | 2010-05-27 |
Family
ID=42164428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009222325A Pending JP2010118646A (ja) | 2008-11-13 | 2009-09-28 | 集積回路デバイスのヒューズ構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20100117190A1 (ja) |
JP (1) | JP2010118646A (ja) |
KR (1) | KR101151302B1 (ja) |
CN (1) | CN101740543A (ja) |
TW (1) | TWI453888B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014103205A (ja) * | 2012-11-19 | 2014-06-05 | Fujitsu Semiconductor Ltd | 半導体装置およびヒューズ切断方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4959267B2 (ja) * | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
US20120286390A1 (en) * | 2011-05-11 | 2012-11-15 | Kuei-Sheng Wu | Electrical fuse structure and method for fabricating the same |
US8610243B2 (en) * | 2011-12-09 | 2013-12-17 | Globalfoundries Inc. | Metal e-fuse with intermetallic compound programming mechanism and methods of making same |
US9024411B2 (en) | 2013-08-12 | 2015-05-05 | International Business Machines Corporation | Conductor with sub-lithographic self-aligned 3D confinement |
KR20150032609A (ko) | 2013-09-16 | 2015-03-27 | 삼성전자주식회사 | 퓨즈 구조물 및 그 블로잉 방법 |
US9312185B2 (en) | 2014-05-06 | 2016-04-12 | International Business Machines Corporation | Formation of metal resistor and e-fuse |
WO2015183906A1 (en) | 2014-05-28 | 2015-12-03 | Massachusetts Institute Of Technology | Fuse-protected electronic photodiode array |
US10366921B2 (en) * | 2014-08-15 | 2019-07-30 | United Microelectronics Corp. | Integrated circuit structure including fuse and method thereof |
US10510688B2 (en) | 2015-10-26 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via rail solution for high power electromigration |
US10381304B2 (en) * | 2017-07-31 | 2019-08-13 | Globalfoundries Inc. | Interconnect structure |
US10784195B2 (en) | 2018-04-23 | 2020-09-22 | Globalfoundries Inc. | Electrical fuse formation during a multiple patterning process |
US11173708B2 (en) | 2018-05-15 | 2021-11-16 | Hewlett-Packard Development Company, L.P. | Fluidic die with monitoring circuit fault protection |
US20230163068A1 (en) * | 2021-11-24 | 2023-05-25 | Nanya Technology Corporation | Semiconductor structure |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS493311B1 (ja) * | 1969-07-30 | 1974-01-25 | ||
JPH01143234A (ja) * | 1987-11-27 | 1989-06-05 | Nec Corp | 半導体装置 |
JPH065707A (ja) * | 1992-06-22 | 1994-01-14 | Oki Electric Ind Co Ltd | 半導体集積回路用ヒューズ |
US6661330B1 (en) * | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
JP2004186590A (ja) * | 2002-12-05 | 2004-07-02 | Yamaha Corp | 半導体装置及びその製造方法 |
JP2005109116A (ja) * | 2003-09-30 | 2005-04-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005244101A (ja) * | 2004-02-27 | 2005-09-08 | Toshiba Corp | 半導体装置及びそのプログラミング方法 |
JP2007073576A (ja) * | 2005-09-05 | 2007-03-22 | Fujitsu Ltd | ヒューズ素子及びその切断方法 |
JP2007266061A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | eヒューズおよびeヒューズの製造方法 |
JP2007305693A (ja) * | 2006-05-09 | 2007-11-22 | Nec Electronics Corp | 半導体装置および電気ヒューズの切断方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994027302A1 (fr) * | 1993-05-14 | 1994-11-24 | Kiyokawa Mekki Kougyo Co., Ltd | Resistance a film metallique ayant une fonction de fusion et procede de fabrication |
DE19704097A1 (de) * | 1997-02-04 | 1998-08-06 | Wickmann Werke Gmbh | Elektrisches Sicherungselement |
US6294453B1 (en) * | 1998-05-07 | 2001-09-25 | International Business Machines Corp. | Micro fusible link for semiconductor devices and method of manufacture |
US6525397B1 (en) * | 1999-08-17 | 2003-02-25 | National Semiconductor Corporation | Extended drain MOSFET for programming an integrated fuse element to high resistance in low voltage process technology |
US6368902B1 (en) * | 2000-05-30 | 2002-04-09 | International Business Machines Corporation | Enhanced efuses by the local degradation of the fuse link |
ATE442666T1 (de) * | 2000-11-30 | 2009-09-15 | Texas Instruments Inc | Optimiertes verfahren zur herstellung einer metallsicherung in einer halbleitervorrichtung |
US6555458B1 (en) * | 2002-01-14 | 2003-04-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fabricating an electrical metal fuse |
US7732893B2 (en) * | 2007-03-07 | 2010-06-08 | International Business Machines Corporation | Electrical fuse structure for higher post-programming resistance |
-
2008
- 2008-11-13 US US12/270,717 patent/US20100117190A1/en not_active Abandoned
-
2009
- 2009-09-28 JP JP2009222325A patent/JP2010118646A/ja active Pending
- 2009-10-16 TW TW098135053A patent/TWI453888B/zh active
- 2009-10-23 CN CN200910207119A patent/CN101740543A/zh active Pending
- 2009-11-13 KR KR1020090109658A patent/KR101151302B1/ko active IP Right Grant
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS493311B1 (ja) * | 1969-07-30 | 1974-01-25 | ||
JPH01143234A (ja) * | 1987-11-27 | 1989-06-05 | Nec Corp | 半導体装置 |
JPH065707A (ja) * | 1992-06-22 | 1994-01-14 | Oki Electric Ind Co Ltd | 半導体集積回路用ヒューズ |
US6661330B1 (en) * | 2002-07-23 | 2003-12-09 | Texas Instruments Incorporated | Electrical fuse for semiconductor integrated circuits |
JP2004186590A (ja) * | 2002-12-05 | 2004-07-02 | Yamaha Corp | 半導体装置及びその製造方法 |
JP2005109116A (ja) * | 2003-09-30 | 2005-04-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005244101A (ja) * | 2004-02-27 | 2005-09-08 | Toshiba Corp | 半導体装置及びそのプログラミング方法 |
JP2007073576A (ja) * | 2005-09-05 | 2007-03-22 | Fujitsu Ltd | ヒューズ素子及びその切断方法 |
JP2007266061A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | eヒューズおよびeヒューズの製造方法 |
JP2007305693A (ja) * | 2006-05-09 | 2007-11-22 | Nec Electronics Corp | 半導体装置および電気ヒューズの切断方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014103205A (ja) * | 2012-11-19 | 2014-06-05 | Fujitsu Semiconductor Ltd | 半導体装置およびヒューズ切断方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101151302B1 (ko) | 2012-06-08 |
KR20100054108A (ko) | 2010-05-24 |
CN101740543A (zh) | 2010-06-16 |
TWI453888B (zh) | 2014-09-21 |
US20100117190A1 (en) | 2010-05-13 |
TW201019456A (en) | 2010-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101151302B1 (ko) | 집적 회로 장치의 퓨즈 구조 | |
US7642176B2 (en) | Electrical fuse structure and method | |
US6661330B1 (en) | Electrical fuse for semiconductor integrated circuits | |
EP1479106B1 (en) | Fuse structure programming by electromigration of silicide enhanced by creating temperature gradient | |
US6649997B2 (en) | Semiconductor device having fuses or anti-fuses | |
KR100436407B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8299567B2 (en) | Structure of metal e-fuse | |
US8421186B2 (en) | Electrically programmable metal fuse | |
CN1315166C (zh) | 形成可熔断连接的方法 | |
US8232190B2 (en) | Three dimensional vertical E-fuse structures and methods of manufacturing the same | |
US8101505B2 (en) | Programmable electrical fuse | |
JPH0722513A (ja) | 半導体装置及びその製造方法 | |
JP2007305693A (ja) | 半導体装置および電気ヒューズの切断方法 | |
US20140203396A1 (en) | Electrical Fuse Structure and Method of Formation | |
US9741658B2 (en) | Electrical fuse structure and method of formation | |
JP3584928B2 (ja) | 半導体装置 | |
US8586466B2 (en) | Electrical fuse with a current shunt | |
JP2002184777A (ja) | 半導体装置 | |
US20070170544A1 (en) | Semiconductor device with metal fuses | |
JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
TW459368B (en) | Double fuse density in TV window | |
KR101062820B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
KR101033980B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
TW529147B (en) | Structure of metal fuse of semiconductor device | |
JP2004335735A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |