CN101740543A - 用于集成电路器件的熔丝结构 - Google Patents

用于集成电路器件的熔丝结构 Download PDF

Info

Publication number
CN101740543A
CN101740543A CN200910207119A CN200910207119A CN101740543A CN 101740543 A CN101740543 A CN 101740543A CN 200910207119 A CN200910207119 A CN 200910207119A CN 200910207119 A CN200910207119 A CN 200910207119A CN 101740543 A CN101740543 A CN 101740543A
Authority
CN
China
Prior art keywords
fuse
interconnection
band
wires structure
wire structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910207119A
Other languages
English (en)
Inventor
庄学理
郑光茗
钟升镇
梁孟松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101740543A publication Critical patent/CN101740543A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供了一种用于IC器件的熔丝结构以及制造该结构的方法。该熔丝结构包括形成在半导体衬底的一部分上的含金属导电带。一个介电层形成在半导体衬底上，覆盖该导电带。第一互连和第二互连形成在延伸通过该介电层的通孔中，第一互连和第二互连都物理且电连接到导电层的一部分。第一和第二布线结构形成在该介电层之上，分别电接触该第一和第二互连。上述互连的其中一个和上述带之间的接触区域被选择，以便当预先选择的电流施加到该熔丝结构时发生电迁移。

Description

用于集成电路器件的熔丝结构
技术领域
本发明涉及一种集成电路(IC)器件，且更具体地，涉及一种应用于IC器件中的熔丝结构。
背景技术
诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的许多集成电路(IC)都使用熔丝。熔丝为能够替换具有制造缺陷的电路元件的冗余电路元件提供连接，以保证整个集成电路的功能性。而且，熔丝还能使器件制造者选择产品的选项，例如电压选项、封装引脚选项，以便一种基本产品设计能够用于各种不同的最终产品。
通常，现代使用两种类型的熔丝。第一种类型，使用例如激光束的外部热源熔断熔丝元件。第二种类型，电流流经熔丝元件以熔断熔丝。优选后一类型，也就是电熔丝(E-熔丝)，因为熔丝熔断操作可以自动结合电路测试。
图1-3阐述一种通过使用电流可被选择性熔断或编程的电熔丝。图1和2分别阐述包含了完整或未熔断的熔丝结构15的集成电路10的一部分的俯视图和截面图。如图1所示，熔丝结构15形成在绝缘层20之上，且包括与导电硅化物层40电接触的两个接触30。如图2所示，硅化物层40置于多晶硅层50之上。硅化物层40和多晶硅层50通常在绝缘层20之上排列在叠层55中。典型地，绝缘层20是一个沉积或生长在半导体衬底60之上的氧化层，半导体衬底60例如可以是单晶硅。而且，熔丝结构15通常由绝缘层70覆盖，以将熔丝结构15与形成在半导体衬底60上的其他器件(未示出)电绝缘。
在编程和操作图1和2中所示的常规熔丝结构15期间，电流流经熔丝结构15，电流通常从一个接触30A出发，经过硅化物层40，直至另一接触30B。当电流增加到超过熔丝结构15的预定阈值电流的水平的时候，硅化物层40将通过例如熔化而改变其状态，因此改变了该结构的电阻。注意到依靠传感电路(例如传感放大器)的灵敏性，如果只有少量的电阻变化，则可以考虑“熔断”熔丝。因此术语“熔断”熔丝可以认为是广泛地涵盖了电阻的适度改变或完整开路的产生。图3阐述熔丝结构15已经被编程(即熔断)之后的图2中所示的熔丝结构15的截面。编程电流通过有效地熔化或另外改变区域75中的硅化物层40的状态来熔断常规熔丝结构15，由此在硅化物层中形成了中断85以及在硅化物层40中的中断85的另一侧上形成了结块80。
图1-3中所示的绝缘层20、多晶硅层50和熔丝结构15的硅化物层40典型地在金属氧化物半导体(MOS)晶体管(未示出)的栅极结构的制造期间制造在半导体衬底60之上，因此熔丝结构的制造不会给整个制造过程增加任何步骤。
然而，由于器件密度不断增加，所以多晶硅栅极越来越受到多晶硅耗尽现象的不利影响。因为金属栅极不会受到多晶硅耗尽现象的影响，所以更多的关注在于用含金属的栅极替换多晶硅栅极，以便克服与多晶硅耗尽现象有关的问题。已经证明了例如Ti、W和Ta的几种难熔金属及其氮化物可以作为MOS器件中的含金属栅电极的合适成分。
由含金属栅极替换常规多晶硅栅极意味着金属层必须替换熔丝结构15中的硅化物层40，如果熔丝结构15的制造被集成到制造过程之中的话。含金属熔丝可以在含金属栅极的相同制造步骤期间形成，它不能被导致结块的电流熔断，而导致结块的电流是电熔断包含了导电硅化物层40的常规熔丝结构15的手段。因此，对含金属熔丝的编程是一个问题。
发明内容
因此，本领域需要一种可靠的熔丝结构，其可以无需额外的工艺步骤就能制造，且其可以利用电流来编程。
根据本发明的一个示例性实施例，熔丝结构包括含金属导电材料带，其设置于半导体衬底的一部分上，其中该带沿第一方向延伸且具有均匀线宽。介电层覆盖该导电层。该电介质中具有分别包含第一互连和第二互连的第一通孔和第二通孔。该第一互连与该带上的第一位置物理且电接触，同时该第二互连与该带上的第二位置物理且电接触。在该导电带上的该第一和第二位置不包含硅。覆盖该电介质的是电连接到该第一互连的第一布线结构以及电连接到该第二互连的第二布线结构。
下面将参照附图给出以下实施例的详细描述。
附图说明
通过阅读后续的详细描述以及参照附图的实例，可以更全面地理解本发明，其中：
图1阐述常规熔丝结构的俯视图；
图2阐述沿着图1中的线2-2的截面图；
图3阐述图2中所示的常规熔丝结构已经被编程之后的截面图；
图4阐述根据本发明的一个实施例的示例性熔丝结构的俯视图；
图5阐述沿着图4中的线5-5的截面图；
图6和7阐述图5中所示的示例性熔丝结构已经被编程之后的截面图；
图8a和8b阐述互连108B的替换实施例的俯视图；
图9阐述根据本发明的另一示例性实施例的示例性熔丝结构的俯视图；
图10阐述根据本发明的又一实施例的示例性熔丝结构的俯视图；
图11阐述沿着图10中的线5-5的截面图；
图12阐述根据本发明的另一示例性实施例的示例性熔丝结构的俯视图；
图13阐述根据本发明的熔丝结构的替换实施例的沿着图4中的线5-5的截面图；
图14阐述根据本发明的熔丝结构的替换实施例的沿着图4中的线5-5的截面图。
具体实施方式
撰写本说明书的目的是为了阐述本发明的一般原理，且不应理解为限制。通过参照附加的权利要求而最大限度地确定本发明的范围。
本发明直接涉及一种含金属的熔丝以及将其形成在半导体衬底之上的方法。根据本发明的含金属熔丝可以应用于适合多种应用的集成电路(IC)中，例如用于存储器电路中的冗余以及用于定制设计，其中通用半导体芯片可以用于几种不同的应用，这取决于对集成进IC的一组预定熔丝的编程。
图4和5分别阐述包括了一种示例性熔丝结构101的集成电路100的一部分的俯视图和截面图。熔丝结构形成在半导体衬底102上，该半导体衬底102典型地是一种单晶硅晶片。本领域技术人员将可以理解的是，在本发明的一些实施例中，不同的层(未示出)，例如绝缘层或者甚至是形成器件的多层都可以插入熔丝结构101和半导体衬底102之间。例如，熔丝结构101可以形成在栅氧化物(未示出)之上，其将熔丝结构101与任何下层结构(未示出)电和热绝缘。
熔丝结构101包括含金属的导电材料带104。该带104被介电层106覆盖。熔丝结构101进一步包括第一互连108A，其延伸通过介电层106中的一个通孔且与带104物理和电接触。第一互连108A的下表面和带104的顶表面之间的接触区域定义了第一界面135。熔丝结构101还包括第二互连108B，其延伸通过介电层106中的一个通孔且与带104物理和电接触。第二互连108B的下表面和带104的顶表面之间的接触区域定义了第二界面145。第一界面135和第二界面145之间的含金属层104的部分通常定义了带104的熔丝区域120。第一互连108A的与连接到带104的端部相对的端部电连接到第一布线结构110A。相似地，第二互连108B没有连接到带104的端部连接到第二布线结构110B。介电层106将第一和第二布线结构110A、110B与下层带104电绝缘，且还将第一和第二互连108A、108B彼此之间电绝缘。在图5中所示的实施例中，第一布线结构110A将带104的一端电连接到电气接地180，同时第二布线结构将带104的另一端电连接到电源190。在替换实施例中，布线结构110A和110B可以将熔丝结构101连接到其它IC部件或器件(未示出)。
含金属导电带104以及第一互连108A和第二互连108B都可以包括金属，例如钨(W)、铝(Al)、银(Ag)、金(Au)或其合金。含金属导电带104可以包括含金属单层，或带104可以包括多个叠置的含金属子层和一个顶层的叠层。优选地，接触第一和第二互连108A、108B的带104的表面不包括硅，所以叠层带104的顶层优选是无硅的。相似地，如果带104包括一个替换叠层的单层，则形成该层的材料应当是无硅的。而且，第一和第二互连108A、108B可以进一步包括阻挡金属(未示出)，例如氮化钛(TiN)，其插入互连108A、108B和带104以及电介质106之间。介电层106包括例如一种层间的介电层(ILD)，其由例如磷硅酸盐玻璃(PSG)、非掺杂磷硅酸盐玻璃(USG)、硼磷酸盐玻璃(BPSG)、有机硅酸盐玻璃(OSG)或二氧化硅的材料组成。布线结构110A和110B可以包括标准金属化工艺中使用的金属，例如铝或铜。图5所示的实施例包括利用标准金属化工艺形成的铝布线结构110A、110B。
如图4中所示，带104和布线结构110A、110B具有沿着它们长度方向的基本上均匀的线宽，它们都沿着图4中表示的X方向延伸。带104和布线结构110A、110B也基本平行，因为它们都沿着平行于图4中表示的X方向延伸。换言之，布线结构110A、110B的纵轴与带104平行。
在示例性熔丝结构101中，第一界面135和第二界面145形成为具有相近的面积。尽可能小地选择界面135、145的面积，以便通过电源190施加到熔丝结构101的电流在第二界面145处生成足够大的电流密度，以在第二界面145处产生电迁移(EM)。电迁移将带104与第二互连108B电中断，因此熔断熔丝结构101。在根据本发明的熔丝结构101的一个典型应用中，希望使用一个标准电源，其施加一个预先选择好的电压或电流。一旦选择了将要施加到熔丝结构101的电流，则本领域技术人员能够决定必须发生电迁移的界面135、145的面积。精确的界面面积不仅依靠预先选择好的电流，还依靠形成互连108B和带104的材料。
图6和7中示出通过电迁移将第二互连108B与带104中断的两个可行的方法。在图6中，电迁移破坏了第二界面145，产生一个在第二互连108B和带104之间的缝隙170。在图7中，第二互连108B也与带104中断，但是电迁移也在带104中打开了一个缝隙170，该缝隙170将带104分隔为两部分104A和104B。在一个示例性实施例中，第二界面145具有约1-1×10-4μm2的面积。为了编程该熔丝结构101的示例性实施例，通过电源190，将约0.5-5.0V的电压(未示出)施加穿过熔丝结构101，在第二界面145中形成了约0.1-100A/μm2的第一电流密度。因为该特定电流密度足以导致第二界面145处的电迁移(EM)，熔丝结构因此被熔断。
图4中所示的互连108A、108B具有正方形截面，但是在其他实施例中，互连108A、108B的截面可以是其他形状。正如本领域技术人员所公认的，实现本发明的不同实施例的最重要的标准就是互连108A、108B截面面积，其定义了第二界面145的面积，第二界面145的面积必须具有足够小的面积，以便施加到熔丝结构101的电流在第二界面145处产生足够高的电流密度，以产生电迁移。在图8a中所示的实施例中，第二互连108B具有圆形截面。在图8b中，第二互连108B包括一个栓塞，该栓塞包括多个子栓塞150的阵列。子栓塞150具有约0.2-0.01μm的直径，且可以在它们之间设置约0.5-0.02μm的间距。图9阐述熔丝结构101的一个实施例的一部分的俯视图，其中互连108A、108B的截面实际上是矩形的。
图10和11分别阐述包括了沿着垂直于带104延伸的方向延伸的布线结构110A、110B的熔丝结构101的俯视图和截面图。换言之，布线结构110A、110B的纵轴与带104是垂直的。根据图10中所示的坐标系，布线结构110A、110B平行于Y轴，同时带104平行于X轴。正如图4中所示的实施例那样，布线结构110A、110B可以利用标准的铝金属化工艺形成在介电层106之上。图10和11中的在布线结构110A、110B之下的熔丝结构101的部分与之前描述的图4和5中的熔丝结构101相同。图10和11中的实施例的一个变型在于互连108A、108B具有实际上矩形的截面。
图5和11中所示的实施例中的布线结构110A、110B可以利用标准的铝金属化工艺制造。在本发明的替换实施例中，布线结构110A、110B可以包括铜或铜合金，且可以利用镶嵌或双镶嵌工艺制造。图13示出图4的实施例的截面图，其中布线结构110A、110B以及互连108A、108B包括铜且已经利用双镶嵌工艺制造。而且，第一互连108A和第二互连108B进一步包括阻挡金属(未示出)，例如氮化钛，其插入互连108A、108B和带104之间，互连108A、108B和电介质106之间，以及布线结构110A、110B和电介质106之间。当含铜材料用于互连108A、108B和布线结构110A、110B时，熔丝结构101的其它部件，例如衬底102、带104以及电介质106可以仍然使用图5的实施例中使用的相同材料制造。特别地，带104可以包括含金属材料，例如钨(W)、铝(Al)、银(Ag)、金(Au)或其合金，且可以形成为一个叠层的含金属单层，该叠层包括多个叠置的含金属子层。优选地，图案化的含金属层104的顶表面优选是无硅的。介电层106可以包括，例如一种层间的介电层(ILD)，其由例如磷硅酸盐玻璃(PSG)、非掺杂磷硅酸盐玻璃(USG)、硼磷酸盐玻璃(BPSG)、有机硅酸盐玻璃(OSG)或二氧化硅的材料组成。正如图5中所示的实施例那样，本领域技术人员将可以理解的是，在图13中所示的实施例中，不同的层(未示出)，例如绝缘层或甚至是形成器件的多层，都可以插入熔丝结构101和半导体衬底102之间。例如，熔丝结构101可以形成在栅氧化物(未示出)之上，该栅氧化物将熔丝结构101与任何下层结构(未示出)电绝缘且热绝缘。
图14示出图10的实施例的截面图，其中布线结构110A、110B以及互连108A、108B包括铜且已经利用双镶嵌工艺制造。如先前描述的图13的实施例那样，第一互连108A和第二互连108B进一步包括阻挡金属(未示出)，例如氮化钛，其将互连与带104和电介质106隔离。除了互连108A、108B以及布线结构110A、110B之外，熔丝结构101的部件材料可以与图5和13中的实施例相同的方式选择。
所有示例性实施例中的熔丝结构101都以相同的方式编程：电流通过熔丝结构101，在第二界面145处产生一个足够大、足够高的电流密度，以便在界面处发生电迁移。本领域技术人员将能理解的是，当电流密度达到一个足够高的水平时，将会发生电迁移，且在第二界面145处的电流密度由跨过熔丝结构101而施加的电压，熔丝结构101的电阻(电流与欧姆定律的电压和电阻有关)，以及第二界面145的面积(电流密度＝电流/面积)决定。上文阐述的熔丝结构的一个优点在于它们可以在形成含金属栅极结构的工艺或形成IC器件的互连结构的工艺期间制造，这意味着熔丝结构可以无需额外的工艺步骤或掩模而制造。与用于编程常规含硅化物熔丝的“结块”结构相比，用于编程上文描述的示例性熔丝结构的“电迁移”结构具有较高的可修复率、较容易修复、降低的不可靠性和复杂性以及允许更多灵活的应用可被并入进IC器件结构中的优点。
虽然已经以实例的方式并根据优选实施例描述了本发明，但可以理解的是，本发明并不局限于所公开的实施例。相反地，其旨在涵盖不同的变型和相似的设置(对本领域技术人员来说是显而易见的)。因此，附加的权利要求的范围应当与最宽泛的解释一致，以致包含所有这些变型和相似的设置。

Claims (15)

1.一种熔丝结构，包括：
含金属导电带，其置于半导体衬底的一部分上，其中该带沿着第一方向延伸且具有均匀线宽；
介电层，其置于该半导体衬底之上，且该介电层覆盖该带；
第一互连和第二互连，延伸通过该介电层，该第一互连和第二互连都物理且电接触该带的顶表面，该第一互连在第一界面处接触该带，且该第二互连在第二界面处接触该带；
第一布线结构，其形成在该介电层之上，且与该第一互连电接触；以及
第二布线结构，其形成在该介电层之上，且与该第二互连电接触，
其中该带的该顶表面包括无硅材料，且其中该第二界面的面积足够小，以便预先选择的电流应用可在该第二界面处产生电迁移。
2.如权利要求1的熔丝结构，其中该第一和第二布线结构沿着与该带延伸的方向平行的方向延伸。
3.如权利要求1的熔丝结构，其中该第一和第二布线结构沿着与该带延伸的方向垂直的方向延伸。
4.如权利要求1的熔丝结构，其中该第二界面的面积约为1-1×10-4μm2。
5.如权利要求1的熔丝结构，其中预先选择的电流在该第二界面处生成的电流密度约为0.1-100A/μm2。
6.如权利要求5的熔丝结构，其中该第一布线结构和该第二布线结构包括铜。
7.如权利要求1要求的熔丝结构，其中该带包括选自由钨(W)、铝(Al)、银(Ag)和金(Au)构成的组中的一种金属。
8.如权利要求1要求的熔丝结构，其中该第一互连和该第二互连包括选自由钨(W)、铝(Al)、银(Ag)和金(Au)构成的组中的一种金属。
9.如权利要求1要求的熔丝结构，其中该带包括叠层。
10.一种制造熔丝结构的方法，该方法包括：
在半导体衬底的一部分上沉积含金属导电材料的带，该带沿着第一方向延伸且具有均匀线宽；
在该半导体衬底上沉积介电层，该介电层覆盖该带；
在该介电层中形成第一通孔和第二通孔，该第一通孔和第二通孔延伸到该带的顶表面；
在该第一和第二通孔中沉积导电材料，以在该第一通孔中形成第一互连，其在第一界面处接触该带的该顶表面，以及在该第二通孔中形成第二互连，其在第二界面处接触该带的该顶表面；以及
在该电介质的顶部上形成第一和第二布线结构，其中该第一布线结构与该第一互连电接触，且该第二布线结构与该第二互连电接触，
其中该带的该顶表面包括无硅导电材料。
11.如权利要求10的方法，其中该第一互连和该第二互连包括选自由钨(W)、铝(Al)、银(Ag)和金(Au)构成的组中的一种金属。
12.如权利要求10的方法，其中该带包括选自由钨(W)、铝(Al)、银(Ag)和金(Au)构成的组中的一种金属。
13.如权利要求10的方法，其中在该第一和第二通孔中沉积导电材料的步骤包括沉积阻挡层。
14.如权利要求10的方法，其中该第一互连和该第二互连包括铜。
15.如权利要求10的方法，其中在该第一和第二通孔中沉积导电材料和在该电介质的顶部上形成第一和第二布线结构的步骤是以双镶嵌工艺的方式实施的。
CN200910207119A 2008-11-13 2009-10-23 用于集成电路器件的熔丝结构 Pending CN101740543A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/270,717 US20100117190A1 (en) 2008-11-13 2008-11-13 Fuse structure for intergrated circuit devices
US12/270,717 2008-11-13

Publications (1)

Publication Number Publication Date
CN101740543A true CN101740543A (zh) 2010-06-16

Family

ID=42164428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910207119A Pending CN101740543A (zh) 2008-11-13 2009-10-23 用于集成电路器件的熔丝结构

Country Status (5)

Country Link
US (1) US20100117190A1 (zh)
JP (1) JP2010118646A (zh)
KR (1) KR101151302B1 (zh)
CN (1) CN101740543A (zh)
TW (1) TWI453888B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312185B2 (en) 2014-05-06 2016-04-12 International Business Machines Corporation Formation of metal resistor and e-fuse
CN109326576A (zh) * 2017-07-31 2019-02-12 格芯公司 互连结构

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959267B2 (ja) 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
US8610243B2 (en) * 2011-12-09 2013-12-17 Globalfoundries Inc. Metal e-fuse with intermetallic compound programming mechanism and methods of making same
JP6044294B2 (ja) * 2012-11-19 2016-12-14 富士通セミコンダクター株式会社 半導体装置、半導体装置の製造方法およびヒューズ切断方法
US9024411B2 (en) 2013-08-12 2015-05-05 International Business Machines Corporation Conductor with sub-lithographic self-aligned 3D confinement
KR20150032609A (ko) 2013-09-16 2015-03-27 삼성전자주식회사 퓨즈 구조물 및 그 블로잉 방법
WO2015183906A1 (en) 2014-05-28 2015-12-03 Massachusetts Institute Of Technology Fuse-protected electronic photodiode array
US10366921B2 (en) * 2014-08-15 2019-07-30 United Microelectronics Corp. Integrated circuit structure including fuse and method thereof
US10510688B2 (en) 2015-10-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Via rail solution for high power electromigration
US10784195B2 (en) 2018-04-23 2020-09-22 Globalfoundries Inc. Electrical fuse formation during a multiple patterning process
WO2019221705A1 (en) 2018-05-15 2019-11-21 Hewlett-Packard Development Company, L.P. Fluidic die with monitoring circuit fault protection
US20230163068A1 (en) * 2021-11-24 2023-05-25 Nanya Technology Corporation Semiconductor structure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898603A (en) * 1969-07-30 1975-08-05 Westinghouse Electric Corp Integrated circuit wafers containing links that are electrically programmable without joule-heating melting, and methods of making and programming the same
JPH01143234A (ja) * 1987-11-27 1989-06-05 Nec Corp 半導体装置
JPH065707A (ja) * 1992-06-22 1994-01-14 Oki Electric Ind Co Ltd 半導体集積回路用ヒューズ
CN1037039C (zh) * 1993-05-14 1998-01-14 清川镀金工业有限公司 具有保险丝功能的金属膜电阻器及其制造方法
DE19704097A1 (de) * 1997-02-04 1998-08-06 Wickmann Werke Gmbh Elektrisches Sicherungselement
US6294453B1 (en) * 1998-05-07 2001-09-25 International Business Machines Corp. Micro fusible link for semiconductor devices and method of manufacture
US6525397B1 (en) * 1999-08-17 2003-02-25 National Semiconductor Corporation Extended drain MOSFET for programming an integrated fuse element to high resistance in low voltage process technology
US6368902B1 (en) * 2000-05-30 2002-04-09 International Business Machines Corporation Enhanced efuses by the local degradation of the fuse link
ATE442666T1 (de) * 2000-11-30 2009-09-15 Texas Instruments Inc Optimiertes verfahren zur herstellung einer metallsicherung in einer halbleitervorrichtung
US6555458B1 (en) * 2002-01-14 2003-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Fabricating an electrical metal fuse
US6661330B1 (en) * 2002-07-23 2003-12-09 Texas Instruments Incorporated Electrical fuse for semiconductor integrated circuits
JP2004186590A (ja) * 2002-12-05 2004-07-02 Yamaha Corp 半導体装置及びその製造方法
JP2005109116A (ja) * 2003-09-30 2005-04-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
JP4480649B2 (ja) * 2005-09-05 2010-06-16 富士通マイクロエレクトロニクス株式会社 ヒューズ素子及びその切断方法
JP4825559B2 (ja) * 2006-03-27 2011-11-30 富士通セミコンダクター株式会社 半導体装置
JP4861051B2 (ja) * 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
US7732893B2 (en) * 2007-03-07 2010-06-08 International Business Machines Corporation Electrical fuse structure for higher post-programming resistance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312185B2 (en) 2014-05-06 2016-04-12 International Business Machines Corporation Formation of metal resistor and e-fuse
US9997411B2 (en) 2014-05-06 2018-06-12 International Business Machines Corporation Formation of metal resistor and e-fuse
CN109326576A (zh) * 2017-07-31 2019-02-12 格芯公司 互连结构
CN109326576B (zh) * 2017-07-31 2022-09-09 格芯公司 互连结构

Also Published As

Publication number Publication date
TW201019456A (en) 2010-05-16
KR101151302B1 (ko) 2012-06-08
JP2010118646A (ja) 2010-05-27
US20100117190A1 (en) 2010-05-13
KR20100054108A (ko) 2010-05-24
TWI453888B (zh) 2014-09-21

Similar Documents

Publication Publication Date Title
CN101740543A (zh) 用于集成电路器件的熔丝结构
US6661330B1 (en) Electrical fuse for semiconductor integrated circuits
EP1479106B1 (en) Fuse structure programming by electromigration of silicide enhanced by creating temperature gradient
KR101531772B1 (ko) 메탈 ｅ-퓨즈의 구조
CN101261979B (zh) 集成电路结构
US7960808B2 (en) Reprogrammable fuse structure and method
US8421186B2 (en) Electrically programmable metal fuse
CN1315166C (zh) 形成可熔断连接的方法
US20070029576A1 (en) Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same
US8101505B2 (en) Programmable electrical fuse
US20090261450A1 (en) Electrical Fuse Structure and Method
US7301216B2 (en) Fuse structure
US20090243032A1 (en) Electrical fuse structure
JPH0722513A (ja) 半導体装置及びその製造方法
US8723291B2 (en) Semiconductor integrated circuit
US20140203396A1 (en) Electrical Fuse Structure and Method of Formation
US5827759A (en) Method of manufacturing a fuse structure
US20060226507A1 (en) Fuse structure having a tortuous metal fuse line
JP4995512B2 (ja) 半導体装置
US6372556B1 (en) Semiconductor device having a fuse and fabricating method therefor
KR20070081640A (ko) 반도체 소자 및 그 제조 방법
US20060258121A1 (en) Method of blowing the fuse structure
WO2021180124A1 (zh) 半导体结构及其形成方法、熔丝阵列
KR101062820B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
JP2012147009A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100616