JP4995512B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4995512B2 JP4995512B2 JP2006225944A JP2006225944A JP4995512B2 JP 4995512 B2 JP4995512 B2 JP 4995512B2 JP 2006225944 A JP2006225944 A JP 2006225944A JP 2006225944 A JP2006225944 A JP 2006225944A JP 4995512 B2 JP4995512 B2 JP 4995512B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- wiring
- layer
- semiconductor device
- conductive plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明の実施の形態1にかかる半導体装置は、半導体基板の主面上に形成された複数の配線層(多層配線)のうちの中間層に配置される電気溶断型(電気切断型)のヒューズ(FUSE)を備えている。この電気溶断型のヒューズ(以下、単に「ヒューズ」という)は、その切断(溶断)/非切断(非溶断)に応じて1ビットの情報を記憶し、記憶されたデータを用いてメモリセルなどの欠陥救済に用いられるものである。本実施の形態1にかかる半導体装置は、複数のヒューズが集まってヒューズマクロが構成され、また、その周辺にはメモリセルが複数個集まって例えばマトリクス状に配置されたメモリアレイを含むメモリマクロが構成されているものである。
前記実施の形態1では、多層配線のうちの中間層において、第1のヒューズ(救済用ヒューズ)と最も近傍の配線との間と、第2のヒューズ(試験用ヒューズ)と最も近傍の配線との間とが等しい場合について説明した。本実施の形態2では、第1のヒューズと最も近傍の配線との間が、第2のヒューズと最も近傍の配線との間より近い場合について説明する。なお、その他は、前記実施の形態1と同様であるので説明は省略する。
前記実施の形態1では、平面形状が一方向に延びた直線形状のヒューズについて説明した。本実施の形態3では、平面形状が一方向に延びた後少なくとも1回折り返した形状のヒューズについて説明する。なお、その他は、前記実施の形態1と同様であるので説明は省略する。
2、3 メモリマクロ
4、4a、4b ヒューズ
5 判定回路
6 シフタ回路
7 AND回路
8a、8b フリップフロップ回路
9a、9b 電極
10a、10b 導電板
11 半導体基板
12 ゲート電極
13 ソース/ドレイン
14 ゲート絶縁膜
15a、15b、15c、15d、15e、15f 配線
16 コンタクト
17 ビア
20 配線
M1、M2、M3、M4、M5、M6 層
Q 電界効果型トランジスタ
Claims (13)
- 半導体基板と、
前記半導体基板の主面上に形成された多層配線と、
前記多層配線のうちの中間層に設けられ、電気溶断型の第1ヒューズと、
前記中間層と同層に設けられ、前記第1ヒューズと同一形状の電気溶断型の第2ヒューズと、
前記第1ヒューズの近傍であって、前記中間層の上層または下層の少なくともいずれか一方に設けられた第1導電板と、
前記第2ヒューズの近傍であって、前記中間層の上層または下層の少なくともいずれか一方に設けられた第2導電板とを有する半導体装置であって、
前記第2ヒューズと前記第2導電板との間が、前記第1ヒューズと前記第1導電板との間より近いことを特徴とする半導体装置。 - 前記中間層に設けられ、前記第1ヒューズに最も近傍の第1配線と、
前記中間層に設けられ、前記第2ヒューズに最も近傍であって、電気的に独立した第2配線とを有し、
前記第2ヒューズと前記第2配線との間が、前記第1ヒューズと前記第1配線との間より近いことを特徴とする請求項1記載の半導体装置。 - 前記第1ヒューズ、前記第2ヒューズ、前記第1配線および前記第2配線は、CMP法を用いて同時に形成されていることを特徴とする請求項2記載の半導体装置。
- 前記中間層において、
前記第1ヒューズが複数並べられて列をなしており、
前記第2ヒューズが前記列の端に配置されていることを特徴とする請求項2記載の半導体装置。 - 前記第1ヒューズおよび前記第2ヒューズは、平面形状が一方向に延びた形状であることを特徴とする請求項1記載の半導体装置。
- 前記第1ヒューズおよび前記第2ヒューズは、平面形状が一方向に延びた後少なくとも1回折り返した形状であることを特徴とする請求項1記載の半導体装置。
- 半導体基板と、
前記半導体基板の主面上に形成された多層配線と、
前記多層配線のうちの中間層に設けられ、電気溶断型の第1ヒューズと、
前記中間層と同層に設けられ、前記第1ヒューズと同一形状の電気溶断型の第2ヒューズと、
前記第1ヒューズの近傍であって、前記中間層の上層および下層に設けられた一対の第1導電板と、
前記第2ヒューズの近傍であって、前記中間層の上層および下層に設けられた一対の第2導電板とを有する半導体装置であって、
前記第2ヒューズと前記第2導電板との間が、前記第1ヒューズと前記第1導電板との間より近いことを特徴とする半導体装置。 - 前記中間層に設けられ、前記第1ヒューズに最も近傍の第1配線と、
前記中間層に設けられ、前記第2ヒューズに最も近傍であって、電気的に独立した第2配線とを有し、
前記第2ヒューズと前記第2配線との間が、前記第1ヒューズと前記第1配線との間より近いことを特徴とする請求項7記載の半導体装置。 - 前記第1ヒューズ、前記第2ヒューズ、前記第1配線および前記第2配線は、CMP法を用いて同時に形成されていることを特徴とする請求項8記載の半導体装置。
- 前記第1ヒューズ、前記第2ヒューズ、前記第1配線および前記第2配線は、銅を主成分としてなることを特徴とする請求項8記載の半導体装置。
- 前記中間層において、
前記第1ヒューズが複数並べられて列をなしており、
前記第2ヒューズが前記列の端に配置されていることを特徴とする請求項8記載の半導体装置。 - 前記第1ヒューズおよび前記第2ヒューズは、平面形状が一方向に延びた形状であることを特徴とする請求項7記載の半導体装置。
- 前記第1ヒューズおよび前記第2ヒューズは、平面形状が一方向に延びた後少なくとも1回折り返した形状であることを特徴とする請求項7記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006225944A JP4995512B2 (ja) | 2006-08-23 | 2006-08-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006225944A JP4995512B2 (ja) | 2006-08-23 | 2006-08-23 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012072740A Division JP5492929B2 (ja) | 2012-03-28 | 2012-03-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008053323A JP2008053323A (ja) | 2008-03-06 |
JP4995512B2 true JP4995512B2 (ja) | 2012-08-08 |
Family
ID=39237112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006225944A Expired - Fee Related JP4995512B2 (ja) | 2006-08-23 | 2006-08-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4995512B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5510862B2 (ja) * | 2009-03-10 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2010245102A (ja) * | 2009-04-01 | 2010-10-28 | Sharp Corp | 半導体装置及びその製造方法 |
JP5561668B2 (ja) * | 2009-11-16 | 2014-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5537137B2 (ja) * | 2009-12-10 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
JP5632766B2 (ja) * | 2011-02-07 | 2014-11-26 | ローム株式会社 | 半導体装置 |
WO2023276520A1 (ja) * | 2021-06-29 | 2023-01-05 | ローム株式会社 | 電子部品 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6872648B2 (en) * | 2002-09-19 | 2005-03-29 | Infineon Technologies Ag | Reduced splattering of unpassivated laser fuses |
JP4364515B2 (ja) * | 2003-01-09 | 2009-11-18 | Okiセミコンダクタ株式会社 | ヒューズレイアウト,及びトリミング方法 |
JP4795631B2 (ja) * | 2003-08-07 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2006
- 2006-08-23 JP JP2006225944A patent/JP4995512B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008053323A (ja) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10153288B2 (en) | Double metal layout for memory cells of a non-volatile memory | |
KR100748552B1 (ko) | 반도체 장치의 불량 분석을 위한 분석 구조체 및 이를이용한 불량 분석 방법 | |
KR101357759B1 (ko) | 퓨즈회로를 포함하는 반도체 집적회로 및 반도체 메모리 장치 | |
JP4995512B2 (ja) | 半導体装置 | |
JP2009117461A (ja) | アンチヒューズ素子、およびアンチヒューズ素子の設定方法 | |
KR20010108118A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
US7307880B2 (en) | One time programming memory cell using MOS device | |
JP5132162B2 (ja) | 半導体集積回路 | |
JP2007013146A (ja) | 半導体集積回路装置 | |
CN101740543A (zh) | 用于集成电路器件的熔丝结构 | |
US7888772B2 (en) | Electronic fuse having heat spreading structure | |
KR100684892B1 (ko) | 반도체 불량 분석을 위한 분석 구조체 | |
JP5596467B2 (ja) | 半導体装置及びメモリ装置への書込方法 | |
JP5492929B2 (ja) | 半導体装置の製造方法 | |
US8598680B2 (en) | Semiconductor device with electrical fuse | |
JP2003309177A (ja) | 半導体装置 | |
KR20190137004A (ko) | 이퓨즈 | |
US8759945B2 (en) | Fuse structures, e-fuses comprising fuse structures, and semiconductor devices comprising e-fuses | |
US6040614A (en) | Semiconductor integrated circuit including a capacitor and a fuse element | |
US20100140686A1 (en) | Flash memory and method of manufacturing a flash memory | |
JP2006073947A (ja) | ヒューズ構造 | |
KR100979348B1 (ko) | 반도체 소자의 퓨즈 및 그 제조 방법 | |
US7355875B2 (en) | Nonvolatile semiconductor memory device having capacitor arranged between power supplies to prevent voltage fluctuation | |
KR100495911B1 (ko) | 캐패시터용 접착층을 안티퓨즈로 이용한 반도체 메모리 장치 | |
KR100583130B1 (ko) | 불휘발성 강유전체 메모리의 웨이퍼 레벨 번인 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090804 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |