JP5132162B2 - 半導体集積回路 - Google Patents

Description

本発明は、半導体集積回路に係る発明であって、特に、ヒューズを備える半導体集積回路に関するものである。

半導体集積回路においてヒューズを設けることで、ヒューズを切断して抵抗の値を調整したり、不良素子を正常素子に置き換える等の救済処理が行われていた。そして、従来救済処理に用いるヒューズとして、外部からのレーザ光照射により切断するレーザヒューズが一般に用いられていた。

しかし、レーザヒューズは、外部からレーザ照射しヒューズ切断するため、モールド後に救済処理を行うことは不可能であった。また、メモリやＳＯＣ（System On a Chip）においてメモリ容量が大容量化していることやＳＩＰ（System in Package）を利用することから、歩留を早期に向上させるためにはモールド後に救済処理が必要となってきている。ただ、レーザヒューズでは外部からのレーザ照射により切断するため、ベアウエハ上でしか救済処理を行うことができなかった。

そのため、ウエハ上は勿論のこと、モールド後やオンサイトでも救済が可能な、電流を流して切断する電気ヒューズが半導体集積回路に用いられている。また、レーザヒューズでは外部からレーザ照射することで切断するため、トリミング専用装置と救済処理工程が必要であったが、電気ヒューズではテスタを用いてテスト直後にトリミング可能なため、新たにトリミング装置や救済処理工程が必要ない。この電気ヒューズについては、特許文献１又は特許文献２に記載されている。

特開２００５−３９２２０号公報 特開２００５−５７１８６号公報

電気ヒューズを半導体集積回路に用いる場合、電気ヒューズを含む救済回路の面積をできる限り最小化する必要がある。特に、電気ヒューズの切断に必要な電流を生成するために電源回路が必要であり、この電源回路の面積をできる限り最小化するには、切断に必要な電流を最小化する必要がある。

また、電気ヒューズを切断した場合、切断部からクラックが発生したり、切断部の配線材料が飛散して周辺部を汚染し、半導体集積回路の信頼性を低下させる問題がある。

そこで、本発明は、電気ヒューズを用いて、信頼性の高い救済処理が行える半導体集積回路を提供することを目的とする。

本発明に係る第一の側面の解決手段は、所定の電流値以上を流すことで切断されるヒューズ配線と、ヒューズ配線の一方に接続された第一電極パッドと、ヒューズ配線の他方に接続された第二電極パッドと、第一電極パッドに接続される複数の第一プラグと、第二電極パッドに接続される複数の第二プラグとを有し、第一電極パッドの複数の第一プラグの全接続断面積は、第二電極パッドの複数の第二プラグの全接続断面積と同じであり、各第一プラグの一端は第一電極パッドに接続され、各第一プラグの他端は第一電源電圧が供給され、各第二プラグの一端は第二電極パッドに接続され、各第二プラグの他端は第二電源電圧が供給され、ヒューズ配線、第一電極パッド、および第二電極パッドは同じ配線層内に形成され、ヒューズ配線、第一電極パッド、第二電極パッド、複数の第一プラグ、及び複数の第二プラグは銅材料を含有している。
そして、ヒューズ配線の周辺に形成された絶縁層を介してヒューズ配線の上層に汚濁防止層が形成されている。また、絶縁層を介してヒューズ配線の側面に汚濁防止層に接続され、ヒューズ配線を取り囲む第一ビア配線対が形成されている。また、第一ビア配線対が取り囲まれるように、第一ビア配線対の外側に第二ビア配線対が形成されている。また、第一電極パッドは、第一ビア配線対に接続され、かつ、第二ビア配線対とは第一電極パッドと同層の配線層内において接続されないように形成されている。また、第二電極パッドは、第二ビア配線対に接続され、かつ、第一ビア配線対とは第二電極パッドと同層の配線層内において接続されないように形成されている。
本発明に係る第二の側面の解決手段は、所定の電流値以上を流すことで切断されるヒューズ配線と、ヒューズ配線の一方に接続された第一電極パッドと、ヒューズ配線の他方に接続された第二電極パッドと、第一電極パッドに接続される複数の第一プラグと、第二電極パッドに接続される複数の第二プラグとを有し、各第一プラグの断面積は各第二プラグの断面積と同じであり、第二プラグの数は第一プラグの数と同じであり、各第一プラグの一端は第一電極パッドに接続され、各第一プラグの他端は第一電源電圧が供給され、各第二プラグの一端は第二電極パッドに接続され、各第二プラグの他端は第二電源電圧が供給され、ヒューズ配線、第一電極パッド、および第二電極パッドは同じ配線層内に形成され、ヒューズ配線、第一電極パッド、第二電極パッド、複数の第一プラグ、及び複数の第二プラグは銅材料を含有している。
そして、ヒューズ配線の周辺に形成された絶縁層を介してヒューズ配線の上層に汚濁防止層が形成されている。また、絶縁層を介してヒューズ配線の側面に汚濁防止層に接続され、ヒューズ配線を取り囲む第一ビア配線対が形成されている。また、第一ビア配線対が取り囲まれるように、第一ビア配線対の外側に第二ビア配線対が形成されている。また、第一電極パッドは、第一ビア配線対に接続され、かつ、第二ビア配線対とは第一電極パッドと同層の配線層内において接続されないように形成されている。また、第二電極パッドは、第二ビア配線対に接続され、かつ、第一ビア配線対とは第二電極パッドと同層の配線層内において接続されないように形成されている。

本発明に記載の半導体集積回路は、汚染防止層と接続してヒューズ配線を囲む一対の第１ビア配線と、第１ビア配線を囲むように形成される一対の第２ビア配線とを備えるので、電気ヒューズを切断した場合、切断部の配線材料が飛散して周辺部を汚染するのを防止し、半導体集積回路の信頼性を向上させる効果を有している。また、本発明に記載の半導体集積回路では、汚染防止層を配置することで、ヒューズ切断時のヒューズ配線の上下層への影響を抑えることができるので、当該上下層に配線することができ、チップサイズの縮小が可能となる。

（実施の形態１）
まず、半導体集積回路に用いる電気ヒューズの使用用途について、図１を用いて説明する。図１は、ウエハテスト（ＷＴ）１０１以降の処理を模式的に表した図である。図１において、ウエハテスト（ＷＴ）１０１後に電気ヒューズトリミング１０２を行うことで１つの工程で、テストと救済処理とを完結させることができる。一方、レーザヒューズを用いた半導体集積回路の場合、ウエハテスト（ＷＴ）１０１後に別工程のレーザトリミング１０３を行う必要があり、テストと救済処理を行うのに２つの工程が必要となる。そのため、半導体集積回路に電気ヒューズを用いることで、１工程を省略することができる。つまり、電気ヒューズとＢＩＳＴ（built in self-test）とを組み合わせることにより、セルフリペアテストを構築することが可能となりテストのコストを削減できる。

また、図１では、半導体集積回路のモールド後に行われるファイナルテスト（ＦＴ）１０４で良品、不良品を選別した場合、電気ヒューズであればビット救済処理１０５により不良品を良品化することができる。つまり、電気ヒューズを半導体集積回路に用いることでバーンイン後の救済等が可能となり、生産性が向上する。

本実施の形態に係る半導体集積回路では、配線溶断型電気ヒューズを用いている。この電気ヒューズは、これまでヒューズ配線材料として一般的にポリシリコンを利用していたが、今後メタル配線の使用頻度が増していくので、ヒューズ配線材料としてＣｕ，Ａｌ，Ｔｉ，Ｔａ等が利用されるようになる。そこで、本実施の形態では、ヒューズ配線材料としてＣｕを用いた電気ヒューズについて説明する。なお、Ｃｕ以外のヒューズ配線材料を用いても、以下に述べる効果と同等の効果を得ることができる。

図２に、本実施の形態に係る電気ヒューズの斜視図を、図３に、本実施の形態に係る電気ヒューズを含む半導体集積回路の断面図をそれぞれ示す。図２では、ヒューズ配線１の一方に電源供給用電極パッド２が接続され、他方にＧＮＤ供給用電極パッド３が接続されている。この電源供給用電極パッド２と電源回路（図示せず）とを電気的に接続するために、電源供給用電極パッド２には複数の電源供給用プラグ４が設けられている。また、ＧＮＤ供給用電極パッド３と電源回路（図示せず）とを電気的に接続するために、ＧＮＤ供給用電極パッド３には複数のＧＮＤ供給用プラグ５が設けられている。なお、ヒューズ長は、電源供給用電極パッド２からＧＮＤ供給用電極パッド３までのヒューズ配線１の長さである。

ヒューズの構造設計の観点から必要なことは 救済率１００％で、且つ切断電流を最小にする溶断型電気ヒューズの構造を設計することである。しかし、最小切断電流で安定的に切断できるヒューズ配線１は、ヒューズ幅、ヒューズ厚及び材質等に応じて異なる。なお、図２に示すヒューズ配線１では、ヒューズ幅を０．１２μｍ、ヒューズ厚を２５０ｎｍ、材質をＣｕに設定した。

また、本実施の形態に係る電気ヒューズでは、切断箇所を常にヒューズ配線１の中央部で発生させるため、電源供給用プラグ４の数とＧＮＤ供給用プラグ５の数とを同数にしている。なお、電源供給用プラグ４及びＧＮＤ供給用プラグ５の個々の断面積は同じである。これにより、電気ヒューズに電流を印加して切断する場合、電流の印加で生じるヒューズ配線１の熱が電源供給用プラグ４及びＧＮＤ供給用プラグ５から均等に逃げ、ヒューズ配線１の略中央部で切断できる。

但し、電源供給用プラグ４の数とＧＮＤ供給用プラグ５の数は、必ずしも同数に限られず、複数の電源供給用プラグ４の電源供給用電極パッド２との接触断面積の合計が、複数のＧＮＤ供給用プラグ５のＧＮＤ供給用電極パッド３との接触断面積の合計と同じであれば良い。

また、グローバル層が約１０００ｎｍ、セミグローバル層が約３５０ｎｍ、ファイン層が約２００ｎｍで構成される半導体集積回路において、本実施の形態に係る電気ヒューズは、ファイン層に形成される。なお、本実施の形態では、ファイン層を約２００ｎｍとしているが、一般的には約３００ｎｍ〜約１００ｎｍ程度の層をファイン層という。図３に示す断面図では、Ｍ１層からＭ５層に至るファイン層が図示されている。そして、ヒューズ配線１は、図３に示すＭ１層からＭ５層のどの層に形成しても良いが、本実施の形態ではＭ３層に形成している。

図３では、Ｓｉ基板６上に、ＴＥＯＳ層７を介してＭ１層からＭ５層までの配線層が形成されている。そして、各配線層間はＳｉＣＮ層で分離され、同一配線層における各配線間はＳｉＯＣで分離されている。また、図３では、図２のＡ−Ａ’面に対応するヒューズ配線１の拡大図が図示されており、この拡大図では、Ｃｕのヒューズ配線１と、絶縁膜のＳｉＯＣとの間にバリアメタル層８を設けている。このバリアメタル層８は、Ｔａ又はＴａＮで形成されている。

なお、ヒューズ配線１を切断するには、ヒューズ配線１の材料が固体から液体に変化させる必要がある。即ち、ヒューズ配線１に電流を流して、ヒューズ配線１自身の温度を最低でも当該材料の融点（材質がＣｕの場合、融点は約１１００℃）まで上昇させる必要がある。

次に、電気ヒューズのＳＥＭ（Scanning Electron Microscope）写真を図４に示す。図４では、真ん中のヒューズ配線１が切断され、当該切断部近傍に配線材料の析出部が広がっている様子が示されている。このヒューズ配線１の切断時に発生する析出部が、電源供給用電極パッド２やＧＮＤ供給用電極パッド３の近傍で発生すると、隣接する他の配線とショートするなどの悪影響を生じさせる懸念がある。そのため、本実施の形態に係る電気ヒューズでは、電源供給用電極パッド２に接続する電源供給用プラグ４の本数と、ＧＮＤ供給用電極パッド３に接続するＧＮＤ供給用プラグ５の本数とを同数にして、切断部をヒューズ配線１の中央部で起きるようにコントロールしている。

電源供給用プラグ４の本数とＧＮＤ供給用プラグ５の本数とを同数にした場合と、異なる数にした場合とで、ヒューズ配線１に生じる熱をシミュレーションする。その結果、電源供給用プラグ４の本数とＧＮＤ供給用プラグ５の本数とを同数にした場合は、異なる数にした場合に比べてヒューズ配線１内で融点以上に達する部分が短くなり、且つヒューズ配線１の中央部に融点温度以上の部分が集中することが分かった。

なお、本実施の形態に係る半導体集積回路では、図５のＳＥＭ写真に示すように複数の電気ヒューズが設けられている。図５では、電気ヒューズが横方向に複数並んでいるが、本発明はこれに限られず、縦方向に並ぶ構成であっても良い。また、図５に示す電気ヒューズの何本かは、ヒューズ配線の中央部で切断されている。

（実施の形態２）
図６に、ヒューズ配線１の切断部分のＳＥＭ写真を、図７に、ヒューズ配線１の切断部分の断面ＳＥＭ写真をそれぞれ示す。図６及び図７では、ヒューズ配線１を高電流にて切断した際、高温になったヒューズ配線１の切断部のＣｕ成分が上層酸化膜にＣｕクラックとして析出している様子を示している。なお、図７では、ＦＩＢ（Focused Ion Beam）等で、ヒューズ配線１の切断部から断面を切り出しＳＥＭ観察を行っている。

図６及び図７に示すＣｕクラックは、温度やバイアスなどのストレス印加により伸展し、半導体集積回路の信頼性に悪影響を及ぼす恐れがある。また、ヒューズ配線１の切断時に周辺に飛散したＣｕは、ヒューズの周辺に拡散し、金属汚染を招いて近傍のトランジスタの誤動作などを招く可能性がある。

そこで、本実施の形態に係る電気ヒューズでは、クラック伸展防止対策として図８乃至図１０に示すクラック伸展防止層１０を設けている。このクラック伸展防止層１０は、図９又は図１０に示すように、ヒューズ配線１の上下層（図３に示す層構造ではＭ２層及びＭ４層）にクラック進展防止層１０として幅０．１０μｍ程度の配線をヒューズ配線１の短辺に対し平行に多数配置している。つまり、クラック伸展防止層１０は、ヒューズ配線１の配線方向に対し不連続な層を形成している。また、このクラック伸展防止層１０は、配線層に形成されるためＣｕ等の配線材料で形成される。

なお、図８は、本実施の形態に係る電気ヒューズの平面図を示している。そして、図８に示す電気ヒューズのＢ−Ｂ’面での断面図が図９であり、図８に示す電気ヒューズのＣ−Ｃ’面での断面図が図１０である。また、図９及び図１０に右側に示すＭ１〜Ｍ５の記載は、図３に示す層構造と対応している。

また、本実施の形態に係る電気ヒューズでは、ヒューズ配線１のＣｕ飛散による金属汚染対策として、図８乃至図１０に示す汚染防止層１１及びビア配線１２，１３を設けている。この汚染防止層１１は、図９又は図１０に示すように、クラック伸展防止層１０のさらに上層（図３に示す層構造ではＭ５層）及びさらに下層（図３に示す層構造ではＭ１層）に板状に設けられている。そして、Ｍ５層の汚染防止層１１とＭ１層の汚染防止層１１とを繋ぎ、且つヒューズ配線１を囲むようにビア配線１２が形成されている。

さらに、本実施の形態に係る電気ヒューズでは、図８又は図９に示すように、ヒューズ配線１に対してビア配線１２の外側にビア配線１３を設けている。これにより、本実施の形態に係る電気ヒューズでは、ヒューズ配線１の水平方向に対して２重の汚染防止層を設けたことになる。なお、ビア配線１２，１３は、Ｍ５層からＭ１層に至る配線層を繋ぐ配線であり、Ｃｕ等の配線材料で形成されている。

また、本実施の形態に係る電気ヒューズでは、ビア配線１２の一端が電源供給用電極パッド２に近接し、且つビア配線１３の他端がＧＮＤ供給用電極パッド３に近接している。ここで、ビア配線１２の一端が電源供給用電極パッド２に近接するとは、ビア配線１２と電源供給用電極パッド２との間に絶縁膜を介しているが、飛散したＣｕを防げる程度に接近している状態をいう。ビア配線１３の他端がＧＮＤ供給用電極パッド３に近接するも同じである。

これにより、ヒューズ配線１の切断により飛散したＣｕは、ビア配線１２とＧＮＤ供給用電極パッド３との間を通って、ビア配線１２とビア配線１３とで挟まれた部分を通過しなければ電気ヒューズ外に出ることができなくなる。つまり、図８に示すようにビア配線１２とビア配線１３とを互い違い構造とすることで、飛散したＣｕが電気ヒューズ外に至るまでの距離を稼いで、半導体集積回路の信頼性を高めている。

なお、本実施の形態に係る電気ヒューズでは、ビア配線１２とビア配線１３とが図８のような互い違い構造をとるとしたが、本発明はこれに限られず、図８とは逆の互い違い構造（ビア配線１３の一部が絶縁膜を介して電源供給用電極パッド２に物理的に接し、且つビア配線１２の一部が絶縁膜を介してＧＮＤ供給用電極パッド３に物理的に接する）であっても良い。また、本発明では必ずしもビア配線１２とビア配線１３とが互い違い構造になる必要はなく、電源供給用電極パッド２及びＧＮＤ供給用電極パッド３にビア配線１２，１３の両端に近接していても良いし、近接していなくても良い。

次に、クラック伸展防止層１０は、図８や図１０に示したようにヒューズ配線１の配線方向に不連続な構造となっている。これは、ヒューズ配線１の切断時に、クラック伸展防止層１０との短絡による救済率低下を回避し、クラック伸展を防止できる構造とするためである。図１１に、クラック伸展防止層１０がヒューズ配線１の配線方向に連続な構造の場合を示している。図１１では、ヒューズ配線１を切断した部分に生じたクラック１４がクラック伸展防止層１０に接すると、クラック伸展防止層１０が配線方向に連続しているので切断したはずのヒューズ配線１がクラック１４及びクラック伸展防止層１０を介して導通することになる。そのため、クラック伸展防止層１０がヒューズ配線１の配線方向に連続な場合、電気ヒューズの救済率が低下することになる。

一方、図１２に、本実施の形態と同様、クラック伸展防止層１０がヒューズ配線１の配線方向に不連続な構造の場合を示している。図１２では、ヒューズ配線１を切断した部分に生じたクラック１４がクラック伸展防止層１０に接しても、クラック伸展防止層１０が配線方向に不連続なのでクラック１４及びクラック伸展防止層１０を介して導通することはない。従って、図１２に示す不連続なクラック伸展防止層１０の場合は、電気ヒューズの救済率が低下することなしに、クラック伸展を防止できる。

次に、本実施の形態に係る電気ヒューズは、図８及び図１０に示すように、クラック伸展防止層１０、汚染防止層１１及びビア配線１２と、ヒューズ配線１との距離は、少なくとも４００ｎｍ以上（ファイン層の場合は２層以上）開けている。これにより、本実施の形態に係る電気ヒューズは、救済率の低下を回避することができる。

クラック伸展防止層１０、汚染防止層１１及びビア配線１２と、ヒューズ配線１との距離について具体的に説明する。図１３は、Ｍ４層目に汚染防止層１１を設け、Ｍ３層目のヒューズ配線１との距離が２００ｎｍとした場合の電気ヒューズの断面図を示している。図１４は、Ｍ２層目に汚染防止層１１を設け、Ｍ３層目のヒューズ配線１との距離が２００ｎｍとした場合の電気ヒューズの断面図を示している。図１５は、Ｍ１及びＭ５層目に汚染防止層１１を設け、Ｍ３層目のヒューズ配線１との距離が４００ｎｍとした場合の電気ヒューズの断面図を示している。

そして、図１３乃至図１５に示した構造の電気ヒューズに対し、切断処理（切断のために所定の電流値以上の電流を印加する処理）前後のヒューズ電流を測定した結果を図１６乃至図１８にそれぞれ示す。なお、図１６乃至図１８に示す結果は、図１３乃至図１５に示した構造の電気ヒューズがそれぞれ１０００個存在し、それぞれの電気ヒューズに対し切断処理前後のヒューズ電流を測定している。そのため、図１６乃至図１８の横軸は、１〜１０００までのヒューズ番号となっている。

図１６に示す結果は、図１３に示す構造の電気ヒューズを用いた結果である。図１６の結果では、電気ヒューズの切断処理前ヒューズ電流は０．０２Ａ程度流れているが、電気ヒューズの切断処理後、ほとんどのヒューズ電流が１．０Ｅ−０７Ａ又は１．０Ｅ−０８Ａ程度であるが、１．０Ｅ−０４Ａから１．０Ｅ−０６Ａ程度にばらつくものや、１．０Ｅ−０３Ａ以上流れる切断不良のものが含まれる。つまり、図１６の結果は、Ｍ４層目の汚染防止層１１とヒューズ配線１との距離が２００ｎｍの場合、電気ヒューズでの救済率が低下することを意味している。

同様に、図１７に示す結果は、図１４に示す構造の電気ヒューズを用いた結果である。図１７の結果では、電気ヒューズの切断処理前ヒューズ電流は０．０２Ａ程度流れているが、電気ヒューズの切断処理後、ほとんどのヒューズ電流が１．０Ｅ−０７Ａ程度であるが、１．０Ｅ−０３Ａ以上流れる切断不良が含まれる。つまり、図１７に示す結果は、Ｍ２層目の汚染防止層１１とヒューズ配線１との距離が２００ｎｍの場合、電気ヒューズでの救済率が低下することを意味している。

一方、図１８に示す結果は、図１５に示す構造の電気ヒューズを用いた結果である。図１８の結果では、電気ヒューズの切断処理前ヒューズ電流は０．０２Ａ程度流れているが、電気ヒューズの切断処理後、ほとんどのヒューズ電流が１．０Ｅ−０８Ａ程度で安定している。つまり、図１８に示す結果は、Ｍ１，Ｍ５層目の汚染防止層１１とヒューズ配線１との距離が４００ｎｍの場合、電気ヒューズでの救済率が低下しないことを意味している。

図１６乃至図１８に示す結果から、汚染防止層１１がヒューズ配線１に近接しすぎると、ヒューズ配線１の切断処理時に生じる熱が汚染防止層１１を伝って逃げ、切断時ヒューズ配線１の温度が融点まで達せず切断不良が生じると考えられる。そのため、本実施の形態に係る電気ヒューズでは、印加電流を最小にして安定的に切断するために汚染防止層１１とヒューズ配線１との距離を最低４００ｎｍに保つ必要がある。

ヒューズ配線１の切断処理時に生じる熱を逃がす観点から考えると、同様にクラック伸展防止層１０やビア配線１２と、ヒューズ配線１との距離も最低４００ｎｍに保つ必要がある。これにより、本実施の形態に係る電気ヒューズは、救済率の低下を回避することができる。

なお、図１５等に示す配線層をファイン層で形成する場合は、１層が２００ｎｍ程度であるので、クラック伸展防止層１０又は汚染防止層１１をヒューズ配線１から少なくとも２層以上離して形成する必要がある。

また、本実施の形態に係る電気ヒューズでは、図８に示すようにクラック伸展防止層１０と、汚染防止層１１及びビア配線１２，１３とを設けた構成であったが、本発明はこれに限られず、配線材料の飛散による汚染防止が無視できるのであればクラック伸展防止層１０のみを設けても良い。また、本発明では、クラック伸展が無視できるのであれば、汚染防止層１１及びビア配線１２，１３のみを設けても良い。

（実施の形態３）
実施の形態２では、図１０に示すようにヒューズ配線１のＣｕ飛散による金属汚染対策として、汚染防止層１１を設けている。この汚染防止層１１は、クラック伸展防止層１０のさらに上層（図３に示す層構造ではＭ５層）及びさらに下層（図３に示す層構造ではＭ１層）に部材２０を介して板状に設けられている。

図１０に示す構造の場合、ヒューズ配線１が図１６乃至図１８に示すように電気ヒューズの特性を得るためには、ヒューズ配線１とクラック伸展防止層１０との間の部材２０及びクラック伸展防止層１０と汚染防止層１１との間の部材２０のうち少なくとも１つが絶縁されていることが前提であった。なお、部材２０の絶縁を確保する方法としては、部材２０の材料自身に絶縁材料を用いる場合に限られず、部材２０と汚染防止層１１との間等に絶縁膜を設ける構成でも良い。

一方、本実施の形態に係る電気ヒューズでは、図１９に示すように部材２０間の汚染防止層１１に切断部２１を形成している。ここで、部材２０間の汚染防止層１１とは、図中の右側の部材２０から左側の部材２０までに位置する汚染防止層１１であって、電気ヒューズとして機能するヒューズ配線１に対応する位置の汚染防止層１１をいう。

図１９に示す切断部２１は、物理的に切断されている場合に限られず、電気的に切断されていればよい。本実施の形態では、汚染防止層１１に切断部２１を設けることで、部材２０に絶縁性を持たせる必要性がなく、部材２０を図９に示したビア配線１２，１３と同じプロセスで形成することが可能となる。そのため、本実施の形態に係る電気ヒューズは、プロセスを簡略化し、コストを低減する特有の効果を有している。

また、図１９に示した切断部２１は、上層及び下層の汚染防止層１１のそれぞれに対し、左右２箇所設ける構成であったが、本発明はこれに限られず図２０に示すように各汚染防止層１１に１箇所の切断部２１を形成すればよい。図２０に示す構成では、図中右側の上層及び下層の汚染防止層１１に切断部２１が１箇所ずつ設けられている。なお、切断部２１は、上層及び下層の汚染防止層１１で同じ位置又は同じ側に設ける必要はない。

半導体集積回路に用いる電気ヒューズの使用用途を説明するブロック図である。 本発明の実施の形態１に係る電気ヒューズの斜視図である。 本発明の実施の形態１に係る半導体集積回路の断面図である。 本発明の実施の形態１に係る電気ヒューズのＳＥＭ写真である。 本発明の実施の形態１に係る電気ヒューズが複数配列したＳＥＭ写真である。 本発明の実施の形態２に係る電気ヒューズのＳＥＭ写真である。 本発明の実施の形態２に係る電気ヒューズの断面ＳＥＭ写真である。 本発明の実施の形態２に係る電気ヒューズの平面図である。 本発明の実施の形態２に係る電気ヒューズの断面図である。 本発明の実施の形態２に係る電気ヒューズの断面図である。 本発明の実施の形態２に係る電気ヒューズのクラック伸展防止層とクラックとの関係を説明する図である。 本発明の実施の形態２に係る電気ヒューズのクラック伸展防止層とクラックとの関係を説明する図である。 本発明の実施の形態２に係る電気ヒューズの汚染防止層とヒューズ配線との距離を説明する図である。 本発明の実施の形態２に係る電気ヒューズの汚染防止層とヒューズ配線との距離を説明する図である。 本発明の実施の形態２に係る電気ヒューズの汚染防止層とヒューズ配線との距離を説明する図である。 本発明の実施の形態２に係る電気ヒューズの切断処理前後のヒューズ電流を示す図である。 本発明の実施の形態２に係る電気ヒューズの切断処理前後のヒューズ電流を示す図である。 本発明の実施の形態２に係る電気ヒューズの切断処理前後のヒューズ電流を示す図である。 本発明の実施の形態３に係る電気ヒューズの断面図である。 本発明の実施の形態３に係る電気ヒューズの断面図である。

符号の説明

１ ヒューズ配線、２ 電源供給用電極パッド、３ ＧＮＤ供給用電極パッド、４ 電源供給用プラグ、５ ＧＮＤ供給用プラグ、６ Ｓｉ基板、７ ＴＥＯＳ層、８ バリアメタル層、１０ クラック伸展防止層、１１ 汚染防止層、１２，１３ ビア配線、１４ クラック、２０ 部材、２１ 切断部、１０１ ウエハテスト、１０２ 電気ヒューズトリミング、１０３ レーザトリミング、１０４ ファイナルテスト、１０５ ビット救済処理。

Claims (14)

1. 所定の電流値以上を流すことで切断されるヒューズ配線と、
   前記ヒューズ配線の一方に接続された第一電極パッドと、
   前記ヒューズ配線の他方に接続された第二電極パッドと、
   前記第一電極パッドに接続される複数の第一プラグと、
   前記第二電極パッドに接続される複数の第二プラグとを有し、
   前記第一電極パッドの前記複数の第一プラグの全接続断面積は、前記第二電極パッドの前記複数の第二プラグの全接続断面積と同じであり、
   各前記第一プラグの一端は前記第一電極パッドに接続され、各前記第一プラグの他端は第一電源電圧が供給され、
   各前記第二プラグの一端は前記第二電極パッドに接続され、各前記第二プラグの他端は第二電源電圧が供給され、
   前記ヒューズ配線、前記第一電極パッド、および前記第二電極パッドは同じ配線層内に形成され、
   前記ヒューズ配線、前記第一電極パッド、前記第二電極パッド、前記複数の第一プラグ、及び前記複数の第二プラグは銅材料を含有し、
   前記ヒューズ配線の周辺に形成された絶縁層を介して前記ヒューズ配線の上層に汚濁防止層が形成され、
   前記絶縁層を介して前記ヒューズ配線の側面に前記汚濁防止層に接続され、前記ヒューズ配線を取り囲む第一ビア配線対が形成され、
   前記第一ビア配線対が取り囲まれるように、前記第一ビア配線対の外側に第二ビア配線対が形成され、
   前記第一電極パッドは、前記第一ビア配線対に接続され、かつ、前記第二ビア配線対とは前記第一電極パッドと同層の配線層内において接続されないように形成され、
   前記第二電極パッドは、前記第二ビア配線対に接続され、かつ、前記第一ビア配線対とは前記第二電極パッドと同層の配線層内において接続されないように形成されている半導体集積回路。
2. 請求項１に記載の半導体集積回路であって、
   各前記第一プラグの他端は、各前記第一プラグの他端に前記第一電源電圧を供給する第一電源回路に電気的に接続されており、
   各前記第二プラグの他端は、各前記第二プラグの他端に前記第二電源電圧を供給する第二電源回路に電気的に接続されている半導体集積回路。
3. 請求項１または請求項２に記載の半導体集積回路であって、
   前記ヒューズ配線は、ファイン層に形成される半導体集積回路。
4. 請求項１に記載の半導体集積回路であって、
   前記汚濁防止層及び前記第一ビア配線と、前記ヒューズ配線との間の距離を４００ｎｍ以上確保する半導体集積回路。
5. 請求項１に記載の半導体集積回路であって、
   前記汚濁防止層と前記ヒューズ配線との間の距離を少なくともファイン層２層分設ける半導体集積回路。
6. 請求項１に記載の半導体集積回路であって、
   前記ヒューズ配線の配線方向に配置され、各々が互いに絶縁され、各々が前記ヒューズ配線の配線方向と垂直な方向に延び、各々が前記ヒューズ配線と前記汚濁防止層との間に前記絶縁層を介して前記ヒューズ配線の上層に形成された複数のクラック伸展防止層を更に備える半導体集積回路。
7. 請求項１に記載の半導体集積回路であって、
   前記汚濁防止層は、電気ヒューズとして機能する前記ヒューズ配線に対応する位置に少なくとも一箇所電気的に切断された部分を有する半導体集積回路。
8. 所定の電流値以上を流すことで切断されるヒューズ配線と、
   前記ヒューズ配線の一方に接続された第一電極パッドと、
   前記ヒューズ配線の他方に接続された第二電極パッドと、
   前記第一電極パッドに接続される複数の第一プラグと、
   前記第二電極パッドに接続される複数の第二プラグとを有し、
   各前記第一プラグの断面積は各前記第二プラグの断面積と同じであり、前記第二プラグの数は前記第一プラグの数と同じであり、
   各前記第一プラグの一端は前記第一電極パッドに接続され、各前記第一プラグの他端は第一電源電圧が供給され、
   各前記第二プラグの一端は前記第二電極パッドに接続され、各前記第二プラグの他端は第二電源電圧が供給され、
   前記ヒューズ配線、前記第一電極パッド、および前記第二電極パッドは同じ配線層内に形成され、
   前記ヒューズ配線、前記第一電極パッド、前記第二電極パッド、前記複数の第一プラグ、及び前記複数の第二プラグは銅材料を含有し、
   前記ヒューズ配線の周辺に形成された絶縁層を介して前記ヒューズ配線の上層に汚濁防止層が形成され、
   前記絶縁層を介して前記ヒューズ配線の側面に前記汚濁防止層に接続され、前記ヒューズ配線を取り囲む第一ビア配線対が形成され、
   前記第一ビア配線対が取り囲まれるように、前記第一ビア配線対の外側に第二ビア配線対が形成され、
   前記第一電極パッドは、前記第一ビア配線対に接続され、かつ、前記第二ビア配線対とは前記第一電極パッドと同層の配線層内において接続されないように形成され、
   前記第二電極パッドは、前記第二ビア配線対に接続され、かつ、前記第一ビア配線対とは前記第二電極パッドと同層の配線層内において接続されないように形成されている半導体集積回路。
9. 請求項８に記載の半導体集積回路であって、
   前記汚濁防止層及び前記第一ビア配線と、前記ヒューズ配線との間の距離を４００ｎｍ以上確保する半導体集積回路。
10. 請求項８に記載の半導体集積回路であって、
    前記汚濁防止層と前記ヒューズ配線との間の距離を少なくともファイン層２層分設ける半導体集積回路。
11. 請求項８に記載の半導体集積回路であって、
    前記ヒューズ配線の配線方向に配置され、各々が互いに絶縁され、各々が前記ヒューズ配線の配線方向と垂直な方向に延び、各々が前記ヒューズ配線と前記汚濁防止層との間に前記絶縁層を介して前記ヒューズ配線の上層に形成された複数のクラック伸展防止層を更に備える半導体集積回路。
12. 請求項８に記載の半導体集積回路であって、
    前記汚濁防止層は、電気ヒューズとして機能する前記ヒューズ配線に対応する位置に少なくとも一箇所電気的に切断された部分を有する半導体集積回路。
13. 請求項８に記載の半導体集積回路であって、
    各前記第一プラグの他端は、各前記第一プラグの他端に前記第一電源電圧を供給する第一電源回路に電気的に接続されており、
    各前記第二プラグの他端は、各前記第二プラグの他端に前記第二電源電圧を供給する第二電源回路に電気的に接続されている半導体集積回路。
14. 請求項８に記載の半導体集積回路であって、
    前記ヒューズ配線はファイン層に形成されている半導体集積回路。