JP2022011453A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2022011453A JP2022011453A JP2020112606A JP2020112606A JP2022011453A JP 2022011453 A JP2022011453 A JP 2022011453A JP 2020112606 A JP2020112606 A JP 2020112606A JP 2020112606 A JP2020112606 A JP 2020112606A JP 2022011453 A JP2022011453 A JP 2022011453A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- rewiring
- active element
- sub
- forming surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000007689 inspection Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 230000002950 deficient Effects 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 5
- 238000004458 analytical method Methods 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000002144 chemical decomposition reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】薬液分解で再配線が溶けてしまっても、不良品解析を容易に行うことができると共に、半導体装置を提供する。【解決手段】シリコン基板の回路形成面１０に形成された能動素子１１と、回路形成面１０上の再配線層２０に形成され、能動素子１１に接続された再配線２２と、回路形成面１０に再配線２２と並列に形成されたサブ配線１２と、を具備し、サブ配線１２には、シリーズ抵抗Ｒ１が形成されている。シリーズ抵抗Ｒ１の抵抗値は、再配線２２がオープン状態で、出荷検査としてサブ配線１２経由で能動素子１１のインピーダンス検査を行った際に、規格外となる値に設定されている。この構成により、メインの再配線２２がオープンになっている場合には、能動素子１１のインピーダンス検査によって、リジェクトすることができる。【選択図】図２
Description
本発明は、大電流を流す大電流配線を有する半導体装置に関する。
ＭＩＣ（monolithic integrated circuit：モノリシック集積回路）の大規模化・高集積化に伴って、ＭＩＣ上に積み重ねた再配線が多く利用されている（例えば、特許文献１参照）。図６（ａ）に示すように、ＭＩＣ上の再配線を配線領域として活用することで、本来、図６（ｂ）に示すように、ＭＩＣ上のＴＯＰメタルで構成するはずの大電流配線領域を確保する必要がなくなるため、チップサイズシュリンク効果をもたらすことができる（例えば、特許文献１参照）。
しかしながら、図７（ａ）に示すように、配線をＭＩＣ上の再配線のみで構成した場合、その後の不良品解析等で薬液分解を行うと、図７（ｂ）に示すように、再配線部が溶けてしまい、配線がなくなってしまう。従って、ＭＩＣ単体の特性解析に際し、別途プロービングで電極を取り出すことが必要となり、不良品解析が困難なものとなってしまうという問題点があった。
本発明は、薬液分解で再配線が溶けてしまっても、不良品解析を容易に行うことができる半導体装置を提供することにある。
本発明の半導体装置は、シリコン基板の回路形成面に形成された能動素子と、前記回路形成面上の再配線層に形成され、前記能動素子に接続された再配線と、前記回路形成面に前記再配線と並列に形成されたサブ配線と、を具備し、前記サブ配線には、シリーズ抵抗が形成されていることを特徴とする。
本発明によれば、薬液分解で再配線が溶けてしまっても、サブ配線によって不良品解析を容易に行うことができると共に、メインの再配線がオープンになっている場合にも、リジェクトできるという効果を奏する。
以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。
本実施の形態の半導体装置１は、ＭＩＣ（monolithic integrated circuit：モノリシック集積回路）であり、図１及び図２を参照すると、シリコン基板（半導体基板）の回路形成面１０に形成された能動素子１１と、回路形成面１０上の再配線層２０に形成されたパッド（ＰＡＤ）２１とを備えている。そして、能動素子１１とパッド（ＰＡＤ）２１とを接続する配線として、再配線層２０に形成された再配線２２と、回路形成面１０に形成されたサブ配線１２とを備えている。
能動素子１１は、供給された電力で増幅等の能動動作を行う素子である。本実施の形態において、能動素子１１は、スイッチング素子でドライブ対象に供給する電流をＯＮ／ＯＦＦするドライブ回路である。以下、能動素子１１がドライブ対象に供給する電流をＯＮ／ＯＦＦする動作を基本ＯＮ／ＯＦＦ動作と称す。
再配線層２０は、回路形成面１０上にポリイミド等の絶縁基材で構成された図示しない絶縁層を介して積み重ねられた銅（Ｃｕ）等のメタル層である。本実施の形態では、再配線層２０に、パッド２１と、再配線２２とが形成されている。
再配線２２の一端は、層間配線であるコンタクト３１を介して能動素子１１の大電流を流すノードと接続されている。そして、再配線２２の他端は、同じ再配線層２０に形成されたパッド２１に接続されている。これにより、回路形成面１０に形成された配線を介すことなく、再配線２２によって能動素子１１とパッド２１とが接続される。
サブ配線１２の一端は、能動素子１１の大電流を流すノードに接続されている。サブ配線１２の他端は、層間配線であるコンタクト３２を介してパッド２１に接続されている。
サブ配線１２は、薬液分解後に再配線２２が溶けてしまっても、半導体装置１の単体特性調査を可能にするための配線であり、あくまでもメイン配線は、電流容量十分な再配線２２である。これにより、サブ配線１２の配線電流容量は、長期信頼性まで考慮しない短時間分流せる電流容量で良い。従って、サブ配線１２は、細めの配線幅で構成され、大電流配線領域を削減し、チップサイズシュリンク効果をもたらすことができる。
しかし、サブ配線１２があることで、万が一製造不良でコンタクト３１が開口されずにメインの再配線２２がオープンになった場合や、再配線２２が断線してしまった場合でも、出荷検査でリジェクトされなくなってしまう。この場合、サブ的に形成されたサブ配線１２だけでは電流容量が不十分であるため、経年劣化でいずれ焼き切れてオープンとなり動作停止故障を引き起こす恐れがある。
そこで、本実施の形態では、サブ配線１２には、シリーズ抵抗Ｒ１が形成されている。抵抗Ｒ１の抵抗値は、再配線２２がオープン状態で、出荷検査としてパッド２１を使用して能動素子１１のインピーダンス検査を行った際に、規格外となる値に設定されている。これにより、メインの再配線２２がオープンになっている場合には、出荷検査によってリジェクトすることができる。
図３に示すように、能動素子１１がＰｏｗｅｒＭＯＳのドライブ回路であり、能動素子１１の大電流を流す負極側ノードに層間配線であるコンタクト３１を介して再配線２２に接続され、再配線層２０に形成されたパッド２１に接続されている場合、出荷検査として、例えば、ＰｏｗｅｒＭＯＳへの出力端子Ｔ１とパッド２１との間の抵抗値を測定して最終段のシンク側ゲート抵抗Ｒ２の抵抗値が規格内か否かを検査する。
図４に示すように、シンク側ゲート抵抗Ｒ２の規格範囲が２００Ωを中心とする±ＸΩであり、想定される誤差範囲が±ＹΩである場合、（Ｘ＋Ｙ）Ωを超える抵抗値のシリーズ抵抗Ｒ１を形成する。これにより、再配線２２がオープン時には、シンク側ゲート抵抗Ｒ２にシリーズ抵抗Ｒ１が加算されることで、規格外の抵抗値が検出され、再配線２２がオープンになっている製品をリジェクトできる。例えば、シンク側ゲート抵抗Ｒ２が誤差範囲の下限の２００－ＹΩであっても、再配線２２がオープン時の検出値は、２００＋ＸΩを超えてリジェクトされることになる。
ＰｏｗｅｒＭＯＳの電源端子Ｔ２とパッド２１との間の抵抗値を測定して最終段のソース側ゲート抵抗Ｒ３とシンク側ゲート抵抗Ｒ２との合成抵抗値が規格内か否かを検査するようにしても良い。この場合、シンク側ゲート抵抗Ｒ２とソース側ゲート抵抗Ｒ３との合成抵抗（Ｒ２＋Ｒ３）の規格範囲が±Ｘ’Ωであり、想定される誤差範囲が±Ｙ’Ωである場合、シリーズ抵抗Ｒ１の抵抗値は、（Ｘ’＋Ｙ’）Ωを超える値に設定すると良い。
なお、図５に示すように、能動素子１１がＰｏｗｅｒＭＯＳのドライブ回路であり、能動素子１１の大電流を流す正極側ノードも層間配線であるコンタクト３１ａを介して再配線２２ａに接続され、再配線層２０に形成されたパッド２１ａに接続されている場合、出荷検査として、例えば、ＰｏｗｅｒＭＯＳへの出力端子Ｔ１とパッド２１ａとの間の抵抗値を測定して最終段のソース側ゲート抵抗Ｒ３の抵抗値が規格内か否かを検査する。
この場合も、再配線２２ａがオープン時には、ソース側ゲート抵抗Ｒ３に、再配線２２ａに並列に接続されたサブ配線１２ａのシリーズ抵抗Ｒ１ａが加算されることで、規格外の抵抗値が検出され、再配線２２ａがオープンになっている製品をリジェクトできる。
以上説明したように、本実施形態は、シリコン基板の回路形成面１０に形成された能動素子１１と、回路形成面１０上の再配線層２０に形成され、能動素子１１に接続された再配線２２と、回路形成面１０に再配線２２と並列に形成されたサブ配線１２と、を具備し、サブ配線１２には、シリーズ抵抗Ｒ１が形成されている。
この構成により、薬液分解で再配線２２が溶けてしまっても、サブ配線１２によって不良品解析を容易に行うことができると共に、メインの再配線２２がオープンになっている場合にも、リジェクトすることができる。
この構成により、薬液分解で再配線２２が溶けてしまっても、サブ配線１２によって不良品解析を容易に行うことができると共に、メインの再配線２２がオープンになっている場合にも、リジェクトすることができる。
さらに、本実施形態において、シリーズ抵抗Ｒ１の抵抗値は、再配線２２がオープン状態で、出荷検査としてサブ配線１２経由で能動素子１１のインピーダンス検査を行った際に、規格外となる値に設定されている。
この構成により、メインの再配線２２がオープンになっている場合には、能動素子１１のインピーダンス検査によって、リジェクトすることができる。
この構成により、メインの再配線２２がオープンになっている場合には、能動素子１１のインピーダンス検査によって、リジェクトすることができる。
さらに、本実施形態において、能動素子１１が最終段のゲート抵抗（シンク側ゲート抵抗Ｒ２、ソース側抵抗Ｒ３）を備えたドライブ回路で、ゲート抵抗の規格範囲が±ＸΩであり、想定される誤差範囲が±ＹΩである場合、シリーズ抵抗Ｒ１の抵抗値は、（Ｘ＋Ｙ）Ωを超える値に設定されている。
この構成により、ゲート抵抗が誤差範囲の下限であっても、再配線２２、２２ａがオープン時の検出値が規格外となり、リジェクトすることができる。
この構成により、ゲート抵抗が誤差範囲の下限であっても、再配線２２、２２ａがオープン時の検出値が規格外となり、リジェクトすることができる。
以上、実施形態をもとに本発明を説明した。この実施形態は例示であり、それらの各構成要素の組み合わせ等にいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
１ 半導体装置
１０ 回路形成面
１１ 能動素子
１２、１２ａ サブ配線
２０ 再配線層
２１、２１ａ パッド
２２、２２ａ 再配線
３１、３１ａ、３２、３２ａ コンタクト
Ｒ１、Ｒ１ａ シリーズ抵抗
Ｒ２ シンク側ゲート抵抗
Ｒ３ ソース側抵抗
１０ 回路形成面
１１ 能動素子
１２、１２ａ サブ配線
２０ 再配線層
２１、２１ａ パッド
２２、２２ａ 再配線
３１、３１ａ、３２、３２ａ コンタクト
Ｒ１、Ｒ１ａ シリーズ抵抗
Ｒ２ シンク側ゲート抵抗
Ｒ３ ソース側抵抗
Claims (3)
- シリコン基板の回路形成面に形成された能動素子と、
前記回路形成面上の再配線層に形成され、前記能動素子に接続された再配線と、
前記回路形成面に前記再配線と並列に形成されたサブ配線と、を具備し、
前記サブ配線には、シリーズ抵抗が形成されていることを特徴とする半導体装置。 - 前記シリーズ抵抗の抵抗値は、前記再配線がオープン状態で、出荷検査として前記サブ配線経由で前記能動素子のインピーダンス検査を行った際に、規格外となる値に設定されていることを特徴とする請求項１記載の半導体装置。
- 前記能動素子が最終段のゲート抵抗を備えたドライブ回路で、前記ゲート抵抗の規格範囲が±ＸΩであり、想定される誤差範囲が±ＹΩである場合、前記シリーズ抵抗の抵抗値は、（Ｘ＋Ｙ）Ωを超える値に設定されている
ことを特徴とする請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020112606A JP2022011453A (ja) | 2020-06-30 | 2020-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020112606A JP2022011453A (ja) | 2020-06-30 | 2020-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022011453A true JP2022011453A (ja) | 2022-01-17 |
Family
ID=80148180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020112606A Pending JP2022011453A (ja) | 2020-06-30 | 2020-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2022011453A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118229A (ja) * | 2000-10-05 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 半導体デバイス，その機能設定方法及びその評価方法 |
| JP2002257904A (ja) * | 2001-03-05 | 2002-09-11 | Sharp Corp | 半導体検査装置、半導体集積回路、及び半導体検査方法 |
| JP2004022570A (ja) * | 2002-06-12 | 2004-01-22 | Nec Electronics Corp | 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 |
| JP2016111262A (ja) * | 2014-12-09 | 2016-06-20 | パナソニックＩｐマネジメント株式会社 | 半導体装置及びその検査方法 |
| JP2019096722A (ja) * | 2017-11-22 | 2019-06-20 | 富士通株式会社 | 光モジュール |
-
2020
- 2020-06-30 JP JP2020112606A patent/JP2022011453A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118229A (ja) * | 2000-10-05 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 半導体デバイス，その機能設定方法及びその評価方法 |
| JP2002257904A (ja) * | 2001-03-05 | 2002-09-11 | Sharp Corp | 半導体検査装置、半導体集積回路、及び半導体検査方法 |
| JP2004022570A (ja) * | 2002-06-12 | 2004-01-22 | Nec Electronics Corp | 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 |
| JP2016111262A (ja) * | 2014-12-09 | 2016-06-20 | パナソニックＩｐマネジメント株式会社 | 半導体装置及びその検査方法 |
| JP2019096722A (ja) * | 2017-11-22 | 2019-06-20 | 富士通株式会社 | 光モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI601222B (zh) | 具有監控鏈與測試導線之積體電路測試結構 | |
| KR100476900B1 (ko) | 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치 | |
| JP3142801B2 (ja) | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード | |
| US8723291B2 (en) | Semiconductor integrated circuit | |
| US5739546A (en) | Semiconductor wafer | |
| US6649986B1 (en) | Semiconductor device with structure for die or dice crack detection | |
| KR20030089021A (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및그것의 제조 방법 | |
| US20040224444A1 (en) | Fuse layout and method of trimming | |
| JP4717523B2 (ja) | 半導体装置及びその製造方法 | |
| US8648592B2 (en) | Semiconductor device components and methods | |
| JP2022011453A (ja) | 半導体装置 | |
| JP2011216540A (ja) | 半導体装置及び抵抗測定方法 | |
| KR102463139B1 (ko) | 켈빈 저항 테스트 구조 및 그 제조 방법 | |
| KR20070081640A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20050285146A1 (en) | Semiconductor device, manufacturing method of the semiconductor device, and design method of the semiconductor device | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| US11579183B2 (en) | Test board and semiconductor device test system including the same | |
| US8044396B2 (en) | Semiconductor device and method of designing the same | |
| JP4114294B2 (ja) | 半導体装置およびその検査方法 | |
| JP2021174782A (ja) | 半導体装置及びその製造方法 | |
| JP2019219366A (ja) | 半導体装置 | |
| KR20230073967A (ko) | 집적 회로 칩들의 상호연결 구조물들 | |
| TW202119514A (zh) | 測試鍵結構 | |
| TW201926498A (zh) | 電子元件及其電測試方法 | |
| JPH04287944A (ja) | 半導体素子の電気特性評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240618 |