JP3142801B2 - 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード - Google Patents
半導体集積回路の検査方法、プローブカード及びバーンイン用ボードInfo
- Publication number
- JP3142801B2 JP3142801B2 JP09239281A JP23928197A JP3142801B2 JP 3142801 B2 JP3142801 B2 JP 3142801B2 JP 09239281 A JP09239281 A JP 09239281A JP 23928197 A JP23928197 A JP 23928197A JP 3142801 B2 JP3142801 B2 JP 3142801B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- voltage
- burn
- ptc element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体集積
回路素子に対して電気的特性を一括に検査する半導体集
積回路の検査方法、該検査方法に用いるプローブカー
ド、複数の半導体集積回路素子に対して一括にバーンイ
ンを行なうためのバーンイン用ボードに関する。
回路素子に対して電気的特性を一括に検査する半導体集
積回路の検査方法、該検査方法に用いるプローブカー
ド、複数の半導体集積回路素子に対して一括にバーンイ
ンを行なうためのバーンイン用ボードに関する。
【０００２】
【従来の技術】従来、半導体集積回路装置は、半導体集
積回路素子とリードフレームとがボンディングワイヤに
よって電気的に接続された後、半導体集積回路素子とリ
ードフレームのリードとが樹脂又はセラミックスにより
封止された状態で供給されて、プリント基板に実装され
る。
積回路素子とリードフレームとがボンディングワイヤに
よって電気的に接続された後、半導体集積回路素子とリ
ードフレームのリードとが樹脂又はセラミックスにより
封止された状態で供給されて、プリント基板に実装され
る。
【０００３】ところが、電子機器の小型化及び低価格化
の要求から、半導体集積回路装置を半導体ウェハから切
り出したままのベアチップ状態で回路基板に実装する方
法が開発されており、品質が保証されたベアチップを低
価格で供給することが望まれている。ベアチップに対し
て品質保証を行なうためには、一の半導体ウェハ上に形
成された複数の半導体集積回路素子に対して一括にバー
ンインを行なうことが低コスト化の点で好ましい。
の要求から、半導体集積回路装置を半導体ウェハから切
り出したままのベアチップ状態で回路基板に実装する方
法が開発されており、品質が保証されたベアチップを低
価格で供給することが望まれている。ベアチップに対し
て品質保証を行なうためには、一の半導体ウェハ上に形
成された複数の半導体集積回路素子に対して一括にバー
ンインを行なうことが低コスト化の点で好ましい。
【０００４】このため、半導体ウェハ上に形成された複
数の半導体集積回路素子の各検査用電極と接続されるプ
ローブ端子を有するコンタクタを用いて、半導体ウェハ
上に形成された複数の半導体集積回路素子に対してウェ
ハ状態で一括にバーンインを行なう検査方法が知られて
いる。この場合、複数の半導体集積回路素子の各検査用
電極に対して、電源電圧又は接地電圧を印加する必要が
あるが、複数の半導体集積回路素子の各検査用電極に電
源電圧又は接地電圧を個別に印加しようとすると、著し
く多数の配線をコンタクタ上又は半導体ウェハ上に引き
回さなければならなくなるので、現実的ではない。
数の半導体集積回路素子の各検査用電極と接続されるプ
ローブ端子を有するコンタクタを用いて、半導体ウェハ
上に形成された複数の半導体集積回路素子に対してウェ
ハ状態で一括にバーンインを行なう検査方法が知られて
いる。この場合、複数の半導体集積回路素子の各検査用
電極に対して、電源電圧又は接地電圧を印加する必要が
あるが、複数の半導体集積回路素子の各検査用電極に電
源電圧又は接地電圧を個別に印加しようとすると、著し
く多数の配線をコンタクタ上又は半導体ウェハ上に引き
回さなければならなくなるので、現実的ではない。
【０００５】そこで、コンタクタ上又は半導体ウェハ上
に、共通の電源電圧供給線又は接地電圧供給線（以下、
これらを共通の電圧供給線と総称する。）を設けてお
き、該共通の電圧供給線を介して各検査用電極に電源電
圧又は接地電圧を印加することにより、著しく多数の配
線を引き回す事態を避ける方法が提案されている。
に、共通の電源電圧供給線又は接地電圧供給線（以下、
これらを共通の電圧供給線と総称する。）を設けてお
き、該共通の電圧供給線を介して各検査用電極に電源電
圧又は接地電圧を印加することにより、著しく多数の配
線を引き回す事態を避ける方法が提案されている。
【０００６】ところが、コンタクタ上又は半導体ウェハ
上に共通の電圧供給線を設けると、内部において電気的
に短絡している不良の半導体集積回路素子が存在する
と、共通の電源電圧供給線と共通の接地電圧供給線とが
不良の半導体集積回路素子を介して短絡してしまうとい
う問題がある。
上に共通の電圧供給線を設けると、内部において電気的
に短絡している不良の半導体集積回路素子が存在する
と、共通の電源電圧供給線と共通の接地電圧供給線とが
不良の半導体集積回路素子を介して短絡してしまうとい
う問題がある。
【０００７】そこで、特開平７−１６９８０６号公報に
示されるように、バーンインを行なう前に、各半導体集
積回路素子の電気的特性の検査を行ない、該検査により
不良品と判断された半導体集積回路素子の検査用電極に
液状の溶剤を塗布した後、該液状の溶剤を硬化させて、
不良の半導体集積回路素子の検査用電極の上に不導体層
を形成し、不良の半導体集積回路素子に電流が流れない
ようにして、全ての良品の半導体集積回路素子に対して
一括にバーンインを行なう半導体集積回路の検査方法が
提案されている。
示されるように、バーンインを行なう前に、各半導体集
積回路素子の電気的特性の検査を行ない、該検査により
不良品と判断された半導体集積回路素子の検査用電極に
液状の溶剤を塗布した後、該液状の溶剤を硬化させて、
不良の半導体集積回路素子の検査用電極の上に不導体層
を形成し、不良の半導体集積回路素子に電流が流れない
ようにして、全ての良品の半導体集積回路素子に対して
一括にバーンインを行なう半導体集積回路の検査方法が
提案されている。
【０００８】
【発明が解決しようとする課題】ところが、前記従来の
半導体集積回路の検査方法は、バーンイン前の電気的特
性の検査により不良と判断された半導体集積回路素子を
バーンイン工程において排除することはできるが、バー
ンイン工程において何らかの原因により不良の半導体集
積回路素子が発生すると、他の半導体集積回路素子に対
してバーンインを行なうことができないという問題があ
る。
半導体集積回路の検査方法は、バーンイン前の電気的特
性の検査により不良と判断された半導体集積回路素子を
バーンイン工程において排除することはできるが、バー
ンイン工程において何らかの原因により不良の半導体集
積回路素子が発生すると、他の半導体集積回路素子に対
してバーンインを行なうことができないという問題があ
る。
【０００９】例えば、バーンイン工程において何らかの
外乱によりＣＭＯＳ集積回路にラッチアップ現象が発生
し、ラッチアップ現象が発生したＣＭＯＳ集積回路に異
常電流が流れる場合がある。すなわち、ラッチアップ現
象が発生した半導体集積回路素子を介して、共通の電源
電圧線と共通の接地電圧線との間に大電流が流れるの
で、他の半導体集積回路素子に対してバーンインを行な
うことができないという問題がある。
外乱によりＣＭＯＳ集積回路にラッチアップ現象が発生
し、ラッチアップ現象が発生したＣＭＯＳ集積回路に異
常電流が流れる場合がある。すなわち、ラッチアップ現
象が発生した半導体集積回路素子を介して、共通の電源
電圧線と共通の接地電圧線との間に大電流が流れるの
で、他の半導体集積回路素子に対してバーンインを行な
うことができないという問題がある。
【００１０】また、半導体集積回路の高密度化と微細化
により、配線が複雑化していると共に配線を流れる電流
密度が大きくなっているので、バーンイン工程において
何らかの外乱により電流密度が大きくなり過ぎると、エ
レクトロマイグレーションが起こって配線が短絡したり
する場合がある。この場合にも、エレクトロマイグレー
ションが発生した半導体集積回路素子を介して、共通の
電源電圧線と共通の接地電圧線との間に大電流が流れる
ので、他の半導体集積回路素子に対してバーンインを行
なうことができないという問題がある。
により、配線が複雑化していると共に配線を流れる電流
密度が大きくなっているので、バーンイン工程において
何らかの外乱により電流密度が大きくなり過ぎると、エ
レクトロマイグレーションが起こって配線が短絡したり
する場合がある。この場合にも、エレクトロマイグレー
ションが発生した半導体集積回路素子を介して、共通の
電源電圧線と共通の接地電圧線との間に大電流が流れる
ので、他の半導体集積回路素子に対してバーンインを行
なうことができないという問題がある。
【００１１】さらに、バーンイン工程において何らかの
原因により不良の半導体集積回路素子が発生し、該不良
の半導体集積回路素子に異常に多量の電流が流れると、
該不良の半導体集積回路素子が高温になるため、不良の
半導体集積回路素子に隣接する他の良品の半導体集積回
路素子も高温になって異常動作をしてしまう。従って、
不良品の半導体集積回路素子と良品の半導体集積回路素
子とが、共通の電圧供給線に接続されていない場合でも
一の半導体ウェハ上に形成されている場合には、良品の
半導体集積回路素子に対してバーンインを行なうことが
できないという問題がある。
原因により不良の半導体集積回路素子が発生し、該不良
の半導体集積回路素子に異常に多量の電流が流れると、
該不良の半導体集積回路素子が高温になるため、不良の
半導体集積回路素子に隣接する他の良品の半導体集積回
路素子も高温になって異常動作をしてしまう。従って、
不良品の半導体集積回路素子と良品の半導体集積回路素
子とが、共通の電圧供給線に接続されていない場合でも
一の半導体ウェハ上に形成されている場合には、良品の
半導体集積回路素子に対してバーンインを行なうことが
できないという問題がある。
【００１２】そこで、一の半導体集積回路素子にラッチ
アップ現象のような可逆的短絡やエレクトロマイグレー
ションのような不可逆的短絡が起きて、他の半導体集積
回路素子に共通の電圧供給線から電圧を印加することが
できなくなる事態、又は、異常発熱した不良の半導体集
積回路素子と同一の半導体ウェハ上に隣接して形成され
ている良品の半導体集積回路素子に対して電気的特性の
検査をできなくなる事態を回避するために、電圧供給線
と半導体集積回路素子の検査用電極との間にフューズを
挿入することにより、電圧供給線と不良の半導体集積回
路素子との電気的接続を遮断することが考慮される。
アップ現象のような可逆的短絡やエレクトロマイグレー
ションのような不可逆的短絡が起きて、他の半導体集積
回路素子に共通の電圧供給線から電圧を印加することが
できなくなる事態、又は、異常発熱した不良の半導体集
積回路素子と同一の半導体ウェハ上に隣接して形成され
ている良品の半導体集積回路素子に対して電気的特性の
検査をできなくなる事態を回避するために、電圧供給線
と半導体集積回路素子の検査用電極との間にフューズを
挿入することにより、電圧供給線と不良の半導体集積回
路素子との電気的接続を遮断することが考慮される。
【００１３】ところが、電圧供給線と検査用電極との間
にフューズを挿入する場合には、一度不良の半導体集積
回路素子が発生すると、フューズが溶融してしまうの
で、フューズを取り替えなければならないという問題、
及び、ラッチアップ現象のような可逆的短絡が一旦起き
ると、可逆的短絡が解消した場合でも、電気的特性の検
査を行なうことができなくなってしまうという問題もあ
る。
にフューズを挿入する場合には、一度不良の半導体集積
回路素子が発生すると、フューズが溶融してしまうの
で、フューズを取り替えなければならないという問題、
及び、ラッチアップ現象のような可逆的短絡が一旦起き
ると、可逆的短絡が解消した場合でも、電気的特性の検
査を行なうことができなくなってしまうという問題もあ
る。
【００１４】前記に鑑み、本発明は、ヒューズを用いる
ことなく、一の半導体ウェハ上に形成されている複数の
半導体集積回路素子の各検査用電極に電圧を印加して行
なう電気的特性の検査を確実に行なえるようにすること
を第１の目的とし、ヒューズを用いることなく、複数の
半導体集積回路素子の各検査用電極に共通の電圧供給線
から電圧を印加して行なう電気的特性の検査を確実に行
なえるようにすることを第２の目的とする。
ことなく、一の半導体ウェハ上に形成されている複数の
半導体集積回路素子の各検査用電極に電圧を印加して行
なう電気的特性の検査を確実に行なえるようにすること
を第１の目的とし、ヒューズを用いることなく、複数の
半導体集積回路素子の各検査用電極に共通の電圧供給線
から電圧を印加して行なう電気的特性の検査を確実に行
なえるようにすることを第２の目的とする。
【００１５】
【課題を解決するための手段】前記の第１の目的を達成
するため、本発明に係る第１の半導体集積回路の検査方
法は、一の半導体ウェハ上に形成されている複数の半導
体集積回路素子の各検査用電極に電圧を印加して、複数
の半導体集積回路素子の電気的特性を一括に検査する一
括検査工程を備えた半導体集積回路の検査方法を対象と
し、一括検査工程は、複数の半導体集積回路素子の各検
査用電極に、半導体集積回路素子毎に設けられたＰＴＣ
素子を経由して電圧を印加する工程を含む。
するため、本発明に係る第１の半導体集積回路の検査方
法は、一の半導体ウェハ上に形成されている複数の半導
体集積回路素子の各検査用電極に電圧を印加して、複数
の半導体集積回路素子の電気的特性を一括に検査する一
括検査工程を備えた半導体集積回路の検査方法を対象と
し、一括検査工程は、複数の半導体集積回路素子の各検
査用電極に、半導体集積回路素子毎に設けられたＰＴＣ
素子を経由して電圧を印加する工程を含む。
【００１６】第１の半導体集積回路の検査方法による
と、複数の半導体集積回路素子の各検査用電極に、半導
体集積回路素子毎に設けられたＰＴＣ素子を経由して電
圧を印加するため、一の半導体ウェハ上に形成されてい
る複数の半導体集積回路素子のうちの一の半導体集積回
路素子が予め不良であったり一括検査工程において不良
になったりして、該不良の半導体集積回路素子に異常に
多量の電流が流れると、不良の半導体集積回路素子と対
応するＰＴＣ素子にも多量の電流が流れ、該ＰＴＣ素子
が高温になってその抵抗値が著しく上昇するため、不良
の半導体集積回路素子には電圧が印加されなくなる。
と、複数の半導体集積回路素子の各検査用電極に、半導
体集積回路素子毎に設けられたＰＴＣ素子を経由して電
圧を印加するため、一の半導体ウェハ上に形成されてい
る複数の半導体集積回路素子のうちの一の半導体集積回
路素子が予め不良であったり一括検査工程において不良
になったりして、該不良の半導体集積回路素子に異常に
多量の電流が流れると、不良の半導体集積回路素子と対
応するＰＴＣ素子にも多量の電流が流れ、該ＰＴＣ素子
が高温になってその抵抗値が著しく上昇するため、不良
の半導体集積回路素子には電圧が印加されなくなる。
【００１７】第１の半導体集積回路の検査方法におい
て、一括検査工程は、共通の電圧供給線から複数の半導
体集積回路素子の各検査用電極に電圧を印加する工程を
含むことができる。
て、一括検査工程は、共通の電圧供給線から複数の半導
体集積回路素子の各検査用電極に電圧を印加する工程を
含むことができる。
【００１８】第１の半導体集積回路の検査方法におい
て、一括検査工程はバーンイン工程を含むことができ
る。
て、一括検査工程はバーンイン工程を含むことができ
る。
【００１９】第１の半導体集積回路の検査方法におい
て、一括検査工程は、一の半導体ウェハ上に形成されて
いる複数の半導体集積回路素子に対してウェハレベルで
バーンインを行なう工程を含むことができる。
て、一括検査工程は、一の半導体ウェハ上に形成されて
いる複数の半導体集積回路素子に対してウェハレベルで
バーンインを行なう工程を含むことができる。
【００２０】第１の半導体集積回路の検査方法におい
て、ＰＴＣ素子はポリマー系ＰＴＣ素子であることが好
ましい。
て、ＰＴＣ素子はポリマー系ＰＴＣ素子であることが好
ましい。
【００２１】前記の第２の目的を達成するため、本発明
に係る第２の半導体集積回路の検査方法は、一の半導体
ウェハ上に形成されている複数の半導体集積回路素子の
各検査用電極に共通の電圧供給線から電圧を印加して、
複数の半導体集積回路素子の電気的特性を一括に検査す
る一括検査工程を備えた半導体集積回路の検査方法を対
象とし、一括検査工程は、複数の半導体集積回路素子の
各検査用電極に、複数の半導体集積回路素子が区画され
てなるブロック毎に設けられたＰＴＣ素子を経由して電
圧を印加する工程を含む。
に係る第２の半導体集積回路の検査方法は、一の半導体
ウェハ上に形成されている複数の半導体集積回路素子の
各検査用電極に共通の電圧供給線から電圧を印加して、
複数の半導体集積回路素子の電気的特性を一括に検査す
る一括検査工程を備えた半導体集積回路の検査方法を対
象とし、一括検査工程は、複数の半導体集積回路素子の
各検査用電極に、複数の半導体集積回路素子が区画され
てなるブロック毎に設けられたＰＴＣ素子を経由して電
圧を印加する工程を含む。
【００２２】第２の半導体集積回路素子の検査方法によ
ると、複数の半導体集積回路素子の各検査用電極に、ブ
ロック毎に設けられたＰＴＣ素子を経由して電圧を印加
するため、一の半導体ウェハ上に形成されている複数の
半導体集積回路素子のうちの一の半導体集積回路素子が
予め不良であったり一括検査工程において不良になった
りして異常に多量の電流が流れると、該不良の半導体集
積回路素子が含まれるブロックと対応するＰＴＣ素子に
も多量の電流が流れ、該ＰＴＣ素子が高温になってその
抵抗値が著しく上昇するため、不良の半導体集積回路素
子には電圧が印加されなくなる。
ると、複数の半導体集積回路素子の各検査用電極に、ブ
ロック毎に設けられたＰＴＣ素子を経由して電圧を印加
するため、一の半導体ウェハ上に形成されている複数の
半導体集積回路素子のうちの一の半導体集積回路素子が
予め不良であったり一括検査工程において不良になった
りして異常に多量の電流が流れると、該不良の半導体集
積回路素子が含まれるブロックと対応するＰＴＣ素子に
も多量の電流が流れ、該ＰＴＣ素子が高温になってその
抵抗値が著しく上昇するため、不良の半導体集積回路素
子には電圧が印加されなくなる。
【００２３】第２の半導体集積回路の検査方法におい
て、一括検査工程はバーンイン工程を含むことができ
る。
て、一括検査工程はバーンイン工程を含むことができ
る。
【００２４】第２の半導体集積回路の検査方法におい
て、一括検査工程は、複数のブロックを構成する各半導
体集積回路素子に対してウェハレベルでバーンインを行
なう工程を含むことができる。
て、一括検査工程は、複数のブロックを構成する各半導
体集積回路素子に対してウェハレベルでバーンインを行
なう工程を含むことができる。
【００２５】第２の半導体集積回路の検査方法におい
て、ＰＴＣ素子はポリマー系ＰＴＣ素子であることが好
ましい。
て、ＰＴＣ素子はポリマー系ＰＴＣ素子であることが好
ましい。
【００２６】前記の第２の目的を達成するため、本発明
に係る第３の半導体集積回路の検査方法は、一のバーン
イン用ボードに収納されている複数の半導体集積回路素
子の各検査用電極に共通の電圧供給線から電圧を印加し
て、複数の半導体集積回路素子に対して一括にバーンイ
ンを行なうバーンイン工程を備えた半導体集積回路の検
査方法を対象とし、バーンイン工程は、複数の半導体集
積回路素子の各検査用電極に、半導体集積回路素子毎に
設けられたＰＴＣ素子を経由して電圧を印加する工程を
含む。
に係る第３の半導体集積回路の検査方法は、一のバーン
イン用ボードに収納されている複数の半導体集積回路素
子の各検査用電極に共通の電圧供給線から電圧を印加し
て、複数の半導体集積回路素子に対して一括にバーンイ
ンを行なうバーンイン工程を備えた半導体集積回路の検
査方法を対象とし、バーンイン工程は、複数の半導体集
積回路素子の各検査用電極に、半導体集積回路素子毎に
設けられたＰＴＣ素子を経由して電圧を印加する工程を
含む。
【００２７】第３の半導体集積回路の検査方法による
と、複数の半導体集積回路素子の各検査用電極に、半導
体集積回路素子毎に設けられたＰＴＣ素子を経由して電
圧を印加するため、一のバーンイン用ボードに収納され
ている複数の半導体集積回路素子のうちの一の半導体集
積回路素子が不良になって異常に多量の電流が流れる
と、不良の半導体集積回路素子と対応するＰＴＣ素子に
も多量の電流が流れ、該ＰＴＣ素子が高温になってその
抵抗値が著しく上昇するため、不良の半導体集積回路素
子には電圧が印加されなくなる。
と、複数の半導体集積回路素子の各検査用電極に、半導
体集積回路素子毎に設けられたＰＴＣ素子を経由して電
圧を印加するため、一のバーンイン用ボードに収納され
ている複数の半導体集積回路素子のうちの一の半導体集
積回路素子が不良になって異常に多量の電流が流れる
と、不良の半導体集積回路素子と対応するＰＴＣ素子に
も多量の電流が流れ、該ＰＴＣ素子が高温になってその
抵抗値が著しく上昇するため、不良の半導体集積回路素
子には電圧が印加されなくなる。
【００２８】第３の半導体集積回路の検査方法におい
て、ＰＴＣ素子はポリマー系ＰＴＣ素子であることが好
ましい。
て、ＰＴＣ素子はポリマー系ＰＴＣ素子であることが好
ましい。
【００２９】前記の第１の目的を達成するため、本発明
に係るプローブカードは、一の半導体ウェハ上に形成さ
れている複数の半導体集積回路素子の各検査用電極に電
圧を印加して、複数の半導体集積回路素子の電気的特性
をウェハレベルで一括に検査するためのプローブカード
を対象とし、カード本体と、カード本体における複数の
半導体集積回路素子の各検査用電極と対応する位置にそ
れぞれ設けられた複数のプローブ端子と、カード本体に
設けられており、プローブ端子に電圧を供給する電圧供
給線と、カード本体における電圧供給線とプローブ端子
との間に設けられたＰＴＣ素子とを備えている。
に係るプローブカードは、一の半導体ウェハ上に形成さ
れている複数の半導体集積回路素子の各検査用電極に電
圧を印加して、複数の半導体集積回路素子の電気的特性
をウェハレベルで一括に検査するためのプローブカード
を対象とし、カード本体と、カード本体における複数の
半導体集積回路素子の各検査用電極と対応する位置にそ
れぞれ設けられた複数のプローブ端子と、カード本体に
設けられており、プローブ端子に電圧を供給する電圧供
給線と、カード本体における電圧供給線とプローブ端子
との間に設けられたＰＴＣ素子とを備えている。
【００３０】本発明のプローブカードによると、プロー
ブ端子に電圧を供給する電圧供給線とプローブ端子との
間にＰＴＣ素子が設けられているため、一の半導体ウェ
ハ上に形成されている複数の半導体集積回路素子のうち
の一の半導体集積回路素子が予め不良であったり一括検
査工程において不良になったりして異常に多量の電流が
流れると、不良の半導体集積回路素子と対応するＰＴＣ
素子にも多量の電流が流れ、該ＰＴＣ素子が高温になっ
てその抵抗値が著しく上昇するため、不良の半導体集積
回路素子には電圧が印加されなくなる。
ブ端子に電圧を供給する電圧供給線とプローブ端子との
間にＰＴＣ素子が設けられているため、一の半導体ウェ
ハ上に形成されている複数の半導体集積回路素子のうち
の一の半導体集積回路素子が予め不良であったり一括検
査工程において不良になったりして異常に多量の電流が
流れると、不良の半導体集積回路素子と対応するＰＴＣ
素子にも多量の電流が流れ、該ＰＴＣ素子が高温になっ
てその抵抗値が著しく上昇するため、不良の半導体集積
回路素子には電圧が印加されなくなる。
【００３１】本発明のプローブカードにおいて、複数の
プローブ端子はカード本体の一面に設けられ、電圧供給
線はカード本体の他面に設けられ、ＰＴＣ素子はカード
本体の他面にプローブ端子毎に設けられていることが好
ましい。
プローブ端子はカード本体の一面に設けられ、電圧供給
線はカード本体の他面に設けられ、ＰＴＣ素子はカード
本体の他面にプローブ端子毎に設けられていることが好
ましい。
【００３２】本発明のプローブカードにおいて、電圧供
給線は、複数のプローブ端子に共通に接続された共通の
電圧供給線であることが好ましい。
給線は、複数のプローブ端子に共通に接続された共通の
電圧供給線であることが好ましい。
【００３３】本発明のプローブカードにおいて、複数の
プローブ端子及び共通の電圧供給線はカード本体の一面
に設けられ、ＰＴＣ素子は、カード本体の一面の周縁部
において、複数のプローブ端子が区画されてなるブロッ
ク毎に設けられていることが好ましい。
プローブ端子及び共通の電圧供給線はカード本体の一面
に設けられ、ＰＴＣ素子は、カード本体の一面の周縁部
において、複数のプローブ端子が区画されてなるブロッ
ク毎に設けられていることが好ましい。
【００３４】本発明のプローブカードにおいて、ＰＴＣ
素子は、温度がほぼ１００℃よりも高くなると、抵抗値
が定常状態に比べて著しく増大する特性を有しているこ
とが好ましい。
素子は、温度がほぼ１００℃よりも高くなると、抵抗値
が定常状態に比べて著しく増大する特性を有しているこ
とが好ましい。
【００３５】本発明のプローブカードにおいて、ＰＴＣ
素子はポリマー系ＰＴＣ素子であることが好ましい。
素子はポリマー系ＰＴＣ素子であることが好ましい。
【００３６】前記の第２の目的を達成するため、本発明
に係るバーンイン用ボードは、ボード本体の上に載置さ
れている複数の半導体集積回路素子の各検査用電極に電
圧を印加して、複数の半導体集積回路素子に対して一括
にバーンインを行なうためのバーンイン用ボードを対象
とし、ボード本体に設けられ、複数の半導体集積回路素
子の各検査用電極と接続される複数の接続用端子と、ボ
ード本体に複数の接続用端子と共通に接続されるように
設けられ、複数の接続用端子に電圧を印加する共通の電
圧供給線と、ボード本体における共通の電圧供給線と複
数の接続用端子のそれぞれとの間に設けられた複数のＰ
ＴＣ素子とを備えている。
に係るバーンイン用ボードは、ボード本体の上に載置さ
れている複数の半導体集積回路素子の各検査用電極に電
圧を印加して、複数の半導体集積回路素子に対して一括
にバーンインを行なうためのバーンイン用ボードを対象
とし、ボード本体に設けられ、複数の半導体集積回路素
子の各検査用電極と接続される複数の接続用端子と、ボ
ード本体に複数の接続用端子と共通に接続されるように
設けられ、複数の接続用端子に電圧を印加する共通の電
圧供給線と、ボード本体における共通の電圧供給線と複
数の接続用端子のそれぞれとの間に設けられた複数のＰ
ＴＣ素子とを備えている。
【００３７】本発明のバーンイン用ボードによると、共
通の電圧供給線と複数の接続用端子のそれぞれとの間に
ＰＴＣ素子が設けられているため、一のバーンイン用ボ
ードに収納されている複数の半導体集積回路素子のうち
の一の半導体集積回路素子が不良になって短絡すると、
不良の半導体集積回路素子の検査用電極と接続されてい
る接続用端子に設けられているＰＴＣ素子に多量の電流
が流れ、高温になってその抵抗値が著しく上昇するた
め、不良の半導体集積回路素子には電圧が印加されなく
なる。
通の電圧供給線と複数の接続用端子のそれぞれとの間に
ＰＴＣ素子が設けられているため、一のバーンイン用ボ
ードに収納されている複数の半導体集積回路素子のうち
の一の半導体集積回路素子が不良になって短絡すると、
不良の半導体集積回路素子の検査用電極と接続されてい
る接続用端子に設けられているＰＴＣ素子に多量の電流
が流れ、高温になってその抵抗値が著しく上昇するた
め、不良の半導体集積回路素子には電圧が印加されなく
なる。
【００３８】本発明のバーンイン用ボードにおいて、Ｐ
ＴＣ素子はポリマー系ＰＴＣ素子であることが好まし
い。
ＴＣ素子はポリマー系ＰＴＣ素子であることが好まし
い。
【００３９】
（第１の実施形態）以下、本発明の第１の実施形態に係
るプローブカード及び該プローブカードを用いて行なう
半導体集積回路の検査方法について図１（ａ）、（ｂ）
を参照しながら説明する。
るプローブカード及び該プローブカードを用いて行なう
半導体集積回路の検査方法について図１（ａ）、（ｂ）
を参照しながら説明する。
【００４０】図１（ａ）はプローブカードの裏面の平面
構造を示し、図１（ｂ）はプローブカードの断面構造を
示している。
構造を示し、図１（ｂ）はプローブカードの断面構造を
示している。
【００４１】図１（ｂ）に示すように、半導体ウェハ１
０上には複数の半導体集積回路素子１１が形成されてお
り、各半導体集積回路素子１１には検査用電極１２が形
成されている。尚、各半導体集積回路素子１１には通
常、複数の検査用電極１２が形成されているが、図示の
都合上、図１（ｂ）においては、各半導体集積回路素子
１１に１つの検査用電極１２が形成されている場合を示
している。また、図１（ａ）における一点鎖線は、半導
体集積回路素子１１の形成領域を示している。
０上には複数の半導体集積回路素子１１が形成されてお
り、各半導体集積回路素子１１には検査用電極１２が形
成されている。尚、各半導体集積回路素子１１には通
常、複数の検査用電極１２が形成されているが、図示の
都合上、図１（ｂ）においては、各半導体集積回路素子
１１に１つの検査用電極１２が形成されている場合を示
している。また、図１（ａ）における一点鎖線は、半導
体集積回路素子１１の形成領域を示している。
【００４２】図１（ａ）、（ｂ）に示すように、プロー
ブカードを構成するカード本体２０の表面には、半導体
集積回路素子１１の各検査用電極１２と対応してプロー
ブ端子２１が形成されており、カード本体２０の裏面に
おけるプローブ端子２１と対応する部位には、ＰＴＣ
（Positive Temperature Coefficient ）素子２２がそ
れぞれ形成されている。また、カード本体２０における
プローブ端子２１が形成されている部位にはカード本体
２０を表裏方向に貫通するコンタクト２３が形成されて
おり、コンタクト２３の表面側はプローブ端子２１と接
続され、コンタクト２３の裏面側はＰＴＣ素子２２と接
続されている。
ブカードを構成するカード本体２０の表面には、半導体
集積回路素子１１の各検査用電極１２と対応してプロー
ブ端子２１が形成されており、カード本体２０の裏面に
おけるプローブ端子２１と対応する部位には、ＰＴＣ
（Positive Temperature Coefficient ）素子２２がそ
れぞれ形成されている。また、カード本体２０における
プローブ端子２１が形成されている部位にはカード本体
２０を表裏方向に貫通するコンタクト２３が形成されて
おり、コンタクト２３の表面側はプローブ端子２１と接
続され、コンタクト２３の裏面側はＰＴＣ素子２２と接
続されている。
【００４３】カード本体２０の裏面の周縁部には、外部
装置から電圧が印加される外部電極２４が形成されてい
ると共に、カード本体２０の裏面には、外部電極２４と
各ＰＴＣ素子２２とを接続する共通の電圧供給線２５が
分岐して延びている。これにより、外部電極２４に電圧
が印加されると、印加された電圧は共通の電圧供給線２
５、ＰＴＣ素子２２及びコンタクト２３を介して各プロ
ーブ端子２１に印加される。尚、共通の電圧供給線２５
としては、電源電圧を印加するための電源電圧供給線で
あってもよいし、接地電圧を印加するための接地電圧供
給線であってもよい。
装置から電圧が印加される外部電極２４が形成されてい
ると共に、カード本体２０の裏面には、外部電極２４と
各ＰＴＣ素子２２とを接続する共通の電圧供給線２５が
分岐して延びている。これにより、外部電極２４に電圧
が印加されると、印加された電圧は共通の電圧供給線２
５、ＰＴＣ素子２２及びコンタクト２３を介して各プロ
ーブ端子２１に印加される。尚、共通の電圧供給線２５
としては、電源電圧を印加するための電源電圧供給線で
あってもよいし、接地電圧を印加するための接地電圧供
給線であってもよい。
【００４４】ＰＴＣ素子２２としては、ポリマー系ＰＴ
Ｃ素子やチタン酸バリウム（ＢａＴｉＯ3 ）等よりなる
セラミック系ＰＴＣ素子等を用いることができる。
Ｃ素子やチタン酸バリウム（ＢａＴｉＯ3 ）等よりなる
セラミック系ＰＴＣ素子等を用いることができる。
【００４５】ポリマー系ＰＴＣ素子は、導電性のカーボ
ンと、ポリオレフィンやフッ素樹脂等の絶縁性のポリマ
ーとが配合されてなる抵抗素子であって、平常状態で
は、ポリマー中に分散されたカーボンが多数の導電性パ
スを形成しているので、低い固有抵抗値を有している。
ところが、平常状態から徐々に温度を上昇させると、ポ
リマーの熱膨張率はカーボンの熱膨張率よりも高いの
で、カーボンの導電性パスが次第に切断されて、緩やか
なＰＴＣ特性を示す。そして、所定温度（導電性のカー
ボンと絶縁性のポリマーとの配合割合又は絶縁性ポリマ
ーの種類を選択することにより、所望の温度を選択する
ことができる。）を過ぎると、急激にＰＴＣ効果が現わ
れる。すなわち、ポリマーの融解による数１０％にも及
ぶ体積変化がカーボンの導電性パスを次々に切断するの
で、抵抗値が数桁例えば５桁程度増大する。
ンと、ポリオレフィンやフッ素樹脂等の絶縁性のポリマ
ーとが配合されてなる抵抗素子であって、平常状態で
は、ポリマー中に分散されたカーボンが多数の導電性パ
スを形成しているので、低い固有抵抗値を有している。
ところが、平常状態から徐々に温度を上昇させると、ポ
リマーの熱膨張率はカーボンの熱膨張率よりも高いの
で、カーボンの導電性パスが次第に切断されて、緩やか
なＰＴＣ特性を示す。そして、所定温度（導電性のカー
ボンと絶縁性のポリマーとの配合割合又は絶縁性ポリマ
ーの種類を選択することにより、所望の温度を選択する
ことができる。）を過ぎると、急激にＰＴＣ効果が現わ
れる。すなわち、ポリマーの融解による数１０％にも及
ぶ体積変化がカーボンの導電性パスを次々に切断するの
で、抵抗値が数桁例えば５桁程度増大する。
【００４６】セラミック系ＰＴＣ素子は、不純物の添加
量を調整することにより、ＰＴＣ効果が現われる所定温
度を選択することができ、例えば、チタン酸バリウムよ
りなるセラミック系ＰＴＣ素子では、不純物としてＰｂ
を添加するとＰＴＣ効果が現われる所定温度を高温側に
シフトでき、Ｐｂの添加量の増加に伴って所定温度は高
温側にシフトする。
量を調整することにより、ＰＴＣ効果が現われる所定温
度を選択することができ、例えば、チタン酸バリウムよ
りなるセラミック系ＰＴＣ素子では、不純物としてＰｂ
を添加するとＰＴＣ効果が現われる所定温度を高温側に
シフトでき、Ｐｂの添加量の増加に伴って所定温度は高
温側にシフトする。
【００４７】ＰＴＣ素子に多量の電流が流れたり、ＰＴ
Ｃ素子の温度が上昇したりして、ＰＴＣ素子の抵抗値が
定常状態に比べて著しく高抵抗になる現象はトリップと
称される。定常状態ではＰＴＣ素子の抵抗値は負荷に対
して非常に低い値で安定しているが、流れる電流の量が
ＰＴＣ素子の特性によって決まる基準（トリップ電流）
を超えると、自己発熱によりＰＴＣ素子の抵抗が高くな
り、ＰＴＣ素子を流れる電流は微小に制限される。ＰＴ
Ｃ素子が一旦トリップ状態になると、ＰＴＣ素子は抵抗
値が高くなった状態で安定するため、ＰＴＣ素子はトリ
ップ状態を保持し続ける。そして、電源が切られてＰＴ
Ｃ素子の温度が元に戻るか、又は、回路の電圧が十分に
低くなる（ＰＴＣ素子の発熱量が放熱量に比べて小さく
なる）と、ＰＴＣ素子は自動的に定常状態になる。
Ｃ素子の温度が上昇したりして、ＰＴＣ素子の抵抗値が
定常状態に比べて著しく高抵抗になる現象はトリップと
称される。定常状態ではＰＴＣ素子の抵抗値は負荷に対
して非常に低い値で安定しているが、流れる電流の量が
ＰＴＣ素子の特性によって決まる基準（トリップ電流）
を超えると、自己発熱によりＰＴＣ素子の抵抗が高くな
り、ＰＴＣ素子を流れる電流は微小に制限される。ＰＴ
Ｃ素子が一旦トリップ状態になると、ＰＴＣ素子は抵抗
値が高くなった状態で安定するため、ＰＴＣ素子はトリ
ップ状態を保持し続ける。そして、電源が切られてＰＴ
Ｃ素子の温度が元に戻るか、又は、回路の電圧が十分に
低くなる（ＰＴＣ素子の発熱量が放熱量に比べて小さく
なる）と、ＰＴＣ素子は自動的に定常状態になる。
【００４８】以下、第１の実施形態に係るプローブカー
ドを用いて行なう半導体装置の検査方法について説明す
る。
ドを用いて行なう半導体装置の検査方法について説明す
る。
【００４９】まず、半導体ウェハ１０上に形成されてい
る複数の半導体集積回路素子１１の各検査用電極１２と
プローブカードの各プローブ端子２１とを接続した状態
で、プローブカードの外部電極２４に電源電圧又は接地
電圧を印加する。この場合、半導体集積回路素子１１の
基板が接地電圧に接続されるときには外部電極２４に電
源電圧を印加し、半導体集積回路素子１１の基板が電源
電圧に接続されるときには外部電極２４に接地電圧を印
加する。外部電極２４に印加された電圧は共通の電圧供
給線２５、ＰＴＣ素子２２、コンタクト２３及びプロー
ブ端子２１を介して各検査用電極１２に印加される。
る複数の半導体集積回路素子１１の各検査用電極１２と
プローブカードの各プローブ端子２１とを接続した状態
で、プローブカードの外部電極２４に電源電圧又は接地
電圧を印加する。この場合、半導体集積回路素子１１の
基板が接地電圧に接続されるときには外部電極２４に電
源電圧を印加し、半導体集積回路素子１１の基板が電源
電圧に接続されるときには外部電極２４に接地電圧を印
加する。外部電極２４に印加された電圧は共通の電圧供
給線２５、ＰＴＣ素子２２、コンタクト２３及びプロー
ブ端子２１を介して各検査用電極１２に印加される。
【００５０】次に、各検査用電極１２に電圧を印加した
状態で半導体ウェハ１０及びプローブカードをバーンイ
ンのための所定の温度下で保持する。複数の半導体集積
回路素子１１のうちのいずれかの半導体集積回路素子１
１に不良があったり又はバーンイン工程で不良が発生し
たりして不良の半導体集積回路素子１１に異常に多量の
電流が流れると、不良の半導体集積回路素子１１に接続
されているＰＴＣ素子２２にも多量の電流が流れるた
め、多量の電流が流れたＰＴＣ素子２２は高温になって
抵抗値が著しく上昇するので、不良の半導体集積回路素
子１１には電圧が印加されなくなる。
状態で半導体ウェハ１０及びプローブカードをバーンイ
ンのための所定の温度下で保持する。複数の半導体集積
回路素子１１のうちのいずれかの半導体集積回路素子１
１に不良があったり又はバーンイン工程で不良が発生し
たりして不良の半導体集積回路素子１１に異常に多量の
電流が流れると、不良の半導体集積回路素子１１に接続
されているＰＴＣ素子２２にも多量の電流が流れるた
め、多量の電流が流れたＰＴＣ素子２２は高温になって
抵抗値が著しく上昇するので、不良の半導体集積回路素
子１１には電圧が印加されなくなる。
【００５１】このため、不良の半導体集積回路素子１１
の温度上昇が阻止されるので、不良の半導体集積回路素
子１１に隣接する他の半導体集積回路素子１１が異常に
高温になってバーンインが正常に行なわれなくなる事態
が回避されると共に、不良の半導体集積回路素子１１を
介して電源電圧線と接地電圧線とが短絡し、良品の半導
体集積回路素子１１に電圧が印加されなくなる事態が回
避される。
の温度上昇が阻止されるので、不良の半導体集積回路素
子１１に隣接する他の半導体集積回路素子１１が異常に
高温になってバーンインが正常に行なわれなくなる事態
が回避されると共に、不良の半導体集積回路素子１１を
介して電源電圧線と接地電圧線とが短絡し、良品の半導
体集積回路素子１１に電圧が印加されなくなる事態が回
避される。
【００５２】また、第１の実施形態においては、複数の
プローブ端子２１をカード本体２０の表面に設け、共通
の電圧供給線２５をカード本体２１の裏面に設けたた
め、カード本体２０の裏面にスペース的に余裕ができる
ので、ＰＴＣ素子２２をカード本体２０の裏面に半導体
集積回路素子１１毎に設けることが可能になる。
プローブ端子２１をカード本体２０の表面に設け、共通
の電圧供給線２５をカード本体２１の裏面に設けたた
め、カード本体２０の裏面にスペース的に余裕ができる
ので、ＰＴＣ素子２２をカード本体２０の裏面に半導体
集積回路素子１１毎に設けることが可能になる。
【００５３】尚、第１の実施形態に係るプローブカード
を用いて行なう半導体装置の検査方法は、ウェハレベル
のバーンインに限られず、通常の電気的特性の検査であ
ってもよい。
を用いて行なう半導体装置の検査方法は、ウェハレベル
のバーンインに限られず、通常の電気的特性の検査であ
ってもよい。
【００５４】図５は、ポリマー系ＰＴＣ素子における素
子温度と素子抵抗値との関係を示しており、Ａのタイプ
は１２５℃を過ぎると急激にＰＴＣ効果が現われ、Ｂの
タイプは１６０℃を過ぎると急激にＰＴＣ効果が現われ
る。従って、Ａのタイプは１００℃程度の温度で行なわ
れるバーンインに適しており、Ｂのタイプは１５０℃程
度の温度で行なわれるバーンインに適している。
子温度と素子抵抗値との関係を示しており、Ａのタイプ
は１２５℃を過ぎると急激にＰＴＣ効果が現われ、Ｂの
タイプは１６０℃を過ぎると急激にＰＴＣ効果が現われ
る。従って、Ａのタイプは１００℃程度の温度で行なわ
れるバーンインに適しており、Ｂのタイプは１５０℃程
度の温度で行なわれるバーンインに適している。
【００５５】
【表１】
【００５６】［表１］は、ポリマー系ＰＴＣ素子、セラ
ミック系ＰＴＣ素子及びヒューズの各特性を比較したも
のである。［表１］から明らかなように、ポリマー系Ｐ
ＴＣ素子及びセラミック系ＰＴＣ素子は、抵抗値の増大
により回路を遮断する方式であって、ヒューズのように
溶融により回路を遮断する方式ではないので、回路を遮
断した後に取り替える必要がない。また、ポリマー系Ｐ
ＴＣ素子はセラミック系ＰＴＣ素子に比べて、定常時の
抵抗値が小さいと共に素子のサイズが小さいので、好ま
しい。
ミック系ＰＴＣ素子及びヒューズの各特性を比較したも
のである。［表１］から明らかなように、ポリマー系Ｐ
ＴＣ素子及びセラミック系ＰＴＣ素子は、抵抗値の増大
により回路を遮断する方式であって、ヒューズのように
溶融により回路を遮断する方式ではないので、回路を遮
断した後に取り替える必要がない。また、ポリマー系Ｐ
ＴＣ素子はセラミック系ＰＴＣ素子に比べて、定常時の
抵抗値が小さいと共に素子のサイズが小さいので、好ま
しい。
【００５７】（第２の実施形態）以下、本発明の第２の
実施形態に係るプローブカード及び該プローブカードを
用いて行なう半導体集積回路の検査方法について図２
（ａ）、（ｂ）を参照しながら説明する。
実施形態に係るプローブカード及び該プローブカードを
用いて行なう半導体集積回路の検査方法について図２
（ａ）、（ｂ）を参照しながら説明する。
【００５８】図２（ａ）はプローブカードの表面の平面
構造を示し、図２（ｂ）はプローブカードの断面構造を
示している。
構造を示し、図２（ｂ）はプローブカードの断面構造を
示している。
【００５９】図２（ｂ）に示すように、半導体ウェハ１
０上には複数の半導体集積回路素子１１が形成されてお
り、各半導体集積回路素子１１には検査用電極１２が形
成されている。尚、各半導体集積回路素子１１には通
常、複数の検査用電極１２が形成されているが、図示の
都合上、図２（ｂ）においては、各半導体集積回路素子
１１に１つの検査用電極１２が形成されている場合を示
している。また、図２（ａ）における一点鎖線は、半導
体集積回路素子１１の形成領域を示している。
０上には複数の半導体集積回路素子１１が形成されてお
り、各半導体集積回路素子１１には検査用電極１２が形
成されている。尚、各半導体集積回路素子１１には通
常、複数の検査用電極１２が形成されているが、図示の
都合上、図２（ｂ）においては、各半導体集積回路素子
１１に１つの検査用電極１２が形成されている場合を示
している。また、図２（ａ）における一点鎖線は、半導
体集積回路素子１１の形成領域を示している。
【００６０】図２（ａ）、（ｂ）に示すように、プロー
ブカードを構成するカード本体２０の表面には、半導体
集積回路素子１１の各検査用電極１２と対応してプロー
ブ端子２１が形成されている。カード本体２０の表面に
おける周縁部には、プローブ端子２１毎にＰＴＣ素子２
２が形成されていると共に、外部装置から電圧が印加さ
れる外部電極２４が形成されている。また、カード本体
２０の表面には、外部電極２４と各ＰＴＣ素子２２とを
接続する共通の電圧供給線２５が分岐して延びていると
共に、各ＰＴＣ素子２２と各プローブ端子２１とは個別
の電圧供給線２６により接続されている。これにより、
外部電極２４に電圧が印加されると、印加された電圧は
共通の電圧供給線２５、ＰＴＣ素子２２及び個別の電圧
供給線２６を介して各プローブ端子２１に印加される。
尚、共通の電圧供給線２５及び個別の電圧供給線２６と
しては、電源電圧を印加するための電源電圧供給線であ
ってもよいし、接地電圧を印加するための接地電圧供給
線であってもよい。
ブカードを構成するカード本体２０の表面には、半導体
集積回路素子１１の各検査用電極１２と対応してプロー
ブ端子２１が形成されている。カード本体２０の表面に
おける周縁部には、プローブ端子２１毎にＰＴＣ素子２
２が形成されていると共に、外部装置から電圧が印加さ
れる外部電極２４が形成されている。また、カード本体
２０の表面には、外部電極２４と各ＰＴＣ素子２２とを
接続する共通の電圧供給線２５が分岐して延びていると
共に、各ＰＴＣ素子２２と各プローブ端子２１とは個別
の電圧供給線２６により接続されている。これにより、
外部電極２４に電圧が印加されると、印加された電圧は
共通の電圧供給線２５、ＰＴＣ素子２２及び個別の電圧
供給線２６を介して各プローブ端子２１に印加される。
尚、共通の電圧供給線２５及び個別の電圧供給線２６と
しては、電源電圧を印加するための電源電圧供給線であ
ってもよいし、接地電圧を印加するための接地電圧供給
線であってもよい。
【００６１】ＰＴＣ素子２２としては、第１の実施形態
と同様、ポリマー系ＰＴＣ素子やチタン酸バリウム等よ
りなるセラミック系ＰＴＣ素子等を用いることができ
る。
と同様、ポリマー系ＰＴＣ素子やチタン酸バリウム等よ
りなるセラミック系ＰＴＣ素子等を用いることができ
る。
【００６２】以下、第２の実施形態に係るプローブカー
ドを用いて行なう半導体装置の検査方法について説明す
る。
ドを用いて行なう半導体装置の検査方法について説明す
る。
【００６３】まず、半導体ウェハ１０上に形成されてい
る複数の半導体集積回路素子１１の各検査用電極１２と
プローブカードの各プローブ端子２１とを接続した状態
で、プローブカードの外部電極２４に電源電圧又は接地
電圧を印加する。この場合、半導体集積回路素子１１の
基板が接地電圧に接続されるときには外部電極２４に電
源電圧を印加し、半導体集積回路素子１１の基板が電源
電圧に接続されるときには外部電極２４に接地電圧を印
加する。外部電極２４に印加された電圧は共通の電圧供
給線２５、ＰＴＣ素子２２、個別の電圧供給線２６及び
プローブ端子２１を介して各検査用電極１２に印加され
る。
る複数の半導体集積回路素子１１の各検査用電極１２と
プローブカードの各プローブ端子２１とを接続した状態
で、プローブカードの外部電極２４に電源電圧又は接地
電圧を印加する。この場合、半導体集積回路素子１１の
基板が接地電圧に接続されるときには外部電極２４に電
源電圧を印加し、半導体集積回路素子１１の基板が電源
電圧に接続されるときには外部電極２４に接地電圧を印
加する。外部電極２４に印加された電圧は共通の電圧供
給線２５、ＰＴＣ素子２２、個別の電圧供給線２６及び
プローブ端子２１を介して各検査用電極１２に印加され
る。
【００６４】次に、各検査用電極１２に電圧を印加した
状態で半導体ウェハ１０及びプローブカードをバーンイ
ンのための所定の温度下で保持する。複数の半導体集積
回路素子１１のうちのいずれかの半導体集積回路素子１
１に不良があったり又はバーンイン工程で不良が発生し
たりして不良の半導体集積回路素子１１に異常に多量の
電流が流れると、不良の半導体集積回路素子１１に接続
されているＰＴＣ素子２２にも多量の電流が流れるた
め、多量の電流が流れたＰＴＣ素子２２は高温になって
抵抗値が著しく上昇するので、不良の半導体集積回路素
子１１には電圧が印加されなくなる。
状態で半導体ウェハ１０及びプローブカードをバーンイ
ンのための所定の温度下で保持する。複数の半導体集積
回路素子１１のうちのいずれかの半導体集積回路素子１
１に不良があったり又はバーンイン工程で不良が発生し
たりして不良の半導体集積回路素子１１に異常に多量の
電流が流れると、不良の半導体集積回路素子１１に接続
されているＰＴＣ素子２２にも多量の電流が流れるた
め、多量の電流が流れたＰＴＣ素子２２は高温になって
抵抗値が著しく上昇するので、不良の半導体集積回路素
子１１には電圧が印加されなくなる。
【００６５】このため、不良の半導体集積回路素子１１
の温度上昇が阻止されるので、不良の半導体集積回路素
子１１に隣接する他の半導体集積回路素子１１が異常に
高温になってバーンインが正常に行なわれなくなる事態
が回避されると共に、不良の半導体集積回路素子１１を
介して電源電圧線と接地電圧線とが短絡し、良品の半導
体集積回路素子１１に電圧が印加されなくなる事態が回
避される。
の温度上昇が阻止されるので、不良の半導体集積回路素
子１１に隣接する他の半導体集積回路素子１１が異常に
高温になってバーンインが正常に行なわれなくなる事態
が回避されると共に、不良の半導体集積回路素子１１を
介して電源電圧線と接地電圧線とが短絡し、良品の半導
体集積回路素子１１に電圧が印加されなくなる事態が回
避される。
【００６６】また、第１の実施形態においては、複数の
プローブ端子２１及び共通の電圧供給線２５をカード本
体２０の表面に設け、各ＰＴＣ素子２２をカード本体２
０の表面の周縁部に設けたため、複数のプローブ端子２
１と共通の電圧供給線２５とを接続するためのコンタク
トをカード本体２０を貫通して設ける必要がなくなるの
で、プローブカードの製作が容易になる。
プローブ端子２１及び共通の電圧供給線２５をカード本
体２０の表面に設け、各ＰＴＣ素子２２をカード本体２
０の表面の周縁部に設けたため、複数のプローブ端子２
１と共通の電圧供給線２５とを接続するためのコンタク
トをカード本体２０を貫通して設ける必要がなくなるの
で、プローブカードの製作が容易になる。
【００６７】尚、第２の実施形態に係るプローブカード
を用いて行なう半導体装置の検査方法は、ウェハレベル
のバーンインに限られず、通常の電気的特性の検査であ
ってもよい。
を用いて行なう半導体装置の検査方法は、ウェハレベル
のバーンインに限られず、通常の電気的特性の検査であ
ってもよい。
【００６８】（第３の実施形態）以下、本発明の第３の
実施形態に係るプローブカード及び該プローブカードを
用いて行なう半導体集積回路の検査方法について図３
（ａ）、（ｂ）を参照しながら説明する。
実施形態に係るプローブカード及び該プローブカードを
用いて行なう半導体集積回路の検査方法について図３
（ａ）、（ｂ）を参照しながら説明する。
【００６９】図３（ａ）はプローブカードの表面の平面
構造を示し、図３（ｂ）はプローブカードの断面構造を
示している。
構造を示し、図３（ｂ）はプローブカードの断面構造を
示している。
【００７０】図３（ｂ）に示すように、半導体ウェハ１
０上には複数の半導体集積回路素子１１が形成されてお
り、各半導体集積回路素子１１には検査用電極１２が形
成されている。尚、各半導体集積回路素子１１には通
常、複数の検査用電極１２が形成されているが、図示の
都合上、図３（ｂ）においては、各半導体集積回路素子
１１には１つの検査用電極１２のみを示している。ま
た、図３（ａ）における一点鎖線は、半導体集積回路素
子１１の形成領域を示している。
０上には複数の半導体集積回路素子１１が形成されてお
り、各半導体集積回路素子１１には検査用電極１２が形
成されている。尚、各半導体集積回路素子１１には通
常、複数の検査用電極１２が形成されているが、図示の
都合上、図３（ｂ）においては、各半導体集積回路素子
１１には１つの検査用電極１２のみを示している。ま
た、図３（ａ）における一点鎖線は、半導体集積回路素
子１１の形成領域を示している。
【００７１】図３（ａ）、（ｂ）に示すように、プロー
ブカードを構成するカード本体２０の表面には、半導体
集積回路素子１１の各検査用電極１２と対応してプロー
ブ端子２１が形成されている。カード本体２０の表面に
おける周縁部には、プローブ端子２１のブロック毎にＰ
ＴＣ素子２２が形成されていると共に、外部装置から電
圧が印加される外部電極２４が形成されている。また、
カード本体２０の表面には、外部電極２４と各ＰＴＣ素
子２２とを接続する第１の共通の電圧供給線２７が分岐
して延びていると共に、各ブロック毎に、各ＰＴＣ素子
２２と各プローブ端子２１とは第２の共通の電圧供給線
２８により接続されている。これにより、外部電極２４
に電圧が印加されると、印加された電圧は第１の共通の
電圧供給線２７、ＰＴＣ素子２２及び第２の共通の電圧
供給線２８を介して各プローブ端子２１に印加される。
尚、第１及び第２の共通の電圧供給線２７、２８として
は、電源電圧を印加するための電源電圧供給線であって
もよいし、接地電圧を印加するための接地電圧供給線で
あってもよい。
ブカードを構成するカード本体２０の表面には、半導体
集積回路素子１１の各検査用電極１２と対応してプロー
ブ端子２１が形成されている。カード本体２０の表面に
おける周縁部には、プローブ端子２１のブロック毎にＰ
ＴＣ素子２２が形成されていると共に、外部装置から電
圧が印加される外部電極２４が形成されている。また、
カード本体２０の表面には、外部電極２４と各ＰＴＣ素
子２２とを接続する第１の共通の電圧供給線２７が分岐
して延びていると共に、各ブロック毎に、各ＰＴＣ素子
２２と各プローブ端子２１とは第２の共通の電圧供給線
２８により接続されている。これにより、外部電極２４
に電圧が印加されると、印加された電圧は第１の共通の
電圧供給線２７、ＰＴＣ素子２２及び第２の共通の電圧
供給線２８を介して各プローブ端子２１に印加される。
尚、第１及び第２の共通の電圧供給線２７、２８として
は、電源電圧を印加するための電源電圧供給線であって
もよいし、接地電圧を印加するための接地電圧供給線で
あってもよい。
【００７２】ＰＴＣ素子２２としては、第１の実施形態
と同様、ポリマー系ＰＴＣ素子やチタン酸バリウム等よ
りなるセラミック系ＰＴＣ素子等を用いることができ
る。
と同様、ポリマー系ＰＴＣ素子やチタン酸バリウム等よ
りなるセラミック系ＰＴＣ素子等を用いることができ
る。
【００７３】以下、第３の実施形態に係るプローブカー
ドを用いて行なう半導体装置の検査方法について説明す
る。
ドを用いて行なう半導体装置の検査方法について説明す
る。
【００７４】まず、半導体ウェハ１０上に形成されてい
る複数の半導体集積回路素子１１の各検査用電極１２と
プローブカードの各プローブ端子２１とを接続した状態
で、プローブカードの外部電極２４に電源電圧又は接地
電圧を印加する。この場合、半導体集積回路素子１１の
基板が接地電圧に接続されるときには外部電極２４に電
源電圧を印加し、半導体集積回路素子１１の基板が電源
電圧に接続されるときには外部電極２４に接地電圧を印
加する。外部電極２４に印加された電圧は第１の共通の
電圧供給線２７、ＰＴＣ素子２２、第２の共通の電圧供
給線２８及びプローブ端子２１を介して各検査用電極１
２に印加される。
る複数の半導体集積回路素子１１の各検査用電極１２と
プローブカードの各プローブ端子２１とを接続した状態
で、プローブカードの外部電極２４に電源電圧又は接地
電圧を印加する。この場合、半導体集積回路素子１１の
基板が接地電圧に接続されるときには外部電極２４に電
源電圧を印加し、半導体集積回路素子１１の基板が電源
電圧に接続されるときには外部電極２４に接地電圧を印
加する。外部電極２４に印加された電圧は第１の共通の
電圧供給線２７、ＰＴＣ素子２２、第２の共通の電圧供
給線２８及びプローブ端子２１を介して各検査用電極１
２に印加される。
【００７５】次に、各検査用電極１２に電圧を印加した
状態で半導体ウェハ１０及びプローブカードをバーンイ
ンのための所定の温度下で保持する。複数の半導体集積
回路素子１１のうちのいずれかの半導体集積回路素子１
１に不良があったり又はバーンイン工程で不良が発生し
たりして不良の半導体集積回路素子１１に異常に多量の
電流が流れると、不良の半導体集積回路素子１１が含ま
れるブロックに接続されているＰＴＣ素子２２にも多量
の電流が流れるため、多量の電流が流れたＰＴＣ素子２
２は高温になって抵抗値が著しく上昇するので、不良の
半導体集積回路素子１１には電圧が印加されなくなる。
状態で半導体ウェハ１０及びプローブカードをバーンイ
ンのための所定の温度下で保持する。複数の半導体集積
回路素子１１のうちのいずれかの半導体集積回路素子１
１に不良があったり又はバーンイン工程で不良が発生し
たりして不良の半導体集積回路素子１１に異常に多量の
電流が流れると、不良の半導体集積回路素子１１が含ま
れるブロックに接続されているＰＴＣ素子２２にも多量
の電流が流れるため、多量の電流が流れたＰＴＣ素子２
２は高温になって抵抗値が著しく上昇するので、不良の
半導体集積回路素子１１には電圧が印加されなくなる。
【００７６】このため、不良の半導体集積回路素子１１
を介して電源電圧線と接地電圧線とが短絡し、不良の半
導体集積回路素子１１が含まれないブロックの良品の半
導体集積回路素子１１に電圧が印加されなくなる事態が
回避される。
を介して電源電圧線と接地電圧線とが短絡し、不良の半
導体集積回路素子１１が含まれないブロックの良品の半
導体集積回路素子１１に電圧が印加されなくなる事態が
回避される。
【００７７】尚、第３の実施形態に係るプローブカード
を用いて行なう半導体装置の検査方法は、ウェハレベル
のバーンインに限られず、通常の電気的特性の検査であ
ってもよい。
を用いて行なう半導体装置の検査方法は、ウェハレベル
のバーンインに限られず、通常の電気的特性の検査であ
ってもよい。
【００７８】（第４の実施形態）以下、本発明の第４の
実施形態に係るバーンイン用ボード及び該バーンイン用
ボードを用いて行なう半導体集積回路の検査方法につい
て図４を参照しながら説明する。第４の実施形態は、ボ
ード本体３０の上に載置されている複数の半導体集積回
路素子１１の各検査用電極に電圧を印加して、複数の半
導体集積回路素子１１に対して一括にバーンインを行な
うためのバーンイン用ボードである。尚、図４において
は、半導体集積回路素子１１の各検査用電極は省略して
いる。
実施形態に係るバーンイン用ボード及び該バーンイン用
ボードを用いて行なう半導体集積回路の検査方法につい
て図４を参照しながら説明する。第４の実施形態は、ボ
ード本体３０の上に載置されている複数の半導体集積回
路素子１１の各検査用電極に電圧を印加して、複数の半
導体集積回路素子１１に対して一括にバーンインを行な
うためのバーンイン用ボードである。尚、図４において
は、半導体集積回路素子１１の各検査用電極は省略して
いる。
【００７９】ボード本体３０の上における各半導体集積
回路素子１１が載置される部位には、半導体集積回路素
子１１の各検査用電極と接続される複数の接続用端子３
１がそれぞれ設けられている。また、ボード本体３０の
端部には外部装置から電圧が印加される外部電極３２が
形成されていると共に、ボード本体３０の上には、外部
電極３２から各接続用端子３１に向かって延びる共通の
電圧供給線３３が形成されている。以上の構成は、従来
から知られているバーンイン用ボードと同様である。
回路素子１１が載置される部位には、半導体集積回路素
子１１の各検査用電極と接続される複数の接続用端子３
１がそれぞれ設けられている。また、ボード本体３０の
端部には外部装置から電圧が印加される外部電極３２が
形成されていると共に、ボード本体３０の上には、外部
電極３２から各接続用端子３１に向かって延びる共通の
電圧供給線３３が形成されている。以上の構成は、従来
から知られているバーンイン用ボードと同様である。
【００８０】第４の実施形態の特徴として、ボード本体
３０の上における共通の電圧供給線３３と各接続用端子
３１との間には、ＰＴＣ素子３４がそれぞれ設けられて
いる。ＰＴＣ素子３４としては、第１の実施形態と同
様、ポリマー系ＰＴＣ素子やチタン酸バリウム等よりな
るセラミック系ＰＴＣ素子等を用いることができる。
３０の上における共通の電圧供給線３３と各接続用端子
３１との間には、ＰＴＣ素子３４がそれぞれ設けられて
いる。ＰＴＣ素子３４としては、第１の実施形態と同
様、ポリマー系ＰＴＣ素子やチタン酸バリウム等よりな
るセラミック系ＰＴＣ素子等を用いることができる。
【００８１】以下、第４の実施形態に係るバーンイン用
ボードを用いて行なう半導体装置の検査方法について説
明する。
ボードを用いて行なう半導体装置の検査方法について説
明する。
【００８２】まず、バーンインボードを構成するボード
本体３０の上に載置されている複数の半導体集積回路素
子１１の各検査用電極とバーンインボードの各接続用端
子３１とを接続した状態で、バーンイン用ボードの外部
電極３２に電源電圧又は接地電圧を印加する。この場
合、半導体集積回路素子１１の基板が接地電圧に接続さ
れるときには外部電極３２に電源電圧を印加し、半導体
集積回路素子１１の基板が電源電圧に接続されるときに
は外部電極３２に接地電圧を印加する。外部電極３２に
印加された電圧は共通の電圧供給線３２、ＰＴＣ素子３
４及び接続用端子３１を介して各半導体集積回路素子１
１の検査用電極に印加される。
本体３０の上に載置されている複数の半導体集積回路素
子１１の各検査用電極とバーンインボードの各接続用端
子３１とを接続した状態で、バーンイン用ボードの外部
電極３２に電源電圧又は接地電圧を印加する。この場
合、半導体集積回路素子１１の基板が接地電圧に接続さ
れるときには外部電極３２に電源電圧を印加し、半導体
集積回路素子１１の基板が電源電圧に接続されるときに
は外部電極３２に接地電圧を印加する。外部電極３２に
印加された電圧は共通の電圧供給線３２、ＰＴＣ素子３
４及び接続用端子３１を介して各半導体集積回路素子１
１の検査用電極に印加される。
【００８３】次に、各検査用電極に電圧を印加した状態
で各半導体集積回路素子１１をバーンインのための所定
の温度下で保持する。複数の半導体集積回路素子１１の
うちのいずれかの半導体集積回路素子１１にバーンイン
工程で不良が発生して不良の半導体集積回路素子１１に
異常に多量の電流が流れると、不良の半導体集積回路素
子１１に接続されているＰＴＣ素子３４にも多量の電流
が流れるため、多量の電流が流れたＰＴＣ素子３４は高
温になって抵抗値が著しく上昇するので、不良の半導体
集積回路素子１１には電圧が印加されなくなる。
で各半導体集積回路素子１１をバーンインのための所定
の温度下で保持する。複数の半導体集積回路素子１１の
うちのいずれかの半導体集積回路素子１１にバーンイン
工程で不良が発生して不良の半導体集積回路素子１１に
異常に多量の電流が流れると、不良の半導体集積回路素
子１１に接続されているＰＴＣ素子３４にも多量の電流
が流れるため、多量の電流が流れたＰＴＣ素子３４は高
温になって抵抗値が著しく上昇するので、不良の半導体
集積回路素子１１には電圧が印加されなくなる。
【００８４】このため、不良の半導体集積回路素子１１
を介して電源電圧線と接地電圧線とが短絡し、良品の半
導体集積回路素子１１に電圧が印加されなくなる事態が
回避される。
を介して電源電圧線と接地電圧線とが短絡し、良品の半
導体集積回路素子１１に電圧が印加されなくなる事態が
回避される。
【００８５】
【発明の効果】本発明の第１の半導体集積回路の検査方
法によると、一の半導体ウェハ上に形成されている複数
の半導体集積回路素子のうちの一の半導体集積回路素子
に異常に多量の電流が流れると、不良の半導体集積回路
素子と対応するＰＴＣ素子の抵抗値が著しく上昇し、不
良の半導体集積回路素子には電圧が印加されなくなるた
め、不良の半導体集積回路素子に隣接する他の半導体集
積回路素子は高温にならないので、他の半導体集積回路
素子に対して良好に検査を行なうことができる。また、
多量の電流が流れていた半導体集積回路素子の不良原因
が解消すると、該半導体集積回路素子は平常の温度にな
るので、該半導体集積回路素子と対応するＰＴＣ素子の
温度も低下して、該半導体集積回路素子に再び電圧が印
加される。
法によると、一の半導体ウェハ上に形成されている複数
の半導体集積回路素子のうちの一の半導体集積回路素子
に異常に多量の電流が流れると、不良の半導体集積回路
素子と対応するＰＴＣ素子の抵抗値が著しく上昇し、不
良の半導体集積回路素子には電圧が印加されなくなるた
め、不良の半導体集積回路素子に隣接する他の半導体集
積回路素子は高温にならないので、他の半導体集積回路
素子に対して良好に検査を行なうことができる。また、
多量の電流が流れていた半導体集積回路素子の不良原因
が解消すると、該半導体集積回路素子は平常の温度にな
るので、該半導体集積回路素子と対応するＰＴＣ素子の
温度も低下して、該半導体集積回路素子に再び電圧が印
加される。
【００８６】第１の半導体集積回路の検査方法におい
て、共通の電圧供給線から複数の半導体集積回路素子の
各検査用電極に電圧を印加すると、不良の半導体集積回
路素子には電圧が印加されないため、不良の半導体集積
回路素子を介して電源電圧線と接地線とが短絡する事態
が回避され、他の半導体集積回路素子には正常に電圧が
印加されるので、複数の半導体集積回路素子の各検査用
電極に共通の電圧供給線から電圧を印加するにも拘わら
ず、他の半導体集積回路素子に対して良好に検査を行な
うことができる。
て、共通の電圧供給線から複数の半導体集積回路素子の
各検査用電極に電圧を印加すると、不良の半導体集積回
路素子には電圧が印加されないため、不良の半導体集積
回路素子を介して電源電圧線と接地線とが短絡する事態
が回避され、他の半導体集積回路素子には正常に電圧が
印加されるので、複数の半導体集積回路素子の各検査用
電極に共通の電圧供給線から電圧を印加するにも拘わら
ず、他の半導体集積回路素子に対して良好に検査を行な
うことができる。
【００８７】第１の半導体集積回路の検査方法におい
て、一括検査工程がバーンイン工程又は一の半導体ウェ
ハ上に形成されている複数の半導体集積回路素子に対し
てウェハレベルで行なわれるバーンイン工程であると、
バーンイン工程において不良の半導体集積回路素子に異
常に多量の電流が流れた場合でも、不良の半導体集積回
路素子に隣接する他の半導体集積回路素子に対して良好
にバーンインを行なうことができる。
て、一括検査工程がバーンイン工程又は一の半導体ウェ
ハ上に形成されている複数の半導体集積回路素子に対し
てウェハレベルで行なわれるバーンイン工程であると、
バーンイン工程において不良の半導体集積回路素子に異
常に多量の電流が流れた場合でも、不良の半導体集積回
路素子に隣接する他の半導体集積回路素子に対して良好
にバーンインを行なうことができる。
【００８８】第１の半導体集積回路の検査方法におい
て、ＰＴＣ素子としてポリマー系ＰＴＣ素子を用いる
と、ポリマー系ＰＴＣ素子は平常状態では抵抗値が小さ
いために電気的特性の検査に悪影響を及ぼし難い一方、
高温状態では抵抗値が著しく大きいために不良の半導体
集積回路素子に電圧が印加される事態を確実に回避する
ことができる。
て、ＰＴＣ素子としてポリマー系ＰＴＣ素子を用いる
と、ポリマー系ＰＴＣ素子は平常状態では抵抗値が小さ
いために電気的特性の検査に悪影響を及ぼし難い一方、
高温状態では抵抗値が著しく大きいために不良の半導体
集積回路素子に電圧が印加される事態を確実に回避する
ことができる。
【００８９】第２の半導体集積回路素子の検査方法によ
ると、一の半導体ウェハ上に形成されている複数の半導
体集積回路素子のうちの一の半導体集積回路素子に異常
に多量の電流が流れると、不良の半導体集積回路素子と
対応するＰＴＣ素子の抵抗値が著しく上昇し、不良の半
導体集積回路素子には電圧が印加されなくなるため、不
良の半導体集積回路素子を介して電源電圧線と接地線と
が短絡する事態が回避され、不良の半導体集積回路素子
が含まれないブロックの半導体集積回路素子には正常に
電圧が印加される。このため、複数の半導体集積回路素
子の各検査用電極に共通の電圧供給線から電圧を印加す
るにも拘わらず、不良の半導体集積回路素子が含まれな
いブロックの半導体集積回路素子に対して良好に検査を
行なうことができる。また、多量の電流が流れていた半
導体集積回路素子の不良原因が解消すると、該半導体集
積回路素子は平常の温度になるので、該半導体集積回路
素子が含まれるブロックと対応するＰＴＣ素子の温度も
低下して、該半導体集積回路素子に再び電圧が印加され
る。
ると、一の半導体ウェハ上に形成されている複数の半導
体集積回路素子のうちの一の半導体集積回路素子に異常
に多量の電流が流れると、不良の半導体集積回路素子と
対応するＰＴＣ素子の抵抗値が著しく上昇し、不良の半
導体集積回路素子には電圧が印加されなくなるため、不
良の半導体集積回路素子を介して電源電圧線と接地線と
が短絡する事態が回避され、不良の半導体集積回路素子
が含まれないブロックの半導体集積回路素子には正常に
電圧が印加される。このため、複数の半導体集積回路素
子の各検査用電極に共通の電圧供給線から電圧を印加す
るにも拘わらず、不良の半導体集積回路素子が含まれな
いブロックの半導体集積回路素子に対して良好に検査を
行なうことができる。また、多量の電流が流れていた半
導体集積回路素子の不良原因が解消すると、該半導体集
積回路素子は平常の温度になるので、該半導体集積回路
素子が含まれるブロックと対応するＰＴＣ素子の温度も
低下して、該半導体集積回路素子に再び電圧が印加され
る。
【００９０】第２の半導体集積回路の検査方法におい
て、一括検査工程がバーンイン工程又は一の半導体ウェ
ハ上に形成されている複数の半導体集積回路素子に対し
てウェハレベルで行なわれるバーンイン工程であると、
バーンイン工程において不良の半導体集積回路素子に異
常に多量の電流が流れた場合でも、不良の半導体集積回
路素子が含まれないブロックの半導体集積回路素子に対
して良好にバーンインを行なうことができる。
て、一括検査工程がバーンイン工程又は一の半導体ウェ
ハ上に形成されている複数の半導体集積回路素子に対し
てウェハレベルで行なわれるバーンイン工程であると、
バーンイン工程において不良の半導体集積回路素子に異
常に多量の電流が流れた場合でも、不良の半導体集積回
路素子が含まれないブロックの半導体集積回路素子に対
して良好にバーンインを行なうことができる。
【００９１】第２の半導体集積回路の検査方法におい
て、ＰＴＣ素子としてポリマー系ＰＴＣ素子を用いる
と、ポリマー系ＰＴＣ素子は平常状態では抵抗値が小さ
いために電気的特性の検査に悪影響を及ぼし難い一方、
高温状態では抵抗値が著しく大きいために不良の半導体
集積回路素子に電圧が印加される事態を確実に回避する
ことができる。
て、ＰＴＣ素子としてポリマー系ＰＴＣ素子を用いる
と、ポリマー系ＰＴＣ素子は平常状態では抵抗値が小さ
いために電気的特性の検査に悪影響を及ぼし難い一方、
高温状態では抵抗値が著しく大きいために不良の半導体
集積回路素子に電圧が印加される事態を確実に回避する
ことができる。
【００９２】第３の半導体集積回路の検査方法による
と、一のバーンイン用ボードに収納されている複数の半
導体集積回路素子のうちの一の半導体集積回路素子が不
良になって多量の電流が流れると、不良の半導体集積回
路素子と対応するＰＴＣ素子の抵抗値が著しく上昇し、
不良の半導体集積回路素子には電圧が印加されなくなる
ため、不良の半導体集積回路素子を介して電源電圧線と
接地線とが短絡する事態が回避され、他の半導体集積回
路素子には正常に電圧が印加される。このため、複数の
半導体集積回路素子の各検査用電極に共通の電圧供給線
から電圧を印加するにも拘わらず、他の半導体集積回路
素子に対して良好に検査を行なうことができる。また、
多量の電流が流れていた半導体集積回路素子の不良原因
が解消すると、該半導体集積回路素子は平常の温度にな
るので、該半導体集積回路素子と対応するＰＴＣ素子の
温度も低下して、該半導体集積回路素子に再び電圧が印
加される。
と、一のバーンイン用ボードに収納されている複数の半
導体集積回路素子のうちの一の半導体集積回路素子が不
良になって多量の電流が流れると、不良の半導体集積回
路素子と対応するＰＴＣ素子の抵抗値が著しく上昇し、
不良の半導体集積回路素子には電圧が印加されなくなる
ため、不良の半導体集積回路素子を介して電源電圧線と
接地線とが短絡する事態が回避され、他の半導体集積回
路素子には正常に電圧が印加される。このため、複数の
半導体集積回路素子の各検査用電極に共通の電圧供給線
から電圧を印加するにも拘わらず、他の半導体集積回路
素子に対して良好に検査を行なうことができる。また、
多量の電流が流れていた半導体集積回路素子の不良原因
が解消すると、該半導体集積回路素子は平常の温度にな
るので、該半導体集積回路素子と対応するＰＴＣ素子の
温度も低下して、該半導体集積回路素子に再び電圧が印
加される。
【００９３】第３の半導体集積回路の検査方法におい
て、ＰＴＣ素子としてポリマー系ＰＴＣ素子を用いる
と、ポリマー系ＰＴＣ素子は平常状態では抵抗値が小さ
いために電気的特性の検査に悪影響を及ぼし難い一方、
高温状態では抵抗値が著しく大きいために不良の半導体
集積回路素子に電圧が印加される事態を確実に回避する
ことができる。
て、ＰＴＣ素子としてポリマー系ＰＴＣ素子を用いる
と、ポリマー系ＰＴＣ素子は平常状態では抵抗値が小さ
いために電気的特性の検査に悪影響を及ぼし難い一方、
高温状態では抵抗値が著しく大きいために不良の半導体
集積回路素子に電圧が印加される事態を確実に回避する
ことができる。
【００９４】本発明のプローブカードによると、一の半
導体ウェハ上に形成されている複数の半導体集積回路素
子が不良になって異常に多量の電流が流れると、不良の
半導体集積回路素子と対応するＰＴＣ素子の抵抗値が著
しく上昇し、不良の半導体集積回路素子には電圧が印加
されなくなるため、不良の半導体集積回路素子を介して
電源電圧線と接地線とが短絡する事態が回避され、他の
半導体集積回路素子には正常に電圧が印加される。この
ため、複数の半導体集積回路素子の各検査用電極に共通
の電圧供給線から電圧を印加するにも拘わらず、他の半
導体集積回路素子に対して良好に検査を行なうことがで
きる。また、多量の電流が流れていた半導体集積回路素
子の不良原因が解消すると、該半導体集積回路素子は平
常の温度になるので、該半導体集積回路素子と対応する
ＰＴＣ素子の温度も低下して、該半導体集積回路素子に
再び電圧が印加される。
導体ウェハ上に形成されている複数の半導体集積回路素
子が不良になって異常に多量の電流が流れると、不良の
半導体集積回路素子と対応するＰＴＣ素子の抵抗値が著
しく上昇し、不良の半導体集積回路素子には電圧が印加
されなくなるため、不良の半導体集積回路素子を介して
電源電圧線と接地線とが短絡する事態が回避され、他の
半導体集積回路素子には正常に電圧が印加される。この
ため、複数の半導体集積回路素子の各検査用電極に共通
の電圧供給線から電圧を印加するにも拘わらず、他の半
導体集積回路素子に対して良好に検査を行なうことがで
きる。また、多量の電流が流れていた半導体集積回路素
子の不良原因が解消すると、該半導体集積回路素子は平
常の温度になるので、該半導体集積回路素子と対応する
ＰＴＣ素子の温度も低下して、該半導体集積回路素子に
再び電圧が印加される。
【００９５】本発明のプローブカードにおいて、複数の
プローブ端子がカード本体の一面に設けられ、電圧供給
線がカード本体の他面に設けられていると、スペースの
点でＰＴＣ素子をカード本体の他面に設けることが容易
になるため、ＰＴＣ素子をプローブ端子毎に設けること
が可能になる。
プローブ端子がカード本体の一面に設けられ、電圧供給
線がカード本体の他面に設けられていると、スペースの
点でＰＴＣ素子をカード本体の他面に設けることが容易
になるため、ＰＴＣ素子をプローブ端子毎に設けること
が可能になる。
【００９６】本発明のプローブカードにおいて、電圧供
給線が複数のプローブ端子に共通に接続された共通の電
圧供給線であると、電圧供給線の数が低減するので、電
圧供給線の配置が容易になる。
給線が複数のプローブ端子に共通に接続された共通の電
圧供給線であると、電圧供給線の数が低減するので、電
圧供給線の配置が容易になる。
【００９７】本発明のプローブカードにおいて、複数の
プローブ端子及び共通の電圧供給線がカード本体の一面
に設けられ、ＰＴＣ素子がカード本体の一面の周縁部に
設けられていると、複数のプローブ端子、共通の電圧供
給線及びＰＴＣ素子をカード本体の一面に設けることが
可能になるので、複数のプローブ端子と共通の電圧供給
線とを接続するためのコンタクトをカード本体を貫通し
て設ける必要がなくなるので、プローブカードの製作が
容易になる。
プローブ端子及び共通の電圧供給線がカード本体の一面
に設けられ、ＰＴＣ素子がカード本体の一面の周縁部に
設けられていると、複数のプローブ端子、共通の電圧供
給線及びＰＴＣ素子をカード本体の一面に設けることが
可能になるので、複数のプローブ端子と共通の電圧供給
線とを接続するためのコンタクトをカード本体を貫通し
て設ける必要がなくなるので、プローブカードの製作が
容易になる。
【００９８】本発明のプローブカードにおいて、ＰＴＣ
素子がほぼ１００℃よりも高い温度になると抵抗値が著
しく増大する特性を有していると、プローブカードを１
００℃よりも低い温度例えば８０℃程度でのバーンイン
に用いることができる。
素子がほぼ１００℃よりも高い温度になると抵抗値が著
しく増大する特性を有していると、プローブカードを１
００℃よりも低い温度例えば８０℃程度でのバーンイン
に用いることができる。
【００９９】本発明のプローブカードにおいて、ＰＴＣ
素子としてポリマー系ＰＴＣ素子を用いると、ポリマー
系ＰＴＣ素子は平常状態では抵抗値が小さいために電気
的特性の検査に悪影響を及ぼし難い一方、高温状態では
抵抗値が著しく大きいために不良の半導体集積回路素子
に電圧が印加される事態を確実に回避することができ
る。
素子としてポリマー系ＰＴＣ素子を用いると、ポリマー
系ＰＴＣ素子は平常状態では抵抗値が小さいために電気
的特性の検査に悪影響を及ぼし難い一方、高温状態では
抵抗値が著しく大きいために不良の半導体集積回路素子
に電圧が印加される事態を確実に回避することができ
る。
【０１００】本発明のバーンイン用ボードによると、一
のバーンイン用ボードに収納されている複数の半導体集
積回路素子のうちの一の半導体集積回路素子が不良にな
って異常に多量の電流が流れると、不良の半導体集積回
路素子と対応するＰＴＣ素子の抵抗値が著しく上昇し、
不良の半導体集積回路素子には電圧が印加されなくなる
ため、不良の半導体集積回路素子を介して電源電圧線と
接地線とが短絡する事態が回避され、他の半導体集積回
路素子には正常に電圧が印加される。このため、複数の
半導体集積回路素子の各検査用電極に共通の電圧供給線
から電圧を印加するにも拘わらず、他の半導体集積回路
素子に対して良好に検査を行なうことができる。また、
多量の電流が流れていた半導体集積回路素子の不良原因
が解消すると、該半導体集積回路素子は平常の温度にな
るので、該半導体集積回路素子と対応するＰＴＣ素子の
温度も低下して、該半導体集積回路素子に再び電圧が印
加される。
のバーンイン用ボードに収納されている複数の半導体集
積回路素子のうちの一の半導体集積回路素子が不良にな
って異常に多量の電流が流れると、不良の半導体集積回
路素子と対応するＰＴＣ素子の抵抗値が著しく上昇し、
不良の半導体集積回路素子には電圧が印加されなくなる
ため、不良の半導体集積回路素子を介して電源電圧線と
接地線とが短絡する事態が回避され、他の半導体集積回
路素子には正常に電圧が印加される。このため、複数の
半導体集積回路素子の各検査用電極に共通の電圧供給線
から電圧を印加するにも拘わらず、他の半導体集積回路
素子に対して良好に検査を行なうことができる。また、
多量の電流が流れていた半導体集積回路素子の不良原因
が解消すると、該半導体集積回路素子は平常の温度にな
るので、該半導体集積回路素子と対応するＰＴＣ素子の
温度も低下して、該半導体集積回路素子に再び電圧が印
加される。
【０１０１】本発明のバーンイン用ボードにおいて、Ｐ
ＴＣ素子としてポリマー系ＰＴＣ素子を用いると、ポリ
マー系ＰＴＣ素子は平常状態では抵抗値が小さいために
電気的特性の検査に悪影響を及ぼし難い一方、高温状態
では抵抗値が著しく大きいために不良の半導体集積回路
素子に電圧が印加される事態を確実に回避することがで
きる。ＰＴＣ素子はポリマー系ＰＴＣ素子であることが
好ましい。
ＴＣ素子としてポリマー系ＰＴＣ素子を用いると、ポリ
マー系ＰＴＣ素子は平常状態では抵抗値が小さいために
電気的特性の検査に悪影響を及ぼし難い一方、高温状態
では抵抗値が著しく大きいために不良の半導体集積回路
素子に電圧が印加される事態を確実に回避することがで
きる。ＰＴＣ素子はポリマー系ＰＴＣ素子であることが
好ましい。
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に
係るプローブカードを示し、（ａ）は平面図であり、
（ｂ）は断面図である。
係るプローブカードを示し、（ａ）は平面図であり、
（ｂ）は断面図である。
【図２】（ａ）及び（ｂ）は本発明の第２の実施形態に
係るプローブカードを示し、（ａ）は平面図であり、
（ｂ）は断面図である。
係るプローブカードを示し、（ａ）は平面図であり、
（ｂ）は断面図である。
【図３】（ａ）及び（ｂ）は本発明の第３の実施形態に
係るプローブカードを示し、（ａ）は平面図であり、
（ｂ）は断面図である。
係るプローブカードを示し、（ａ）は平面図であり、
（ｂ）は断面図である。
【図４】本発明の第４の実施形態に係るバーンイン用ボ
ードの平面図である。
ードの平面図である。
【図５】ポリマー系ＰＴＣ素子における素子温度と素子
抵抗値との関係を示す特性図である。
抵抗値との関係を示す特性図である。
１０ 半導体ウェハ １１ 半導体集積回路素子 １２ 検査用電極 ２０ カード本体 ２１ プローブ端子 ２２ ＰＴＣ素子 ２３ コンタクト ２４ 外部電極 ２５ 共通の電圧供給線 ２６ 個別の電圧供給線 ２７ 第１の共通の電圧供給線 ２８ 第２の共通の電圧供給線 ３０ ボード本体 ３１ 接続用端子 ３２ 外部電極 ３３ 共通の電圧供給線 ３４ ＰＴＣ素子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−97241（ＪＰ，Ａ) 特開 昭63−31130（ＪＰ，Ａ) 特開 平９−139195（ＪＰ，Ａ) 特開 平６−335159（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66 G01R 31/26
Claims (19)
- 【請求項１】 一の半導体ウェハ上に形成されている複
数の半導体集積回路素子の各検査用電極に電圧を印加し
て、前記複数の半導体集積回路素子の電気的特性を一括
に検査する一括検査工程を備えた半導体集積回路の検査
方法であって、 前記一括検査工程は、前記複数の半導体集積回路素子の
各検査用電極に、半導体集積回路素子毎に設けられたＰ
ＴＣ素子を経由して電圧を印加する工程を含むことを特
徴とする半導体集積回路の検査方法。 - 【請求項２】 前記一括検査工程は、共通の電圧供給線
から前記複数の半導体集積回路素子の各検査用電極に電
圧を印加する工程を含むことを特徴とする請求項１に記
載の半導体集積回路の検査方法。 - 【請求項３】 前記一括検査工程はバーンイン工程を含
むことを特徴とする請求項１又は２に記載の半導体集積
回路の検査方法。 - 【請求項４】 前記一括検査工程は、前記一の半導体ウ
ェハ上に形成されている複数の半導体集積回路素子に対
してウェハレベルでバーンインを行なう工程を含むこと
を特徴とする請求項１又は２に記載の半導体集積回路の
検査方法。 - 【請求項５】 前記ＰＴＣ素子はポリマー系ＰＴＣ素子
であることを特徴とする請求項１〜４のいずれか１項に
記載の半導体集積回路の検査方法。 - 【請求項６】 一の半導体ウェハ上に形成されている複
数の半導体集積回路素子の各検査用電極に共通の電圧供
給線から電圧を印加して、前記複数の半導体集積回路素
子の電気的特性を一括に検査する一括検査工程を備えた
半導体集積回路の検査方法であって、 前記一括検査工程は、前記複数の半導体集積回路素子の
各検査用電極に、前記複数の半導体集積回路素子が区画
されてなるブロック毎に設けられたＰＴＣ素子を経由し
て電圧を印加する工程を含むことを特徴とする半導体集
積回路の検査方法。 - 【請求項７】 前記一括検査工程はバーンイン工程を含
むことを特徴とする請求項６に記載の半導体集積回路の
検査方法。 - 【請求項８】 前記一括検査工程は、前記複数の半導体
集積回路素子に対してウェハレベルでバーンインを行な
う工程を含むことを特徴とする請求項６に記載の半導体
集積回路の検査方法。 - 【請求項９】 前記ＰＴＣ素子はポリマー系ＰＴＣ素子
であることを特徴とする請求項６〜８のいずれか１項に
記載の半導体集積回路の検査方法。 - 【請求項１０】 一のバーンイン用ボードに収納されて
いる複数の半導体集積回路素子の各検査用電極に共通の
電圧供給線から電圧を印加して、前記複数の半導体集積
回路素子に対して一括にバーンインを行なうバーンイン
工程を備えた半導体集積回路の検査方法であって、 前記バーンイン工程は、前記複数の半導体集積回路素子
の各検査用電極に、半導体集積回路素子毎に設けられた
ＰＴＣ素子を経由して電圧を印加する工程を含むことを
特徴とする半導体集積回路の検査方法。 - 【請求項１１】 前記ＰＴＣ素子はポリマー系ＰＴＣ素
子であることを特徴とする請求項１０に記載の半導体集
積回路の検査方法。 - 【請求項１２】 一の半導体ウェハ上に形成されている
複数の半導体集積回路素子の各検査用電極に電圧を印加
して、前記複数の半導体集積回路素子の電気的特性をウ
ェハレベルで一括に検査するためのプローブカードであ
って、 カード本体と、 前記カード本体における前記複数の半導体集積回路素子
の各検査用電極と対応する位置にそれぞれ設けられた複
数のプローブ端子と、 前記カード本体に設けられており、前記プローブ端子に
電圧を供給する電圧供給線と、 前記カード本体における前記電圧供給線と前記プローブ
端子との間に設けられたＰＴＣ素子とを備えていること
を特徴とするプローブカード。 - 【請求項１３】 前記複数のプローブ端子は前記カード
本体の一面に設けられ、 前記電圧供給線は前記カード本体の他面に設けられ、 前記ＰＴＣ素子は前記カード本体の他面にプローブ端子
毎に設けられていることを特徴とする請求項１２に記載
のプローブカード。 - 【請求項１４】 前記電圧供給線は、前記複数のプロー
ブ端子に共通に接続された共通の電圧供給線であること
を特徴とする請求項１２に記載のプローブカード。 - 【請求項１５】 前記複数のプローブ端子及び前記共通
の電圧供給線は前記カード本体の一面に設けられ、 前記ＰＴＣ素子は、前記カード本体の一面の周縁部にお
いて、前記複数のプローブ端子が区画されてなるブロッ
ク毎に設けられていることを特徴する請求項１３に記載
のプローブカード。 - 【請求項１６】 前記ＰＴＣ素子は、温度がほぼ１００
℃よりも高くなると、抵抗値が定常状態に比べて著しく
増大する特性を有していることを特徴とする請求項１２
に記載のプローブカード。 - 【請求項１７】 前記ＰＴＣ素子はポリマー系ＰＴＣ素
子であることを特徴とする請求項１２〜１６のいずれか
１項に記載のプローブカード。 - 【請求項１８】 ボード本体の上に載置されている複数
の半導体集積回路素子の各検査用電極に電圧を印加し
て、前記複数の半導体集積回路素子に対して一括にバー
ンインを行なうためのバーンイン用ボードであって、 前記ボード本体に設けられ、前記複数の半導体集積回路
素子の各検査用電極と接続される複数の接続用端子と、 前記ボード本体に前記複数の接続用端子と共通に接続さ
れるように設けられ、前記複数の接続用端子に電圧を印
加する共通の電圧供給線と、 前記ボード本体における前記共通の電圧供給線と前記複
数の接続用端子のそれぞれとの間に設けられた複数のＰ
ＴＣ素子とを備えていることを特徴とするバーンイン用
ボード。 - 【請求項１９】 前記ＰＴＣ素子はポリマー系ＰＴＣ素
子であることを特徴とする請求項１８に記載のバーンイ
ン用ボード。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09239281A JP3142801B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード |
| US09/140,323 US6229329B1 (en) | 1997-09-04 | 1998-08-26 | Method of testing electrical characteristics of multiple semiconductor integrated circuits simultaneously |
| US09/811,422 US6400175B2 (en) | 1997-09-04 | 2001-03-20 | Method of testing semiconductor integrated circuits and testing board for use therein |
| US10/127,580 US20020190743A1 (en) | 1997-09-04 | 2002-04-23 | Method of testing semiconductor integrated circuits and testing board for use therein |
| US10/322,571 US6781400B2 (en) | 1997-09-04 | 2002-12-19 | Method of testing semiconductor integrated circuits and testing board for use therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09239281A JP3142801B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187442A JPH1187442A (ja) | 1999-03-30 |
| JP3142801B2 true JP3142801B2 (ja) | 2001-03-07 |
Family
ID=17042423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09239281A Expired - Lifetime JP3142801B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6229329B1 (ja) |
| JP (1) | JP3142801B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3142801B2 (ja) * | 1997-09-04 | 2001-03-07 | 松下電器産業株式会社 | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード |
| US7215131B1 (en) * | 1999-06-07 | 2007-05-08 | Formfactor, Inc. | Segmented contactor |
| US6683467B1 (en) * | 2000-09-29 | 2004-01-27 | Intel Corporation | Method and apparatus for providing rotational burn-in stress testing |
| US7143500B2 (en) * | 2001-06-25 | 2006-12-05 | Micron Technology, Inc. | Method to prevent damage to probe card |
| US8039277B2 (en) * | 2001-08-13 | 2011-10-18 | Finisar Corporation | Providing current control over wafer borne semiconductor devices using overlayer patterns |
| WO2003017335A2 (en) * | 2001-08-13 | 2003-02-27 | Honeywell International Inc. | Systems for wafer level burn-in of electronic devices |
| US7700379B2 (en) * | 2001-08-13 | 2010-04-20 | Finisar Corporation | Methods of conducting wafer level burn-in of electronic devices |
| US20030234659A1 (en) * | 2002-06-20 | 2003-12-25 | Promos Technologies | Electrical isolation between pins sharing the same tester channel |
| US6677172B1 (en) * | 2002-06-27 | 2004-01-13 | Emcore Corporation | On-wafer burn-in of semiconductor devices using thermal rollover |
| DE10326317B4 (de) * | 2003-06-11 | 2007-05-10 | Infineon Technologies Ag | Testsystem zum Testen von integrierten Bausteinen |
| WO2005081270A1 (ja) * | 2004-02-25 | 2005-09-01 | Murata Manufacturing Co.,Ltd. | Ｐｔｃ素子の選別方法 |
| CN100388001C (zh) * | 2004-05-24 | 2008-05-14 | 名威科技实业有限公司 | 具有多个侦测单元的检测芯片 |
| US7259581B2 (en) * | 2005-02-14 | 2007-08-21 | Micron Technology, Inc. | Method for testing semiconductor components |
| US7139630B1 (en) * | 2005-04-28 | 2006-11-21 | International Business Machines Corporation | Allocating manufactured devices according to customer specifications |
| KR100691007B1 (ko) * | 2005-05-11 | 2007-03-09 | 주식회사 하이닉스반도체 | 메모리 장치의 테스트 방법 |
| US7216051B2 (en) * | 2005-05-26 | 2007-05-08 | International Business Machines Corporation | Power short circuit testing of an electronics assembly employing pre-characterized power off resistance of an electronic component thereof from a power boundary |
| JP2007003319A (ja) * | 2005-06-23 | 2007-01-11 | Seiko Instruments Inc | 水晶振動子の特性測定装置および特性測定方法 |
| DE102005037236A1 (de) * | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Konfiguration einer Halbleiterschaltung |
| US7283919B2 (en) * | 2006-03-06 | 2007-10-16 | Sun Microsystems, Inc. | Determining the quality and reliability of a component by monitoring dynamic variables |
| JP2008016812A (ja) * | 2006-06-05 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体集積回路の検査方法 |
| US8059915B2 (en) * | 2006-11-20 | 2011-11-15 | Videosurf, Inc. | Apparatus for and method of robust motion estimation using line averages |
| US20080191701A1 (en) * | 2007-02-13 | 2008-08-14 | Seiko Epson Corporation | Method and Apparatus for Inspecting Light-Emitting Element and Method and Apparatus for Burn-In |
| EP2259297A1 (en) * | 2008-03-26 | 2010-12-08 | Advantest Corporation | Probe wafer, probe device, and testing system |
| DE102010042323A1 (de) * | 2010-10-12 | 2012-04-12 | Zf Friedrichshafen Ag | Widerstandsbeschaltet überwachbare Baugruppe |
| US8878560B2 (en) | 2010-12-30 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | High frequency probing structure |
| US8841931B2 (en) * | 2011-01-27 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe card wiring structure |
| US9911836B2 (en) | 2011-02-25 | 2018-03-06 | Qorvo Us, Inc. | Vertical ballast technology for power HBT device |
| US9897512B2 (en) * | 2011-04-15 | 2018-02-20 | Qorvo Us, Inc. | Laminate variables measured electrically |
| US9575114B2 (en) * | 2013-07-10 | 2017-02-21 | Elite Semiconductor Memory Technology Inc. | Test system and device |
| US9508618B2 (en) * | 2014-04-11 | 2016-11-29 | Globalfoundries Inc. | Staggered electrical frame structures for frame area reduction |
| TWI812203B (zh) * | 2022-05-05 | 2023-08-11 | 創意電子股份有限公司 | 探針卡裝置及其電路保護組件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4288911A (en) * | 1979-12-21 | 1981-09-15 | Harris Corporation | Method for qualifying biased integrated circuits on a wafer level |
| JPS6331130A (ja) | 1986-07-24 | 1988-02-09 | Fujitsu Ltd | プロ−ブカ−ド |
| US5053700A (en) * | 1989-02-14 | 1991-10-01 | Amber Engineering, Inc. | Method for wafer scale testing of redundant integrated circuit dies |
| US5124639A (en) * | 1990-11-20 | 1992-06-23 | Motorola, Inc. | Probe card apparatus having a heating element and process for using the same |
| JPH0697241A (ja) | 1992-09-09 | 1994-04-08 | Tokyo Electron Yamanashi Kk | プローブ装置 |
| JPH06335159A (ja) | 1993-03-24 | 1994-12-02 | Yazaki Corp | 自動車用配線保護装置 |
| US5559446A (en) * | 1993-07-19 | 1996-09-24 | Tokyo Electron Kabushiki Kaisha | Probing method and device |
| JP3395304B2 (ja) | 1993-12-16 | 2003-04-14 | 松下電器産業株式会社 | 半導体集積回路の検査方法 |
| EP0707214A3 (en) * | 1994-10-14 | 1997-04-16 | Hughes Aircraft Co | Multiport membrane probe to test complete semiconductor plates |
| JP2632136B2 (ja) * | 1994-10-17 | 1997-07-23 | 日本電子材料株式会社 | 高温測定用プローブカード |
| JPH09139195A (ja) | 1995-11-13 | 1997-05-27 | Sanyo Electric Co Ltd | 組電池 |
| FR2751414B1 (fr) * | 1996-07-17 | 1998-10-09 | Valeo Electronique | Montage pour la mesure d'une duree de coupure d'un systeme electronique |
| JP3142801B2 (ja) * | 1997-09-04 | 2001-03-07 | 松下電器産業株式会社 | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード |
-
1997
- 1997-09-04 JP JP09239281A patent/JP3142801B2/ja not_active Expired - Lifetime
-
1998
- 1998-08-26 US US09/140,323 patent/US6229329B1/en not_active Expired - Lifetime
-
2001
- 2001-03-20 US US09/811,422 patent/US6400175B2/en not_active Expired - Lifetime
-
2002
- 2002-04-23 US US10/127,580 patent/US20020190743A1/en not_active Abandoned
- 2002-12-19 US US10/322,571 patent/US6781400B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020190743A1 (en) | 2002-12-19 |
| US6781400B2 (en) | 2004-08-24 |
| US6400175B2 (en) | 2002-06-04 |
| JPH1187442A (ja) | 1999-03-30 |
| US20030090288A1 (en) | 2003-05-15 |
| US6229329B1 (en) | 2001-05-08 |
| US20010011906A1 (en) | 2001-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3142801B2 (ja) | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード | |
| US7143500B2 (en) | Method to prevent damage to probe card | |
| KR100385225B1 (ko) | 탐침 패드 및 범프 패드를 갖는 플립 칩형 반도체소자 및 그 제조방법 | |
| US7119414B2 (en) | Fuse layout and method trimming | |
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| US5897193A (en) | Semiconductor wafer | |
| US6518779B1 (en) | Probe card | |
| KR20080088653A (ko) | 집적 회로 소자 및 그 제조 방법과, 집적 회로 및 그 제조 방법 | |
| EP1293788A2 (en) | Integrated semiconductor device | |
| JP3135888B2 (ja) | バーンイン検査方法 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| US7589546B2 (en) | Inspection apparatus and method for semiconductor IC | |
| JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
| JPH07211756A (ja) | 半導体チップにバーン・イン操作を実施するための方法 | |
| US11579183B2 (en) | Test board and semiconductor device test system including the same | |
| US20230067226A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3477002B2 (ja) | 半導体装置 | |
| JPH11126807A (ja) | 半導体集積回路の検査方法 | |
| JP2023049739A (ja) | 積層デバイスの製造方法、および、積層デバイス | |
| JPH0545398A (ja) | 回路基板の試験方法 | |
| JPH1197801A (ja) | 光半導体モジュール | |
| JPH04288837A (ja) | 半導体集積回路装置 | |
| JPH10313028A (ja) | 半導体ウェハ、半導体装置用スクリーニング装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |