JPH0545398A - 回路基板の試験方法 - Google Patents
回路基板の試験方法Info
- Publication number
- JPH0545398A JPH0545398A JP3206826A JP20682691A JPH0545398A JP H0545398 A JPH0545398 A JP H0545398A JP 3206826 A JP3206826 A JP 3206826A JP 20682691 A JP20682691 A JP 20682691A JP H0545398 A JPH0545398 A JP H0545398A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit board
- grounding
- wirings
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 回路基板の試験方法に関し、配線数が多くて
配線間のピッチが狭くても配線の導通試験を容易に行う
ことができることを目的とする。 【構成】 絶縁性基板（２４）と、該絶縁性基板に設け
られた配線網を含み、該配線網が少なくとも一つの所定
の配線（１８）と、該少なくとも一つの所定の配線とは
独立した接地或いは電源用配線（２０）とを有する回路
基板（１０）の試験方法であって、該配線の一端（１８
ａ）を検査用パターン（３０）により該接地或いは電源
用配線（２０）に接続し、次に該配線の他端（１８ｂ）
と該接地或いは電源用配線（２０）との間の電気的な接
続を検査し、それから該検査用パターン（３０）を該配
線の一端から切り離す工程からなる構成とする。
配線間のピッチが狭くても配線の導通試験を容易に行う
ことができることを目的とする。 【構成】 絶縁性基板（２４）と、該絶縁性基板に設け
られた配線網を含み、該配線網が少なくとも一つの所定
の配線（１８）と、該少なくとも一つの所定の配線とは
独立した接地或いは電源用配線（２０）とを有する回路
基板（１０）の試験方法であって、該配線の一端（１８
ａ）を検査用パターン（３０）により該接地或いは電源
用配線（２０）に接続し、次に該配線の他端（１８ｂ）
と該接地或いは電源用配線（２０）との間の電気的な接
続を検査し、それから該検査用パターン（３０）を該配
線の一端から切り離す工程からなる構成とする。
Description
【０００１】
【産業上の利用分野】本発明は回路基板の配線の導通の
試験方法に関する。近年、ハイブリッド回路のように、
絶縁層を介して多層の配線を設けた回路基板を形成し、
その表面に半導体素子や回路素子を実装した半導体装置
が多用されている。このような半導体装置では、半導体
素子や回路素子を回路基板に実装する前に、回路基板の
配線の導通試験を行う必要がある。
試験方法に関する。近年、ハイブリッド回路のように、
絶縁層を介して多層の配線を設けた回路基板を形成し、
その表面に半導体素子や回路素子を実装した半導体装置
が多用されている。このような半導体装置では、半導体
素子や回路素子を回路基板に実装する前に、回路基板の
配線の導通試験を行う必要がある。
【０００２】
【従来の技術】従来、半導体素子や回路素子を実装する
前に回路基板の配線の導通試験を行う場合、例えば図５
に示すようなプローブピン１を個々の配線に当てて配線
の抵抗を測定していた。測定に際しては、予め設けた絶
縁支持板に複数のプローブピン１を所定のパターンで取
りつけ、絶縁支持板ごとプローブピン１を測定すべき回
路基板に当てて各配線の抵抗値を測定していた。なお、
半導体素子上の電極の導通試験のためには図６に示すよ
うなプローブカード２が使用されているが、これは各半
導体素子の電極パッドに当てるように形成されており、
従来は回路基板の試験には使用されていなかった。
前に回路基板の配線の導通試験を行う場合、例えば図５
に示すようなプローブピン１を個々の配線に当てて配線
の抵抗を測定していた。測定に際しては、予め設けた絶
縁支持板に複数のプローブピン１を所定のパターンで取
りつけ、絶縁支持板ごとプローブピン１を測定すべき回
路基板に当てて各配線の抵抗値を測定していた。なお、
半導体素子上の電極の導通試験のためには図６に示すよ
うなプローブカード２が使用されているが、これは各半
導体素子の電極パッドに当てるように形成されており、
従来は回路基板の試験には使用されていなかった。
【０００３】
【発明が解決しようとする課題】最近では、このような
半導体装置では、回路基板の配線網が複雑で、その中の
配線数が多くなっている。特に、フリップチップ法やＴ
ＡＢ法の進歩により、回路基板内の配線数はますます多
くなり、配線間のピッチは狭くなる傾向になっている。
上記したプローブピン１を使用する試験方法の場合に
は、配線間のピッチは実用上５００μｍが限界であると
言われているが、最近の回路基板では配線間のピッチは
２００μｍ以下になる場合もあり、試験を行うのが難し
くなってきている。また、回路基板の配線の数が増える
と、プローブピン１の個数も対応して増え、プローブピ
ン１を取りつけるべき絶縁支持板の形成やその絶縁支持
板へのプローブピン１の取りつけのコストが増大してい
る。しかも、この絶縁支持板は回路基板ごとに形成され
なければならず、共通化できにくいので、試験費用がか
さむようになっている。
半導体装置では、回路基板の配線網が複雑で、その中の
配線数が多くなっている。特に、フリップチップ法やＴ
ＡＢ法の進歩により、回路基板内の配線数はますます多
くなり、配線間のピッチは狭くなる傾向になっている。
上記したプローブピン１を使用する試験方法の場合に
は、配線間のピッチは実用上５００μｍが限界であると
言われているが、最近の回路基板では配線間のピッチは
２００μｍ以下になる場合もあり、試験を行うのが難し
くなってきている。また、回路基板の配線の数が増える
と、プローブピン１の個数も対応して増え、プローブピ
ン１を取りつけるべき絶縁支持板の形成やその絶縁支持
板へのプローブピン１の取りつけのコストが増大してい
る。しかも、この絶縁支持板は回路基板ごとに形成され
なければならず、共通化できにくいので、試験費用がか
さむようになっている。
【０００４】本発明の目的は、配線数が多くて配線間の
ピッチが狭くても配線の導通試験を容易に行うことがで
きる回路基板の試験方法を提供することである。
ピッチが狭くても配線の導通試験を容易に行うことがで
きる回路基板の試験方法を提供することである。
【０００５】
【課題を解決するための手段】本発明による回路基板の
試験方法は、絶縁性基板と、該絶縁性基板に設けられた
配線網を含み、該配線網が少なくとも一つの所定の配線
と、該少なくとも一つの所定の配線とは独立した接地或
いは電源用配線とを有する回路基板の試験方法であっ
て、該配線の一端を検査用パターンにより該接地或いは
電源用配線に接続し、次に該配線の他端と該接地或いは
電源用配線との間の電気的な接続を検査し、それから該
検査用パターンを該配線の一端から切り離す工程からな
ることを特徴とする。
試験方法は、絶縁性基板と、該絶縁性基板に設けられた
配線網を含み、該配線網が少なくとも一つの所定の配線
と、該少なくとも一つの所定の配線とは独立した接地或
いは電源用配線とを有する回路基板の試験方法であっ
て、該配線の一端を検査用パターンにより該接地或いは
電源用配線に接続し、次に該配線の他端と該接地或いは
電源用配線との間の電気的な接続を検査し、それから該
検査用パターンを該配線の一端から切り離す工程からな
ることを特徴とする。
【０００６】
【作用】上記方法においては、測定すべき一つの所定の
配線に対して、この配線とは独立した接地或いは電源用
配線を利用する。通常、各半導体素子は接地及び電源用
配線を必要とし、そのような接地及び電源用配線はかな
り利用しやすいパターンで回路基板内に設けられてい
る。そこで、まず、検査用パターンにより該接地或いは
電源用配線に接続する。次に該配線の他端と該接地或い
は電源用配線との間の電気的な接続を検査し、それから
該検査用パターンを該配線の一端から切り離す。それに
よって、該配線の一端と他端に直接に検査用のプローブ
ピンを当てる必要がなくなり、配線数が多くて配線間の
ピッチが狭くても配線の導通試験を容易に行うことがで
きるようになる。
配線に対して、この配線とは独立した接地或いは電源用
配線を利用する。通常、各半導体素子は接地及び電源用
配線を必要とし、そのような接地及び電源用配線はかな
り利用しやすいパターンで回路基板内に設けられてい
る。そこで、まず、検査用パターンにより該接地或いは
電源用配線に接続する。次に該配線の他端と該接地或い
は電源用配線との間の電気的な接続を検査し、それから
該検査用パターンを該配線の一端から切り離す。それに
よって、該配線の一端と他端に直接に検査用のプローブ
ピンを当てる必要がなくなり、配線数が多くて配線間の
ピッチが狭くても配線の導通試験を容易に行うことがで
きるようになる。
【０００７】
【実施例】図１は回路基板１０の試験を行っているとこ
ろを示す図、図２は試験後に半導体素子１２，１４を取
りつけたところを示す図である。図３は本発明の実施例
を示し、回路基板１０に半導体素子１２，１４が取りつ
けられたところを示す略図である。
ろを示す図、図２は試験後に半導体素子１２，１４を取
りつけたところを示す図である。図３は本発明の実施例
を示し、回路基板１０に半導体素子１２，１４が取りつ
けられたところを示す略図である。
【０００８】図３に示されるように、回路基板１０に
は、少なくとも半導体素子１２，１４に対して配線網１
６が形成され、配線網１６は個々の配線１８，２０，２
２を含む。配線１８，２２は特に区別する必要はない
が、ここでは、説明のために配線１８のみを特別に別の
符号で参照している。配線１８は、半導体素子１２，１
４半導体素子１２，１４の端子間を接続すべき配線であ
る。また、配線２０は接地又は電源用配線であり、ここ
では、接地用配線として説明する。電源用配線の場合に
も本発明を適用できる。他の配線２２は、配線１８と同
様に半導体素子１２，１４間に接続されるべきもの、又
は半導体素子１２，１４と図示しないその他の半導体素
子との間に接続されるべきもの、あるいは半導体素子１
２，１４やその他の半導体素子から回路基板の側縁部の
電極へ接続されるもの等を含む。
は、少なくとも半導体素子１２，１４に対して配線網１
６が形成され、配線網１６は個々の配線１８，２０，２
２を含む。配線１８，２２は特に区別する必要はない
が、ここでは、説明のために配線１８のみを特別に別の
符号で参照している。配線１８は、半導体素子１２，１
４半導体素子１２，１４の端子間を接続すべき配線であ
る。また、配線２０は接地又は電源用配線であり、ここ
では、接地用配線として説明する。電源用配線の場合に
も本発明を適用できる。他の配線２２は、配線１８と同
様に半導体素子１２，１４間に接続されるべきもの、又
は半導体素子１２，１４と図示しないその他の半導体素
子との間に接続されるべきもの、あるいは半導体素子１
２，１４やその他の半導体素子から回路基板の側縁部の
電極へ接続されるもの等を含む。
【０００９】図１及び図２を参照すると、回路基板１０
は、絶縁性基板２４上に配線のパターンを形成し、その
上に絶縁性の樹脂層２６を塗布してさらに配線のパター
ンを形成し、このようにして多数の層に配線を形成した
ものである。また、各層の配線はスルーホール２８で適
切に接続される。図１及び図２には、図３の配線１８及
び接地用配線２０が代表的に示されており、これから配
線１８の導通試験を行う手順について説明する。なお、
図３から明らかなように、配線１８と接地用配線２０と
は本来相互に独立したものである。
は、絶縁性基板２４上に配線のパターンを形成し、その
上に絶縁性の樹脂層２６を塗布してさらに配線のパター
ンを形成し、このようにして多数の層に配線を形成した
ものである。また、各層の配線はスルーホール２８で適
切に接続される。図１及び図２には、図３の配線１８及
び接地用配線２０が代表的に示されており、これから配
線１８の導通試験を行う手順について説明する。なお、
図３から明らかなように、配線１８と接地用配線２０と
は本来相互に独立したものである。
【００１０】本発明においては回路基板１０の形成時
に、図１において左側に位置する配線１８の端部１８ａ
を検査用パターン３０により接地用配線２０に接続して
ある。接地用配線２０は各半導体素子１２，１４ごとに
設けられるものであり、これらの接地用配線２０は絶縁
性基板２４に沿ってその端部迄延びる共通部分２０ａに
接続されている。図１においては、配線１８の右側に位
置する端部１８ｂはその近くにある右側の接地用配線２
０に接続されていない。
に、図１において左側に位置する配線１８の端部１８ａ
を検査用パターン３０により接地用配線２０に接続して
ある。接地用配線２０は各半導体素子１２，１４ごとに
設けられるものであり、これらの接地用配線２０は絶縁
性基板２４に沿ってその端部迄延びる共通部分２０ａに
接続されている。図１においては、配線１８の右側に位
置する端部１８ｂはその近くにある右側の接地用配線２
０に接続されていない。
【００１１】従って、この接続されていない配線１８の
右側の端部１８ｂと右側の接地用配線２０の間に抵抗検
出器４０を接続すると、配線１８の電気的な接続を検査
することができる。この場合、接地用配線２０及びその
共通部分２０ａの抵抗値は十分に低く形成されているの
で、配線１８の抵抗が異常に高ければ接地用配線２０及
びその共通部分２０ａを経由した検査であっても、配線
１８が正常でないと判断できる。また、検査の結果、抵
抗値が所定値よりも低ければ、正常であると判断でき
る。
右側の端部１８ｂと右側の接地用配線２０の間に抵抗検
出器４０を接続すると、配線１８の電気的な接続を検査
することができる。この場合、接地用配線２０及びその
共通部分２０ａの抵抗値は十分に低く形成されているの
で、配線１８の抵抗が異常に高ければ接地用配線２０及
びその共通部分２０ａを経由した検査であっても、配線
１８が正常でないと判断できる。また、検査の結果、抵
抗値が所定値よりも低ければ、正常であると判断でき
る。
【００１２】こうして、配線１８が正常であると判断さ
れたら、図２に示されるように、検査用パターン３０を
配線１８の一端１８ａから切り離す。よって、配線１８
と接地用配線２０とは本来のように相互に独立したもの
になる。それから、各半導体素子１２，１４を回路基板
１０に搭載し、各半導体素子１２，１４の電極パッドと
各配線１８，２２及び接地用配線２０をそれぞれ例えば
ボンディングワイヤ４２，４４によって接続する。
れたら、図２に示されるように、検査用パターン３０を
配線１８の一端１８ａから切り離す。よって、配線１８
と接地用配線２０とは本来のように相互に独立したもの
になる。それから、各半導体素子１２，１４を回路基板
１０に搭載し、各半導体素子１２，１４の電極パッドと
各配線１８，２２及び接地用配線２０をそれぞれ例えば
ボンディングワイヤ４２，４４によって接続する。
【００１３】図３を参照すると、上記説明による配線１
８の導通試験においては、検出器４０に接続すべき配線
１８の端部１８ｂは半導体素子１４の取りつけ位置のま
わりにあり、且つ検出器４０に接続すべき接地用配線２
０の端部２０ｂも半導体素子１４の取りつけ位置のまわ
りにある。こうして、検査すべき配線が上記説明した配
線１８以外のものであっても、その検査すべき配線の一
端部が半導体素子１４の取りつけ位置のまわりにありさ
えすれば、その端部と今説明した接地用配線２０の端部
２０ｂとの間での電気接続を検査すればよく、要する
に、その検査すべき配線の他端部がどこにあってもその
近くの接地用配線に接続することによって今説明した接
地用配線２０の端部２０ｂへ接続することができるよう
になる。結局、その検査すべき配線についても、半導体
素子１４のまわりに設けた配線の端部と接地用配線２０
の端部２０ｂとの間での電気接続を検査すればよいこと
になる。従って、このような検査の場合には、図６に示
したようなプローブカード２を使用して半導体素子１４
のまわりに端部を有する全ての配線の検査を行うことが
できるようになる。なお、プローブカード２はタングス
テンのプローブ３を有するものであるが、これは比較的
に微小なピッチで配置可能である。さらに、プローブカ
ード２は他の半導体素子１２のまわりに設けた配線につ
いても適用可能なことが多い。
８の導通試験においては、検出器４０に接続すべき配線
１８の端部１８ｂは半導体素子１４の取りつけ位置のま
わりにあり、且つ検出器４０に接続すべき接地用配線２
０の端部２０ｂも半導体素子１４の取りつけ位置のまわ
りにある。こうして、検査すべき配線が上記説明した配
線１８以外のものであっても、その検査すべき配線の一
端部が半導体素子１４の取りつけ位置のまわりにありさ
えすれば、その端部と今説明した接地用配線２０の端部
２０ｂとの間での電気接続を検査すればよく、要する
に、その検査すべき配線の他端部がどこにあってもその
近くの接地用配線に接続することによって今説明した接
地用配線２０の端部２０ｂへ接続することができるよう
になる。結局、その検査すべき配線についても、半導体
素子１４のまわりに設けた配線の端部と接地用配線２０
の端部２０ｂとの間での電気接続を検査すればよいこと
になる。従って、このような検査の場合には、図６に示
したようなプローブカード２を使用して半導体素子１４
のまわりに端部を有する全ての配線の検査を行うことが
できるようになる。なお、プローブカード２はタングス
テンのプローブ３を有するものであるが、これは比較的
に微小なピッチで配置可能である。さらに、プローブカ
ード２は他の半導体素子１２のまわりに設けた配線につ
いても適用可能なことが多い。
【００１４】図４は本発明の別の実施例を示す図であ
る。上記実施例では、検出器４０に接続すべき配線１８
の端部１８ｂは半導体素子１４の取りつけ位置のまわり
にあり、且つ検出器４０に接続すべき接地用配線２０の
端部２０ｂも半導体素子１４の取りつけ位置のまわりに
あった。しかし、配線１８の導通試験において、検出器
４０に接続すべき配線１８の端部１８ｂは半導体素子１
４の取りつけ位置のまわりにあるが、検出器４０に接続
すべき接地用配線２０は半導体素子１４の取りつけ位置
のまわりにあるものばかりとは限らない。図４の実施例
では、配線１８の端部１８ｂを検出器４０に接続すると
ともに、接地用配線２０の共通部分２０ａを検出器４０
に接続するようになっている。このように、本発明で
は、検出器４０に接続すべき部位の自由度が大きいと言
える。
る。上記実施例では、検出器４０に接続すべき配線１８
の端部１８ｂは半導体素子１４の取りつけ位置のまわり
にあり、且つ検出器４０に接続すべき接地用配線２０の
端部２０ｂも半導体素子１４の取りつけ位置のまわりに
あった。しかし、配線１８の導通試験において、検出器
４０に接続すべき配線１８の端部１８ｂは半導体素子１
４の取りつけ位置のまわりにあるが、検出器４０に接続
すべき接地用配線２０は半導体素子１４の取りつけ位置
のまわりにあるものばかりとは限らない。図４の実施例
では、配線１８の端部１８ｂを検出器４０に接続すると
ともに、接地用配線２０の共通部分２０ａを検出器４０
に接続するようになっている。このように、本発明で
は、検出器４０に接続すべき部位の自由度が大きいと言
える。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
配線の一端と他端に直接に検査用のプローブピンを当て
る必要がなくなり、配線数が多くて配線間のピッチが狭
くても配線の導通試験を容易に行うことができるように
なる。
配線の一端と他端に直接に検査用のプローブピンを当て
る必要がなくなり、配線数が多くて配線間のピッチが狭
くても配線の導通試験を容易に行うことができるように
なる。
【図１】試験を行っているところを示す本発明の原理図
である。
である。
【図２】検査用パターンを切断して半導体素子を取りつ
けたところを示す図である。
けたところを示す図である。
【図３】本発明の実施例を示す略図である。
【図４】本発明の別の実施例を示す図である。
【図５】試験用のプローブピンを示す図である。
【図６】試験用のプローブカードを示す図である。
１０…回路基板 １２，１４…半導体素子 １８…配線 ２０…接地用配線 ２４…絶縁性基板 ２６…絶縁性樹脂層 ３０…検査用パターン ４０…検出器
Claims (3)
- 【請求項１】 絶縁性基板（２４）と、該絶縁性基板に
設けられた配線網を含み、該配線網が少なくとも一つの
所定の配線（１８）と、該少なくとも一つの所定の配線
とは独立した接地或いは電源用配線（２０）とを有する
回路基板（１０）の試験方法であって、該配線の一端
（１８ａ）を検査用パターン（３０）により該接地或い
は電源用配線（２０）に接続し、次に該配線の他端（１
８ｂ）と該接地或いは電源用配線（２０）との間の電気
的な接続を検査し、それから該検査用パターン（３０）
を該配線の一端から切り離す工程からなる回路基板の試
験方法。 - 【請求項２】 前記検査用パータンの切断をエッチング
により行う請求項１に記載の回路基板の試験方法。 - 【請求項３】 前記検査用パターンの切断をレーザーに
より行う請求項１に記載の回路基板の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206826A JPH0545398A (ja) | 1991-08-19 | 1991-08-19 | 回路基板の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206826A JPH0545398A (ja) | 1991-08-19 | 1991-08-19 | 回路基板の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0545398A true JPH0545398A (ja) | 1993-02-23 |
Family
ID=16529720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3206826A Withdrawn JPH0545398A (ja) | 1991-08-19 | 1991-08-19 | 回路基板の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0545398A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9838780B2 (en) | 2007-01-05 | 2017-12-05 | Apple Inc. | Audio I O headset plug and plug detection circuitry |
-
1991
- 1991-08-19 JP JP3206826A patent/JPH0545398A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9838780B2 (en) | 2007-01-05 | 2017-12-05 | Apple Inc. | Audio I O headset plug and plug detection circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378981A (en) | Method for testing a semiconductor device on a universal test circuit substrate | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| US6288453B1 (en) | Alignment of openings in semiconductor fabrication | |
| US20040100293A1 (en) | Test structure for determining the stability of electronic devices comprising connected substrates | |
| US5897193A (en) | Semiconductor wafer | |
| EP2385551A1 (en) | Silicon substrate wafer and test method | |
| JP2003287553A (ja) | プローブカード及びそれを製造するための基板 | |
| JPH0545398A (ja) | 回路基板の試験方法 | |
| JPS612338A (ja) | 検査装置 | |
| JPH04312938A (ja) | フィルムキャリアテ−プ | |
| JP2657315B2 (ja) | プローブカード | |
| JP2006165325A (ja) | Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
| JP3208095B2 (ja) | 半導体装置の検査装置 | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JPH0496343A (ja) | 半導体装置 | |
| JPS626653B2 (ja) | ||
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| JPS631097A (ja) | 電子部品搭載基板 | |
| JPH01319956A (ja) | 半導体集積回路 | |
| JP2926759B2 (ja) | 半導体集積回路測定治具 | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JPH07111282A (ja) | 半導体チップおよびそれを用いた半導体集積回路装置 | |
| JP3324770B2 (ja) | 半導体デバイスのバーンイン及びテスト用半導体ウェーハ | |
| Homa et al. | Reliability of Metallized Ceramic/Polyimide Substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |